KR19980071081A - 충방전 제어회로 - Google Patents

충방전 제어회로 Download PDF

Info

Publication number
KR19980071081A
KR19980071081A KR1019980003154A KR19980003154A KR19980071081A KR 19980071081 A KR19980071081 A KR 19980071081A KR 1019980003154 A KR1019980003154 A KR 1019980003154A KR 19980003154 A KR19980003154 A KR 19980003154A KR 19980071081 A KR19980071081 A KR 19980071081A
Authority
KR
South Korea
Prior art keywords
circuit
reference voltage
delay
control circuit
delay time
Prior art date
Application number
KR1019980003154A
Other languages
English (en)
Other versions
KR100365676B1 (ko
Inventor
스기우라가즈나리
무카이나카노히로시
하마구치마사나오
다카하시다카유키
Original Assignee
이토기요시
세이코인스트루먼트가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이토기요시, 세이코인스트루먼트가부시키가이샤 filed Critical 이토기요시
Publication of KR19980071081A publication Critical patent/KR19980071081A/ko
Application granted granted Critical
Publication of KR100365676B1 publication Critical patent/KR100365676B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Protection Of Static Devices (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

과전류 검출용 저항의 전압 검출 회로에서 두 종류 이상의 검출 전압 및 지연시간은 부하전류에 대응하는 지연시간 이후에 과전류를 검출하며, 스위치 회로가 과열되어 비안정된 작동을 행하기 전에 방전을 중지시킨다. 이러한 구성으로, 부하가 이전에 예상하지 못한 정도의 과전류를 소비하면, 과전류 검출 회로는 지연시간이 경과한 후에 스위치 회로를 차단하여, 부하로 흐르는 전류가 정지하기 전에 스위치 회로가 과열되어 파손되지 않도록 한다.

Description

충방전 제어회로
본 발명은 2차 전지의 충방전을 제어할 수 있는 충방전 제어회로와 이를 이용한 충전식 전원공급장치에 관한 것이다.
종래에는 도 2에 도시된 바와 같은 충전식 전원 공급 장치가 알려져 있다. 도 2에서, 2차 전지(201)는 외부단자 - V0 또는 V0 에 스위치 회로(203), 전류 검출용 저항(204)을 매개로 하여 접속된다. 스위치 제어회로(202) 및 과전류 검출 회로(205)는 2차 전지(201)에 병렬로 접속된다.
스위치 제어회로(202)는 2차 전지(201)의 전압을 검출하는 기능을 구비하고, 2차 전지(201)의 전압이 과충전 상태 또는 과방전 상태의 어느 것인 경우, 스위치 회로(203)를 차단하도록 스위치 제어회로(202)로부터 신호가 발생한다. 비교기(212)는 전류 검출용 저항(204)의 전압을 감시하고, 이상 부하에 의해 발생된 과전류 상태에서 기준 전압 회로(206)의 기준전압과 비교한다.
기준 전압 회로(206)의 기준 전압을 VREF [V], 전류 검출용 저항(204)은 R [] (이때, 스위치 회로(203)의 ON 저항은 R보다 충분히 작아야 한다) 그리고 그곳에 흐르는 전류를 I [A]라고 한다면,
I VREF/R [A]
일 때, 비교기(212)의 출력은 H에서 L로 전환되어 스위치 회로를 차단한다(Off). 이것에 의해, 과전류 상태일지라도 스위치 회로(203)는 같은 방법으로 에너지 공급을 차단하여 외부 단자 - V0 및 V0 에 접속된 부하로의 전원공급을 중단한다. 또한, 도 3에 도시된 바와 같이, 부하에 커패시터(313)가 접속된 경우, 커패시터(313)에 전하가 충전되지 않는다면 2차 전지(301)가 커패시터(313)를 충전하기 위해서 순간적으로 전류를 흐르게 하므로 2차 전지(301)의 전압이 낮아지고, 과전류상태로 될 수 있다.
이러한 상태를 피하기 위해서, 과전류 검출에 지연시간을 두고 전하가 커패시터에 충전되는 동안에는 과전류를 검출하지 않는 구성으로 한다. 즉, 스위치 제어회로(302)는 2차 전지(301)와 외부 단자와의 사이의 스위치 회로(303)를 제어하는 것에서, 2차 전지 (301)로의 과충전을 방지하는 것과 함께, 2차 전지(301)부터 외부단자에 접속한 부하로의 에너지 공급에 의해 2차 전지(301)의 과도 충전 능력 저하를 방지하고 있다. 또한, 부하가 어떤 이상으로 대전류를 소비할 때에는 과전류 검출로 되고, 이 경우에도 스위치 회로(303)가 같은 형태로 차단되어서 방전을 중지시키게 된다.
그러나, 종래의 충방전 제어회로는 과전류를 검출하는 데서 다음과 같은 결점이 있다. 과전류 검출용 저항의 전압검출회로의 검출전압과 지연시간은, 사전에 예상된 부하가 소비하는 전류와 그 전류를 소비하는 시간에 의존하여 단 하나의 조합만이 설정되는 것이다. 이 전원 공급 장치는 사전에 예상된 이상의 부하가 접속되거나, 부하가 사전에 예상된 전류를 초과하는 전류를 소비하는 경우, 과전류 검출 회로가 지연시간 경과한 후 스위치 회로를 차단하며, 부하로의 에너지 공급을 중단하기 전에 과열에 의해 해당 스위치 회로가 파괴된다라고 하는 문제가 있다.
전술한 문제를 해결하기 위한 본 발명의 목적은, 부하에서 소비하는 다른 전류에 대해서 다른 2 종류 이상의 과전류 검출용 저항의 전압 검출 회로의 검출 전압과 지연시간을 두어서, 부하전류에 의한 지연시간 경과 후에 과전류 검출을 행하고, 해당 스위치 회로가 발열하여 파괴에 이르기 전에 방전을 중지시키는 충방전 제어회로를 제공하는 것이다.
도 1은 본 발명의 충방전 제어회로의 회로 블록도,
도 2는 종래의 충방전 제어회로의 회로 블록도,
도 3은 종래의 또 다른 충방전 제어회로의 회로 블록도,
도 4는 비교회로와 지연회로를 3조로 해서 구비하는 본 발명의 충방전 제어회로의 회로 블록도,
도 5는 옵셋(Off-Set)전압에서 변화되는 하나의 기준 전압 회로와 2개의 비교회로를 구비하는 충방전 제어회로의 회로 블록도,
도 6은 커패시터와 저항기의 조합 및 하나의 기준 전압 회로를 구비하는 본 발명의 충방전 제어회로의 회로 블록도,
도 7은 커패시터와 정전류원의 조합 및 하나의 기준 전압 회로를 구비하는 본 발명의 충방전 제어회로의 회로 블록도,
도 8은 커패시터와 저항기의 조합 및 하나의 기준 전압 회로를 구비하는 본 발명의 다른 충방전 제어회로의 회로 블록도,
도 9는 커패시터와 저항기의 조합 및 하나의 기준 전압 회로를 구비하는 본 발명의 또 다른 충방전 제어회로의 회로 블록도, 그리고
도 10은 기준 전압 회로, 하나의 비교 회로 및 하나의 지연회로를 구비하며, 지연시간에 온도 특성을 가지는 경우의 본 발명의 충방전 제어회로이다.
도면의 주요부분에 대한 부호의 설명
101 : 2차 전지 107, 108 : 비교 회로
111, 112 : 기준 전압
전술한 과제를 해결하기 위하여, 본 발명에 따른 충방전 제어회로는 과전류 검출 단자의 2 종 이상의 다른 전압을 검출하는 회로를 두는 것이다. 이 회로는 상기 회로 전압의 수신 신호를 방전 제어하여 2 종 이상의 다양한 부하 전류를 위하여 적절한 지연시간에 방전을 중지시키는 기능을 한다.
전술한 바와 같이 구성된 충방전 제어회로에서는, 부하에서 소비하는 전류에 의해 과전류 검출상태로 될 때, 부하전류에 대해서 적절한 지연시간이 경과한 후에는 방전을 중지시켜 해당 스위치 회로의 파괴를 방지하는 동작을 행하며, 지연시간이 경과하기 전에 과전류 검출상태로부터 해방된 때에는 부하로의 방전을 계속하는 것에 의해 기기 전체의 신뢰성과 동작의 안정성을 높이게 된다.
이하, 본 발명의 실시예와 그에 따른 작동상태를 첨부된 도면을 참조하여 설명하도록 한다.
도 1은 본 발명의 충방전 제어회로의 회로 블록도이다. 2차 전지로서 전지(101)가 충방전 제어회로의 전원 단자 - V0 및 V0 의 사이에 삽입되어 있다. 외부 단자- V0 는 전류 검출용 저항(104), 스위치 회로(103)를 매개로 2차 전지(101)의 부하 측에 접속된다. 또한 스위치 제어회로(102), 기준 전압 회로 (105, 106)가 2차 전지(101)에 병렬로 접속된다. 기준 전압 회로(105)는 기준 전압(111)을 출력하고 비교 회로(107)의 양극 입력 단자에 접속된다. 기준 전압 회로(106)는 기준 전압(112)을 출력하고 비교 회로(108)의 양극 입력 단자에 접속된다. 비교 회로(107)의 출력은 지연 회로(109)에 입력되고, 비교회로(108)의 출력은 지연 회로(110)로 입력된다. 지연 회로(109,110)의 출력은 스위치 제어 회로 (102)로 입력된다. 2차 전지(101)의 전압은 스위치 제어회로(102)내의 과전류 검출 회로 및 과방전 검출 회로에 의해 검출되고, 과충전 상태 또는 과방전 상태 중 어느 한 상태인 경우 스위치 제어회로 (102)로부터 신호가 출력되어 스위치 회로(103)를 차단하도록 한다. 과전류 검출에 대해서, 비교기(107)는 전류 검출용 저항(104)의 전압과 기준 전압(112) 사이를 비교한다. 스위치 회로(103)는 FET(field effect transistor) 등에 의해서 만들어 질 수 있다, 이 경우, 그 스위치 회로 자체가 제한된 저항값을 갖기 때문에 전류 검출용 저항(104)이 필요하지는 않다.
다음으로 작동을 설명하도록 한다. 기준 전압 회로(105)의 기준 전압(111)이 기준 전압 회로(106)의 기준 전압보다 크게 설정되었고, 지연 회로(109)의 지연 시간은 지연 회로(110)의 지연 시간보다 짧은 것으로 가정한다. 이러한 설정에 의해서, 과전류 상태가 발생되어 전류 검출용 저항(104)의 전압이 기준 전압(112)보다 크고 기준 전압(111)보다 작은 상태가 지속되면, 스위치 제어 회로(102)는 지연 회로(110)에서 사전에 설정된 지연시간이후에 스위치 회로(103)를 차단 작동시킨다. 비슷한 방법으로, 과전류 상태가 발생되어 전류 검출용 저항(104)의 전압이 기준 전압 회로(105)의 기준전압(111)보다 크게 지속되면, 지연 회로(109)에 사전에 설정된 지연시간 이후이고, 또한 지연회로(110)의 작동시간 이전에, 스위치 제어 회로(102)는 스위치 회로(103)를 차단하도록 작동한다. 지연회로(109, 110)는 일정한 지연시간을 얻기 위한 것이라면 다른 종류의 회로일 수도 있다. 스위치 제어회로(102)는 단순히 논리 신호의 제어이며, 스위치 회로(103)에 따라 출력의 형태를 변형할 수 있다.
도 4는 일 군의 기준 전압 회로, 비교 회로 및 지연 회로가 부가된 것이며, 3 종류의 과전류 상태가 검출되며, 스위치 제어회로(402)는 스위치 회로를 차단하도록 작동한다. 기준 전압 회로(406)의 기준 전압(412)은 기준 전압 회로(407)의 기준 전압(413)보다 큰 값으로 설정되며, 기준 전압 회로(407)의 기준 전압(413)은 기준 전압 회로(408)의 기준 전압(408)보다 큰 값으로 설정되는 것으로 가정한다. 지연 회로(415)의 지연 시간은 지연 회로(416)의 지연 시간보다 짧게 설정되고, 지연 회로(416)의 지연 시간은 지연 회로(417)의 지연 시간보다 짧게 설정되는 것으로 가정한다. 이러한 설정에 의해, 과전류 상태가 발생되어 전류 검출용 저항(404)의 전압이 기준 전압(414)보다 높고 기준 전압(413)보다 낮은 상태가 지속되면, 지연 회로(417)에 사전 설정된 지연 지간이 경과한 후 스위치 제어회로(402)가 스위치 회로(403)를 차단하도록 작동한다.
유사한 방법으로, 과전류 상태가 발생되어 전류 검출용 저항(404)의 전압이 기준 전압(413) 보다 높고 기준 전압(412)보다 낮게 지속되면, 지연회로(416)에서 사전 설정된 지연 시간 이후에 그리고 지연 회로(417)의 작동 시간 이전에 스위치 제어회로(402)가 스위치 회로(403)를 차단하도록 작동한다. 전류 검출용 저항(404)의 전압이 기준 전압(412) 보다 높은 상태가 지속되면, 지연 회로(415)에서 사전에 설정된 지연시간 이후에 그리고 지연 회로(416, 417)의 작동시간 이전에 스위치 제어 회로(402)가 스위치 회로(403)를 차단하도록 작동한다.
또한, 기준 전압 회로의 기준 전압과 지연 회로의 지연시간의 종류를 증가시키면, 과전류 검출 단자의 복수 개의 다양한 전압을 검출하며, 동시에 복수 개의 다양한 부하 전류에 대해서 적절한 지연 시간에 방전을 중지시킬 수 있도록 한다.
도 5는, 본 발명의 다른 실시예를 도시한 회로 블록도이다.
이 실시예의 기준 전압 회로에는 단 하나의 기준 전압 회로(505)만이 포함된다. 기준 전압 회로(505)의 기준 전압(511)은 비교 회로(507, 508)의 각 양극 입력 단자에 접속된다. 비교 회로(507, 508) 중 하나는 옵셋(Off set)을 가진다. 이 옵셋은 비교 회로(508)보다 비교 회로(507)의 입력전압이 더 클 때 비교기의 출력이 반전되도록 설정되는 것으로 한다. 또한, 지연 회로(509)의 지연 시간은 지연 회로(510)의 지연시간 보다 더 짧도록 설정되는 것으로 한다. 이러한 설정에 의해서, 과전류 상태가 발생되어 전류 검출용 저항(504)의 전압이 비교 회로(505)의 반전 전위보다 크고 비교 회로(507)의 반전 전위보다 작은 상태가 지속되면, 지연 회로(417)에 사전에 설정된 지연 시간 이후에 스위치 회로(503)를 차단하도록 스위치 제어 회로(502)가 작동한다. 유사한 방법으로, 과전류 상태가 발생되어 전류 검출용 저항(504)의 전압이 비교 회로 (507)의 반전 전위보다 크게 지속되면, 지연 회로(509)에 사전 설정된 지연 시간 이후이고 지연 회로(510)의 작동 시간 이전에 스위치 회로(503)를 차단하도록 스위치 제어 회로(502)가 작동한다.
옵셋 전압이 다양한 비교회로와 지연회로의 지연시간의 종류를 증가시키면, 동일한 방법으로 과전류 검출단자의 복수 개의 다양한 전압을 검출하는 것과 함께, 복수 개의 다양한 부하전류에 대해서 적절한 지연시간에 방전을 중지시킬 수 있다.
도 6은 도 1의 두 개의 지연 회로가 하나의 저항기와 커패시터로 교체된 실시예를 도시한 회로 블록도이다.
비교 회로(607)의 출력은 P채널 FET(609)의 게이트로 입력되고, 비교 회로(608)의 출력은 P채널 FET(610)의 게이트로 입력된다. P채널 FET(609)의 드레인은 저항기(614)의 일 단부로 접속되며, P채널 FET(610)의 드레인은 저항기(615)의 일 단부로 접속된다. 저항기(614)의 다른 단부는 저항기(615) 및 커패시터(613)의 다른 단부에 접속되고, 스위치 제어 회로(602)로 입력된다. 기준 전압 회로(605)의 기준 전압(611)은 기준 전압 회로(606)의 기준 전압(612)보다 큰 것으로 설정되는 것으로 한다. 이러한 설정에 의해서, 과전류 상태가 지속되어 전류 검출용 저항(604)의 전압이 기준 전압(612)보다 높고 기준 전압(611)보다 낮으면, P채널 FET(610)이 턴 온되어 저항기(615) 및 커패시터(613)의 상수로 사전 설정된 지연시간 이후에 스위치 회로(603)를 차단하도록 스위치 제어회로(602)가 작동한다. 비슷한 방법으로, 과전류 상태가 지속되어 전류 검출용 저항(604)의 전압이 기준 전압 회로(605)의 기준전압(611)보다 크게되면, P채널 FET(609,610)이 턴 온되어서 저항기(614)와 저항기(615)의 병렬 저항값과 커패시터(613)의 상수로 사전 설정된 지연 시간 이후에, 즉, 저항기(615) 및 커패시터(613) 중의 상수에 의해 사전 설정된 지연시간보다 더 짧은 지연 시간 이후에 스위치 회로(603)를 차단하도록 스위치 제어회로(602)가 작동한다.
또한, 기준 전압 회로의 기준 전압 출력과, P채널 FET와 저항기의 수를 증가시키면, 같은 방법으로 복수 개의 다양한 과전류 검출 단자의 복수 개의 다양한 전압이 검출되는 것과 함께, 복수 개의 다양한 부하전류에 대응하여 적절한 지연시간에 방전을 중지시킬 수 있다.
도 7은 도 6에서 저항기(614)와 저항기(615)를 각각 정전류원(714)과 정전류원(710)으로 치환한 경우의 실시예의 회로 블록도로서, 도 7의 회로와 비슷하게 작동한다. 도 7에서도 기준 전압 회로의 기준 전압 출력과 P채널 FET 및 정전류원의 개수를 증가시킨다면, 동일한 방법으로 과전류 검출단자의 복수의 다양한 전압을 검출해 내는 것과 함께, 복수 개의 다양한 부하전류에 대해서 적절한 지연시간에 방전을 중지시킬 수 있다.
도면 부호 701 은 2차 전지이고 도면 부호 702는 스위치 제어 회로이다.
도면 부호 703은 스위치 회로이고 도면 부호 704는 전류 검출용 저항이다.
도면 부호 705 및 706은 각각 기준 전압 회로이다.
도면 부호 711은 기준 전압 회로(705)의 기준 전압이며, 도면 부호 712는 기준 전압 회로(706)의 기준 전압이다.
도면 부호 709, 710은 각각이 P채널 FET이다.
도면 부호 714 및 715는 각각이 정전류원이다.
도면 부호 713은 커패시터를 도시한 것이다.
도 8은 도 1의 두 개의 지연 회로에 하나의 저항기와 커패시터를 부가한 다른 실시예를 도시한 회로 블록도이다. 비교 회로(807)의 출력은 P채널 FET(809)의 한 게이트로 입력되고, 비교 회로(808)의 출력은 P채널 FET(810)의 게이트로 입력된다. P채널 FET(810)의 드레인은 레지스터(814)의 일 단부 및 P채널 FET(809)의 소스로 접속된다. 레지스터(815)의 다른 단부는 커패시터(813)로 접속되고, 스위치 제어회로(802)로 입력된다. 기준 전압 회로(805)의 기준 전압(811)은 기준 전압 회로(806)의 기준 전압(812)보다 높도록 설정되는 것으로 한다. 이러한 설정에 의해서, 과전류 상태가 발생되어 전류 검출용 저항(804)의 전압이 기준 전압(812) 보다 높고 기준 전압(811)보다 낮게 지속되면, P채널 FET(810)은 턴 온되고 저항기(814,815)의 일련의 저항값 및 커패시터(813)의 상수로 설정된 지연 시간 후에 스위치 회로(803)가 차단되도록 스위치 제어 회로(802)가 작동한다. 또한 같은 방법으로, 과전류 상태가 발생되어 기준 전압 회로(805)의 기준 전압(811)보다 전류 검출용 저항(804)기 높아진 상태가 지속되는 경우, P채널 FET(809)와 P채널 FET(810)이 턴 온되어서 저항기(815)의 직렬의 저항값과 커패시터(813)의 상수로 설정된 지연 시간 후에, 즉 저항기(814, 815)의 직렬 저항값과 커패시터(813)의 상수로 설정된 지연 시간보다도 짧은 지연시간 후에 스위치 제어 회로(802)에 의해 스위치 회로(803)를 차단하도록 작동한다.
또한, 기준 전압 회로의 기준 전압 출력과 P채널 FET과 저항기의 수를 증가시키면, 같은 방법으로 과전류 검출 단자의 복수 개의 다양한 전압을 검출해 낼 수 있는 것과 함께, 복수 개의 다양한 부하전류에 대해서 적절한 지연 시간에 방전을 중지시킬 수 있다.
도 9는 도 6에 도시한 저항기와 커패시터의 각 위치를 반대로 한 경우의 실시예를 도시하는 회로 블록도이다. 기준 전압 회로(905)는 기준 전압(912)을 출력하고, 비교 회로(908)의 음극 입력단자에 접속한다. 기준 전압 회로(906)는 기준 전압(912)을 출력하고, 비교 회로(909)의 음극 입력단자에 접속된다. 비교 회로(907)의 출력은 N채널 FET(909)의 게이트로 입력되며, 비교 회로(908)의 출력은 N채널 FET(910)의 게이트로 입력된다. N채널 FET(909)의 드레인은 저항기(914)의 일단에 접속되고, N채널 FET(910)의 드레인은 저항기(915)의 일단에 접속된다. 저항기(914)의 다른 단은 저항기(915) 및 커패시터(913)의 다른 단에 접속되고, 스위치 제어 회로(902)로 입력된다. 기준 전압 회로(905)의 기준 전압(911)은 기준 전압 회로(906)의 기준 전압(912)보다 높도록 설정되는 것으로 한다. 이러한 설정에 의해서, 과전류 상태가 발생되어 전류 검출용 저항(904)의 전압이 기준 전압(912)보다는 높고 기준전압(911)보다는 낮은 상태를 지속한다면, N채널 FET(910)은 턴 온되고 저항기(915) 및 커패시터(913)의 상수에 의해 설정된 지연시간이후에 스위치 회로(903)가 차단되도록 스위치 제어 회로(902)가 작동한다. 유사한 방법으로, 과전류 상태가 발생되어 전류 검출용 저항(904)의 전압이 기준 전압 회로(905)의 기준 전압(911)보다 높은 상태가 지속되면, N채널 FET(909,910)이 턴 온되고 병렬로 연결된 저항기(814, 815)의 저항값과 커패시터의 상수에 의해 설정되는 시간인 지연시간 이후에, 즉, 저항기(915)와 커패시터(913)의 상수에 의해 설정되는 지연시간 보다도 짧은 지연시간 이후에 스위치 회로(903)가 차단되도록 스위치 제어 회로가 작동하게 된다.
또한, 기준 전압 회로의 기준 전압 출력과, N채널 FET과 저항기의 수를 증가시킨다면, 같은 방법으로 과전류 검출 단자의 복수 개의 다양한 전압을 검출해내는 것과 함께, 복수 개의 다양한 부하 전류에 대해서 적절한 지연시간에 방전의 중지가 가능하게 된다.
상기의 저항기가 정전류원으로 교체된 경우에도, 회로는 유사하게 작동할 것이다.
도 10은 각각 2개씩을 가지는 도 1과 비교할 때, 기준 전압 회로, 비교 회로 및 지연회로를 각각 하나씩 포함하며, 지연회로에 온도 특성을 가지도록 한 실시예를 도시한 회로 블록도이다.
지연 회로(1009)는 저온에서는 긴 지연시간을 가지고, 고온에서는 짧은 지연 시간을 가지도록 설정되며, 스위치 회로의 열에 의해 영향받는 위치에 형성되도록 한다. 이러한 설정에 의해서, 과전류 상태가 발생되어 전류 검출용 저항(1004)의 전압이 기준 전압 회로(1005)로부터의 기준 전압(1011)보다 높은 상태가 지속되는 경우, 지연 회로(1009)에 사전 설정된 지연 시간 이후에 스위치 회로(1003)를 차단하도록 스위치 제어회로가 작동한다. 큰 과전류 값에 의해 발생된 상기 지연시간 이전에 스위치 회로(1003)가 과열되면, 지연회로(1009)의 지연시간은 짧게 되고 스위치 회로(1003)가 파열되기 전에 스위치 회로(1003)를 차단한다.
도면부호 1001은 2차 전지이고 도면부호 1007은 비교회로이다.
전술한 바와 같이 본 발명은, 부하에서 소비되는 전류에 대응하는 지연시간 후에 방전을 중지시킨다고 하는 회로의 구성을 제공한다. 그러므로, 충방전식 전원 장치에서 부하의 이상(예를 들면, 회로의 단락)이 발생하여 과잉 전류가 흐르게 되고 그리하여 이전에 예측된 과전류 상태보다 많은 전류가 소비되는 경우에도, 스위치 회로가 발열로 파괴 상태에 이르기 전인 더 짧은 지연시간 내에 스위치 회로를 차단하도록 작동한다. 이러한 이유로, 제품의 사용범위를 넓게 할 수 있는 것과 동시에 제품의 신뢰성을 향상시키는 효과를 얻게 된다.

Claims (5)

  1. 전류 검출용 소자의 양 단자 사이의 전압을 검출하고, 그 출력 검출 신호를 지연시킬 수 있는 충방전 제어회로에 있어서,
    복수 개의 전압을 검출하기 위한 전압 검출 회로와;
    복수 개의 검출 지연 시간을 형성할 수 있는 지연 회로를 구비하는 것을 특징으로 하는 충방전 제어회로.
  2. 제 1항에 있어서,
    상기 전압 검출 회로는 복수 개의 기준 전압 회로와, 복수 개의 비교 회로를 구비하며, 상기 기준 전압 회로 각각의 기준 전압치는 다양한 것을 특징으로 하는 충방전 제어회로.
  3. 제 1항에 있어서,
    상기 전압 검출 회로는 기준 전압 회로와 복수 개의 비교 회로를 구비하며, 각 비교 회로의 옵셋이 각각 다양한 것을 특징으로 하는 충방전 제어회로.
  4. 제 1항에 있어서,
    상기 지연 회로는 복수 개의 정전류원과 커패시터를 포함하는 것을 특징으로 하는 충방전 제어회로.
  5. 제 1항에 있어서,
    상기 지연 회로의 검출 지연 시간은 온도에 따라 다양하게 되는 것을 특징으로 하는 충방전 제어회로.
KR10-1998-0003154A 1997-02-04 1998-02-04 충방전 제어회로 KR100365676B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02167597A JP3254159B2 (ja) 1997-02-04 1997-02-04 充放電制御回路
JP97-021675 1997-02-04

Publications (2)

Publication Number Publication Date
KR19980071081A true KR19980071081A (ko) 1998-10-26
KR100365676B1 KR100365676B1 (ko) 2003-03-06

Family

ID=12061641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0003154A KR100365676B1 (ko) 1997-02-04 1998-02-04 충방전 제어회로

Country Status (6)

Country Link
US (1) US6052016A (ko)
JP (1) JP3254159B2 (ko)
KR (1) KR100365676B1 (ko)
CN (1) CN1092857C (ko)
HK (1) HK1015559A1 (ko)
TW (1) TW399359B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3962524B2 (ja) * 2000-02-29 2007-08-22 富士通株式会社 放電制御回路
JP4392103B2 (ja) * 2000-03-30 2009-12-24 セイコーインスツル株式会社 充放電制御回路および充電式電源装置
WO2001089056A1 (de) * 2000-05-19 2001-11-22 Infineon Technologies Ag Schaltungsanordnung zum schutz einer batterie vor tiefentladung
JP3848574B2 (ja) * 2001-02-20 2006-11-22 セイコーインスツル株式会社 充放電制御装置
JP3804765B2 (ja) * 2001-06-27 2006-08-02 シャープ株式会社 充電回路およびそれを用いた半導体記憶装置
JP3922553B2 (ja) * 2002-09-12 2007-05-30 株式会社リコー 充放電保護回路
JP4198539B2 (ja) * 2003-06-16 2008-12-17 Ｎｅｃエレクトロニクス株式会社 出力回路
JP4068022B2 (ja) * 2003-07-16 2008-03-26 Ｎｅｃエレクトロニクス株式会社 過電流検出回路及び負荷駆動回路
US7313019B2 (en) * 2004-12-21 2007-12-25 Intel Corporation Step voltage generation
JP4535910B2 (ja) * 2005-03-16 2010-09-01 株式会社リコー ２次電池保護回路とバッテリパックおよび電子機器
CN100407631C (zh) * 2005-09-30 2008-07-30 华为技术有限公司 一种供电控制方法及装置
WO2009054143A1 (ja) * 2007-10-24 2009-04-30 Kabushiki Kaisha Toshiba 電力変換装置
JP2010193033A (ja) * 2009-02-17 2010-09-02 Renesas Electronics Corp 過電流保護回路
JP5770979B2 (ja) * 2010-06-03 2015-08-26 セイコーインスツル株式会社 バッテリー状態監視回路およびバッテリー装置
KR20120071198A (ko) * 2010-12-22 2012-07-02 에스비리모티브 주식회사 셀 밸런싱 회로 및 이의 구동 방법, 및 셀 밸런싱 회로를 포함한 배터리 관리 시스템
JP6537886B2 (ja) * 2015-05-18 2019-07-03 エイブリック株式会社 定電流充電装置
JP6591953B2 (ja) * 2015-12-24 2019-10-16 旭化成エレクトロニクス株式会社 磁気センサ装置および電流センサ装置
US10436856B2 (en) 2015-12-24 2019-10-08 Asahi Kasei Microdevices Corporation Magnetic sensor apparatus and current sensor apparatus
CN106501585B (zh) * 2016-12-09 2020-01-07 合肥中感微电子有限公司 一种过充电检测电路和电池保护系统
US10483956B2 (en) * 2017-07-20 2019-11-19 Rohm Co., Ltd. Phase interpolator, timing generator, and semiconductor integrated circuit
CN107919654B (zh) * 2017-12-14 2019-07-09 浙江晶科能源有限公司 一种过流过温的保护电路及mppt芯片
CN110474289A (zh) * 2019-08-20 2019-11-19 惠州汇能精电科技有限公司 一种负载短路保护电路
CN112904212A (zh) * 2019-12-03 2021-06-04 深圳拓邦股份有限公司 短路检测方法、装置、及电器设备
TWI797641B (zh) * 2020-06-17 2023-04-01 日商肖特（日本）股份有限公司 保護電路
CN115201554B (zh) * 2022-09-16 2023-01-13 中车工业研究院(青岛)有限公司 一种空载过流检测电路以及空载过流检测系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142118A (en) * 1977-08-18 1979-02-27 Mostek Corporation Integrated circuit with power supply voltage level detection
JPS54138477A (en) * 1978-04-19 1979-10-26 Nippon Gakki Seizo Kk Input signal detecting circuit
FR2578701A1 (fr) * 1985-03-05 1986-09-12 Thomson Csf Dispositif de detection d'un train d'impulsions dans du bruit et application a un systeme dme
US5369310A (en) * 1992-06-01 1994-11-29 Hewlett-Packard Corporation CMOS power-on reset circuit
US5486786A (en) * 1994-08-09 1996-01-23 Lsi Logic Corporation Process monitor for CMOS integrated circuits
KR0157886B1 (ko) * 1995-07-22 1999-03-20 문정환 반도체 메모리의 입력 버퍼 회로

Also Published As

Publication number Publication date
TW399359B (en) 2000-07-21
CN1191407A (zh) 1998-08-26
CN1092857C (zh) 2002-10-16
KR100365676B1 (ko) 2003-03-06
US6052016A (en) 2000-04-18
HK1015559A1 (en) 1999-10-15
JPH10224997A (ja) 1998-08-21
JP3254159B2 (ja) 2002-02-04

Similar Documents

Publication Publication Date Title
KR100365676B1 (ko) 충방전 제어회로
KR100341133B1 (ko) 충전/방전 제어회로 및 충전식 전원장치
KR100562877B1 (ko) 충방전 제어회로 및 충전형 전원장치
EP0542365B1 (en) Electric circuit comprising deep discharge protection for rechargeable batteries
US5959436A (en) Charge and discharge control circuit having low voltage detecting means for preventing charging of an abnormal cell
US6504345B2 (en) Charge/discharge control circuit and charging type power supply device
US11303141B2 (en) Protection circuit for battery and power supply device provided with said protection circuit
KR100284025B1 (ko) 충방전 제어회로
KR100777884B1 (ko) 충방전 제어회로와 충전식 전원장치
JP2009131020A (ja) 過電流保護回路およびバッテリパック
TW200836454A (en) Battery state monitoring circuit and battery device
KR20070065238A (ko) 배터리 장치
KR100468018B1 (ko) 충방전제어회로
KR20110105735A (ko) 배터리 상태 감시 회로 및 배터리 장치
US9374077B2 (en) Switch circuit, semiconductor device, and battery device
KR20010014735A (ko) 충전스위치제어회로
KR100328888B1 (ko) 충방전 제어회로
JP2005312140A (ja) 充放電制御回路
KR100389163B1 (ko) 배터리 전압 검출 회로
KR200222297Y1 (ko) 밧데리의 과전류 차단장치
US20220190625A1 (en) Mask control circuit, controller including the mask control circuit, charge/discharge control circuit, and battery device
JP7471266B2 (ja) マスク制御回路並びに該マスク制御回路を備えるコントローラ、充放電制御回路及びバッテリ装置
JPH1169650A (ja) ヒステリシスインバータ回路、充放電保護回路及びバッテリーパック
KR20030084485A (ko) 스위칭전원공급장치의 보호장치
KR200285758Y1 (ko) 스위칭전원공급장치의 보호장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121123

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 16

EXPY Expiration of term