KR100284025B1

KR100284025B1 - 충방전 제어회로

Info

Publication number: KR100284025B1
Application number: KR1019980003873A
Authority: KR
Inventors: 마사나오 하마구치
Original assignee: 핫토리 쥰이치; 세이코 인스트루먼트 가부시키가이샤
Priority date: 1997-02-10
Filing date: 1998-02-10
Publication date: 2001-03-02
Also published as: TW437142B; CN1108655C; US5959437A; CN1199264A; JPH10224981A; HK1017168A1; KR19980071235A; JP3195555B2

Abstract

본 발명은 1개의 캐패시터를 공용으로 사용하여 각 제어에서 필요한 시간지연을 얻기 위한 것으로, 충방전 제어회로(102)는 과충전 검출회로(119)와 과방전 검출회로(118)를 포함하여 구성되어 온/오프 제어에 의해 2차 전지(101)의 충방전을 수행한다. 그리고, 상기 충방전 제어회로(101)는 복수의 전류원(145~147)과 단일 캐피시터(144)를 포함하여 구성된 지연회로(140)가 설치되어 있고, 이 지연회로(140)는 외부로부터의 신호에 응답하여 서로 다른 지연시간을 선택적으로 얻을 수 있다. 상기 충방전 제어회로(102)는 지연회로(140)를 동작시킴으로써 제1제어수단(150)에 의해 지연회로(140)로부터 필요한 지연출력(S)을 얻을 수 있고, 제2제어수단(160)에 의해 스위치회로(103)를 온/오프 제어함으로써 지연출력(S)에 의해 상기 외부로부터의 신호를 지연시켜 필요한 충방전 제어를 수행한다.

Description

충방전 제어회로

본 발명은 스위치회로의 온/오프에 의해 2차 전지의 충방전을 제어할 수 있는 충방전 제어회로에 관한 것이다.

종래의 충방전 제어회로는 스위치회로를 2차 전지에 직렬로 연결하고, 2차 전지의 단자전압의 레벨에 따라 상기 스위치회로를 온/오프 제어함으로써 2차 전지의 충방전을 제어하는 회로가 공지되어 있다. 예를 들면, 리튬 이온전지의 충방전을 제어하는 경우, 리튬 이온전지의 단자전압이 소정 레벨 이상인가의 여부는 비교기에 의해 전압을 비교함으로써 검출된다. 상기 단자전압이 소정 레벨 이상인 것으로 검출된 경우에는 스위치회로의 스위치소자가 오프됨으로써 충전이 정지된다. 상기와 같은 구성은 일반적으로 채용되고 있다. 이 결과, 과도적인 전지전압의 변화에 응답하지 않게 되고, 과충전상태를 확실히 검출하여 2차 전지가 과충전상태로 되지 않도록 2차 전지로의 충전이 제어된다. 충방전 제어회로에서는 과방전을 검출하여 2차 전지로부터 부하로 전류공급을 정지시키는 제어와 과전류를 검출하여 2차 전지로부터 부하로 전류공급을 정지시키는 제어도 마찬가지로 수행되지만, 이들 제어에 있어서도 마찬가지의 이유로 각각 지연회로가 사용되고 있다.

따라서, 상기와 같은 종래의 충방전 제어회로에 있어서는 과충전 검출회로, 과방전 검출회로 및 과전류 검출회로의 각각에 지연회로를 각각 설치하고, 이들 3개의 지연회로에는 지연시간을 설정하기 위한 캐패시터를 각각 설치하는 것이 필요하였다. 이와 같이, 각 제어에 대해 지연시간을 설정하기 위한 캐패시터가 각 지연회로 마다에 필요하기 때문에, 충방전 제어회로는 제조비용의 상승을 야기하고 실장면적을 증가시키는 문제점을 갖고 있었다.

본 발명은 종래의 상기한 문제를 해결하기 위해 이루어진 것으로, 1개의 캐패시터를 공용으로 사용하여 각 제어회로에서 필요한 시간지연을 얻을 수 있는 충방전 제어회로를 제공하는 데에 그 목적이 있다.

상기한 목적을 달성하기 위해 본 발명의 충방전 제어회로는, 외부 전원단자에 스위치회로를 통해 접속된 2차 전지의 충방전 제어를 상기 스위치회로의 온/오프를 제어하여 실행하도록 된 충방전 제어회로에 있어서, 상기 2차 전지가 과충전 상태인가의 여부를 검출하는 과충전 검출회로와; 상기 2차 전지가 과방전상태인가의 여부를 검출하는 과방전 검출회로; 상기 2차 전지로부터 부하로 과전류가 흐르는지의 여부를 검출하는 과전류 검출회로; 복수의 전류원 또는 저항과 단일 캐패시터를 포함하여 구성되고 외부로부터의 신호에 응답하여 서로 다른 지연시간을 선택적으로 얻을 수 있는 지연회로; 상기 과충전 검출회로, 상기 과방전 검출회로 및 상기 과전류 검출회로의 각 출력에 응답하여 그 때마다 필요한 지연출력을 얻도록 상기 지연회로를 동작시키기 위한 제1제어수단 및; 상기 제1제어수단의 출력과 상기 지연회로로부터의 지연출력에 응답하여 상기 스위치회로를 온/오프 제어 하기 위한 제어신호를 출력하는 제2제어수단을 포함하여 구성된 것을 특징으로 한다.

상기 제1제어수단은 과충전 검출회로, 과방전 검출회로 및 과전류 검출회로의 각 출력에 응답하여 필요한 지연출력을 얻을 수 있도록 지연회로를 동작시킴으로써 필요한 지연출력이 지연회로로부터 출력된다. 예를 들면, 과충전 검출회로에서 2차 전지의 과충전상태가 검출된 경우는 과충전 검출에 따라 필요한 지연출력이 출력되도록 지연회로가 제어된다. 상기 지연출력은 과충전 보호를 위해 필요한 스위치의 온/오프 제어가 수행되도록 제2제어수단에서 처리된다.

상기 제1지연수단에 의한 지연회로의 제어는 미리 설정된 제어테이블에 따라 수행될 수 있다. 상기 제2제어수단에 의한 스위치회로의 온/오프 제어도 유사하게 수행될 수 있다. 특히, 복수의 검출출력이 얻어진 경우에는 스위치회로가 그에 따라 최선의 온/오프 상태로 되도록 제1 및 제2제어수단에 미리 설정된 제어테이블에 따라 스위치회로의 온/오프 제어를 수행하게 구성할 수 있다.

제1도는 본 발명에 따른 충방전 제어회로의 일실시예를 나타낸 회로도.

제2도는 제1도에 도시된 지연유니트의 상세회로도.

제3도는 제2도에 도시된 제어유니트의 제1 및 제2제어회로의 제어테이블을 나타낸 도면.

제4도는 제1도 내지 제3도에 도시된 충방전 제어회로 동작의 일례를 설명하기 위한 각부의 신호파형도이다.

* 도면의 주요부분에 대한 부호의 설명

101 : 2차 전지 102 : 충방전 제어회로

103 : 스위치회로 108 : 충전기

112,113,122,123,127 : FET 114,116 : 기준전압회로

117 : 과전류 검출비교기 118 : 과방전 검출비교기

119 : 과충전 검출비교기 120,121 : 전압분할회로

124 : 출력제어 논리회로 129 : 인버터회로

130 : 지연유니트 140 : 지연회로

141∼143 : 전류원 144 : 캐패시터

145∼147 : 상시개방 스위치 148 : 전압비교기

150,160 : 제1 및 제2지연회로 170 : 리셋회로

이하, 도면을 참조하여 본 발명의 일실시예를 설명한다.

제1도는 본 발명의 충방전 제어회로의 회로블록도이다. 2차 전지(101)의 음극이 스위치회로(103)를 통해 외부 전원단자(-VO)에 연결되어 있다. 상기 스위치 회로(103)는 2개의 N-채널 FET로 구성되고, 도면에 나타낸 실시예에서는 과방전제어 및 과전류제어를 위한 FET(112)가 2차 전지(101)측에 설치되며, 과충전제어를 위한 FET(113)가 외부 전원단자(-VO)측에 설치되어 있다. 상기 2차 전지(101)의 전압이 후술하는 바와 같이 충방전 제어회로(102)에 의해 검출되고, 이 검출된 결과에 따라 FET(112,113)가 온/오프 제어된다. 상기 충방전 제어회로(102)는 과충전 검출비교기(119)와, 과방전 검출비교기(118), 상기 과충전 검출비교기(119)와 과방전 검출비교기(118)의 각 입력단자에 소정 기준전압(Vr)을 공급하기 위한 기준 전압회로(116), 2차 전지(101)의 단자전압을 분압하기 위한 저항(R1∼R4)으로 이루어진 전압분할회로(120), 상기 2차 전지(101)의 단자전압을 분압하기 위한 저항(R5∼R7)으로 이루어진 다른 전압분할회로(121), 지연유니트(130) 및, 출력제어 논리회로(124)를 포함한다.

상기 출력제어 논리회로(124)로부터의 2개의 출력은 단자(125A, 125B)에 각각 접속되어 있고, 또한 신호선(107A, 107B)에 의해 스위치회로(103)의 FET(112, 113)의 각 게이트에 각각 접속되어 있다. 상기 출력제어 논리회로(124)로부터 FET(112, 113)로 온/오프 제어신호가 송출된다. 상기 2차 전지(101)를 충전시키기 위한 충전기(108)와 2차 전지(101)에 의해 구동되는 부하(109)는 외부 전원단자(+VO, -VO)간에 연결되어 있다.

상기 과충전 검출비교기(119)는 기준전압회로(116)의 기준전압(Vr)과, 전압분할회로(120)의 저항(R1, R2)의 양단에서 발생하는 2차 전지(101)의 단자전압을 나타내는 분압 출력전압을 비교하여 과충전상태를 검출하는 기능을 갖는다.

상기 과충전 검출비교기(119)의 플러스 입력단자에 입력된 상기한 분압 출력 전압의 레벨이 기준전압(Vr)보다 큰 경우, 과충전 검출비교기(119)는 하이레벨 상태로 된다. 상기 과충전 검출비교기(119)의 출력(A)은 지연유니트(130)로 입력되고, 과충전 검출비교기(119)의 출력(A)이 로우레벨로부터 하이레벨로 되는 경우 지연유니트(130)의 출력 (A″)은 소정 지연시간을 갖으면서 로우레벨로부터 하이레벨로 변화된다.

참조부호 122에 의해 나타낸 FET는 상기 지연유니트(130)의 출력(A″)이 하이레벨로 된 때에, 온상태로 되어 저항(R2)을 단락(short)시켜서 과충전 검출비교기(119)의 플러스 입력단자의 레벨을 하이레벨로 만들므로서 과충전 검출비교기(119)의 동작이 이력현상(hysteresis)을 갖도록 하는 기능을 한다.

상기 과방전 검출비교기(118)는 기준전압회로(116)의 기준전압(Vr)과, 전압분할회로(121)의 저항(R6)의 양단에서 발생하는 2차 전지(101)의 단자전압을 나타내는 분압 출력전압을 비교하여 과방전상태를 검출하는 구성을 갖는다.

상기 과충전 검출비교기(119)의 플러스 입력단자로 입력된 상기한 분압 출력 전압의 레벨이 기준전압(Vr) 보다 작은 경우, 과충전 검출비교기(119)는 로우레벨 상태로 된다. 인버터회로(129)는 과방전 검출비교기(118)의 출력측에 설치되고, 과방전 검출비교기(118)의 출력이 하이레벨로부터 로우레벨로 변화되는 경우, 즉 과방전상태가 검출되는 경우에는, 로우레벨로부터 하이레벨로 변화되는 출력(B)이 상기 인버터(129)로부터 출력된다. 상기 출력(B)이 지연유니트(130)로 입력되어 있고, 예를 들면 상기 출력(B)이 로우레벨로부터 하이레벨로 된 경우, 지연유니트(130)의 출력(B″)은 소정 지연시간을 갖으면서 로우레벨로부터 하이레벨로 변화된다.

참조부호 123에 의해 나타낸 FET는 상기 지연유니트(130)의 출력(B″)이 하이레벨로 된 때에, 오프상태로 되어 저항(R6)을 단락시켜서 과방전 검출비교기(118)의 플러스 입력단자의 레벨을 하이레벨로 만들므로써 과방전 검출비교기(118)의 동작이 이력현상을 갖도록 하는 기능을 한다.

참조부호 117에 의해 나타낸 과전류 검출비교기는, 단자(115)를 통해 얻은 외부 전원단자(-VO)의 전압에 응답하여 부하를 통해 과전류가 흐르는지의 여부를 검출한다. 상기 과전류 검출비교기(117)의 플러스 입력단자는 충방전 제어회로(102)의 단자(115)에 연결되고, 그 마이너스 입력단자는 기준전압회로(114)에 연결되어 있으며, 이 기준전압회로(114)는 소정 일정 기준전압(Vs)을 과전류 검출비교기(117)의 마이너스 입력단자에 공급한다.

상기 과전류 검출비교기(117)에 의한 과전류검출 동작은 다음과 같이 수행된다. 상기 2차 전지(101)로부터 부하(109)로 흐르는 전류가 증가하여 과전류상태로 되면, 스위치회로(103)에서 발생하는 전압강하는 커지게 된다. 상기 과전류 검출비교기(117)의 플러스 입력단자에 공급된 전압레벨이 그 마이너스 입력단자에 공급된 기준전압(Vs)보다 커지게 되면, 과전류 검출비교기(117)의 출력(C)은 하이레벨 상태로 된다. 상기 과전류 검출비교기(117)의 출력(C)이 지연유니트(130)로 입력되어 있고, 예를 들면 과전류 검출비교기(117)의 출력(C)이 로우레벨로부터 하이레벨로 변화되면 상기 지연유니트(130)의 출력(C″)은 소정 지연시간을 갖으면서 로우레벨로부터 하이레벨로 변화된다. 참조부호 127에 의해 나타낸 FET는 상기 지연유니트(130)의 출력(C″)이 하이레벨로 되면, 온상태로 되어 저항(R4)을 단락시켜서 과전류 검출비교기(117)의 플러스 입력단자의 레벨을 하이레벨로 만들므로써 과전류 검출비교기(117)의 동작이 이력현상을 갖도록 하는 기능을 한다.

상기 출력제어 논리회로(124)는 출력(A″, B″, C″)에 응답하여 스위치회로(103)의 FET(112, 113)를 온/오프 제어하는 기능을 갖는다. 도면에 나타낸 실시예에 있어서, 상기 출력제어 논리회로(124)는 출력(A″)의 하이레벨에 응답하여 FET(113)를 오프시키고, 출력(B″ 또는 C″)의 하이레벨에 응답하여 FET(112)를 오프시키는 기능을 갖는다.

다음에, 제2도를 참조하여 지연유니트(130)를 설명한다. 상기 지연유니트(130)는 복수의 전류원(141∼143)과 단일 캐패시터(144)를 포함하여 구성되어 외부로부터의 신호에 응답하여 3종류의 지연출력(S)을 선택적으로 얻을 수 있는 지연회로(140)와, 출력(A, B, C)에 응답하여 그 때마다 필요한 지연출력(S)을 얻을 수 있도록 지연회로(140)를 동작시키는 제1제어회로(150) 및, 이 제1제어회로(150)의 출력(A′, B′, C′)과 지연출력(S)에 응답하여 스위치회로(103)의 FET(112, 113)의 온/오프 제어를 수행하기 위한 제어신호(A″, B″, C″)를 출력하는 제2제어회로(160)를 갖고 있다.

상기 지연회로(140)는 정전류원(141, 142, 143)의 각 출력을, 일단이 접지된 캐패시터(144)의 타단에 선택적으로 접속하기 위한 상시개방 스위치(normally-opened switch; 145∼147)를 갖고 있다. 제2도에서 도시된 바와 같이, 상기 상시개방 스위치(145∼147)는 정전류원(141, 142, 143)의 각 출력과 캐패시터(144)간에 연결되어 있다. 상기 정전류원(141, 142, 143)은 상호 다른 정전류값(I1∼I3)을 갖고 있고, 상시개방 스위치(145∼147)중 어느 하나가 닫혀짐으로써 캐패시터(144)의 타단 전압이 시간의 경과에 따라 소정 커브로 상승한다. 그 상승률은 캐패시터(144)에 접속된 정전류원의 정전류값에 의해 결정된다. 상기 정전류원(141, 142, 143)은 소정의 일정 전원을 공급하는 기능을 갖고 있으면 되기 때문에, 실제적으로 어떤 회로형태로 할 것인가는 임의이다. 따라서, 정전류원과 저항(CR의 시정수)중 어느 것으로도 회로를 구성해도 된다.

상기 캐패시터의 타단 전압은 전압비교기(148)의 마이너스 입력단자에 공급된다. 상기 전압비교기(148)의 플러스 입력단자에는 기준전압(Ve)이 공급되고, 캐패시터(144)의 타단 전압이 상승하여 기준전압(Ve)을 초과하게 되면 로우레벨의 지연출력(S)이 출력되는 구성으로 되어 있다. 참조번호 SW에 의해 나타낸 스위치는 상기 캐패시터(144)의 전하를 방전시키기 위한 것으로, 리셋회로(170)로부터의 리셋신호(D)에 의해 온/오프 제어된다. 상기 리셋회로(170)는 제2제어회로(160)로부터의 출력(A″)과 제1제어회로(150)로부터의 출력(A′, B′, C′)에 응답하여 리셋부호(D)를 출력한다. 상기 리셋신호(D)는 제1제어회로(150)에도 입력된다.

지연회로(140)는 상기와 같이 구성되어 있으므로, 캐패시터(144)의 전하가 스위치(SW)에 의해 충분히 방전된 상태에서 제1제어회로(150)에 의해 정전류원(141, 142, 143)의 스위치중 어느 하나의 스위치가 닫혀지면, 제1제어회로(150)에 의해 선택된 스위치에 따른 상승률로 캐패시터의 타단 전압이 상승하고, 상승률에 따른 지연시간후 지연출력(S)은 전압비교기(148)로부터 출력된다.

상기 제1제어회로(150)는 출력(A, B, C)에 응답하여 소정 제어테이블에 따라 출력(A′, B′, C′)을 출력함으로써 상시개방 스위치(145∼147)중 어느 하나를 온시킨다. 이는 제1제어회로(150)는 출력(A, B, C)에 응답하여 그 때의 지연회로(140)에 대한 지연출력(S)의 지연 출력시간을 결정하는 것을 의미한다.

제3도에는 그 제어테이블의 예가 나타나 있다. 제3도로부터 알 수 있는 바와 같이, 출력(A∼C)중 1개만이 출력되는 경우에는 대응하는 출력(A′∼C′)이 하이레벨로 되고, 두 개의 출력(A, C)이 하이레벨로 되는 경우에는 출력(C′)만이 하이레벨로 되며, 두 개의 출력(B, C)이 하이레벨로 되는 경우에는 출력(C′)만이 하이레벨로 된다.

제2도를 보면, 상기한 바와 같이 제2제어회로(160)는 제1제어회로(150)로부터 출력되는 출력(A′, B′, C′)에 응답하고, 지연출력(S)이 출력되는 경우 출력(A′, B′, C′)의 상태에 따라 출력(A″, B″, C″)의 레벨상태를 판단한다.

제3도에는 제2제어회로(160)에 있어서의 출력(A″, B″, C″)의 레벨상태를 결정하기 위한 제어테이블과, 리셋회로의 입력(A″)과 리셋신호(D)간의 관계도 나타나 있다. 본 실시예에서는 출력(A″, B″, C″)은 각각 대응하는 출력(A′, B′, C′)의 논리에 따라 구성되어 있다. 리셋 회로(170)는 제2제어회로(160)로부터의 출력(A″)과 제1제어회로(150)로부터의 출력(A′, B′, C′)에 응답하여 스위치(SW)의 온/오프를 제어하지만, 그 기본적인 제어는 다음과 같다. 즉, 상기 스위치(SW)는 항상 온상태로 되어 있고, 캐패시터(144)는 방전상태로 되어 있다. 그리고, 상기 상시개방 스위치(145∼147)중 어느 하나가 온된 때에, 스위치(SW)는 개방되어 캐패시터(144)로의 충전동작에 의한 지연동작이 실행된다. 그리고, 상기 리셋회로(170)에 의해 스위치(SW)가 닫혀지는 리셋동작이 실행되는 때에는, 상기 상시개방 스위치(145∼147)중 온되어 있던 스위치가 오프로 되어 과충전지연용 전류원이 캐패시터(144)로부터 차단된다.

다음에, 제4도를 참조하여 제1도와 제2도에 나타낸 충방전 제어회로(102)의 동작에 대해 설명한다. 시각 T1 이전에 통상 동작을 실행하고 있는 경우에는 리셋신호(D)가 하이레벨로 되어 있고(제3도 참조), 스위치(SW)가 닫혀져 있다. 시각 T1에서 과충전상태가 발생하면 출력(A)이 하이레벨로 된다. 이때, 리셋신호(D)는 로우레벨로 되어 스위치(SW)가 개방된다. 이와 동시에 상시개방 스위치(145)가 온되어 캐패시터(144)에 정전류원(141)으로부터 소정의 일정 전류(I1)가 공급된다. 따라서, 캐패시터(144)의 충전전압은 상승하고, 시각 T2에서 충전전압이 기준전압(Ve)을 초과한 때에 지연출력(S)이 전압비교기(148)로부터 제2제어회로(160)에 공급되어 출력(A″)도 하이레벨로 된다.

이 결과, 시각 T2에서 FET(113)가 오프되고, 그와 동시에 리셋신호(D)가 하이레벨로 되어 스위치(SW)가 닫혀지게 된다. 상기 제1제어회로(150)는 리셋신호(D)에 응답하여 상시개방 스위치(145)를 오프시키고, 그 결과 캐패시터(144)의 전압이 급격히 제로로 된다. 그러나, 과충전상태가 계속되어 T2 이후에도 출력(A)이 하이레벨이므로 출력(A″)도 하이레벨을 유지한다.

시각 T3에서 과충전상태에 부가하여 과전류상태가 발생하면 출력(C)이 하이레벨 상태로 되어 출력(C′)에 의해 스위치(147)가 닫혀지게 된다(제3도 참조). 이때, 스위치(SW)는 리셋회로(170)로부터의 리셋신호(D)에 의해 오프된다. 한편, 캐패시터(144)의 전압 상승이 시작되어 시각 T4에서 기준전압(Ve)을 초과하면 출력(C″)이 출력되어 FET(112)도 오프된다. 제3도로부터 알 수 있는 바와 같이, 이 경우에는 리셋신호(D)가 로우레벨 상태이므로, 시각 T4 이후 캐패시터의 전압은 더욱 포화상태로 된다. 따라서, 출력(C, C″)은 모두 하이레벨 상태를 유지하게 된다.

상기한 바와 같이 본 발명에 의하면, 1개의 캐패시터만을 구비한 지연회로만으로 충방전 제어회로내에 설치된 복수의 검출회로의 각 출력에 지연시간을 주기 때문에, 캐패시터와 핀의 수를 감소시킬 수 있고, 제조비용을 절감시킬 수 있으며, 실장면적을 감소시킬 수 있다.

Claims

외부 전원단자에 스위치회로를 통해 접속된 2차 전지의 충방전 제어를 상기 스위치회로의 온/오프를 제어하여 실행하도록 된 충방전 제어회로에 있어서, 상기 2차 전지가 과충전상태인가의 여부를 검출하는 과충전 검출회로와, 상기 2차 전지가 과방전상태인가의 여부를 검출하는 과방전 검출회로, 상기 2차 전지로부터 부하로 과전류가 흐르는지의 여부를 검출하는 과전류 검출회로, 복수의 전류원 또는 저항과 단일 캐패시터를 포함하여 구성되고 외부로부터의 신호에 응답하여 서로 다른 지연시간을 선택적으로 얻을 수 있는 지연회로, 상기 과충전 검출회로, 상기 과방전 검출회로 및 상기 과전류 검출회로의 각 출력에 응답하여 그 때마다 필요한 지연출력을 얻도록 상기 지연회로를 동작시키기 위한 제1제어 수단 및, 상기 제1제어수단의 출력과 상기 지연회로 부터의 지연출력에 응답하여 상기 스위치회로를 온/오프 제어하기 위한 제어신호를 출력하는 제2제어수단을 포함하는 구성된 것을 특징으로 하는 충방전 제어회로.