JP3361712B2 - 充放電制御回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチ回路のオ
ン、オフにより二次電池の充放電を制御するようにした
充放電制御回路に関するものである。

【０００２】

【従来の技術】スイッチ回路のオン、オフにより二次電
池の充放電を制御するようにした充放電制御回路として
図５に示すような回路が公知である。この充放電制御回
路１は、外部電源端子＋ＶＯ又は−ＶＯに電界効果トラ
ンジスタ（以下、ＦＥＴと略称する）２、３から成るス
イッチ回路４を介して二次電池５を接続し、二次電池５
の充放電状態に応じてスイッチ回路４のＦＥＴ２，３を
オン、オフして二次電池５の充放電を制御するようにし
た回路である。端子Ｖｓｓには二次電池５の負極が接続
され、端子Ｖｃｃには抵抗器６を介して二次電池５の正
極が接続されている。一般にＩＣ回路として構成される
制御ユニット本体１０には、二次電池５の端子電圧の状
態から過充電、過放電を検出する回路、及び外部電源端
子＋ＶＯと−ＶＯとの間に接続される負荷（図示せず）
に流れる電流の大きさから過電流状態を検出する回路が
組み込まれているが、図２には、そのうちの過充電検出
回路１１と過電流検出回路１２とが示されている。

【０００３】過充電検出回路１１が二次電池５の端子電
圧が所定レベルより高くなったことを検出した場合、ス
イッチ回路４のＦＥＴ２をオフとして二次電池５の充電
を禁止し、二次電池５の放電のみを許すようにスイッチ
回路４を制御するため、ＦＥＴ２のゲート回路にはゲー
ト電圧制御用のスイッチ回路１３が設けられている。こ
のスイッチ回路１３は過充電検出回路１１によってオ
ン、オフ制御され、これによりＦＥＴ２のオン、オフが
制御される構成となっている。このスイッチ回路１３
は、ＦＥＴ２のゲート−ソース間電圧を制御するため、
図２に示すように、ＦＥＴ２のソースと端子ＶＭとの間
に設けられる充電器逆接時破壊防止用の抵抗器８が接続
されており、ＦＥＴ２のゲート−ソース間電圧を制御し
ている。

【０００４】一方、過電流検出回路１２は、外部電源端
子＋ＶＯ、−ＶＯ間に接続される負荷（図示せず）に二
次電池５から流れる電流のレベルを効果的に検出するた
め、負荷電流によってスイッチ回路４の両端に生じる電
圧降下を検出する構成とするのが一般的であり、スイッ
チ回路４の両端に生じる電圧降下成分は抵抗器８を介し
て過電流検出回路１２に入力されている。

【０００５】このように、従来の充放電制御回路におい
ては、逆接時破壊防止用の抵抗器８が、スイッチング回
路１３と共に過充電検出回路１１の出力に応答してＦＥ
Ｔ２のオン、オフを制御する回路を構成しているほか、
抵抗器８は過電流検出のための過電流検出回路１２の入
力部にも直列に接続されることになる。

【０００６】この従来構成によると、過充電検出された
時にはＦＥＴ２がオフする。その後負荷（図示せず）が
接続されたときにはそのドレイン−ソース間に生じる寄
生ダイオード２Ｄのためにそこに放電電流が流れるが、
その時そこでの電圧降下は一般的には約０．６〜０．７
Ｖ程度である。しかるに、過電流検出回路１２では、過
電流が流れた場合に生じる端子ＶＭの電圧変化を確実に
検出することができるよう、その検出のための基準電圧
を寄生ダイオード２Ｄによって生じる上述の電圧降下値
を考慮して定めている。

【０００７】

【発明が解決しようとする課題】ところで、近年半導体
技術の発達に伴い、寄生ダイオード２Ｄによって生じる
上述の電圧降下値が０．２〜０．３Ｖ程度のものが普及
しつつある。したがって、この種のオン抵抗の小さいＦ
ＥＴをスイッチ回路４のスイッチ素子として使用すれ
ば、そこでの損失が少なく、負荷への電力供給に有利と
なる。

【０００８】しかしながら、ＦＥＴ２としてこの種のオ
ン抵抗の小さいＦＥＴを使用すると、次のような不具合
を生じることになる。すなわち、ＦＥＴ２としてオン抵
抗の小さな素子を用いた場合、過電流検出回路１２にお
いて設定すべき過電流検出のための基準電圧値も小さく
する必要がある。しかし、過電流検出のための基準電圧
値を小さくすると、過充電検出回路１１において過充電
が検出された際にスイッチ回路１３がオフとなったとき
に生じる貫通電流が抵抗器８に流れることにより生じる
電圧降下のために、過電流検出回路１２が作動してしま
い、スイッチ回路４のＦＥＴ３がオフとされてしまうと
いう誤作動を起こす場合があった。この誤作動が生じる
と、ＦＥＴ２，３が共にオフとなってしまい二次電池５
の充放電が共に不可能となり、負荷への電力供給が停止
してしまうという不具合を生じさせることになる。

【０００９】本発明の目的は、したがって、充放電制御
のためのスイッチ回路のＦＥＴとしてオン抵抗の小さな
ＦＥＴ素子を使用しても、過充電、過電流状態を確実に
検出して二次電池を過充電、過電流及び逆接時の破壊か
ら確実に保護することができるようにした充放電制御回
路を提供することにある。

【００１０】

【課題を解決するための手段】上記課題を解決するため
の本発明の特徴は、外部電源端子にスイッチ回路を介し
て直列に接続された二次電池の充放電制御を、前記スイ
ッチ回路を構成する充電制御用の第１ＦＥＴ及び放電制
御用の第２ＦＥＴをオン、オフ制御して行うようにした
充放電制御回路において、前記二次電池の端子電圧に応
答して過充電状態か否かを検出する過充電検出回路と、
前記第１ＦＥＴと前記外部電源端子の低圧側端子との間
に一端が接続された充電器逆接時破壊防止用の抵抗器
と、該抵抗器の他端と前記第１ＦＥＴのゲートとの間に
接続され前記過充電検出回路の出力に応答して前記第１
ＦＥＴのオン、オフ制御を行うための半導体スイッチ回
路と、前記抵抗器の他端の電位に応じて前記二次電池の
過電流状態を検出する過電流検出回路と、該過電流検出
回路が過電流状態を検出した場合に前記第２ＦＥＴをオ
フとするための回路とを備え、前記過充電検出回路によ
って過充電状態が検出されている場合には前記過電流検
出回路の検出のためのしきい値レベルを高くするように
した点にある。

【００１１】過充電検出回路が過充電を検出していない
場合には第１ＦＥＴはオンとなっており、外部電源端子
に接続された充電器により二次電池が充電される。充電
が進み二次電池が過充電状態となると、過充電検出回路
により半導体スイッチ回路が作動して第１ＦＥＴがオフ
とされる。このとき半導体スイッチ回路内の半動体スイ
ッチ素子がオフとなることにより生じる貫通電流が抵抗
器に流れるが、このとき同時に過電流検出回路の検出の
ためのしきい値レベルが高くなる。したがって、抵抗器
に貫通電流が流れることにより過電流検出回路への入力
電圧が高くなっても、これに応答して過電流検出が行わ
れることが防止される。したがって、過充電検出時にお
いて第１及び第２ＦＥＴが共にオフとなり、二次電池の
充放電が共に禁止されるという不具合を生じることがな
い。

【００１２】なお、過電流検出回路の検出のためのしき
い値レベルを高くするため、過電流検出回路に与えられ
る基準電圧を変更する場合、過電流検出のための基準電
圧は、第２ＦＥＴのドレイン−ソース間に生じる寄生ダ
イオードの順方向電圧降下電圧を越えない程度にまで上
げておくように構成するのが好ましい。

【００１３】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態の一例につき詳細に説明する。図１は、本発明
の充放電制御回路の回路ブロック図である。外部電源端
子−ＶＯにスイッチ回路１０３を介して二次電池１０１
の負極が接続されている。スイッチ回路１０３は２個の
Ｎ−ｃｈ ＦＥＴで構成されており、図示の実施の形態
では、二次電池１０１側に過放電及び過電流制御のため
のＦＥＴ１１２が設けられ、外部電源端子−ＶＯ側に過
充電制御のためのＦＥＴ１１３が設けられている。二次
電池１０１の電圧は後述する如く充放電制御回路１０２
により検出され、この検出結果に応じてＦＥＴ１１２、
１１３がオン、オフ制御される。充放電制御回路１０２
は、過充電検出コンパレータ１１９、過放電検出コンパ
レータ１１８、過充電検出コンパレータ１１９及び過放
電検出コンパレータ１１８の各−入力端子に所定の基準
電圧Ｖｒを与えるための基準電圧回路１１６、二次電池
１０１の端子電圧を分圧するため抵抗器Ｒ１〜Ｒ４から
成る電圧分割回路１２０、二次電池１０１の端子電圧を
分圧するため抵抗器Ｒ５〜Ｒ７から成る別の電圧分割回
路１２１、出力制御ロジック回路１２４を備えている。

【００１４】出力制御ロジック回路１２４からの２つの
出力は端子１２５Ａ及び１２５Ｂにそれぞれ接続されて
おり、さらに信号線１０７Ａ、１０７Ｂでスイッチ回路
１０３のＦＥＴ１１２、１１３の各ゲートと接続されて
いる。出力制御ロジック回路１２４からはスイッチ回路
１０３のＦＥＴ１１２、１１３に対するオン、オフ制御
信号が送出される。二次電池１０１へ充電を行うための
充電器１０８及び二次電池１０１で駆動出来る負荷１０
９は、外部電源端子＋ＶＯと−ＶＯとの間に接続され
る。

【００１５】過充電検出コンパレータ１１９は、基準電
圧回路１１６の基準電圧Ｖｒと電圧分割回路１２０の抵
抗器Ｒ１の両端に生じる二次電池１０１の端子電圧を表
す分圧出力とを比較して過充電状態を検出する機能を備
えている。

【００１６】過充電検出コンパレータ１１９はその＋入
力端子に入力されている上記分圧出力電圧のレベルが基
準電圧Ｖｒより大きくなったときにその出力が高レベル
状態となり、出力制御ロジック回路１２４はこれに応答
してＦＥＴ１１３をオフとする。なお、過充電検出コン
パレータ１１９の出力が高レベルとなったことによりＦ
ＥＴ１１３をオフとするための具体的回路構成は図２に
示した回路構成と同様である。したがって、ここでは、
外部電源端子−ＶＯと充放電制御回路１０２の端子１１
５との間に接続されている充電器逆接時破壊防止用の抵
抗器１０６のみを示し、抵抗器１０６と協働してＦＥＴ
１１３をオン、オフ制御するため出力制御ロジック回路
１２４内に構成される図２のスイッチ回路１３に相当す
る回路はこれを図示するのを省略してある。なお、符号
１２２で示されるのは、過充電検出コンパレータ１１９
の出力が高レベル状態となったときにオンして抵抗器Ｒ
２を短絡し過充電検出コンパレータ１１９の＋入力端子
のレベルを高くして過充電検出コンパレータ１１９の動
作にヒステリシスを与えるためのＦＥＴである。

【００１７】過放電検出コンパレータ１１８は、基準電
圧回路１１６の基準電圧Ｖｒと電圧分割回路１２１の抵
抗器Ｒ５の両端に生じる二次電池１０１の端子電圧を表
す分圧出力電圧とを比較して過放電状態を検出する機能
を備えている。

【００１８】過放電検出コンパレータ１１８はその＋入
力端子に入力されている上記分圧出力電圧のレベルが基
準電圧Ｖｒより大きくなったときにその出力が高レベル
状態となり、出力制御ロジック回路１２４はこれに応答
してＦＥＴ１１２をオフとする。なお、過放電検出コン
パレータ１１８の出力が高レベルとなったことによりＦ
ＥＴ１１２をオフとするための具体的回路構成は公知の
回路構成であるから、図１においてはこれを示すのを省
略してある。なお、符号１２３で示されるのは、過放電
検出コンパレータ１１８の出力が高レベル状態となった
ときにオンして抵抗器Ｒ６を短絡し過放電検出コンパレ
ータ１１８の＋入力端子のレベルを高くして過放電検出
コンパレータ１１８の動作にヒステリシスを与えるため
のＦＥＴである。

【００１９】１３０は抵抗器１０６を介して得られる外
部電源端子−ＶＯの電位に応答して負荷１０９に過電流
が流れているか否かを検出するための過電流検出回路で
ある。過電流検出回路１３０は、＋入力端子が充放電制
御回路１０２の端子１１５と接続されている過電流検出
コンパレータ１３１と、過電流検出コンパレータ１３１
の−入力端子に設けられた基準電圧供給回路１３２とを
備えている。

【００２０】基準電圧供給回路１３２は、所定の一定基
準電圧Ｖｓを供給する基準電圧回路１３３と、この一定
基準電圧Ｖｓを分圧するための抵抗器１３４、１３５
と、抵抗器１３４を短絡するための常開スイッチ１３６
とが図示の如く接続されて成っている。常開スイッチ１
３６は過充電検出コンパレータ１１９の出力が高レベル
となることに応答して閉じられる。したがって、過充電
検出コンパレータ１１９によって過充電検出が行われて
いない場合には常開スイッチ１３６は開いており、基準
電圧回路１３３の一定基準電圧Ｖｓが分圧され、一定基
準電圧Ｖｓよりは低い電圧が過電流検出コンパレータ１
３１の−入力端子に印加される。一方、過充電検出コン
パレータ１１９によって過充電が検出されている場合に
は常開スイッチ１３６は閉じており、基準電圧回路１３
３の一定基準電圧Ｖｓがそのまま過電流検出コンパレー
タ１３１の−入力端子に印加される。

【００２１】このように、過電流検出回路１３０は、過
電流検出のためのしきい値が過充電検出状態が否かによ
って上述の如く変更される。したがって、過電流検出回
路１３０は、過充電検出コンパレータ１１９により過充
電が検出されていない場合には、端子１１５のレベルが
少し上昇するだけで過電流検出を行うことができるが、
過充電検出コンパレータ１１９により過充電が検出され
ている場合には、端子１１５のレベルがそれよりも大き
く上昇した場合に過電流検出が行われることになる。な
お、符号１２７で示されるのは、過電流検出コンパレー
タ１３１が高レベル出力状態となったときにオンして抵
抗器Ｒ４を短絡し過充電検出コンパレータ１１９の動作
にヒステリシスを与えるためのＦＥＴである。

【００２２】充放電制御回路１０２は以上のように構成
されているので、以下のように動作する。すなわち、過
充電、過放電、過電流のいずれも検出されない場合は、
ＦＥＴ１１２、１１３はいずれもオンとなっており、二
次電池１０１への充電と二次電池１０１から負荷１０９
への放電のいずれも可能とする。若し過放電が過放電検
出コンパレータ１１８によって検出されるとＦＥＴ１１
２がオフとされ、二次電池１０１から負荷１０９への放
電は行われなくなる。しかし、充電器１０８が接続され
た場合には、二次電池の負極１１１よりも、外部電源端
子−ＶＯの電圧が低くなるのでＦＥＴ１１２のダイオー
ドを介して充電電流が二次電池１０１に流れることにな
る。すなわち、過放電検出後は放電を不可能にしながら
も充電は可能である。二次電池１０１から負荷１０９へ
流れる電流が大きくなり過電流状態となると、スイッチ
回路１０３において生じる電圧降下が大きくなり、過電
流検出コンパレータ１３１の−入力端子に印加されてい
る抵抗器１３５の両端の電圧を越えると過電流検出コン
パレータ１３１の出力が高レベル状態となり、ＦＥＴ１
１２がオフとされ、二次電池１０１から負荷１０９への
電流が流れるのを停止させる。

【００２３】次に過充電検出の場合の動作について説明
する。過充電状態になると過充電検出コンパレータ１１
９の出力が高レベル状態となり、ＦＥＴ１１３がオフと
なる。このとき、図２において説明したように、貫通電
流が抵抗器１０６に流れるので過電流検出コンパレータ
１３１の＋入力端子の電位は過電流状態でないにも拘ら
ず大きく上昇することになる。しかし、過充電検出コン
パレータ１１９の出力が高レベル状態となったことに応
答して常開スイッチ１３６が閉じられるので、過電流検
出コンパレータ１３１の−入力端子に与えられる基準電
圧のレベルが高くなり、過電流検出コンパレータ１３１
の出力が高レベルになるのを回避することができる。な
お、過電流検出コンパレータ１３１の−入力端子に与え
られる基準電圧の大きさはＦＥＴ１１３の寄生ダイオー
ド１１３Ｄの順方向電圧よりも高くならないように定め
る必要がある。このようにして過充電状態が検出された
後、負荷１０９に電流が流れて二次電池１０１の端子電
圧が低下したときに過充電検出コンパレータ１１９の出
力は低レベル状態となり、常開スイッチ１３６が開く。
したがって、以後は過電流検出回路１３０において通常
の過電流検出動作を行うことができる。

【００２４】このように、抵抗器１０６に貫通電流が流
れてもこれによる過電流検出回路１３０の誤作動を有効
に防止することができるので、ＦＥＴ１１３としてオン
抵抗の小さい素子を使用することが可能となり、スイッ
チ回路１０３における損失を小さくし、効率を改善する
ことができる。

【００２５】図１に示した実施の形態では、過電流検出
回路の検出のためのしきい値レベルを高くするため、抵
抗器１３４、１３５及び常開スイッチ１３６を用いて過
電流コンパレータ１３１への基準電圧のレベルを過充電
検出コンパレータ１１９における検出結果に従って変更
する構成を示した。しかし、本発明はこの実施の形態に
示した構成に限定されるものではない。すなわち、過電
流検出回路の検出のためのしきい値レベルを高くするた
め、基準電圧を予め２つ用意しておいてこれらを切り換
える構成、過電流コンパレータ１３１にオフセットを持
たせることによりしきい値レベルを高くするように切り
換える構成、又は検出のためのしきい値レベルの異なる
２つの過電流コンパレータ１３１を用意しておいてこれ
らを切り換える構成としてもよい。

【００２６】さらに、図１に示した実施の形態では、電
圧分割回路１２０、１２１とＦＥＴ１２２、１２３、１
２７との組み合わせ回路を用いて、過充電検出コンパレ
ータ１１９、過放電検出コンパレータ１１８及び過電流
検出コンパレータ１３１の動作にヒステリシスを持たせ
るようにしたが、これは一例であり、本発明の構成をこ
れに限定する趣旨ではなく、他の公知の回路構成により
ヒステリシス動作を実現するようにしてもよいことは勿
論である。

【００２７】図１に示した実施の形態は、１つの二次電
池１０１のみを充放電制御する場合の構成例について説
明した。しかし、本発明は、１つの二次電池のみを充放
電制御する場合のみに限定されるものではなく、複数の
二次電池に対しての充放電制御の場合にも同様にして適
用できるものである。

【００２８】図２には、本発明を２セル用の充放電制御
回路に適用した場合の実施の形態が示されている。図２
に示した充放電制御回路は、二次電池１０１に加えて、
もう１つの二次電池１０１’の充放電制御も図１に示し
た場合と同様にして行うようにした回路である。この充
放電制御回路では、充放電制御回路２００の端子２０１
〜２０５に対して二次電池１０１、１０１’、抵抗器２
０６、２０８、２１０、コンデンサ２０７、２０９、２
１１が図示の如く接続されている。なお、図２の各部の
うち、図１の各部と対応する部分には同一の符号を付し
て説明を省略する。

【００２９】図３には、充放電制御回路２００の概略構
成が示されている。充放電制御回路２００は二次電池１
０１の電圧を分圧する電圧分割回路２２０と二次電池１
０１’の電圧を分圧する電圧分割回路２２１とを有して
いる。電圧分割回路２２０の出力により二次電池１０１
の充放電及び過電流制御のためのコンパレータ回路２３
０が作動する。電圧分割回路２２１の出力により二次電
池１０１’の充放電及び過電流制御のためのコンパレー
タ回路２４０が作動する。コンパレータ回路２３０の過
充電検出コンパレータ２３１の出力は及びコンパレータ
回路２４０の過充電検出コンパレータ２４１の出力は過
電流検出回路２５０に与えられ、過充電検出コンパレー
タ２３１又は過充電検出コンパレータ２４１のいずれか
一方の出力でも過充電を検出している場合に、過電流検
出回路２５０における過電流検出のためのしきい値レベ
ルを高くし、これにより、図１に示した場合と同様にし
て、抵抗器１０６に貫通電流が流れてもこれによる過電
流検出回路２５０の誤作動を有効に防止することができ
る。

【００３０】以上の説明においては、スイッチ回路１０
３のＦＥＴ１１２、１１３はいずれもＮｃｈのものを用
いた例を示した。しかし、スイッチ回路１０３をＰｃｈ
ＦＥＴを使用して構成することも勿論可能である。

【００３１】図４には、そのような場合の実施の形態の
一例が示されている。この実施の形態は３セル用である
が、スイッチ回路３０１がいずれもＰｃｈのＦＥＴ３０
２、３０３で構成されており、このため、スイッチ回路
３０１は端子＋ＶＯ側に設けられている。端子３２５
Ａ、３２５Ｂは、図１の端子１２５Ａ、１２５Ｂにそれ
ぞれ対応し、抵抗器３０６が図１の抵抗器１０６に対応
している。この回路構成では、端子３２５Ｂが開放され
た場合、プルアップ抵抗器３０４によりＦＥＴ３０３が
オフとされる。

【００３２】

【発明の効果】本発明によれば、上述の如く、過充電検
出により過充電制御用のＦＥＴ素子をオフとしたときに
充電器の逆接時破壊防止用抵抗器に貫通電流が流れても
過電流保護のための回路が作動するのを防止することが
できるので充放電制御のためのスイッチ回路に用いるＦ
ＥＴ素子としてオン抵抗の小さな素子を用いることがで
きる。この結果、過充電制御用のＦＥＴ素子としてオン
抵抗の小さな素子を使用してスイッチ回路における電力
損失を小さくし、充放電を効率よく行うことができる。

【図面の簡単な説明】

【図１】本発明による充放電制御回路の実施の形態の一
例を示す回路図。

【図２】本発明による充放電制御回路を２セル用の回路
に適用した場合の実施の形態の一例を示す回路図。

【図３】図２に示した充放電制御回路の構成を示す要部
回路図。

【図４】本発明による充放電制御回路をＰｃｈ ＦＥＴ
によるスイッチ回路を用いて構成した場合の実施の形態
の一例を示す回路図。

【図５】従来の充放電制御回路の問題点を説明するため
の要部回路図。

【符号の説明】

１０１、１０１’ 二次電池 １０２、２００ 充放電制御回路 １０３、３０１ スイッチ回路 １０６、３０６ 抵抗器 １０９ 負荷 １１２、１１３、３０２、３０３ ＦＥＴ（電界効果ト
ランジスタ） １１６、１３３ 基準電圧回路 １１９、２３１、２４１ 過充電検出コンパレータ １２０、１２１、２２０、２２１ 電圧分割回路 １３０、２５０ 過電流検出回路 １３１ 過電流検出コンパレータ １３２ 基準電圧供給回路 １３４、１３５ 抵抗器 １３６ 常開スイッチ ＋ＶＯ、−ＶＯ 外部電源端子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０２Ｊ 7/00 Ｈ０２Ｊ 7/00 Ｔ 7/10 7/10 Ｐ (56)参考文献 特開 平８−149702（ＪＰ，Ａ) 特開 昭63−302725（ＪＰ，Ａ) 特開 平６−105457（ＪＰ，Ａ) 特開 平５−111177（ＪＰ，Ａ) 特開 平９−163612（ＪＰ，Ａ) 特開 平６−348350（ＪＰ，Ａ) 特開 平６−104015（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02J 7/00 - 7/20

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】二次電池の電圧を検出する過充電用電圧検
   出手段と、前記二次電池の 電流を検出する過電流用電圧検出手段
   と、 前記過充電用電圧手段及び前記過電流用電圧検出手段か
   らの信号を入力処理して充放電を制御する信号を出力す
   る制御回路と、 前記制御回路からの出力信号でスイッチ回路を構成する
   充電制御用の第一の電界効果型トランジスタと放電制御
   用の第二の電界効果型トランジスタの開閉を制御する充
   放電制御回路において、 前記過電流用電圧検出手段は、前記過充電用電圧検出回
   路が過充電状態を検出し前記第一の電界効果型トランジ
   スタを閉じた時に、前記過電流用電圧検出手段の検出電
   圧値を、過充電状態でない時の検出電圧値に比較して高
   くして、前記第一の電界効果型トランジスタを閉じた際
   の貫通電流により誤って過電流を検出することを防ぎ過
   電流の検出を継続することを特徴とする充放電制御回
   路。
2. 【請求項２】 前記過充電用電圧検出回路が過充電状態
   を検出した時に、 前記過電流用電圧検出手段の検出電圧値は前記充電制御
   用の前記第一の電界効果型トランジスタのドレイン-ソ
   ース間の寄生ダイオードの順方向降下電圧値より小さく
   する請求項１記載の充放電制御回路。