KR100363140B1 - TFT array substrate, liquid crystal display using the same, and manufacturing method of TFT array substrate - Google Patents

TFT array substrate, liquid crystal display using the same, and manufacturing method of TFT array substrate Download PDF

Info

Publication number
KR100363140B1
KR100363140B1 KR1019960018811A KR19960018811A KR100363140B1 KR 100363140 B1 KR100363140 B1 KR 100363140B1 KR 1019960018811 A KR1019960018811 A KR 1019960018811A KR 19960018811 A KR19960018811 A KR 19960018811A KR 100363140 B1 KR100363140 B1 KR 100363140B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
liquid crystal
point defect
tft array
Prior art date
Application number
KR1019960018811A
Other languages
Korean (ko)
Other versions
KR960042181A (en
Inventor
히로카즈 사마모토
Original Assignee
가부시키가이샤 아드반스트 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7131695A external-priority patent/JPH08328035A/en
Priority claimed from JP15486495A external-priority patent/JPH095786A/en
Priority claimed from JP15486395A external-priority patent/JPH095785A/en
Application filed by 가부시키가이샤 아드반스트 디스프레이 filed Critical 가부시키가이샤 아드반스트 디스프레이
Publication of KR960042181A publication Critical patent/KR960042181A/en
Application granted granted Critical
Publication of KR100363140B1 publication Critical patent/KR100363140B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136263Line defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136272Auxiliary lines

Abstract

점결함수복을 확실하게 행할수 있는 TFT 어레이와 그 제조방법을 제공한다.Provided is a TFT array and method of manufacturing the same that can reliably perform point defect repair.

게이트전극및 게이트배선 또는 축적용량 전극과 같은 재료로 동시에 형성되고, 인접하는 두개의 화소에 걸쳐서 배치된 점결함 수복패턴과, 이 점결함 수복 패턴상에 게이트절연막 또는 축적용량 유전체막을 통해서 형성된 아일런드를 구비하고, 점결함으로써 인식되는 화소에 대해서 그 화소의 트랜지스터부를 레이저광으로 분리하고, 그 다음 화소전극상의 일부및 인접화소의 화소전극상의 일부에 레이저광을 조사해서, 점결함 수복패턴을 통해서 인접하는 화소의 화소전극 상호간을 단락시켜서 수복한다.A point defect repair pattern formed simultaneously with a material such as a gate electrode and a gate wiring or a storage capacitor electrode and disposed over two adjacent pixels and an island formed through the gate insulating film or the storage capacitor dielectric film on the point defect repair pattern A transistor portion of the pixel is separated by a laser beam for a pixel recognized as a point defect, and then laser light is irradiated to a part of the pixel electrode and a part of the pixel electrode of the adjacent pixel to detect a point defect, The pixel electrodes are short-circuited to be restored.

Description

TFT 어레이 기판과 이것을 이용한 액정표시장치 및 TFT 어레이 기판의 제조방법TFT array substrate, liquid crystal display using the same, and manufacturing method of TFT array substrate

본 발명은 TFT(Thin Film Transistor)어레이 기판과 이것을 이용한 액정표시장치 및 TFT 어레이 기판의 제조방법, 특히 수율 저하요인의 하나인 점결함(点缺陷)의 복구방법을 제공하는 것이다.The present invention provides a TFT (Thin Film Transistor) array substrate, a liquid crystal display using the same, and a manufacturing method of the TFT array substrate, in particular, a point defect defect repairing method.

종래의 액정표시장치에 이용되는 TFT어레이에는 제 25 도 및 제 26 도에 나타나는 것과 같은 것이 있었다.The TFT array used in the conventional liquid crystal display device has something like that shown in FIG. 25 and FIG. 26.

제 25 도는 종래의 액정표시 장치에 이용되는 TFT 어레이의 부분 확대도, 제 26 도는 제 25 도중의 A-A단면도이다. 도면에서 1은 유리기판, 2는 게이트전극을 함께 갖춘 게이트배선, 3은 투명도전막에 의해 이루어지는 화소(畵素)전극, 4는 게이트 절연막, 5는 반도체층, 6은 오믹콘택층, 7은 소스전극·배선, 8은 드레인 전극을 각각 나타낸다.25 is a partially enlarged view of a TFT array used in a conventional liquid crystal display device, and FIG. 26 is a cross-sectional view taken along line A-A of FIG. In the figure, 1 denotes a glass substrate, 2 denotes a gate wiring having a gate electrode, 3 denotes a pixel electrode made of a transparent conductive film, 4 denotes a gate insulating film, 5 denotes a semiconductor layer, 6 denotes an ohmic contact layer, Electrode and wiring, and 8 a drain electrode, respectively.

종래의 TFT 어레이의 제조 프로세스 및 구조를 설명하겠다. 먼저 세정한 유리기판(1)에 Cr, Ta, Ti등의 금속의 얇은 막(박막)을 스퍼터링법등의 방법으로 막형성하고, 이것을 포토에칭법등의 방법으로 패턴형성하며, 게이트전극·배선(2)을 형성한다. 다음에 게이트 절연막(4)이 되는 SiN이나 SiO2등의 절연막, 반도체층(5)이 되는 i-a-Si나 poly-Si등및, 오믹콘택층(6)이 되는 n-a-Si등을 플라스마 CVD(화학적 기상성장)법등으로 막을 만든다. 다음에 오토에칭법등의 방법으로 n-a-Si및 i-a-Si를 아일랜드모양, 혹은 라인모양으로 패턴을 형성한다. 그 다음에 ITO(인듐 주석 산화물)등의 투명도전막을 스퍼터링등의 방법으로 막형성하고, 화소전극(3)을 형성한다. 또 Al, Cr등의 금속박막을 스퍼터링등의 방법으로 막형성하고, 이것을 포토에칭법 등으로 패턴을 형성하며, 소스전극·배선(7)및 드레인전극(8)을 형성한 후, 소스·드레인 사이에 있는 오믹콘택층(6)이 되는 n-a-Si를 에지오프한다. 마지막으로 필요에 따라 SiN등으로 보호막을 형성한다.A manufacturing process and structure of a conventional TFT array will be described. A thin film (thin film) of a metal such as Cr, Ta, Ti or the like is formed on the glass substrate 1 washed first by a method such as a sputtering method and patterned by a method such as a photoetching method to form a gate electrode / ). Next, an insulating film such as SiN or SiO 2 to be the gate insulating film 4, ia-Si or poly-Si to be the semiconductor layer 5, and na-Si or the like to become the ohmic contact layer 6 are formed by plasma CVD Chemical vapor deposition). Next, a pattern is formed in an island shape or a line shape by using a method such as an auto-etching method. Then, a transparent conductive film such as ITO (indium tin oxide) is formed by a method such as sputtering to form the pixel electrode 3. A metal thin film such as Al or Cr is formed by a sputtering method or the like, a pattern is formed by photoetching or the like, a source electrode / wiring line 7 and a drain electrode 8 are formed, Si, which is the ohmic contact layer 6 between the source and the drain. Finally, a protective film is formed with SiN or the like as necessary.

또 종래 이 종류의 액정표시 장치에 이용되는 TFT 어레이에는 제 27 도및 제 28 도에 나타나는 것과 같은 것이 있었다. 제 27 도는 종래의 액정표시 장치에 이용되는 TFT 어레이의 부분평면도이고, 제 28 도는 제 27 도의 B-B단면도이다. 이들 도면에 의해서 종래의 TFT 어레이의 제조 프로세스 및 구조를 설명하겠다.Further, conventionally, a TFT array used in this kind of liquid crystal display device has something like that shown in FIG. 27 and FIG. 28. FIG. 27 is a partial plan view of a TFT array used in a conventional liquid crystal display, and FIG. 28 is a cross-sectional view taken along line B-B of FIG. The manufacturing process and structure of a conventional TFT array will be described with reference to these drawings.

제 27 도 및 제 28 도에 나타나는 종래의 것은, 먼저 세정한 유리기판(1)에 Cr, Ta, Ti등의 금속박막을 스퍼터링 법등의 방법으로 막형성하고, 이것을 포토에칭법등의 방법으로 필요한 패턴으로 형성하며, 게이트전극(및 게이트배선)(2)을 형성한다. 다음에 ITO(인듐 주석 산화물)등의 투명도전막을 스퍼터링법등의 방법으로 필요한 패턴으로 형성하고, 화소전극(3)을 형성한다. 다음에 게이트절연막(4)이 되는, 예를들면 SIO2, SiN, 금속산화막등으로 되는 절연막, 반도체층(5)이 되는 i-a-Si등(6)을 플라스마 CVD(화학적 기상성장)법 등으로 막을 만든다. 다음에 포토에칭법등의 방법으로 n-a-Si및 i-a-Si를 아일랜드모양(제 1 도에 나타나는 반도체층(5)과 같은 섬모양의 부분)으로, 또는 라인모양(가늘고 긴 띠모양의 부분)으로 패턴을 형성한다.27 and 28, a metal thin film of Cr, Ta, Ti or the like is formed on a glass substrate 1 which has been cleaned first by a method such as a sputtering method, And gate electrodes (and gate wirings) 2 are formed. Next, a transparent conductive film such as ITO (indium tin oxide) is formed in a necessary pattern by a method such as a sputtering method, and a pixel electrode 3 is formed. Next, an insulating film made of SIO 2 , SiN, a metal oxide film, or the like, which becomes the gate insulating film 4, and ia-Si or the like 6 that becomes the semiconductor layer 5 are formed by a plasma CVD (Chemical Vapor Deposition) Makes a membrane. Next, the n-Si and ia-Si are formed into an island shape (an island-shaped portion such as the semiconductor layer 5 shown in Fig. 1) or a line-shaped (narrow band-shaped portion) by a photoetching method or the like. Thereby forming a pattern.

또 포토에칭법등의 방법으로 필요한 패턴을 형성하고, 화소전극상에 콘택홀(9)(드레인전극(8)이 화소전극(3)과 접하는 부분)을 형성한다. 다음에 Al, Cr등의 금속박막을 스퍼터링법등의 방법으로 막형성하고, 이것을 포토에칭법등의 방법으로 패턴을 형성하며, 소스전극(및 소스배선)(7)및 드레인전극(8)을 형성한다. 다음에 소스전극과 드레인전극의 사이(제 4 도에 나타나는 반도체층(5)의 상부에서 소스전극및 드레인전극의 어느것에도 덮여있지 않은 부분)에 있는 n-a-Si를 에지오프한다. 마지막으로 필요에 따라서 SiN등으로 보호막을 형성한다.A necessary pattern is formed by a method such as photoetching and a contact hole 9 (a portion where the drain electrode 8 contacts the pixel electrode 3) is formed on the pixel electrode. Next, a metal thin film such as Al or Cr is formed by a method such as a sputtering method, a pattern is formed by a method such as photoetching method, and a source electrode (and a source wiring) 7 and a drain electrode 8 are formed . Next, n-a-Si in the portion between the source electrode and the drain electrode (which is not covered with any of the source electrode and the drain electrode in the upper portion of the semiconductor layer 5 shown in Fig. 4) is edge-edged. Finally, a protective film is formed with SiN or the like as necessary.

상기와 같이 구성된 TFT 어레이에서는, 이물등에 의해 게이트전극(2)과 드레인전극(8)이 단락된다든지 오믹콘택이 취해지지 않는등의 이유에 의해, 정상적으로 동작하지 않는 화소, 이른바 점결함(点缺陷)이 수ppm의 확률로 발생한다. 이 결함을 복구하는 방법으로써는 특개소 59-101693호 공보나 특개평 2-135320호 공보에 나타나는 것처럼 서로 인접하는 구동전극 사이를 접속하는 패턴을 형성하고, 레이저 조사(照射)에 의해 결함이 된 화소전극을 인접하는 화소전극에 접속하는 방법이 있다.In the TFT array constructed as described above, pixels that do not normally operate, so-called point defects, are formed due to reasons such as shorting of the gate electrode 2 and the drain electrode 8 due to foreign matter or the like, Occurs with a probability of several ppm. As a method of recovering the defect, a pattern for connecting the driving electrodes adjacent to each other is formed as shown in Japanese Patent Application Laid-Open Nos. 59-101693 and 2-135320, and a defect is generated by laser irradiation There is a method of connecting the pixel electrode to the adjacent pixel electrode.

제 29 도는 종래의 액정표시 장치에 이용되는 축적용량을 구비한 TFT 어레이의 부분확대도, 제 30 도는 제 29 도중의 A-A단면도이다. 도면에서 1은 유리기판, 21은 축적용량전극, 31은 축적용량의 유전체(誘電體)를 나타낸다.FIG. 29 is a partially enlarged view of a TFT array having a storage capacitor used in a conventional liquid crystal display; and FIG. 30 is a sectional view taken along the line A-A in FIG. 29. In the figure, reference numeral 1 denotes a glass substrate, reference numeral 21 denotes a storage capacitor electrode, and reference numeral 31 denotes a dielectric of a storage capacitance.

다음에 이 타입의 종래의 TFT 어레이의 제조 프로세스및 구조를 설명하겠다. 먼저 세정한 유리기판(1)에 Cr, Ta, Ti등의 금속박막을 스퍼터링법등의 방법으로 막형성하고, 이것을 포토에칭법등의 방법으로 패턴을 형성하며, 축적용량전극(21)을 형성한다. 다음에 축적용량의 유전체막(31)이 되는 SiN이나 SiO2등의 막을 플라스마 CVD(화학적 기상성장)법등으로 막형성하고, 나중에 형성하는 게이트전극및 게이트배선(2)과 콘택하기 위한 콘택홀등을 패턴 형성한다. 다음에 Cr, Ta, Ti등의 금속박막을 스퍼터링법등의 방법으로 막형성하고, 이것을 포토에칭법등의 방법으로 패턴 형성하며, 게이트전극및 게이트배선(2)을 형성한다. 또 ITO(인듐 주석 산화물)등의 투명도전막을 스퍼터링등의 방법으로 막형성하며, 이것을 포토에칭법등의 방법으로 패턴형성하고 화소전극(3)을 형성한다.Next, a manufacturing process and structure of a conventional TFT array of this type will be described. A thin metal film of Cr, Ta, Ti, or the like is formed on the cleaned glass substrate 1 by a method such as a sputtering method, and a pattern is formed by a method such as a photoetching method to form a storage capacitor electrode 21. Next, a film of SiN or SiO 2 to be a dielectric film 31 of a storage capacitance is formed by a plasma CVD (chemical vapor deposition) method or the like, and a contact hole or the like for contact with a gate electrode and a gate wiring 2 to be formed later As shown in FIG. Next, a metal thin film of Cr, Ta, Ti, or the like is formed by a method such as a sputtering method and patterned by a method such as a photoetching method to form a gate electrode and a gate wiring 2. A transparent conductive film such as ITO (indium tin oxide) is formed by a method such as sputtering and patterned by a method such as a photoetching method to form the pixel electrode 3.

다음에 게이트절연막(4)이 되는 SiN이나 SiO2등의 절연막, 반도체층(5)이 되는 i-a-Si나, poly-Si등 및 오믹콘택층(6)이 되는 n-a-Si등을 플라스마 CVD법등으로 막형성한다. 다음에 포토에칭법등의 방법으로 n-a-Si및 i-a-Si를 아일랜드모양 또는 라인모양으로 패턴을 형성한다. 다음에 포토에칭법등의 방법으로 패턴 형성하고, 화소전극(3)위에 콘택홀을 형성한다. 또 Al, Cr등의 금속박막을 스퍼터링법등으로 막형성하고, 이것을 포토에칭법등으로 패턴형성하며, 소스전극과 소스배선(7)및 드레인전극(8)을 형성한 후에, 소스·드레인 사이에 있는 n-a-Si를 에지오프한다. 마지막으로 필요에 따라서 SiN등으로 보호막을 형성한다.Next, an insulating film such as SiN or SiO 2 to be the gate insulating film 4, ia-Si to become the semiconductor layer 5, poly-Si or the like and na-Si to be the ohmic contact layer 6 are formed by plasma CVD . Next, a pattern is formed in an island shape or a line shape by using a method such as a photoetching method. Next, a pattern is formed by a method such as a photoetching method, and a contact hole is formed on the pixel electrode 3. After a metal thin film such as Al or Cr is formed by sputtering or the like and patterned by a photoetching method or the like to form a source electrode and a source wiring 7 and a drain electrode 8, The n-Si is etched off. Finally, a protective film is formed with SiN or the like as necessary.

상기와 같이 구성된 TFT 어레이에서는 이물등에 의해 게이트전극(2)과 드레인 전극(8)이 단락한다든지, 오믹콘택이 충분히 취해지지 않는등의 이유에 의해 정상적으로 동작하지 않는 화소, 이른바 점결함이 수ppm의 확률로 발생한다. 이 결함을 복구하는 방법으로써는 특개평2-284120호 공보나 특개평5-66415호 공보에 나타나는 것처럼 서로 인접하는 구동전극 사이를 접속하는 패턴을 축적용량과 동시에 형성하고, 이것을 레이저 조사에 의해 용융(溶融)하며, 결함이 된 화소전극을 인접한 화소전극에 접속하는 방법이 있다.In the TFT array constructed as described above, a pixel in which the gate electrode 2 and the drain electrode 8 are short-circuited due to a foreign object or the like and which does not normally operate due to insufficient ohmic contact or the like, Probability. As a method of recovering the defect, a pattern for connecting adjacent driving electrodes to each other is formed at the same time as the storage capacitor, as shown in Japanese Patent Application Laid-Open Nos. 2-284120 and 5-66415, (Melted), and connecting the defective pixel electrode to the adjacent pixel electrode.

상기와 같이 종래의 TFT 어레이에서는 점결함의 발생에 의해 수율이 저하한다고 하는 문제가 있었다. 또 종래의 점결함 복구방법에서는 점결함을 복구하기 위한 접속패턴을 구비하고 있지만, 이 패턴과 접속하는 화소전극을 레이저 조사에 의해 접속하는 경우, 화소전극측에서의 조사에서는 화소전극이 투명하기 때문에 레이저광이 투과해 버려서, 충분하게 수리용의 접속패턴과 접속하는 것이 어렵다고 하는 문제가 있었다.As described above, in the conventional TFT array, there is a problem that the yield is reduced due to occurrence of a point defect. Further, in the conventional point defect restoration method, a connection pattern for restoring a point defect is provided. However, when the pixel electrode connected to this pattern is connected by laser irradiation, since the pixel electrode is transparent in the irradiation on the pixel electrode side, And there is a problem that it is difficult to sufficiently connect with a repair connection pattern.

또 레이저조사를 행해도 확실하게 접속패턴이 용융되어 있지 않는 경우등이 있고, 복구가 어렵다고 하는 문제가 있었다.Further, there is a problem that the connection pattern is not melted reliably even when laser irradiation is performed, and recovery is difficult.

또 종래의 점결함 복구방법에서는, 점결함을 복구하기 위한 패턴을 구비하고있지만, 이 패턴과 인접하는 화소전극을 레이저조사에 의해 접속하는 경우, 화소전극측에서의 조사에서는 화소전극이 투명하기 때문에 레이저를 투과해 버려서, 충분하게 접속하는것이 어렵다고 하는 문제가 있었다.Further, in the conventional point defect recovery method, a pattern for restoring the point defect is provided. However, when the pixel electrode adjacent to the pattern is connected by laser irradiation, since the pixel electrode is transparent in the irradiation on the pixel electrode side, And there was a problem that it was difficult to connect sufficiently.

그래서 본 발명은 게이트전극 및 게이트배선과 같은 재료로 동시에 형성되고, 인접하는 두개의 화소에 중복하는 점결함 복구패턴과 이 점결함 복구패턴상에 게이트 절연막을 통해서 형성된 아일랜드등을 구비하며, 점결함으로써 인식되는 화소에 대해서 그 화소의 트랜지스터부를 레이저광으로 절단하고 레이저광을 조사해서, 점결함 복구패턴을 통해서 인접하는 화소의 화소전극 상호간을 접속시키는 것이다.Therefore, the present invention has a point defect repair pattern that is formed simultaneously with a material such as a gate electrode and a gate line, overlapping two adjacent pixels, an island formed through the gate insulating film on the point defect repair pattern, The transistor portion of the pixel is cut with laser light and the laser light is irradiated to the pixel to connect the pixel electrodes of the adjacent pixels through the point defect recovery pattern.

또 축적용량 전극과 같은 재료로 동시에 형성되고, 인접하는 두개의 화소에 중복하는 점결함 복구패턴과, 이 점결함 복구패턴상에 축적용량 유도체막을 통해서 형성된 아일랜드를 구비하고, 점결함으로써 인식되는 화소에 대해서 그 화소의 트랜지스터부를 레이저광으로 절단하고 레이저광을 조사해서, 점결함 복구패턴을 통해서 인접하는 화소의 화소전극상호간을 접속시키는 것이다.A point defect recovery pattern formed simultaneously with the same material as the storage capacitor electrode and overlapping two adjacent pixels and an island formed through the accumulation capacitor dielectric film on the point defect recovery pattern, The transistor portion of the pixel is cut by laser light and the laser light is irradiated to connect the pixel electrodes of the adjacent pixels through the point defect recovery pattern.

이 경우 절연막을 통한 두개의 금속막, 즉 점결함 복구패턴 및 화소전극에 접해서 형성된 아일랜드를 레이저로 접속하기 때문에 쉽고 또한 확실하게 복구가 행해진다.In this case, since the two metal films through the insulating film, that is, the island defect recovery pattern and the island formed in contact with the pixel electrode are connected by the laser, recovery is easily and reliably performed.

(실시예)(Example)

실시예 1.Example 1.

본 발명의 실시예1을 도면에 의거해서 설명하겠다. 제 1 도는 본 발명의 액정표시 장치에 이용되는 TFT 어레이의 부분평면도, 제 2 도는 제 1 도의 A-A단면도, 제 3 도는 제 1 도의 B-B단면도이다. 도면에서 9는 게이트전극·배선(2)와 같은 재료로 동시에 형성된 제1의 금속패턴인 점결함 복구패턴, 10은 소스전극·배선(7)및 드레인 전극(8)과 같은 재료로 동시에 형성된 제2의 금속패턴인 아일랜드를 각각 나타내고, 아일랜드(10)는 화소전극(3)상에 접해서 형성되어 있다. 또 도면중 C-C및 D는 점결함 복구때의 레이저 조사개소(照射箇所)를 나타내고 있다. 또 종래예와 같은 부분에 관해서는 같은 부호를 붙이고, 설명을 생략한다.Embodiment 1 of the present invention will be described based on the drawings. FIG. 1 is a partial plan view of a TFT array used in the liquid crystal display device of the present invention, FIG. 2 is a cross-sectional view taken along line A-A of FIG. 1, and FIG. Reference numeral 9 in the drawing denotes a point defect restoration pattern which is a first metal pattern formed simultaneously with the same material as the gate electrode / wiring line 2, and 10 denotes a point defect repair pattern which is formed at the same time as the source electrode / wiring line 7 and the drain electrode 8 And the island 10 is formed on the pixel electrode 3 in contact with each other. Further, C-C and D in the figure represent laser irradiation points (irradiation sites) at the time of point defect recovery. The same parts as those in the conventional example are denoted by the same reference numerals, and a description thereof will be omitted.

본 실시예에서의 TFT 어레이의 제조방법에 관해서 설명하겠다. 먼저 세정한 유리기판(1)에 Cr, Ta, Ti등의 고융점 금속박막을 막두께 300nm정도 스퍼터링법등의 방법으로 막형성하고, 이것을 포토에칭법등의 방법으로 패턴형성하며, 게이트전극·배선(2), 또 점결함 복구패턴(9)을 형성한다. 다음에 게이트절연막(4)이 되는 SiN이나 SiO2등의 절연막을 막두께 300nm정도, 반도체층(5)이 되는 i-a-Si나 poly-Si등을 막두께 200nm정도및 오믹콘택층(6)이 되는 n-a-Si등을 50nm정도, 플라스마 CVD(화학적 기상성장)법등으로 막형성한다. 다음에 포토에칭법등의 방법으로 n-a-Si및 i-a-Si를 라인모양 혹은 아일랜드 모양으로 패턴을 형성한다.A manufacturing method of the TFT array in this embodiment will be described. A refractory metal thin film such as Cr, Ta, or Ti is formed on the cleaned glass substrate 1 by a method such as a sputtering method to a film thickness of about 300 nm and patterned by a method such as a photoetching method, 2), and a point defect restoration pattern 9 are formed. Next, an insulating film such as SiN or SiO 2 to be the gate insulating film 4 is formed to a thickness of about 300 nm, ia-Si or poly-Si or the like to be the semiconductor layer 5 is formed to a thickness of about 200 nm and the ohmic contact layer 6 Or the like is formed to a thickness of about 50 nm by plasma CVD (Chemical Vapor Deposition) or the like. Next, a pattern is formed in the form of a line or an island by using a method such as a photoetching method.

또 ITO(인듐 주석 산화물)등의 투명도전막을 스퍼터링등의 방법으로 막두께 100nm정도 막형성하고, 이것을 포토에칭법등의 방법으로 패턴형성하여, 화소전극(3)을 형성한다. 다음에 Al, Cr 혹은 Mo등의 금속박막을 스퍼터링법등으로막두께 400nm정도 막형성하고, 이것을 포토에칭법등으로 패턴형성하며, 소스전극·배선(7) 및 드레인전극(8), 또 점결함 복구패턴(9)과의 접속부분에 아일랜드(10)를 형성한다. 즉 점결함을 복구하는 경우의 레이저 조사개소D에는 점결함 복구패턴(9)상에 게이트절연막(4)및 화소전극(3)을 통해서 아일랜드(10)가 형성되어 있다. 그 다음 소스·드레인 사이에 있는 n-a-Si를 에지오프한다. 마지막으로 필요에 따라서 SiN등으로 보호막을 형성한다.A transparent conductive film such as ITO (indium tin oxide) is formed to a film thickness of about 100 nm by a method such as sputtering and patterned by a method such as a photoetching method to form the pixel electrode 3. Next, a metal thin film such as Al, Cr, or Mo is formed to a thickness of about 400 nm by sputtering or the like, patterned by a photoetching method, and the source electrode / wiring 7 and the drain electrode 8, And the island 10 is formed at the connection portion with the electrode 9. The island 10 is formed on the point defect restoration pattern 9 through the gate insulating film 4 and the pixel electrode 3 in the laser irradiation spot D when the point defect is recovered. Then, the n-a-Si between the source and the drain is edgewise. Finally, a protective film is formed with SiN or the like as necessary.

이상과 같이 해서 작성한 TFT 어레이및 그것을 이용한 액정표시장치에서, 점결함으로써 인식되는 화소에 대해서 그 화소의 트랜지스터부를 레이저광으로 제 1 도에 나타나는 C-C선부에서 절단하고, 그다음 화소전극 (3)상의 D부 및 인접화소의 화소전극(3)상의 D부에 레이저를 조사해서 점결함복구패턴(9)을 통해서 인접하는 화소의 화소전극 상호간을 단락(短絡)시킨다. 절연막을 통한 두개의 금속막, 즉 점결함 복구패턴(9)및 아일랜드(10)를 레이저로 접속하기 위해서 쉽고 확실하게 복구가 행해진다. 특히 화소전극(3)쪽에서의 레이저조사에 대해서 효과적이다. 또 점결함 복구패턴(9)을 Cr, Ta 또는 Ti등의 금속으로 형성했기 때문에 실리콘 박막등으로 형성한 경우에 비해서 레이저 조사때의 용융, 접속이 용이하다. 또 본 실시예에서는 좌우의 화소전극을 접속하도록 구성했지만 상하의 화소전극을 접속할 수도 있다.In the TFT array fabricated as described above and the liquid crystal display device using the same, the transistor portion of the pixel recognized as a point defect is cut by the laser beam at the CC line portion shown in Fig. 1, and then the D portion And the D portion on the pixel electrode 3 of the adjacent pixel are short-circuited between the pixel electrodes of the adjacent pixels through the point defect restoration pattern 9. The two metal films through the insulating film, that is, the point defect recovery pattern 9 and the island 10, can be easily and reliably recovered by laser connection. This is particularly effective for laser irradiation on the pixel electrode 3 side. Moreover, since the point defect recovery pattern 9 is formed of a metal such as Cr, Ta, or Ti, melting and connection at the time of laser irradiation is easier than when the point defect recovery pattern 9 is formed of a silicon thin film or the like. In the present embodiment, the left and right pixel electrodes are connected, but the upper and lower pixel electrodes may be connected.

본 실시예에 의하면 점결함으로써 인식된 화소를 점결함 복구패턴을 이용해서 인접하는 화소와 단락시키는 것에 의해, 서로 인접하는 화소전극이 같은 전위가 되고 같은 표시를 행하기 때문에, 점결함으로써 시인하기 어렵게 되고 TFT 어레이의 수율이 향상한다. 또 본 실시예에서는 종래와 같은 제조방법으로 패턴만을 변경하기 때문에 공정수를 증가시키지 않고 비용이 많이 들지않는 이점이 있다.According to this embodiment, since the pixel recognized as the point defect is short-circuited to the adjacent pixel by using the point defect restoration pattern, the adjacent pixel electrodes become the same potential and perform the same display, The yield of the array is improved. In this embodiment, since only the pattern is changed by the conventional manufacturing method, there is an advantage that the number of steps is not increased and the cost is not increased.

또 본 발명에 의하면 TFT 어레이 단계에서 발견된 점결함은 말할것도 없고, 이 TFT 어레이 기판과 투명전극 및 컬러필터등을 가지는 대향(對向) 전극기판과의 사이에 액정을 끼운 액정표시장치가 이루어진 후라도, 즉 화소전극측에서 레이저광을 입사하는 경우에도 쉽고 확실하게 복구가 가능하다.Further, according to the present invention, not only the point defects found in the TFT array step but also the liquid crystal display device in which the liquid crystal is sandwiched between the TFT array substrate and the opposing electrode substrate having the transparent electrode and the color filter are formed , That is, even when laser light is incident on the pixel electrode side, it is possible to easily and reliably recover.

실시예 2.Example 2.

제 4 도는 본 발명의 실시예2인 표시장치에 이용되는 TFT 어레이를 나타내는 부분단면도이다. 본 실시예는 화소전극(3)과 소스전극·배선 및 드레인전극(8)의 제조공정의 순서를 바꾼 이외는 실시예1과 같은 구조이다. 즉, 점결함 복구패턴(9)상에 절연막을 끼워서 아일랜드(10)가 형성되고, 그 위에 화소전극(3)이 형성된다. 이처럼 아일랜드(10)는 화소전극(3)의 위 또는 아래의 어느쪽이라도 되고, 어느 쪽의 구조라도 점결함 복구패턴(9)을 이용해서 쉽고 확실하게 점결함을 복구할 수가 있으며, 실시예1과 같은 효과를 얻을 수 있다.4 is a partial cross-sectional view showing a TFT array used in a display device according to Embodiment 2 of the present invention. The present embodiment has the same structure as the first embodiment except that the order of manufacturing the pixel electrode 3 and the source electrode / wiring and drain electrode 8 is changed. That is, the island 10 is formed by inserting the insulating film on the point defect recovery pattern 9, and the pixel electrode 3 is formed thereon. As described above, the island 10 may be either above or below the pixel electrode 3, and point defects can be easily and reliably recovered using the point defect repair pattern 9 in either structure. Effect can be obtained.

실시예 3.Example 3.

본 발명의 실시예3을 도면에 의거해서 설명하겠다. 제 5 도는 본 발명의 표시장치에 이용되는 TFT 어레이의 부분평면도, 제 6 도는 제 5 도의 A-A단면도, 제 7 도는 제 5 도의 B-B단면도이다. 도면에서 11은 에칭스토퍼막이다. 본 실시예에서의 TFT 어레이의 제조방법에 관해서 설명하겠다. 먼저 세정한 유리기판(1)에 Cr, Ta, Ti등의 고융점 금속박막을 막두께 300nm정도 스퍼터링법등의 방법으로 막형성하고, 이것을 포토에칭법등의 방법으로 패턴형성하며, 게이트전극·배선(2)과 점결함복구패턴(9)를 형성한다. 다음에 게이트절연막(4)이 되는 SiN이나 SiO2절연막을 막두께 300nm정도, 반도체층(5)이 되는 i-a-Si나 poly-Si등을 막두께 100nm정도및 에칭스토퍼막(11)이 되는 SiN이나 SiO2등의 절연막을 막두께 200nm정도, 플라스마 CVD(화학적 기상성장)법 등으로 막형성한다. 다음에 포토에칭법등의 방법으로 에칭스토퍼막을 패턴형성한다. 이어서 오믹콘택층(6)이 되는 n-a-Si를 플라스마 CVD법등으로 막형성하고 패턴형성한다.Embodiment 3 of the present invention will be described based on the drawings. FIG. 5 is a partial plan view of the TFT array used in the display device of the present invention, FIG. 6 is an AA sectional view of FIG. 5, and FIG. 7 is a BB sectional view of FIG. In the figure, reference numeral 11 denotes an etching stopper film. A manufacturing method of the TFT array in this embodiment will be described. A refractory metal thin film such as Cr, Ta, or Ti is formed on the cleaned glass substrate 1 by a method such as a sputtering method to a film thickness of about 300 nm and patterned by a method such as a photoetching method, 2) and the point defect restoration pattern 9 are formed. SiN is the following gate insulating film 4 is SiN or SiO 2 insulating films or so, the 300nm thickness of the semiconductor layer 5 is ia-Si or poly-Si, such as the thickness of 100nm and the degree of the etching stopper film 11 which is in Or an insulating film such as SiO 2 is formed to a film thickness of about 200 nm by a plasma CVD (Chemical Vapor Deposition) method or the like. Next, an etching stopper film is patterned by a method such as a photoetching method. Subsequently, na-Si to be the ohmic contact layer 6 is formed by plasma CVD or the like, and a pattern is formed.

또 ITO(인듐 주석 산화물)등의 투명도전막을 스퍼터링법등의 방법으로 막두께 100nm정도 막형성한다. 이 막두께는 액정표시 장치로써 요구되는 휘도(輝度)를 얻기 위해서 최대 150nm까지로 한다. 이것을 포토에칭법등의 방법으로 패턴 형성하고 화소전극(3)을 형성한다. 다음에 Al, Cr 또는 Mo등의 금속박막을 스퍼터링법등으로 막두께400nm정도 막형성하고, 이것을 포토에칭법등으로 패턴 형성하며, 소스전극·배선(7)및 드레인전극(8), 또 점결함 복구패턴(9)과의 접속부분에 아일랜드(10)를 형성한다. 마지막으로 필요에 따라서 SiN등으로 보호막을 형성한다.Further, a transparent conductive film such as ITO (indium tin oxide) is formed to a film thickness of about 100 nm by a method such as a sputtering method. This film thickness is set to a maximum of 150 nm in order to obtain the luminance required for the liquid crystal display device. And patterned by a method such as a photoetching method to form the pixel electrode 3. Next, as shown in Fig. Next, a metal thin film such as Al, Cr or Mo is formed to a thickness of about 400 nm by sputtering or the like, and patterned by photolithography or the like to form a source electrode / wiring line 7 and a drain electrode 8, And the island 10 is formed at the connection portion with the electrode 9. Finally, a protective film is formed with SiN or the like as necessary.

이상과 같이 해서 작성한 TFT 어레이 및 그것을 이용한 액정표시장치에서, 점결함으로써 인식되는 화소에 대해서 그 화소의 트랜지스터부를 레이저광으로 제 5 도에 나타나는 C-C선으로 절단하고, 그 다음 화소전극(3)상의 D부 및 인접화소의 화소전극(3)상의 D부에 레이저광을 조사해서 점결함 복구패턴(9)을 통해서 인접하는 화소의 화소전극을 단락시킨다.In the TFT array fabricated as described above and the liquid crystal display device using the same, the transistor portion of the pixel recognized as a point defect is cut by a laser beam into a CC line shown in FIG. 5, And the D portion on the pixel electrode 3 of the adjacent pixel are irradiated with laser light to short-circuit the pixel electrode of the adjacent pixel through the point defect recovery pattern 9. [

상기와 같은 구조의 TFT 어레이에서도 실시예1및 2와 같은 효과가 얻어진다.Effects similar to those of the first and second embodiments can be obtained also in the TFT array having the above structure.

실시예 4.Example 4.

제 8 도는 본 발명의 실시예4인 액정표시 장치에 이용되는 TFT 어레이를 나타내는 부분단면도이다. 본 실시예는 화소전극(3)과 소스전극·배선(7)및 드레인전극(8)의 제조공정의 순서를 바꾼 이외는 실시예3과 같은 구조이다. 즉 점결함 복구패턴(9)상에 절연막을 끼워서 아일랜드(10)가 형성되고 그 위에 화소전극(3)이 형성된다. 이러한 구조라도 점결함 복구패턴(9)을 이용해서 쉽고 확실하게 점결함을 복구할 수가 있고, 실시예1~3과 같은 효과가 얻어진다.FIG. 8 is a partial cross-sectional view showing a TFT array used in a liquid crystal display device according to Embodiment 4 of the present invention. FIG. The present embodiment has the same structure as the third embodiment except that the order of the manufacturing process of the pixel electrode 3, the source electrode / line 7, and the drain electrode 8 is changed. That is, the island 10 is formed by inserting the insulating film on the point defect recovery pattern 9, and the pixel electrode 3 is formed thereon. Even with this structure, the point defect recovery pattern 9 can be used to easily and reliably restore the point defect, and the same effects as those of the first to third embodiments can be obtained.

또 상기 실시예에서 나타난 TFT 어레이의 구조는 다만 일예일 뿐이고, 본 발명은 이들 구조에 한정되는 것은 아니다.The structure of the TFT array shown in the above embodiment is merely an example, and the present invention is not limited to these structures.

이상과 같이 본 발명에 의하면 레이저조사로 인접하는 두개의 화소에 중복하는 제1의 금속패턴과, 이 제1의 금속패턴상에 게이트절연막을 통해서 형성된 제2의 금속패턴을 용융하는것에 의해, 쉽고 확실하게 화소 결함의 복구가 행해지는 TFT 어레이 기판 및, 해당 TFT 어레이 기판을 이용한 액정표시장치가 얻어지고 수율이 향상하는 효과가 있다.As described above, according to the present invention, by melting a first metal pattern overlapping two neighboring pixels by laser irradiation and a second metal pattern formed on the first metal pattern through the gate insulating film, The TFT array substrate on which the pixel defects are reliably recovered and the liquid crystal display device using the TFT array substrate are obtained and the yield is improved.

또 제1의 금속패턴을 게이트배선과, 제2의 금속패턴을 소스 및 드레인전극과, 각각 같은 금속재료로 동시에 형성하기 때문에, 종래의 공정과 같은 공정수로 마스크만을 변경하면 되고, 비용이 많이 들지않고 쉽게 제조할 수가 있다.Further, since the first metal pattern is formed simultaneously with the gate wiring and the second metal pattern with the same metal material as the source and drain electrodes, only the mask can be changed by the same number of steps as in the conventional process, It can be easily manufactured without lifting.

실시예 5.Example 5.

본 발명의 실시예5를 제 9 도에서 제 11 도까지에 나타낸다. 제 9 도는 본 발명의 표시장치에 이용되는 TFT 어레이의 부분평면도이고 제 10 도는 제 9 도의 A-A단면도이다. 제 11 도는 제 9 도의 B-B단면도이다. 먼저 세정한 유리기판(1)에 Cr, Ta, Ti, W, Mo, Al등의 고융점금속의 박막을 그 막두께가 300nm정도가 되도록 스퍼터링법등의 방법으로 막형성하고, 이것을 포토에칭법등의 방법으로 패턴화해서 게이트전극(및 게이트배선)(2)을 형성하고, 또 나중에 형성하는 점결함 복구패턴인 브리지와 접속할 수 있는 위치에 아일랜드로 해서 패턴(12)을 형성한다. 다음에 ITO(인듐 주석 산화물)등의 투명도전막을 그 막두께가 100nm정도가 되도록 스퍼터링법등의 방법으로 막형성한다. 이것을 포토에칭법등의 방법으로 패턴화해서 화소전극(3)을 형성한다. 다음에 게이트절연막(4)이 되는 SiN이나 SiO2등의 절연막을 막두께 300nm정도, 반도체층(5)이 되는 i-a-Si나 poly-Si등을 막두께 100nm정도 및 오믹콘택층(6)이 되는 n-a-Si등을 막두께 500nm정도 각각 플라스마CVD(화학적 기상성장)법 등으로 막형성한다. 다음에 포토에칭법등의 방법으로 n-a-Si 및 i-a-Si를 라인모양으로(혹은 아일랜드모양으로)패턴 형성한다.Embodiment 5 of the present invention is shown in FIG. 9 through FIG. 11. FIG. 9 is a partial plan view of the TFT array used in the display device of the present invention, and FIG. 10 is an AA sectional view of FIG. 9. FIG. 11 is a BB sectional view of FIG. 9; FIG. A thin film of a refractory metal such as Cr, Ta, Ti, W, Mo, or Al is formed on the glass substrate 1 washed first by a method such as a sputtering method so as to have a film thickness of about 300 nm, To form a gate electrode (and a gate wiring) 2, and a pattern 12 is formed as an island at a position where it can be connected to a bridge, which is a point defect restoration pattern to be formed later. Next, a transparent conductive film such as ITO (indium tin oxide) is formed by a method such as a sputtering method so that its film thickness becomes about 100 nm. This is patterned by a method such as photoetching or the like to form the pixel electrode 3. Next, an insulating film such as SiN or SiO 2 to be the gate insulating film 4 is formed to a thickness of about 300 nm, ia-Si or poly-Si or the like to be the semiconductor layer 5 is formed to a thickness of about 100 nm and the ohmic contact layer 6 (N-Si) is deposited to a film thickness of about 500 nm by a plasma CVD (chemical vapor deposition) method or the like. Next, a pattern is formed in the form of a line (or an island shape) of the Na-Si and the ia-Si by the photoetching method.

또 포토에칭법등의 방법으로 패턴형성하고, 화소전극상에 콘택홀(91)을 형성한다. 다음에 Al, Cr등의 금속박막을 막두께 400nm정도 스퍼터링법등의 방법으로 막형성하고, 이것을 포토에칭법등의 방법으로 패턴화해서 소스전극(및 소스배선)(7), 드레인 전극(8)및 점결함 복구패턴으로써 브리지(13)를 형성한다. 다음에 소스전극과 드레인전극의 사이에 있는 n-a-Si를 에지오프한다. 마지막으로필요에 따라서 SiN등으로 보호막을 형성한다.A pattern is formed by a method such as photoetching method, and a contact hole 91 is formed on the pixel electrode. Next, a metal thin film such as Al or Cr is formed to a film thickness of about 400 nm by a method such as a sputtering method and patterned by a method such as photoetching method to form a source electrode (and a source wiring) 7, a drain electrode 8, Thereby forming the bridge 13 as a point defect restoration pattern. Next, n-a-Si between the source electrode and the drain electrode is edgewise. Finally, a protective film is formed with SiN or the like as necessary.

이렇게 해서 작성한 TFT 어레이 및 그것을 이용한 액정표시장치에서, 점결함으로써 인식되는 화소에 대해서 그 화소에 포함되는 트랜지스터를 레이저광으로 제 9 도의 C-C부에서 절단하고, 그중의 화소전극상의 D부(브리지(13)의 부분중 브리지의 하층에 아일랜드(12)가 배치되어 있는 부분)및, 인접하는 화소의 화소전극상의 같은 D부에 레이저광을 조사해서 게이트절연막을 용융하고, 복구패턴인 브리지를 통해서 상기 점결함으로써 인식되는 화소의 화소전극과 인접하는 화소의 화소전극을 단락시킨다.In the thus-fabricated TFT array and the liquid crystal display using the TFT array, the transistor included in the pixel is recognized as a point defect by the laser light in the CC portion of FIG. 9, and the D portion of the pixel electrode ) And the same D portion on the pixel electrode of the adjacent pixel are irradiated with a laser beam to melt the gate insulating film, and the gate insulating film is melted through the bridge, which is the restoration pattern, The pixel electrode of the pixel adjacent to the pixel electrode of the pixel recognized as the short-circuiting.

실시예 6.Example 6.

본 발명의 실시예6을 제 12 도에 나타낸다. 제 12 도의 구조는 실시예5의 구조에서 게이트전극(2)과 화소전극(3)의 제조공정의 순서를 바꾸는 이외는 실시예5와 같다. 즉 화소전극(3)의 위에 아일랜드전극(12)이 형성된다.Embodiment 6 of the present invention is shown in FIG. The structure of FIG. 12 is the same as that of the fifth embodiment except that the manufacturing process of the gate electrode 2 and the pixel electrode 3 is changed in the structure of the fifth embodiment. That is, the island electrode 12 is formed on the pixel electrode 3.

실시예 7.Example 7.

본 발명의 실시예7을 제 13 도에서 제 15 도까지에 나타낸다. 제 13 도는 본 발명의 표시장치에 이용되는 TFT 어레이의 부분평면도이고, 제 14 도는 제 13 도의 A-A단면도이다. 제 15 도는 제 13 도의 B-B단면도이다. 먼저 세정한 유리기판(1)에 Cr, Ta, Ti, W, Mo, Al등의 고융점금속의 박막을 그 막두께가 300nm정도가 되도록 스퍼터링법등의 방법으로 막형성하고, 이것을 포토에칭법등의 방법으로 패턴화해서, 게이트전극(및 게이트배선)(2)을 형성하고, 또 나중에 형성하는 점결함 복구패턴인 브리지와 접속할 수 있는 위치에 아일랜드로써 패턴(12)을 형성한다. 다음에ITO(인듐 주석 산화물)등의 투명도전막을, 그 막두께가 100nm정도가 되도록 스퍼터링법등의 방법으로 막형성한다. 이 막두께는 액정표시장치로써 요구되는 휘도를 얻기 위해 최대 150nm이하로 한다. 이것을 포토에칭법등의 방법으로 패턴형성하고 화소전극(3)을 형성한다. 다음에 게이트절연막(4)이 되는 SiN이나 SiO2등의 절연막을 막두께 300nm정도, 반도체층(5)이 되는 i-a-Si나 poly-Si등을 막두께 100nm정도및, 에칭스토퍼막(101)이 되는 SiN이나 SiO2등의 절연막을 막두께 200nm정도, 각각 플라스마 CVD(화학적 기상성장)법 등으로 막형성한다. 다음에 포토에칭법등의 방법으로 에칭스토퍼막을 패턴형성한다.Embodiment 7 of the present invention is shown in FIGS. 13 to 15. FIG. 13 is a partial plan view of the TFT array used in the display device of the present invention, and FIG. 14 is an AA sectional view of FIG. 15 is a BB sectional view of FIG. A thin film of a refractory metal such as Cr, Ta, Ti, W, Mo, or Al is formed on the glass substrate 1 washed first by a method such as a sputtering method so as to have a film thickness of about 300 nm, To form a gate electrode (and gate wiring) 2, and a pattern 12 is formed as an island at a position where it can be connected to a bridge, which is a point defect restoration pattern to be formed later. Next, a transparent conductive film such as ITO (indium tin oxide) is formed by a method such as a sputtering method so as to have a film thickness of about 100 nm. This film thickness is set to a maximum of 150 nm or less in order to obtain the luminance required by the liquid crystal display device. And patterned by a method such as a photoetching method to form the pixel electrode 3. Next, as shown in Fig. Next, an insulating film such as SiN or SiO 2 to be the gate insulating film 4 is formed to a thickness of about 300 nm, ia-Si or poly-Si or the like to be the semiconductor layer 5 is formed to a thickness of about 100 nm, this is formed as a film such as SiN or SiO 2 insulating film such as a film thickness of about 200nm, respectively, a plasma CVD (chemical vapor deposition) of the method. Next, an etching stopper film is patterned by a method such as a photoetching method.

다음에 오믹콘택층이 되는 n-a-Si등을 막두께 50nm정도 플라스마 CVD법등으로 막형성하고, 포토에칭법등의 방법으로 패턴형성하며, 화소전극상에 콘택홀(91)을 형성한다. 다음에 Al, Cr등의 금속박막을 막두께400nm정도 스퍼터링법등의 방법으로 막형성하고, 이것을 포토에칭법등의 방법으로 패턴화해서, 소스전극(및 소스배선)(7), 드레인전극(8)및 점결함 복구패턴으로써 브리지(13)를 형성한다. 다음에 소스전극과 드레인전극의 사이에 있는 n-a-Si및 화소부에 있는 불필요한 n-a-Si나 i-a-Si를 에지오프한다. 마지막으로 필요에 따라서 SiN등으로 보호막을 형성한다.Next, n-a-Si or the like serving as an ohmic contact layer is formed to a thickness of about 50 nm by plasma CVD or the like and patterned by a method such as photoetching method, and a contact hole 91 is formed on the pixel electrode. Next, a metal thin film such as Al or Cr is formed to a film thickness of about 400 nm by a method such as a sputtering method and patterned by a method such as a photoetching method to form a source electrode (and a source wiring) 7, a drain electrode 8, And the bridge 13 as a point defect recovery pattern. Next, n-a-Si between the source electrode and the drain electrode and unnecessary n-a-Si or i-a-Si in the pixel portion are edge-edged. Finally, a protective film is formed with SiN or the like as necessary.

이처럼해서 작성한 TFT 어레이및 그것을 이용한 액정표시장치에서 점결함으로써 인식되는 화소에 대해서, 그 화소에 포함되는 트랜지스터를 레이저광으로 제 13 도의 C-C선부에서 절단하고, 그 중 화소전극상의 D부(브리지(13)부분중 브리지의 하층에 아일랜드(12)가 배치되어 있는 부분) 및, 인접하는 화소의 화소전극상의같은 D부에 레이저광을 조사해서 게이트 절연막을 용융하고, 복구패턴인 브리지를 통해서 상기 점결함으로써 인식되는 화소의 화소전극과, 인접하는 화소의 화소전극을 단락시킨다.In the TFT array thus prepared and the pixels recognized as point defects in the liquid crystal display device using the TFT array, the transistor included in the pixel is cut off by the CC line portion in FIG. 13 with laser light, and the D portion (bridge 13 ) Portion of the bridge, and the same portion D on the pixel electrode of the adjacent pixel is irradiated with a laser beam to melt the gate insulating film, and as the point defect through the bridge as the restoration pattern The pixel electrode of the recognized pixel and the pixel electrode of the adjacent pixel are short-circuited.

실시예 8.Example 8.

본 발명의 실시예8을 제 16 도에 나타낸다. 제 16 도의 구조는 실시예7의 구조에서 게이트전극(2)과 화소전극(3)의 제조공정의 순서를 바꾸는 이외는 실시예7과 같다. 즉 화소전극(3)의 위에 아일랜드 전극(12)이 형성된다.Example 8 of the present invention is shown in FIG. The structure of FIG. 16 is the same as that of the seventh embodiment except that the manufacturing process of the gate electrode 2 and the pixel electrode 3 is changed in the structure of the seventh embodiment. That is, the island electrode 12 is formed on the pixel electrode 3.

본 발명에 의하면 점결함을 용이하게 복구할 수 있기 때문에 TFT 어레이 및 그것을 이용한 액정표시장치의 제조수율을 개선할수 있다. 또 본 발명에 의하면, 점결함이 제조도중의 TFT 어레이의 단계에서 발견된 경우에는 말할것도 없고, 액정표시장치가 된 후에 발견된 경우라도, 즉 복구때 레이저광을 화소전극측에서 입사하지 않으면 안되는 경우라도 쉽고 확실하게 복구가 가능해진다.According to the present invention, it is possible to easily recover the point defect, thereby improving the manufacturing yield of the TFT array and the liquid crystal display device using the TFT array. Further, according to the present invention, even when a point defect is found after the liquid crystal display device is formed, not to mention when the point defect is found at the stage of the TFT array during manufacture, that is, when the laser light has to be incident on the pixel electrode side It is possible to recover easily and reliably.

또 제조공정은 종래의 방법과 전혀 바뀌지 않고, 패턴만의 변경이기 때문에 공정의 추가도 없고 비용이 많이 들지도 않는다.In addition, since the manufacturing process is not changed at all from the conventional method, and only the pattern is changed, the process is not added and the cost is not increased.

실시예 9.Example 9.

본 발명의 실시예9를 제 17 도에 나타낸다. 제 17 도는 본 발명의 표시장치에 이용되는 TFT 어레이의 부분평면도, 제 18 도는 제 17 도의 A-A단면도, 제 19 도는 제 17 도의 B-B단면도이다. 도면에서, 111은 축적용량 전극(21)과 같은 재료로 동시에 형성된 제1의 금속패턴인 점결함 복구패턴, 12는 게이트전극 및 게이트배선(2)와 같은 재료로 동시에 형성된, 제2의 금속패턴인 아일랜드를 각각 나타내고, 아일랜드(12)는 화소전극(3)의 아래에 접해서 형성되어 있다. 또 도면중 C-C 및 D는 점결함 복구때의 레이저 조사개소이다.Embodiment 9 of the present invention is shown in FIG. FIG. 17 is a partial plan view of the TFT array used in the display device of the present invention, FIG. 18 is a sectional view taken along line A-A of FIG. 17, and FIG. 19 is a sectional view taken along line B-B of FIG. Reference numeral 111 denotes a point defect restoration pattern which is a first metal pattern formed simultaneously with the same material as the storage capacitor electrode 21 and 12 denotes a second metal pattern formed concurrently with a material such as a gate electrode and a gate wiring 2 And the island 12 is formed so as to be in contact with the bottom of the pixel electrode 3. As shown in FIG. C-C and D in the drawing are laser irradiation points at the time of point defect recovery.

다음에 본 실시예에서의 TFT 어레이의 제조방법에 관해서 설명하겠다. 먼저 세정한 유리기판(1)에 Cr, Ta, Ti등의 금속박막을 스퍼터링법등의 방법으로 막형성하고, 이것을 포토에칭법등의 방법으로 패턴형성하며, 축적용량전극(2)및 점결함 복구패턴(111)을 형성한다. 다음에 축적용량의 유전체(誘電體)막(31)이 되는 SiN이나 SiO2등의 막을 플라스마CVD(화학적기상성장)법등으로 막형성하고, 나중에 형성하는 게이트전극 및 게이트배선(2)과 콘택하기 위한 콘택홀등을 패턴형성한다. 다음에 Cr, Ta, Ti등의 고융점 금속박막을 막두께300nm정도 스퍼터링법등의 방법으로 막형성하고, 이것을 포토에칭법등의 방법으로 패턴형성하며, 게이트전극·배선(2)및 점결함복구패턴(111)과의 접속부분에 아일랜드(12)를 형성한다. 즉, 점결함을 복구하는 경우의 레이저 조사개소D에는 점결함 복구패턴(111)상에 축적용량의 유전체(3)를 통해서 아일랜드(12)가 형성되어 있다.Next, a manufacturing method of the TFT array in this embodiment will be described. A thin metal film of Cr, Ta, Ti, or the like is formed on the cleaned glass substrate 1 by a method such as a sputtering method and patterned by a method such as a photoetching method to form a storage capacitor electrode 2 and a point defect recovery pattern 111). Next, a film of SiN or SiO 2 to be a dielectric film 31 of a storage capacitor is formed by a plasma CVD (Chemical Vapor Deposition) method or the like, and contact with a gate electrode and a gate wiring 2 to be formed later A contact hole or the like for patterning is formed. Then, a refractory metal thin film of Cr, Ta, Ti or the like is deposited to a film thickness of about 300 nm by a method such as a sputtering method and patterned by a method such as a photoetching method to form a gate electrode / 111 are formed at the connection portions. That is, in the laser irradiation spot D when the point defect is recovered, the island 12 is formed on the point defect recovery pattern 111 through the dielectric 3 of the storage capacitance.

또 ITO(인듐 주석 산화물)등의 투명도전막을 스퍼터링등의 방법으로 막두께 100nm정도 막형성하고, 이것을 포토에칭법등의 방법으로 패턴형성하며, 화소전극(3)을 형성한다. 다음에 게이트절연막(4)이 되는 SiN이나 SIO2등의 절연막을 막두께 300nm정도, 반도체층(5)이 되는 i-a-Si나 poly-Si등을 막두께 200nm정도 및 오믹콘택층(6)이 되는 n-a-Si등을 50nm정도, 플라스마 CVD(화학적 기상성장)법등으로 막형성한다. 다음에 포토에칭법등의 방법으로 n-a-Si 및 i-a-Si를 라인모양또는 아일랜드모양으로 패턴형성한다. 다음에 포토에칭법등의 방법으로 패턴형성하고 화소전극(3)상에 콘택홀을 형성한다. 다음에 Al, Cr등의 금속박막을 스퍼터링법등으로 박막 400nm정도 막형성하고, 이것을 포토에칭법등으로 패턴형성하며, 소스전극·배선(7)및 드레인전극(8)을 형성한 후, 소스·드레인 사이에 있는 n-a-Si를 에지오프한다. 마지막으로 필요에 따라서 SiN등으로 보호막을 형성한다.Further, a transparent conductive film such as ITO (indium tin oxide) is formed to a thickness of about 100 nm by a method such as sputtering, and the pattern is formed by a method such as photoetching method to form the pixel electrode 3. Next, an insulating film such as SiN or SIO 2 to be the gate insulating film 4 is formed to a thickness of about 300 nm, ia-Si or poly-Si or the like to become the semiconductor layer 5 is formed to a thickness of about 200 nm and the ohmic contact layer 6 Or the like is formed to a thickness of about 50 nm by plasma CVD (Chemical Vapor Deposition) or the like. Then, the pattern of the Na-Si and ia-Si is formed in a line shape or an island shape by a method such as a photoetching method. Next, a pattern is formed by a method such as a photoetching method, and a contact hole is formed on the pixel electrode 3. Next, a thin metal film of Al, Cr or the like is deposited to a thickness of about 400 nm by sputtering or the like, patterned by photolithography or the like, and a source electrode / wiring line 7 and a drain electrode 8 are formed. And etch the na-Si between them. Finally, a protective film is formed with SiN or the like as necessary.

이상과 같이 해서 작성한 TFT 어레이 및 그것을 이용한 액정표시장치에서, 점결함으로써 인식되는 화소에 대해서 그 화소의 트랜지스터부를 레이저광으로 제 1 도에 나타나는 C-C선부로 절단하고, 그 다음 화소전극(3)상의 D부 및 인접화소의 화소전극(5)상의 D부에 레이저광을 조사해서, 점결함 복구패턴(11)을 통해서 인접하는 화소의 화소전극을 단락시킨다. 이 경우, 축적용량의 유도체(31)를 통한 두개의 금속막, 즉 점결함 복구패턴(111)및 아일랜드(11)를 레이저로 접속하기 때문에 쉽고 확실하게 복구가 행해진다. 특히, 화소전극(3)측에서의 레이저 조사에 대해서 효과적이다. 또 본 실시예에서는 좌우의 화소전극을 접속하도록 구성했지만, 상하의 화소전극을 접속하는것도 가능하다.In the TFT array fabricated as described above and the liquid crystal display device using the same, the transistor portion of the pixel recognized as a point defect is cut by the laser beam into the CC line portion shown in FIG. 1, and then the D And the D portion on the pixel electrode 5 of the adjacent pixel are irradiated with a laser beam to short-circuit the pixel electrode of the adjacent pixel through the point defect recovery pattern 11. [ In this case, since the two metal films, that is, the point defect recovery pattern 111 and the island 11, are connected by the laser via the storage capacitor 31, the recovery is easily and reliably performed. In particular, it is effective for laser irradiation on the pixel electrode 3 side. In this embodiment, the right and left pixel electrodes are connected, but the upper and lower pixel electrodes may be connected.

본 실시예에 의하면 점결함으로써 인식된 화소를, 점결함 복구패턴(111)을 이용해서 인접하는 화소와 단락시키는 것에 의해, 서로 인접하는 화소전극이 같은 전위가 되고 같은 표시를 행하기 때문에, 점결함으로써 시인하기 어렵게 되고 TFT 어레이의 수율이 향상한다. 또 종래와 같은 제조방법으로 패턴만의 변경이기 때문에 공정수를 늘리지 않고 비용이 많이 들지 않는 이점이 있다.According to the present embodiment, since the pixel recognized as the point defect is short-circuited to the adjacent pixel by using the point defect restoration pattern 111, the adjacent pixel electrodes become the same potential and perform the same display, And the yield of the TFT array is improved. In addition, since only the pattern is changed by the conventional manufacturing method, there is an advantage that the number of steps is not increased and the cost is not increased.

또 본 발명에 의하면 TFT 어레이 단계에서 발견된 점결함은 말할것도 없고,이 TFT 어레이 기판과 투명전극 및 컬러필터등을 가지는, 대향 전극기판과의 사이에 액정을 끼운 액정표시 장치가 된 후에도, 즉 화소전극측에서 레이저광을 입사하는 경우에도 쉽고 확실한 복구가 가능해진다.According to the present invention, not only the point defects found in the TFT array stage but also the liquid crystal display device having the TFT array substrate and the transparent electrode and the color filter interposed between the counter electrode substrate and the counter electrode substrate, Even when the laser light is incident on the electrode side, it is possible to easily and reliably recover.

실시예 10.Example 10.

제 20 도는 본 발명의 실시예10의 표시장치에 이용되는 TFT 어레이를 나타내는 부분단면도이다. 본 실시예10은, 게이트전극·배선(2)과 화소전극(3)의 제조공정의 순서를 바꾸어 넣는 이외는 실시예9와 같은 구조이다. 즉 점결함 복구패턴(11)상에 축적용량의 유전체(31)를 통해서 화소전극(3)이 형성되고, 그 위에 아일랜드(12)가 형성된다. 이처럼 아일랜드(12)는 화소전극(3)의 위 또는 아래의 어느쪽라도 되고, 어느쪽의 구조든지 점결함 복구패턴(1110을 이용해서 용이하게 점결함을 복구하는 것이 가능하고 실시예9와 같은 효과가 얻어진다.20 is a partial cross-sectional view showing a TFT array used in a display device according to Embodiment 10 of the present invention. The tenth embodiment is the same as the tenth embodiment except that the order of manufacturing steps of the gate electrode / line 2 and the pixel electrode 3 is changed. That is, the pixel electrode 3 is formed on the point defect recovery pattern 11 through the dielectric 31 of the storage capacitor, and the island 12 is formed thereon. As described above, the island 12 is either above or below the pixel electrode 3, and it is possible to easily restore the point defect by using the point defect repair pattern 1110 in either structure, .

실시예 11.Example 11.

본 발명의 실시예11을 도면에 의거해서 설명하겠다. 제 21 도는 본 발명의 액정표시장치에 이용되는 TFT 어레이의 부분평면도, 제 22 도는 제 21 도의 A-A단면도, 제 23 도는 제 21 도의 B-B단면도이다. 도면에서 131은 에칭스토퍼막이다.The eleventh embodiment of the present invention will be described based on the drawings. FIG. 21 is a partial plan view of the TFT array used in the liquid crystal display device of the present invention, FIG. 22 is a cross-sectional view taken along line A-A of FIG. 21, and FIG. In the drawing, reference numeral 131 denotes an etching stopper film.

본 실시예에서의 TFT 어레이의 제조방법에 관해서 설명하겠다. 먼저 세정한 유리기판(1)에 Cr, Ta, Ti등의 금속박막을 스퍼터링법등의 방법으로 막형성하고, 이것을 포토에칭법등의 방법으로 패턴형성하며, 축적용량전극(21), 또 점결함복구패턴(111)을 형성한다. 다음에 축적용량의 유전체막(31)이 되는 SiN이나 SiO2등의막을 플라즈마 CVD(화학적 기상성장)법등으로 막형성하고, 나중에 형성하는 게이트전극·배선과 콘택하기 위한 콘택홀등을 패턴형성한다. 다음에 Cr, Ta, Ti등의 고융점 금속막을 막두께 300nm정도 스퍼터링 법등의 방법으로 막형성하고, 이것을 포토에칭법등의 방법으로 패턴형성하며, 게이트전극·배선(2) 또 점결함 패턴복구(111)과의 접속부분에 아일랜드(12)를 형성한다. 즉 점결함을 복구하는 경우의 레이저 조사개소에는 점결함 복구패턴(111)상에 축적용량의 유전체(31)을 통해서 아일랜드(12)가 형성되어 있다.A manufacturing method of the TFT array in this embodiment will be described. A thin metal film of Cr, Ta, Ti, or the like is formed on the glass substrate 1 washed first by a method such as a sputtering method, and this is patterned by a method such as photoetching or the like to form a storage capacitor electrode 21, (111). Next, a film of SiN or SiO 2 to be a dielectric film 31 of a storage capacitor is formed by a plasma CVD (chemical vapor deposition) method or the like, and a contact hole or the like for contact with a gate electrode / wiring to be formed later is patterned . Then, a refractory metal film of Cr, Ta, Ti or the like is deposited to a film thickness of about 300 nm by a method such as a sputtering method and patterned by a method such as photoetching or the like to form a gate electrode / The island 12 is formed at the connection portion with the island 12. That is, in the case of recovering the point defect, the island 12 is formed on the point defect restoration pattern 111 via the dielectric 31 of the storage capacity.

또 ITO(인듐 주석 산화물)등의 투명도전막을 스퍼터링법등의 방법으로 막두께 100nm정도 막형성한다. 이 막두께는 액정표시 장치로써 요구되는 휘도를 얻기위해 최대 150nm까지로 한다.이것을 포토에칭법등의 방법으로 패턴형성하고 화소전극(3)을 형성한다. 다음에 게이트절연막(4)이 되는 SiN이나 SiO2등의 절연막을 막두께 300nm정도, 반도체층(5)이 되는 i-a-Si나, poly-Si등을 막두께 100nm정도및, 에칭스토퍼막(131)이 되는 SiN이나 SiO2등의 절연막을 막두께 200nm정도, 플라스마 CVD법등으로 막형성한다. 다음에 포토에칭법등의 방법으로 에칭스토퍼막 (131)을 패턴형성한다. 이어서 오믹콘택층(6)이 되는 n-a-Si등을 플라스마CVD법등으로 50nm정도 막형성하고, 포토에칭법등의 방법으로 패턴형성하며, 화소전극(3)상에 콘택홀을 형성한다. 다음에 Al, Cr등의 금속박막을 스퍼터링법등으로 박막400nm정도 막형성하고, 이것을 포토에칭법등으로 패턴형성하며, 소스전극·배선(7)및 드레인전극(8)을 형성한다. 다음에 소스·드레인 사이에 있는 n-a-Si및 화소부에 있는 불필요한 n-a-Si나 i-a-Si를 에지오프한다. 마지막으로 필요에 따라서 SiN등으로 보호막을 형성한다.Further, a transparent conductive film such as ITO (indium tin oxide) is formed to a film thickness of about 100 nm by a method such as a sputtering method. This film thickness is set to a maximum of 150 nm in order to obtain the luminance required by the liquid crystal display device. This is patterned by a method such as photoetching method and the pixel electrode 3 is formed. Next, an insulating film such as SiN or SiO 2 to be the gate insulating film 4 is formed to a thickness of about 300 nm, ia-Si or poly-Si or the like to be the semiconductor layer 5 is formed to a thickness of about 100 nm and an etching stopper film 131 ) to form a film with the SiN or SiO 2, etc. the film thickness about 200nm, the plasma CVD insulating film of the beopdeung. Next, the etching stopper film 131 is patterned by a method such as photoetching. Subsequently, na-Si or the like serving as the ohmic contact layer 6 is formed to a thickness of about 50 nm by plasma CVD or the like and patterned by a method such as photoetching method to form a contact hole on the pixel electrode 3. Next, a metal thin film of Al, Cr, or the like is deposited to a thickness of about 400 nm by sputtering or the like, and patterned by photolithography or the like to form a source electrode / wiring line 7 and a drain electrode 8. Next, na-Si between the source and the drain and unnecessary na-Si or ia-Si in the pixel portion are edge-edged. Finally, a protective film is formed with SiN or the like as necessary.

이상과 같이 해서 작성한 TFT 어레이및 그것을 이용한 액정표시장치에서, 점결함으로써 인식되는 화소에 대해서 그 화소의 트랜지스터부를 레이저광으로 제 21 도에 나타나는 C-C선부로 절단하고, 그 다음 화소전극(3)상의 D부및 인접화소의 화소전극(3)상의 D부에 각각 레이저광을 조사해서, 점결함복구패턴(111)을 통해서 인접하는 화소의 화소전극을 단락시킨다.In the TFT array fabricated as described above and the liquid crystal display device using the same, the transistor portion of the pixel recognized as a point defect is cut by the laser beam into the CC line portion shown in FIG. 21, and then the D And the D portion on the pixel electrode 3 of the adjacent pixel are respectively irradiated with a laser beam to short-circuit the pixel electrode of the adjacent pixel through the point defect recovery pattern 111. [

상기와 같은 구조의 TFT 어레이에서도 실시예9및 실시예10과 같은 효과가 얻어진다.The same effects as those of the ninth and tenth embodiments can be obtained in the TFT array having the above structure.

실시예 12.Example 12.

제 24 도는 본 발명의 실시예12인 액정표시 장치에 이용되는 TFT 어레이를 나타내는 부분단면도이다. 본 실시예12는 게이트전극(2)과 화소전극(3)의 제조공정의 순서를 바꾸는 이외는 실시예11과 같은 구조이다. 즉 점결함 복구패턴(111)상에 축적용량의 유전체막(31)을 통해서 화소전극(3)이 형성되고, 그 위에 아일랜드(12)가 형성된다. 이러한 구조라도 점결함 복구패턴(111)을 이용해서 용이하게 점결함을 복구하는 것이 가능하고, 실시예9~실시예11과 같은 효과가 얻어진다.24 is a partial cross-sectional view showing a TFT array used in a liquid crystal display device according to Embodiment 12 of the present invention. The twelfth embodiment has the same structure as the eleventh embodiment except that the order of manufacturing steps of the gate electrode 2 and the pixel electrode 3 is changed. That is, the pixel electrode 3 is formed on the point defect recovery pattern 111 through the dielectric film 31 of the storage capacitor, and the island 12 is formed thereon. With this structure, it is possible to easily restore the point defects by using the point defect restoration pattern 111, and the same effects as those of the ninth to eleventh embodiments can be obtained.

또 상기 실시예에 나타난 TFT 어레이의 구조는 단지 한예일뿐이고, 본 발명은 이들 구조에 한정되는 것은 아니다.Furthermore, the structure of the TFT array shown in the above embodiment is merely an example, and the present invention is not limited to these structures.

이상과 같이 이 발명에 의하면, 레이저조사로 접속하는 두개의 화소에 중복하는 제1의 금속패턴과, 이 제1의 금속패턴상에 축적용량 유전체막등의 절연막을통해서 형성된 제2의 금속패턴을 용융하는 것에 의해, 화소 결함의 복구가 쉽고 확실하게 행해지는 TFT 어레이 기판및, 해당 TFT 어레이 기판을 이용한 액정표시 장치가 얻어지고, 수율이 향상하는 효과가 있다.As described above, according to the present invention, a first metal pattern overlapping two pixels connected by laser irradiation, and a second metal pattern formed through an insulating film such as a storage capacitor dielectric film on the first metal pattern The TFT array substrate and the liquid crystal display device using the TFT array substrate can be obtained and the yield can be improved by melting.

또 본 발명에서의 제조방법에 의하면, 제1의 금속패턴을 축적용량 전극과, 제2의 금속패턴을 게이트전극과, 각각 같은 금속재료로 동시에 형성하기 때문에, 종래의 공정과 같은 공정수로 마스크만을 변경하면 되고, 비용이 많이 들지않고 쉽게 제조할 수가 있다.According to the manufacturing method of the present invention, since the first metal pattern is formed simultaneously with the storage capacitor electrode and the second metal pattern by the same metal material as the gate electrode, It can be easily manufactured without requiring much cost.

제 1 도는 본 발명의 실시예1의 액정표시 장치에 이용하는 TFT 어레이를 나타내는 부분평면도.FIG. 1 is a partial plan view showing a TFT array used in a liquid crystal display device according to Embodiment 1 of the present invention; FIG.

제 2 도는 제 1 도의 A-A단면도.FIG. 2 is a cross-sectional view taken along line A-A of FIG. 1; FIG.

제 3 도는 제 1 도의 B-B 단면도.3 is a B-B cross-sectional view of FIG. 1;

제 4 도는 본 발명의 실시예2의 액정표시 장치에 이용하는 TFT 어레이를 나타내는 부분단면도.FIG. 4 is a partial cross-sectional view showing a TFT array used in the liquid crystal display device of Embodiment 2 of the present invention. FIG.

제 5 도는 본 발명의 실시예3의 액정표시 장치에 이용하는 TFT 어레이를 나타내는 부분평면도.FIG. 5 is a partial plan view showing a TFT array used in a liquid crystal display device according to a third embodiment of the present invention; FIG.

제 6 도는 제 5 도의 A-A 단면도.6 is a cross-sectional view taken along line A-A of FIG. 5;

제 7 도는 제 5 도의 B-B 단면도.7 is a B-B cross-sectional view of FIG. 5;

제 8 도는 본 발명의 실시예4의 액정표시 장치에 이용하는 TFT 어레이를 나타내는 부분단면도.FIG. 8 is a partial cross-sectional view showing a TFT array used in a liquid crystal display device according to Embodiment 4 of the present invention. FIG.

제 9 도는 본 발명의 실시예5의 액정표시 장치에 이용하는 TFT 어레이의 부분평면도.FIG. 9 is a partial plan view of a TFT array used in a liquid crystal display device according to Embodiment 5 of the present invention. FIG.

제 10 도는 제 9 도의 A-A 단면도.10 is a cross-sectional view taken along the line A-A of FIG. 9;

제 11 도는 제 9 도의 B-B 단면도.FIG. 11 is a B-B cross-sectional view of FIG. 9; FIG.

제 12 도는 본 발명의 실시예6의 표시 장치에 이용하는 TFT 어레이 단면도.12 is a sectional view of a TFT array used in a display device according to Embodiment 6 of the present invention.

제 13 도는 본 발명의 실시예7의 표시 장치에 이용하는 TFT 어레이의 부분 평면도.FIG. 13 is a partial plan view of a TFT array used in a display device according to Embodiment 7 of the present invention. FIG.

제 14 도는 제 13 도의 A-A 단면도.FIG. 14 is a cross-sectional view taken along line A-A of FIG.

제 15 도는 제 13 도의 B-B 단면도.15 is a B-B cross-sectional view of FIG. 13;

제 16 도는 본 발명의 실시예8의 표시 장치에 이용하는 TFT 어레이 단면도.16 is a cross-sectional view of a TFT array used in a display device according to an eighth embodiment of the present invention.

제 17 도는 본 발명의 실시예9의 액정표시 장치에 이용하는 TFT 어레이를 나타내는 부분평면도.FIG. 17 is a partial plan view showing a TFT array used in a liquid crystal display device according to a ninth embodiment of the present invention; FIG.

제 18 도는 제 17 도의 A-A 단면도.FIG. 18 is a cross-sectional view taken along line A-A of FIG. 17; FIG.

제 19 도는 제 17 도의 B-B 단면도.19 is a B-B cross-sectional view of FIG. 17;

제 20 도는 본 발명의 실시예10의 액정표시 장치에 이용하는 TFT 어레이를 나타내는 부분단면도.20 is a partial cross-sectional view showing a TFT array used in a liquid crystal display device according to Embodiment 10 of the present invention.

제 21 도는 본 발명의 실시예11의 액정표시 장치에 이용하는 TFT 어레이를 나타내는 부분평면도.21 is a partial plan view showing a TFT array used in the liquid crystal display device of Embodiment 11 of the present invention.

제 22 도는 제 21 도의 A-A 단면도.22 is a cross-sectional view taken along line A-A of FIG.

제 23 도는 제 21 도의 B-B 단면도.Figure 23 is a B-B cross-sectional view of Figure 21.

제 24 도는 본 발명의 실시예12의 액정표시 장치에 이용하는 TFT 어레이를 나타내는 부분단면도.24 is a partial cross-sectional view showing a TFT array used in the liquid crystal display device of Example 12 of the present invention.

제 25 도는 종래의 액정표시 장치에 이용하는 TFT 어레이를 나타내는 부분평면도.25 is a partial plan view showing a TFT array used in a conventional liquid crystal display device;

제 26 도는 제 25 도의 A-A 단면도.26 is a cross-sectional view taken along line A-A of FIG.

제 27 도는 종래의 액정표시 장치에 이용하는 TFT 어레이의 부분평면도.27 is a partial plan view of a TFT array used in a conventional liquid crystal display device;

제 28 도는 제 27 도의 B-B 단면도.28 is a B-B cross-sectional view of FIG. 27;

제 29 도는 종래의 액정표시 장치에 이용하는 TFT 어레이를 나타내는 부분 평면도.29 is a partial plan view showing a TFT array used in a conventional liquid crystal display device;

제 30 도는 제 29 도의 A-A 단면도.30 is a cross-sectional view taken along line A-A of FIG. 29;

Claims (8)

금속박막으로 이루어진 게이트 전극과 게이트 배선, 게이트 절연막, 반도체층, 오믹 콘택층, 소스 전극과 소스 배선 및 드레인 전극을 갖는 박막트랜지스터와, 투명 도전막으로 이루어진 화소전극이 투명 절연기판 상에 설치된 박막 트랜지스터 어레이 기판과, 투명전극 및 컬러필더를 갖는 대향 전극기판과의 사이에 액정이 삽입되어 이루어진 액정표시장치에 있어서,A thin film transistor having a gate electrode made of a metal thin film and a gate wiring, a gate insulating film, a semiconductor layer, an ohmic contact layer, a source electrode and a source wiring and a drain electrode, and a thin film transistor having a pixel electrode made of a transparent conductive film, 1. A liquid crystal display device comprising liquid crystal interposed between an array substrate and a counter electrode substrate having a transparent electrode and a color filter, 인접하는 화소전극에 걸치고, 또한 소스배선과 동일한 금속박막으로 이루어진 브리지와, 상기 게이트 절연막을 개재하여 상기 브리지의 하층에 대응하는 위치에, 또한 상기 화소전극의 상층 또는 하층인 위치에, 게이트배선을 형성할 때 동시에 동일한 금속박막으로 이루어진 아일랜드를 형성한 것을 특징으로 하는 액정표시장치.A gate made of a metal thin film which extends over adjacent pixel electrodes and which is the same as the source wiring and a gate wiring provided at a position corresponding to a lower layer of the bridge via the gate insulating film and at an upper layer or a lower layer of the pixel electrode And an island made of the same metal thin film is formed at the same time. 제 1 항에 있어서,The method according to claim 1, 아일랜드가 고융점 금속으로 형성되어 이루어진 것을 특징으로 하는 액정표시장치.And the island is formed of a refractory metal. 제 2 항에 있어서,3. The method of claim 2, 고융점 금속이 Cr, Ta, Ti, W, Mo 또는 Al 중의 어느 하나인 것을 특징으로 하는 액정표시장치.Wherein the high melting point metal is any one of Cr, Ta, Ti, W, Mo, and Al. 제 1 항, 제 2 항 또는 제 3 항에 있어서,The method according to claim 1, 2, or 3, 아일랜드가 화소전극과 접촉하여 있는 것을 특징으로 하는 액정표시장치.And the island is in contact with the pixel electrode. 청구항 제 1항에 기재된 액정표시장치의 제조방법에 있어서, 상기 게이트 전극 및 게이트 배선을 형성할 때, 동시에 이것과 동일한 금속재료로 아일랜드를 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of manufacturing a liquid crystal display device according to claim 1, wherein, when forming the gate electrode and the gate wiring, an island is formed of the same metal material as the gate electrode and the gate wiring. 청구항 제 1항에 기재된 액정표시장치에서, 점결함을 포함하는 화소전극과, 이 화소전극에 인접하는 두개의 화소전극 중에서 어느 한개의 화소전극을 동일한 전위로 하여 상기 점결함을 포함하는 화소전극을 복구하는 것을 특징으로 하는 액정표시장치의 복구방법.In the liquid crystal display device according to claim 1, one of the pixel electrodes including a point defect and two pixel electrodes adjacent to the pixel electrode is set to the same potential, and the pixel electrode including the point defect is recovered Wherein the liquid crystal display device is a liquid crystal display device. 제 6 항에 있어서,The method according to claim 6, 점결함을 포함하는 화소전극과, 이 화소전극에 인접하는 2개의 화소전극 중에서 어느 1개의 화소전극에 걸치는 브리지와, 이 브리지에 대응하는 아일랜드를 단락하여 동일한 전위로 하는 것을 특징으로 하는 액정표시장치의 복구방법.A bridge extending over a pixel electrode including a point defect and one of two pixel electrodes adjacent to the pixel electrode and an island corresponding to the bridge are short-circuited to have the same potential. How to recover. 제 7 항에 있어서,8. The method of claim 7, 브리지와 이 브리지에 대응하는 아일랜드 사이의 게이트 절연막을, 레이저빛을 이용하여 용융하여 단락하는 것을 특징으로 하는 액정표시장치의 복구방법.Wherein the gate insulating film between the bridge and the island corresponding to the bridge is melted and short-circuited by using laser light.
KR1019960018811A 1995-05-30 1996-05-30 TFT array substrate, liquid crystal display using the same, and manufacturing method of TFT array substrate KR100363140B1 (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP95-131695 1995-05-30
JP7131695A JPH08328035A (en) 1995-05-30 1995-05-30 Liquid crystal display device and its production and method for repairing spot defect
JP15486495A JPH095786A (en) 1995-06-21 1995-06-21 Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate
JP95-154863 1995-06-21
JP95-154864 1995-06-21
JP15486395A JPH095785A (en) 1995-06-21 1995-06-21 Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate

Publications (2)

Publication Number Publication Date
KR960042181A KR960042181A (en) 1996-12-21
KR100363140B1 true KR100363140B1 (en) 2003-08-14

Family

ID=27316352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018811A KR100363140B1 (en) 1995-05-30 1996-05-30 TFT array substrate, liquid crystal display using the same, and manufacturing method of TFT array substrate

Country Status (3)

Country Link
KR (1) KR100363140B1 (en)
CN (1) CN1105324C (en)
TW (1) TW300341B (en)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471391B1 (en) * 1997-12-08 2005-06-07 비오이 하이디스 테크놀로지 주식회사 Liquid crystal display element
JP3712637B2 (en) * 2000-08-11 2005-11-02 シャープ株式会社 Liquid crystal display device and defect correcting method thereof
JP2002162644A (en) * 2000-11-27 2002-06-07 Hitachi Ltd Liquid crystal display device
KR100687147B1 (en) * 2002-07-12 2007-02-27 샤프 가부시키가이샤 Active device substrate, method for manufacturing the active device substrate, active functional device, multi-color display apparatus, and display module
JP2004054069A (en) * 2002-07-23 2004-02-19 Advanced Display Inc Display device and method for repairing disconnection of display device
CN100343743C (en) * 2003-06-24 2007-10-17 统宝光电股份有限公司 LCD laser repairing method and structure
CN100388460C (en) * 2003-07-04 2008-05-14 友达光电股份有限公司 Method for repairing thin film transistor wire on display panel
JP4011002B2 (en) * 2003-09-11 2007-11-21 シャープ株式会社 Active substrate, display device and manufacturing method thereof
CN1324360C (en) * 2003-10-20 2007-07-04 申丰科技有限公司 Liquid crystal panel bright points repair treatment method uithout disassembling back light plate
CN1560899B (en) * 2004-02-16 2010-05-05 友达光电股份有限公司 Thin film transistor array substrate and its repair method
CN1324390C (en) * 2004-04-28 2007-07-04 友达光电股份有限公司 Thin film transistor array base plate and patching method thereof
CN100442479C (en) * 2004-04-28 2008-12-10 友达光电股份有限公司 Method for repairing thin-film transistor array substrate and thin film removing method
CN1306332C (en) * 2004-04-29 2007-03-21 友达光电股份有限公司 Thin film transistor array base plate and patching method thereof
CN1306557C (en) * 2004-07-27 2007-03-21 友达光电股份有限公司 Thin film transistor array base plate and its repairing method
CN100341155C (en) * 2004-11-16 2007-10-03 友达光电股份有限公司 Picture element structure and thin film transistor array and mending method thereof
CN100437223C (en) * 2005-09-30 2008-11-26 友达光电股份有限公司 Display device, repairing structure for display device circuit and its production
WO2007063649A1 (en) * 2005-11-24 2007-06-07 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, display, television receiver, and method of correcting and manufacturing the substrate and panel
CN100454556C (en) * 2006-07-05 2009-01-21 友达光电股份有限公司 Repairing structure and active component array substrate
KR100947273B1 (en) 2006-12-29 2010-03-11 엘지디스플레이 주식회사 Array substrate for In-plane switching mode liquid crystal display device
KR101041618B1 (en) 2008-04-24 2011-06-15 엘지디스플레이 주식회사 Array substrate for LCD device and method of fabricating the same
CN101285977B (en) * 2008-05-30 2010-06-02 昆山龙腾光电有限公司 LCD device and its array substrate
CN101614916B (en) * 2008-06-25 2012-05-30 北京京东方光电科技有限公司 TFT-LCD pixel structure and method for restoring broken line of liquid crystal display
CN103149755B (en) * 2011-12-06 2015-09-16 上海中航光电子有限公司 A kind of thin-film transistor LCD device and restorative procedure thereof
CN102736341B (en) * 2012-07-10 2015-08-19 深圳市华星光电技术有限公司 A kind of display panels and restorative procedure thereof
CN105654886A (en) * 2016-01-25 2016-06-08 重庆京东方光电科技有限公司 Grid drive circuit, repairing method thereof and display device
KR20180052166A (en) * 2016-11-09 2018-05-18 엘지디스플레이 주식회사 Photo sensor and display device having the same
CN107515500A (en) * 2017-09-20 2017-12-26 深圳市华星光电技术有限公司 Array base palte, display panel and pixel method for repairing and mending
US11735600B2 (en) 2020-05-19 2023-08-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel layout and display panel having pixel layout
CN111627925B (en) * 2020-05-19 2023-10-13 深圳市华星光电半导体显示技术有限公司 Pixel layout and display panel with same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284120A (en) * 1989-04-26 1990-11-21 Sharp Corp Active matrix substrate and active matrix display device
KR910020474A (en) * 1990-05-16 1991-12-20 후루하시 켄지 Black defect method of point defect of liquid crystal display device and liquid crystal display device
JPH04261521A (en) * 1991-01-21 1992-09-17 Mitsubishi Electric Corp Liquid crystal display device and method for repairing display defect thereof
JPH05203988A (en) * 1992-01-29 1993-08-13 Sharp Corp Production of scattering type liquid crystal display device of active matrix driving system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284120A (en) * 1989-04-26 1990-11-21 Sharp Corp Active matrix substrate and active matrix display device
KR910020474A (en) * 1990-05-16 1991-12-20 후루하시 켄지 Black defect method of point defect of liquid crystal display device and liquid crystal display device
JPH04261521A (en) * 1991-01-21 1992-09-17 Mitsubishi Electric Corp Liquid crystal display device and method for repairing display defect thereof
JPH05203988A (en) * 1992-01-29 1993-08-13 Sharp Corp Production of scattering type liquid crystal display device of active matrix driving system

Also Published As

Publication number Publication date
CN1142057A (en) 1997-02-05
TW300341B (en) 1997-03-11
CN1105324C (en) 2003-04-09
KR960042181A (en) 1996-12-21

Similar Documents

Publication Publication Date Title
KR100363140B1 (en) TFT array substrate, liquid crystal display using the same, and manufacturing method of TFT array substrate
US6310669B1 (en) TFT substrate having connecting line connect to bus lines through different contact holes
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP3541856B2 (en) Method for producing a matrix comprising thin film transistors
US6259494B1 (en) Repairable thin film transistor matrix substrate having overlapping regions between auxiliary capacitance electrodes and drain bus
KR100320661B1 (en) Liquid crystal display, matrix array substrate and manufacturing method thereof
US6476882B1 (en) Liquid-crystal display panel and repair method thereof
KR100583979B1 (en) Liquid crystal display and method for fabricating the same
KR100827575B1 (en) Liquid crystal display device and method for manufacturing the same
US20070109458A1 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
EP0793135B1 (en) Liquid crystal display
US6654074B1 (en) Array substrate for liquid crystal display device with shorting bars external to a data pad and method of manufacturing the same
US7078279B2 (en) Manufacturing method of a thin film transistor array substrate
JPH095786A (en) Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate
JP3270361B2 (en) Thin film transistor array and method of manufacturing the same
US6876404B2 (en) Liquid crystal display device and fabricating method thereof
JPH08328035A (en) Liquid crystal display device and its production and method for repairing spot defect
JPH10111518A (en) Active matrix substrate and its production
US5466620A (en) Method for fabricating a liquid crystal display device
JP4342969B2 (en) Display device and manufacturing method thereof
KR100309210B1 (en) Liquid crystal display and method for fabricating the same
JPH095785A (en) Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate
JP3907297B2 (en) TFT array substrate, manufacturing method thereof, and liquid crystal display device including the TFT array substrate
KR100909421B1 (en) LCD Display
KR100333272B1 (en) Liquid crystal display and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081110

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee