KR100359796B1 - 액정표시장치용박막트랜지스터및액정표시장치 - Google Patents

Abstract

본발명은 반도체층의 리크전류를 억제, 박막트랜지스터의 오프전류를 낮출수 있는 액정표시장치용 박막트랜지스터와 그 박막트랜지스터를 구비한 액정표시장치를 제공한 것을 목적으로 한다.

본발명은 투명기판(41)상에 게이트전극(42)가 형성되고, 투명기판 상면과 게이트전극을 덮는 절연층(43)이 형성되고, 절연층상에 상기 게이트전극에 대향하여 반도체층(46)이 형성되고, 반도체층상에 에치스토퍼층(44)이 형성되고, 반도체층의 양측에 에치스토퍼층과 반도체층과 절연층에 걸쳐 서로 인접된 대향 상태로 소스전극(49)과 드레인전극(50)이 형성되어 이루어진 액정표시소자용 박막트랜지스터로 게이트전극이 투명기판측에서 반도체층을 가리는 크기로 형성되고 소스전극과 드레인 전극의 라인폭이 상기 라인폭과 같은 방향을 따라 반도체층의 폭보다도 크게 이루어진다.

Description

액정표시장치용 박막트랜지스터 및 액정표시장치

본 발명은 백라이트 등의 빛에 의한 특성열화를 억제한 구조의 액정표시장치용 박막트랜지스터 및 그것을 구비한 액정표시장치에 관한 것이다.

도5는 박막트랜지스터를 스위치소자로 사용한 액티브매트릭스 액정표시장치의 등가회로의 일구성예를 나타낸 것이다.

도5에서 다수의 주사전극선 G₁, G₂, · · ·, G_n과 다수의 신호전극선 S₁, S₂, · · ·, S_m이 매트릭스상으로 배선되고, 각 주사전극선 G는 각각 주사회로(1)에, 각 신호전극선S는 각각 신호공급회로(2)에 접속되고, 각 선의 교차부분의 근방에 박막트랜지스터(스위치소자)(3)가 설치되고, 상기 박막트랜지스터(3)의 드레인에 콘덴서로 된 용량부(4)와 액정소자(5)가 접속되어 회로를 구성하고 있다.

도5에 도시된 회로에서는, 주사전극선 G₁, G₂, · · ·, G_n을 순차 주사하여 하나의 주사전극선G상의 모든 박막트랜지스터(3)을 일제히 on상태로 하고, 이 주사에 동기시켜 신호공급회로(2)에서 신호전극선 S₁, S₂, · · ·, S_m을 개재하여, 이 on상태의 박막트랜지스터(3)에 접속되어 있는 용량부(4) 중, 표시할 액정소자(5)에 대응한 용량부(4)에 신호전하를 축적한다. 이와 같이 축적된 신호전하는 박막트랜지스터(3)이 off상태로 되어도 다음의 주사에 이르기까지, 대응하는 액정소자(5)를 계속 여기하고 있기 때문에 액정소자(5)가 제어신호에 의해 제어되고, 표시되게 된다. 즉 이와 같은 구동을 행하는 것으로 외부의 구동용 회로 1, 2가 시분할구동을 하더라도, 각 액정소자(5)는 스태틱(static) 구동된다.

도6과 도7은, 도5에서 등가회로로 나타낸 종래의 액티브매트릭스 액정표시장치에서, 주사전극선G와 신호전극선S 등의 부분을 기판상에 실제로 설치한 것의 한 구조예를 나타낸 것이다.

도6과 도7에 나타낸 액티브매트릭스표시장치에서, 유리 등의 투명기판(6) 상에, 주사전극선C과 신호전극선S의 상호 교차부분에 절연층(9)을 사이에 두고 매트릭스상으로 배선되어 있다. 또, 주사전극선G와 신호전극선S의 교차부분의 근방에 박막트랜지스터(3)가 설치되어 있다.

도6과 도7에 나타낸 박막트랜지스터(3)는 가장 일반적인 구성으로, 주사전극선G으로부터 빠져나와 설치된 게이트전극(8)상에, 절연층(9)를 설치하고, 이 절연층(9) 상에 아몰퍼스실리콘(a-Si) 혹은 폴리실리콘 등으로 이루어진 반도체층(10)을 설치하고, 다시 이 반도체층(10) 위에 에치스토퍼층(7)을 설치하고, 다시 알미늄 등의 도체로 이루어진 드레인전극(11)라 소스전극(12)을 상호로 대향시켜서 설치한 구성으로 되어 있다. 또한 상기 반도체층(10)은 캐리어가 이동하는 채널부로 되고, 도7에 나타낸 박막트랜지스터(3)은 일반직으로 에치스토퍼형이라고 불리는 구조로 되어 있다.

또, 상기 드레인전극(11)은, 절연층(9)에 뚫린 콘택홀(13)을 개재시켜 기판(6)상에 형성된 화소전극(15)에 접속됨과 함께, 상기 소스전극(12)는 신호전극선S에 접속되어 있다 또, 드레인전극11의 반도체층(10)의 하부측과, 소스전극(12)의 반도체층(10)의 하부측에는, 채널부가 되는 반도체층(10)과 전기적 접촉을 하기 위한 오믹콘택충(11a, 12a)이 형성되어 있다.

그리고, 상기 절연층9와 드레인전극(11)과 소스전극(12) 등을 덮도록 패시베이션충(16)이 설치되고, 이 패시베이션충(16) 상에 배향막(17)이 형성되고, 도7에 나타난 배향막(17)의 상측에는 배향막(18)을 구비한 투명의 대향기판(19)가 설치되고, 다시 배향막(17), (18)의 사이에 액정(20)이 봉입되어 액티브매트릭스 액정표시장치가 구성되어, 상기 화소전극(15)이 상기 액정(20)의 분자에 전계를 인가하면 액정분자의 배향제어가 가능하도록 구성되어 있다. 한편, 도7에서 부호22로 나타낸 것은, 기판(19)의 저면측에 설치된 블랙마스크로, 이 블랙마스크(22)는 화소전극 (15)에 의한 액정배향제어영역 이외의 부분을 덮는 것이다.

상기 구조의 액정표시장치에서는, 통상, 투명기판(6)의 바깥측에 편광판과 백라이트를 설치함과 함께 대향기판(19)의 바깥측에도 편광판을 설치하고, 상기 백라이트에서 나온 빛의 편광 상태를 배향제어된 액정(20)이 차단하는가 통과시키는가에 의해 사용자에게 명암을 인식시키는 구성으로 되어 있다. 그러나, 예를 들면 도7의 화살표L₁로 나타낸 바와 같이 투명기판(6)에 대하여 경사진 방향으로부터 입사한 빛이 드레인전극(11)과 소스전극(12) 사이의 반도체층(10)에 도달한다면, 이 빛에 의해 여기되어 반도체층(10)에 전하가 발생, 광전류가 흐르므로, 박막트랜지스터를 구동하고 있는 경우에, 회로가 오프(off)상태로 되어 있어도 리크전류가 흐르게 되고, 이러한 리크전류가 흐르면 액정구동시의 off 전류가 증대하게 되어, 액정의 광투과특성에 악영향을 줄 수 있다.

또한, 도7의 화살표L₂로 나타낸 바와 같이 투명기판(6)에 대하여 경사진 방향으로부터 입사한 빛의 일부가 블랙마스크(22)에 반사하여 반도체막(10)에 도달한다면, 이 빛에 의해 여기되어 반도체층(10)에 전하가 발생, 광전류가 흐르기 때문에 상기의 경우와 마찬가지로 액정의 광투과 특성에 악영향을 줄 우려가 있었다.

따라서 종래, 이러한 문제점을 해결하기 위하여 도8(a)에 평면구조를 나타낸 바와 같이, 게이트전극(30) 상에 소스전극(31)과 드레인전극(32)가 대향배치된 구조에서, 게이트전극(30)을 종래의 것보다도 폭을 넓혀 형성하고, 에치스토퍼층(33)과 그 아래의 반도체막을 모두 옆으로 눕힌 H형으로 형성하고, 에치스토퍼층(33)의 돌출부분(33a)의 반정도의 부분까지 드레인전극(31)과 소스전극(32)의 각 양단부가 도달시키는 것과 같은 폭으로 구성한 구조가 제안되어 있다.

이 예의 구조에 의하면, 상기 광전류가 흐르는 경우, 에치스토퍼막(33)의 옆으로 눕힌 H형의 돌출부분(33a) 아래에 위치하는 반도체충의 사이드부분을 통하여 광전류가 흐르는 것이 판명되었기 때문에, 이 예의 구조에서는, 이 사이드부분에서의 광전류의 도전패스를 길게하는 것으로 광전류를 억제하도록 한 구조이다.

또, 도8(b)에 나타낸 바와 같이, 게이트전극(35)의 위에 소스전극(36)과 L자형의 드레인전극(37)이 대향 배치되는 구조에서, 에치스토퍼층(38)과 그 아래의 반도체막을 모두 ㄷ 자형으로 형성하고, 에치스토퍼충(38)의 돌출부분(38a)의 반정도의 부분까지 소스전극(36)과 드레인전극(37)의 각 양단부를 도달시키는 것과 같은 폭으로 구성한 구조가 제안되어 있다. 이 예의 구조에서도, 반도체막의 사이드부분에서의 광전류의 도전패스를 길게 하는 것으로 광전류를 억제하도록 한 구조이다.

그런데 도8(a), (b)에 나타낸 구조에서, 반도체충의 광전류 도전패스를 길게 한다고 하는 것은, 블랙마스크(22)로 덮어 감추는 부분, 즉, 게이트전극과 에치스토퍼층과 반도체층과 드레인전극과 소스전극을 포함하여, 액정이 배향제어되는 영역이 아닌 부분의 면적을 중대시키는 것을 의미하므로, 액정표시장치의 개구율이 저하되고, 밝은 표시를 얻기 힘들다는 문제점이 있었다.

본 발명은 상기 사정을 감안하여 이루어진 것으로, 반도체층 부분에 백라이트 등으로부터의 빛이 입사하기 어려운 구조로서 반도체층의 리크전류를 억제하고, 박막트랜지스터의 off전류를 낮게 할수 있음과 동시에, 가령 반도체층에 빛이 입사된 경우에도 리크전류가 흐르기 어렵도록 구성하여, off전류를 적게 할 수 있도록 한 액정표시장치용 박막트랜지스터와 그 박막트랜지스터를 구비한 액정표시장치를제공하는 것을 목적으로 한다.

도1는 본발명에 관한 박막트랜지스터를 갖춘 박막트랜지스터 어레이기판의 실시예1을 나타내는 단면도이다.

도2는 도1에 나타낸 기판의 평면도이다.

도3은 도1에 나타낸 구조를 액정표시장치에 적용한 한 예를 나타낸 단면도이다.

도4는 본발명에 관한 박막트랜지스터 어레이기판에 적용한 경우의 치수예를 나타낸 도이다.

도5는 종래의 액티브매트리스 액정표시장치의 등가회로의 한 예를 나타낸 회로도이다.

도6은 도5에 나타낸 회로를 갖춘 액정표시장치의 한 예의 일부를 나타낸 평면도이다.

도7은 도6의 A-A선을 따라 절단한 단면도이다.

도8(a)는 광전류의 영향을 적게 할 목적으로 제안된 종래의 박막트랜지스터의 한 예를 나타낸 단면도, 도8(b)는 같은 목적으로 제안된 종래의 박막트랜지스터의 또다른 예를 나타낸 단면도이다.

*도면의 주요부분에 대한 부호의 설명*

D, d₁, d₂, d₃: 폭 G : 주사전극선

S :신호전극선 40 : 박막트랜지스터

41 : 기판 42 : 게이트전극

43 : 절연층 44 : 에치스토퍼층

46 : 반도체층 47, 48 : 오믹콘택층

49 : 소스전극 50 : 드레인전극

52 : 대향기판 53 : 블랙마스크

본 발명은 상기 과제를 해결하기 위하여, 투명기판 상에 게이트전극이 형성되고, 투명기판 상면과 게이트전극을 덮는 절연층이 형성되고, 절연충 상에 상기 게이트전극에 대향하여 반도체층이 형성되고, 반도체층 상에 에치스토퍼층이 형성되고, 반도체층의 양측에 에치스토퍼층과 반도체층과 절연층에 걸쳐서 서로 인접한 대향상태로 소스전극과 드레인전극이 형성되어 이루어진 액정표시소자용 박막트랜지스터에 있어서, 게이트전극이 투명기판측으로부터 반도체층을 가리는 크기로 형성되고, 소스전극과 드레인전극의 라인폭이, 이 라인폭과 같은 방향을 따른 반도체층 폭보다도 크게 되어 이루어진 것이다.

또 본 발명은 상기 과제를 해결하기 위하여, 소스전극과 드레인전극 각각의 반도체층 측에, 반도체층과 전기적 접촉을 한 오믹콘택층이 형성되어 이루어진 것이다.

또한 본발명은 상기 과제를 해결하기 위하여,상기 박막트래지스터를 구비한 박막트랜지스터 어레이 기판과, 이 박막트랜지스터 어레이 기판에 대향배치된 대향기판과, 대향기판과 박막트랜지스터어레이기판 사이에 봉입된 액정과, 대향기판의 박막트랜지스터 어레이기판측의 일부에 설치된 블랙마스크와, 투명기판을 사이에 두고 대향기판측에 빛을 입사하는 백라이트를 구비한 것이다.

실시예

이하, 도면을 참조하여 본발명의 실시예에 관하여 설명한다.

도1은 본발명에 관한 박막트랜지스터의 실시예1을 나타낸 것으로, 이 예의 박막트랜지스터(40)은, 유리(예를 들면, 굴절율이 1.530인 코닝사제품 #7059유리) 등의 투명기판(41) 상에 구형상의 게이트전극(42)가 형성되고, 기판(41) 상면과 게이트전극(42)을 덮는 절연층(43)(예를 들면, 굴절율이 1.85정도를 나타내는 질화실리콘막)이 형성되어 있다. 여기서 상기 게이트전극(42)은, Al, Cr 혹은 그 밖의 차광성의 도전성 금속재료 등으로 형성된다. 또 게이트전극(42) 상방의 절연층(43)의 상면부에는, 도1에 나타낸 게이트전극(422)의 폭 보다도 약간 작은 폭을 갖는 아몰퍼스실리콘 등으로 이루어진 반도체층(46)이 형성되고, 그 위에는 에치스토퍼층 (44)가 형성됨과 함께, 게이트전극(42)의 상방향에는 좌우로 서로 대향하여 이간된 오믹콘택층(47), (48)이 형성되고, 오믹콘택충(47) 상에는 소스전극(49)이, 오믹콘택층(48) 상에는 드레인전극(50)이 각각 형성되어 있다. 그리고, 상기 구성에서 게이트전극(42)은, 도2에도 나타난 바와 같이 구형상의 반도체층(46)보다도 세로폭과 가로폭의 어느것에 있어서도 크게 되고, 기판(41)측으로부터 반도체층(46)을 덮어 가릴 수 있는 크기로 형성됨과 함께, 소스전극(49)와 드레인전극(50)의 라인폭(도2에 신호D로 표시하는 폭, 즉, 전류가 흐르는 방향에 직교하는 방향의 폭)은 반도체층(46)의 같은 방향을 따른 폭d₁보다도 크게 되어 있다. 따라서 바꿔말하면, 반도체층(46) 폭의 d₁은 소스전극(49)과 드레인전극(50)의 라인 폭D보다 작게 형성되고, 반도체층(46)은 소스전극(49)과 드레인전극(50)의 라인폭 방향을 따른 양단부들의 부분을 접속하지 않고, 소스전극(49)과 드레인전극(50)의 라인폭 방향을 따른 중앙부분을 접속하여 설치되어 있다. 또, 도2에서 이들과 같은 방향을 따른 에치스토퍼층(44)의 폭 d₂는, 소스전극(49)과 드레인전극(50)의 라인폭보다도 크게, 같은 방향을 따른 게이트전극(42)의 폭 d₃보다도 작게 되어 있다.

또, 도1에서는 생략되어 있지만, 이 예 구조의 박막트랜지스터(40)는, 도5~도7에 나타낸 액정표시장치의 박막트랜지스터 어레이 기판의 대신에, 액정표시장치에 형성하여 설치된 것으로, 종래의 박막트랜지스터와 마찬가지로 액정 구동용으로 사용되는 것이다. 도3에 그 구성의 개략을 나타냈으나, 기판(41)에 대향하여 설치된 대향기판(52)의 기판(41)측에 블랙마스크(53)이 설치되고, 상기 블랙마스크(53)은 게이트전극(42), 반도체층(46), 소스전극(49) 및 드레인전극(50)등과 같이 액정이 배향제어되는 영역이 아닌 부분에 상당하는 영역을 차폐하는 것이다.

상기의 구조에서 액정표시를 행하기 위해서는, 소정의 주사전극선G와 신호전극선S에 신호를 인가하여 특정 박막트랜지스터(40)에 의하여 특정 화소전극(15)에 전하를 걸어 액정 분자에 전계를 가함으로써 표시와 비표시를 행하는 것이 가능하다.

또, 상기 구조의 박막트랜지스터(40)에서는, 게이트전극(42)이 에치스토퍼층 (46)을 기판(41)측으로부터 덮어 가리는 크기로 형성되어 있으므로 도3에 나타낸 바와 같이 기판(41)의 하측으로부터 위를 향하여 빛이 화살표L₃로 나타낸 것처럼 직진해도 이 빛은 차광성 게이트전극(42)에 차단되므로, 반도체층(46)에 도달하지 않는다. 또, 게이트전극(42)의 주변부분으로부터 도3에 나타낸 화살표L₄로 나타난 것처럼 경사진 방향에서 빛이 입사하여도, 이 빛을 게이트전극(42)이 차단하므로 이 화살표L₄로 나타낸 빛이 반도체충(46)에 도달할 우려는 적다.

다음에, 대향기판(52)측의 블래마스크(53)로부터 도3의 화살표L₅로 나타낸 바와 같이 빛이 반사하여 에칭스토퍼(44)에 도달하고, 이 빛의 일부가 반도체막 (46)에 도달하는 것이 경우가 있을 수 있다. 이 경우에 있어서, 도6 혹은 도8과 도9에 나타낸 종래의 구조라면, 소스전극의 라인폭 방향 및 드레인전극의 라인폭 방향으로 반도체층이 돌출한 사이드부분이 존재하고, 이 사이드부분을 통하여 다소의 광전류가 흐를 우려가 있었지만 본발명의 실시예의 구조에서는 도2에 나타낸 바와 같이 반도체층(46)의 폭d₁이 소스전극 및 드레인전극의 라인폭D보다도 작고, 종래의 구조와 같이 반도체층의 돌출한 사이드부분이 존재하지 않으므로, 광전류가 흐르는 패스가 존재하지 않고, 사이드부분에서의 광전류는 발생하지 않는다. 따라서, 대향기판(52)측에서 반도체층(46)에 가령 다소의 광입사가 발생한다고 해도 광전류가 흐르는 것은 거의 없어지고, 결과적으로 박막트랜지스터의 off전류(Aoff)를 증대시켜 버리는 것이 없다. 즉, 박막트랜지스터(40)을 구동하는 경우의 온전류와 오프전류의 비, 즉 온/오프비가 향상된다.

도4는 도1에 나타낸 구조를 박막트랜지스터로서 구체화한 경우의 각 부분 치수의 한 예를 나타낸 것이다, 도4에 나타낸 바와 같이, 게이트전극(42')의 가로폭을17㎛, 좌우의 소스전극(49')과 드레인전극(50')의 라인폭을 6㎛, 상기 소스전극과 드레인전극 사이의 간격을 3.0㎛, 에치스토퍼층(44')의 가로폭을 6㎛, 상기 에치스토퍼층에 대하여 소스전극(49')과 드레인전극(50')이 겹치는 폭을 1.5㎛, 반도체층(46')의 가로폭을 9㎛, 세로폭을 3㎛로 설정함으로써 실제의 박막트랜지스터 어레이기판에 본 발명에 관한 구성을 실현할 수 있다.

이상 설명한 바와 같이 본발명에 의하면, 투명기판측으로부터 반도체층을 가리는 크기로 게이트전극을 형성하고, 소스전극과 드레인전극의 라인폭을 이 라인폭과 같은 방향을 따른 반도체층의 폭보다도 크게 하여 구성하기 때문에, 기판을 통하여 반도체층에 입사하는 빛을 게이트전극에서 확실하게 차단하는 것이 가능하고, 기판측으로부터의 광입사에 의한 반도체충에서의 광전류 발생을 저지할 수 있다. 또, 소스전극과 드레인전극의 사이드측에 반도체충의 일부가 돌출한 것이 없으므로, 에치스토퍼층 측으로부터 반도체층에 입사되는 빛이 가령 있다고 하더라도, 반도체층의 사이드부분에서 광전류가 흐르는 것은 없게 된다. 따라서, 반도체층에 불필요한 광전류가 발생하는 것이 없고, 박막트랜지스터의 오프전류가 종래 구조보다도 낮게 되므로 박막트랜지스터를 구동하는 경우의 온전류와 오프전류의 비, 즉, 온오프 비가 향상한다.

그리고, 본발명에서는 반도체충을 종래 구조처림 옆으로 눕힌 H형과 ㄷ 자형으로 형성할 필요가 없으므로, 반도체층의 크기를 필요 이상으로 크게 할 필요가 없게 되고, 액정의 배향제어를 행하지 않는 영역을 필요 이상으로 크게 할 필요가 없으므로, 액정표시장치로서의 개구율을 저하시키지 않는다.

또, 소스전극과 드레인전극에 오믹콘택층을 형성하여 구성함으로써, 소스전극 및 드레인전극과 반도체층과의 오믹콘택을 확실하게 할 수 있다.

그리고, 상기 구성의 박막트랜지스터 어레이 기판을 구비한 액정표시장치라면, 박막트랜지스터를 구동할 경우 오프전류를 낮게 할 수 있고, 높은 온오프비의 액정표시장치를 제공할 수 있음과 할께 높은 개구율, 표시가 밝은 액정표시장치를 얻을 수 있다. 또, 백라이트의 빛이 기판측으로부터 반도체층으로 입사하는 것은 없어지게 됨과 함께, 블랙마스크를 통해 반사광이 반도체층에 입사되는 것이 있다고 하더라도 반도체충에서 광전류가 흐르기 어렵기 때문에, 종래의 구조보다도 온오프비를 향상시킨 액정표시장치를 얻는 것이 가능하다.

Claims (2)

1. 투명기판상에 게이트전극이 형성되고, 투명기판 상면과 게이트전극을 덮는 절연층이 형성되고, 절연층 상에 상기 게이트전극에 대향하여 반도체층이 형성되고, 반도체층 상에 에치스토퍼층이 형성되고, 반도체층의 양측에 에치스토퍼층과 반도체층과 절연층에 걸쳐 서로 인접한 대향 상태로 소스전극과 드레인전극이 형성되어 이루어진 액정표시소자용 박막트랜지스터에 있어서,

   상기 소스전극과 드레인전극의 각각의 반도체층측에 상기 반도체층과의 전기적 콘택을 행하는 오믹콘텍층이 형성되고, 상기 게이트전극의 크기는 상기 투명기판측으로 부터 상기 반도체층을 가리는 크기 이상으로 형성됨과 아울러, 상기 에치스토퍼층측으로 부터 상기 소스전극 드레인전극 및 상기 에치스토퍼층이 공동으로 상기 반도체층을 가리도록 형성되고, 상기 소스전극과 드레인전극의 라인폭이 그 라인폭과 같은 방향을 따른 상기 반도체층의 폭보다도 크게 형성되고, 상기 소스전극 및 드레인전극이 각각 상기 오믹콘택층을 개재하여 상기 반도체층의 상면 및 측단면과 접속되고, 상기 게이트전극, 에치스토퍼층, 소스전극 및 드레인전극이 차광성재료에 의하여 각각 구성되어 있는 것을 특징으로 하는 액정표시장치용 박막트랜지스터.
2. 투명기판상에 게이트전극이 형성되고, 투명기판 상면과 게이트전극을 덮는 절연층이 형성되고, 절연층 상에 상기 게이트전극에 대향하여 반도체층이 형성되고, 반도체층 상에 에치스토퍼층이 형성되고, 반도체층의 양측에 에치스토퍼층과 반도체층과 절연층에 걸쳐 서로 인접한 대향 상태로 소스전극과 드레인전극이 형성되어 이루어진 박막트랜지스터를 포함하는 액정표시장치에 있어서,

   상기 소스전극과 드레인전극의 각각의 반도체층측에 상기 반도체층과의 전기적 콘택을 행하는 오믹콘택층이 형성되고, 상기 게이트전극이 상기 투명기판측으로부터 상기 반도체층을 가리는 크기로 형성됨과 아울러, 상기 에치스토퍼층측으로 부터 상기 소스전극, 드레인전극 및 상기 에치스토퍼층이 공동으로 상기 반도체층을 가리도록 형성되고, 상기 소스전극과 드레인전극의 라인폭이 그 라인폭과 같은 방항을 따른 상기 반도체층의 폭보다도 크게 형성되고, 상기 반도체층 단면과 상기 소스전극 및 드레인전극과의 접속은 상기 오믹콘텍층을 개재하여 접속되고, 상기 게이트전극, 에치스토퍼층, 소스전극 및 드레인전극이 차광성재료에 의하여 각각 구성되어 이루어진 박막트랜지스터를 구비한 어레이기판과, 상기 박막트랜지스터 어레이기판에 대향배치된 대향기판과, 상기 대향기판과 상기 박막트랜지스터 어레이기판 사이에 주입봉합된 액정과, 상기 대향기판의 박막트랜지스터 어레이기판측의 일부에 설치된 블랙마스크와, 상기 투명기판을 사이에 두고 상기 대향기판측에 빛을 입사하는 백라이트를 구비하여 이루어진 것을 특징으로 하는 액정표시장치.

Images