KR100358067B1 - 플래쉬 메모리 소자의 제조방법 - Google Patents
플래쉬 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR100358067B1 KR100358067B1 KR1019990063906A KR19990063906A KR100358067B1 KR 100358067 B1 KR100358067 B1 KR 100358067B1 KR 1019990063906 A KR1019990063906 A KR 1019990063906A KR 19990063906 A KR19990063906 A KR 19990063906A KR 100358067 B1 KR100358067 B1 KR 100358067B1
- Authority
- KR
- South Korea
- Prior art keywords
- well region
- semiconductor substrate
- region
- ion implantation
- flash memory
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- -1 nitrogen ions Chemical class 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims 1
- 239000002019 doping agent Substances 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 트리플 웰(Triple well) 구조를 사용하는 플래쉬 메모리 소자에서 웰 간의 장벽 특성이 열악하여 웰간 브래이크 다운(Break down) 전압이 감소하고 웰 간 절연 특성이 저하되는 문제점을 해결하기 위하여, P 웰 영역과 N 웰 영역 상이에 도펀트의 확산을 방지하기 위한 확산 방지 영역을 질소 이온 주입에 의해 형성하므로써, 소자의 전기적 특성을 개선할 수 있도록 한 플래쉬 메모리 소자의 제조방법이 개시된다.
Description
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 특히 트리플 웰(Triple well) 구조를 갖는 플래쉬 메모리 소자에서 기판과 웰 간의 장벽 특성을 개선하기 위한 플래쉬 메모리 소자의 제조방법에 관한 것이다.
일반적으로, 플래쉬 메모리 소자의 웰 영역은 반도체 기판에 이온 주입을 실시하고 열처리에 의해 확산시키므로써 형성되며, 주로 트리플 웰(Triple well) 구조를 사용한다. 그러면 종래 플래쉬 메모리 소자 제조 방법을 도 1을 참조하여 설명하기로 한다.
도 1a 내지 1d는 종래 플래쉬 메모리 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a에 도시된 바와 같이, 소자 분리 공정을 통하여 반도체 기판(11)에 필드 산화막(12)을 형성한다. 반도체 기판(11)은 예를 들어 P 타입 기판을 이용한다.
도 1b에 도시된 바와 같이, N 웰 영역이 형성될 부분의 P 타입 반도체기판(11)이 노출되도록 제 1 포토레지스트 패턴(13)을 형성하고 인(P)과 같은 N 타입 불순물을 주입하여 N 웰 영역(14)을 형성한다.
도 1c에 도시된 바와 같이, 제 1 포토레지스트 패턴(13)을 제거한 후, P 웰 영역이 형성될 부분의 P 타입 반도체 기판(11)이 노출되도록 제 2 포토레지스트 패턴(15)을 형성하고 붕소(B)와 같은 P 타입 불순물을 주입하여 P 웰 영역(16)을 형성한다.
도 1d는 N 웰 영역(14) 및 P 웰 영역(16) 각각의 도펀트들이 전기적이 특성을 갖도록 하고, 이온주입에 의해 비정질화된 영역을 결정화시키기 위하여 열처리를 실시한 상태를 나타낸다.
이러한 방법으로 형성된 트리플 웰 구조를 도 2에 나타내었다.
도 2는 종래 플래쉬 메모리 소자의 웰 구조를 설명하기 위한 도면으로, N 웰 영역(14)과 P 웰영역(16) 사이에 공핍 영역(17)이 존재하는 것을 나타낸다.
이와 같은 트리플 웰 구조에서는 P 웰 영역 형성을 위한 도펀트로서 사용되는 붕소(B)의 이동도가 N 웰 영역 형성을 위한 도펀트로서 사용되는 인(P)보다 크기 때문에, 후속 열처리 공정시 공존하는 붕소와 인과의 보상(Compensation)에 의한 농도 감소를 고려하여 P 웰 이온주입시 붕소의 농도가 높아야 한다. 그런데, 후속 열공정시 발생되는 붕소와 인과의 카운트 도핑(Count doping) 현상에 의해서 N 웰의 도펀트 농도가 감소하므로, P 타입 반도체 기판과 P 웰 영역 간에서 N 웰 영역의 장벽 역할이 취약해 지게 되므로, N 웰의 농도를 증가시켜야 한다. 그러나,이와 같이 하게 되면 P 웰 및 N 웰 영역의 농도가 감소되어 웰간 브래이크 다운(Break down) 전압이 감소하고 웰 간 절연 특성이 저하되는 등 소자의 전기적 특성이 열악해지게 되는 문제점이 있다.
따라서, 본 발명은 웰 영역 사이에 확산 방지 영역을 형성하므로써 기판과 웰 영역 사이의 장벽 특성을 개선할 수 있는 플래쉬 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 소자의 제조방법은 필드 산화막이 형성된 반도체 기판이 제공되는 단계; 상기 반도체 기판 상에 제 1 웰 영역이 형성될 부분의 상기 반도체 기판이 노출되는 제 1 포토레지스트 패턴을 형성하고, 상기 반도체 기판과 반대 타입의 불순물 이온을 주입하여 제 1 웰 영역을 형성하는 단계; 상기 제 1 포토레지스트 패턴을 제거한 후, 상기 반도체 기판 상에 제 2 웰 영역이 형성될 부분의 상기 반도체 기판이 노출되는 제 2 포토레지스트 패턴을 형성하고 이온주입 공정을 실시하여 확산 방지 영역을 형성하는 단계; 상기 제 2 포토레지스트 패턴이 형성된 반도체 기판에 상기 반도체 기판과 동일한 타입의 불순물 이온을 주입하여 제 2 웰 영역을 형성하는 단계; 및 상기 제 1 웰 영역, 확산 방지 영역 및 제 2 웰 영역의 불순물을 활성화하기 위한 열처리 공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 1d는 종래 플래쉬 메모리 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
도 2는 종래 플래쉬 메모리 소자의 웰 구조를 설명하기 위한 도면.
도 3a 내지 3e는 본 발명에 따른 플래쉬 메모리 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
도 4는 본 발명에 따른 플래쉬 메모리 소자의 웰 구조를 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호 설명>
11 : 반도체 기판 12 : 필드 산화막
13 : 제 1 포토레지스트 패턴 14 : N 웰 영역
15 : 제 2 포토레지스트 패턴 16 : P 웰 영역
17 : 공핍 영역
31 : 반도체 기판 32 : 필드 산화막
33 : 제 1 포토레지스트 패턴 34 : N 웰 영역
35 : 제 2 포토레지스트 패턴 36 : 확산 방지 영역
37 : P 웰 영역 38, 39 : 제 1 및 제 2 공핍영역
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 3a 내지 3e는 본 발명에 따른 플래쉬 메모리 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 3a에 도시된 바와 같이, 소자 분리 공정에 의해 반도체 기판(31)에 필드 산화막(32)을 형성한다. 반도체 기판(31)은 예를 들어 P 타입 기판을 이용한다.
도 3b에 도시된 바와 같이, 반도체 기판(31)과 반대의 타입으로 도핑될 제 1 웰 영역 즉, N 웰 영역이 형성될 부분의 P 타입 반도체 기판(11)이 노출되는 제 1 포토레지스트 패턴(33)을 형성하고, 인(P), 비소(As)와 같은 N 타입 불순물 이온을 주입하여 N 웰 영역(34)을 형성한다. N 웰 영역(34) 형성을 위한 이온주입 공정시 이온주입 에너지는 1 내지 3MeV로 하고, 이온의 농도는 1E13 내지 5E13dyne/㎠로 하며, 반도체 기판(11)에 수직이 되도록 이온을 주입한다.
도 3c에 도시된 바와 같이, 제 1 포토레지스트 패턴(33)을 제거하고, 확산 방지 영역이 형성될 부분의 P 타입 반도체 기판(31)이 노출되는 제 2 포토레지스트 패턴(35)을 형성한다. 이후, 0.5 내지 1.4MeV의 이온 주입 에너지로 5E12 내지 3E13dyne/㎠의 농도로 질소 이온을 주입하여 확산 방지 영역(36)을 형성한다.
확산 방지 영역(36) 형성용으로 질소를 이용하게 되면 웰의 전기적 특성에 영향을 주지 않으며 P 웰 영역(34)과 후속 공정으로 형성될 N 웰 영역 사이에서 확산 방지층의 역할을 효과적으로 할 수 있게 된다. 이로 인하여, 붕소와 인의 후속열처리시 도펀트 확산에 의한 카운트 도핑으로 인한 중성화에 따른 P 웰 및 N 웰 영역의 네트(net) 농도 감소를 방지할 수 있다.
또한, 질소 이온이 주입되면서 반도체 기판(31) 내의 실리콘 결정에 의한 이온 주입 손상에 의해 결함(defect)이 발생하게 되며, 이로 인하여 많은 비정질층(Amorphous layer)이 형성되게 된다. 이는 후속 이온 주입 공정시 발생되는 채널링 효과를 방지하며, 동일한 이온 주입 에너지로서 게터링 효과(Gettering effect)의 증가에 의해 더 얇은 P 웰 영역의 형성을 가능하게 한다.
도 3d에 도시된 바와 같이, 반도체 기판(31)과 동일한 타입, 예를 들어 P 타입으로 도핑된 제 2 웰 영역 즉, P 웰 영역을 형성하기 위하여, 제 2 포토레지스트 패턴(35)을 제거하지 않은 상태에서, 붕소(B)와 같은 P 타입 불순물 이온을 주입한다. P 웰 영역(37) 형성을 위한 이온주입 공정시 이온 주입 에너지는 0.3 내지 1MeV로 하고, 이온 주입 농도는 1E13 내지 5E13dyne/㎠로 한다.
도 3e는 N 웰 영역(34), 확산 방지 영역(36) 및 P 웰 영역(37)의 각 도펀트들이 전기적 특성을 갖도록 하고, 이온 주입 공정에 의해 비정질화된 영역을 결정화하기 위하여 열처리 공정을 실시한 상태를 나타낸다. 여기에서, 열처리 공정은 850 내지 1050℃의 온도에서 10분 내지 1시간 동안 퍼니스 어닐링 공정으로 진행한다.
도 4는 본 발명에 따른 플래쉬 메모리 소자의 웰 구조를 설명하기 위한 도면이다.
도시된 바와 같이, N 웰 영역(34)과 P 웰 영역(37) 사이에는 제 1 공핍 영역(38), 확산 방지 영역(36) 및 제 2 공핍 영역(39)이 존재한다.
이와 같이, P 웰 영역과 N 웰 영역 사이에 확산 방지 영역(36)이 삽입되어 공핍 영역의 폭을 증가시켜 웰 간의 브레이크 다운(Break down) 전압이 증가된다. 또한, P 웰 영역 및 N 웰 영역 사이에 삽입된 확산 방지 영역(36)에 의해서 P 웰 영역 및 N 웰 영역 사이에 흐르는 누설 전류가 감소된다.
상술한 바와 같이, 본 발명에 의하면 트리플 N 웰 영역과 P 웰 영역 사이에 형성된 확산 방지 영역에 의해 카운트 도핑 현상이 방지되므로써 각각의 웰들에 잔류된 이온들의 도핑 농도가 감소되는 것을 억제할 수 있다. 또한, 확산 방지 영역 형성을 위한 이온 주입공정시 형성된 실리콘 결정의 결함에 의해 P 웰 이온 주입시 존재하는 채널 효과(Channel effect)를 감소시킬 수 있고, 후속 열처리 공정시 게터링 효과(Gettering effect)에 의해 기존의 방법에 비해 더욱 효과적으로 얇아진 웰 영역을 형성할 수 있다. 그리고, 확산 방지 영역의 전기적으로 중성화된 성질에 의해 웰 간 공핍 영역이 증가하게 되어 브레이크 다운(Break down) 전압을 증가시킬 수 있으며, 중성화된 층이 P 웰 영역과 N 웰 영역 간에는 존재하기 때문에 누설 전류를 감소시킬 수 있다.
Claims (9)
- 필드 산화막이 형성된 반도체 기판이 제공되는 단계;상기 반도체 기판 상에 제 1 웰 영역이 형성될 부분의 상기 반도체 기판이 노출되는 제 1 포토레지스트 패턴을 형성하고, 상기 반도체 기판과 반대 타입의 불순물 이온을 주입하여 제 1 웰 영역을 형성하는 단계;상기 제 1 포토레지스트 패턴을 제거한 후, 상기 반도체 기판 상에 제 2 웰 영역이 형성될 부분의 상기 반도체 기판이 노출되는 제 2 포토레지스트 패턴을 형성하고 이온주입 공정을 실시하여 확산 방지 영역을 형성하는 단계;상기 제 2 포토레지스트 패턴이 형성된 반도체 기판에 상기 반도체 기판과 동일한 타입의 불순물 이온을 주입하여 제 2 웰 영역을 형성하는 단계; 및상기 제 1 웰 영역, 확산 방지 영역 및 제 2 웰 영역의 불순물을 활성화하기 위한 열처리 공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 반도체 기판은 P 타입인 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 제 1 웰 영역은 인, 비소와 같은 N 타입 불순물 이온이 주입된 N 웰 영역인 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 제 1 웰 영역을 형성하기 위한 이온 주입 공정은 이온주입 에너지를 1 내지 3MeV로 하고, 이온의 농도는 1E13 내지 5E13dyne/㎠로 하여, 반도체 기판에 수직으로 주입되도록 실시하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 확산 방지 영역은 질소 이온을 주입하여 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 확산 방지 영역은 0.5 내지 1.4MeV의 이온 주입 에너지로 5E12 내지3E13dyne/㎠의 농도로 질소 이온을 주입하여 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 제 2 웰 영역은 붕소와 같은 P 타입 불순물 이온을 주입하여 형성하는 P 웰 영역인 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 제 2 웰 영역은 이온 주입 에너지를 0.3 내지 1MeV로 하고, 이온 주입 농도는 1E13 내지 5E13dyne/㎠로 하여 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 열처리 공정은 850 내지 1050℃의 온도에서 10분 내지 1시간 동안 퍼니스 어닐링 공정으로 진행하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063906A KR100358067B1 (ko) | 1999-12-28 | 1999-12-28 | 플래쉬 메모리 소자의 제조방법 |
| US09/716,416 US6444522B1 (en) | 1999-12-28 | 2000-11-21 | Method of manufacturing a flash memory device with an antidiffusion region between well regions |
| JP2000373149A JP4768913B2 (ja) | 1999-12-28 | 2000-12-07 | フラッシュメモリ素子の製造方法 |
| TW089127162A TW469602B (en) | 1999-12-28 | 2000-12-19 | Method of manufacturing a flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063906A KR100358067B1 (ko) | 1999-12-28 | 1999-12-28 | 플래쉬 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010061412A KR20010061412A (ko) | 2001-07-07 |
| KR100358067B1 true KR100358067B1 (ko) | 2002-10-25 |
Family
ID=19631225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990063906A KR100358067B1 (ko) | 1999-12-28 | 1999-12-28 | 플래쉬 메모리 소자의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6444522B1 (ko) |
| JP (1) | JP4768913B2 (ko) |
| KR (1) | KR100358067B1 (ko) |
| TW (1) | TW469602B (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100893054B1 (ko) * | 2002-07-05 | 2009-04-15 | 매그나칩 반도체 유한회사 | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 |
| KR100466193B1 (ko) * | 2002-07-18 | 2005-01-13 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제조 방법 |
| KR100641954B1 (ko) * | 2004-07-12 | 2006-11-06 | 주식회사 하이닉스반도체 | 웰 접합 래치 업 현상을 방지하는 메모리 장치 |
| KR100739960B1 (ko) * | 2004-11-01 | 2007-07-16 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100870297B1 (ko) | 2007-04-27 | 2008-11-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0467667A (ja) * | 1990-07-09 | 1992-03-03 | Matsushita Electron Corp | 相補型ｍｏｓ半導体装置およびその製造方法 |
| KR960008735B1 (en) * | 1993-04-29 | 1996-06-29 | Samsung Electronics Co Ltd | Mos transistor and the manufacturing method thereof |
| JP3442154B2 (ja) * | 1993-09-16 | 2003-09-02 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5654210A (en) * | 1994-09-13 | 1997-08-05 | Lsi Logic Corporation | Process for making group IV semiconductor substrate treated with one or more group IV elements to form one or more barrier regions capable of inhibiting migration of dopant materials in substrate |
| JP3549364B2 (ja) * | 1996-05-30 | 2004-08-04 | ヒュンダイ エレクトロニクス アメリカ | 三重ウェルを有するフラッシュ・メモリ・セルの製造方法 |
| US5963801A (en) * | 1996-12-19 | 1999-10-05 | Lsi Logic Corporation | Method of forming retrograde well structures and punch-through barriers using low energy implants |
| US6225151B1 (en) * | 1997-06-09 | 2001-05-01 | Advanced Micro Devices, Inc. | Nitrogen liner beneath transistor source/drain regions to retard dopant diffusion |
| US6025238A (en) * | 1997-12-18 | 2000-02-15 | Advanced Micro Devices | Semiconductor device having an nitrogen-rich punchthrough region and fabrication thereof |
| JPH11261022A (ja) * | 1998-03-16 | 1999-09-24 | Hitachi Ltd | 半導体集積回路装置 |
| US6221724B1 (en) * | 1998-11-06 | 2001-04-24 | Advanced Micro Devices, Inc. | Method of fabricating an integrated circuit having punch-through suppression |
-
1999
- 1999-12-28 KR KR1019990063906A patent/KR100358067B1/ko not_active IP Right Cessation
-
2000
- 2000-11-21 US US09/716,416 patent/US6444522B1/en not_active Expired - Fee Related
- 2000-12-07 JP JP2000373149A patent/JP4768913B2/ja not_active Expired - Fee Related
- 2000-12-19 TW TW089127162A patent/TW469602B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001210732A (ja) | 2001-08-03 |
| US6444522B1 (en) | 2002-09-03 |
| TW469602B (en) | 2001-12-21 |
| JP4768913B2 (ja) | 2011-09-07 |
| KR20010061412A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0172788B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100358067B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100231594B1 (ko) | 반도체 소자의 웰 형성방법 | |
| JP2006278641A (ja) | 半導体装置の製造方法 | |
| KR100435805B1 (ko) | 모스 트랜지스터의 제조 방법 | |
| US20050112830A1 (en) | Ultra shallow junction formation | |
| US20040115889A1 (en) | Ultra shallow junction formation | |
| KR101068135B1 (ko) | 반도체소자의 제조방법 | |
| KR100280105B1 (ko) | 반도체 장치의 제조방법 | |
| KR100422326B1 (ko) | 반도체 소자의 제조방법 | |
| KR100325596B1 (ko) | 비소이온주입후실리콘웨이퍼의결정결함형성억제방법 | |
| KR100577607B1 (ko) | 반도체 장치용 웰 형성 방법 및 이를 포함하는 반도체장치의 제조 방법 | |
| KR100835432B1 (ko) | 반도체 제조 장치에서의 소자 분리 방법 | |
| JPH1041240A (ja) | 半導体装置およびその製造方法 | |
| KR100671595B1 (ko) | 반도체 소자의 삼중웰 형성 방법 | |
| KR100588783B1 (ko) | 반도체 소자 제조 방법 | |
| KR100572212B1 (ko) | 반도체 소자 제조 방법 | |
| KR100600253B1 (ko) | 반도체 소자 제조 방법 | |
| CN116314233A (zh) | Cmos图像传感器及其制造方法 | |
| KR100313090B1 (ko) | 반도체장치의 소오스/드레인 형성방법 | |
| KR100463956B1 (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| KR100290876B1 (ko) | 반도체 소자의 제조방법 | |
| KR100677984B1 (ko) | 단채널 소자의 채널 영역 형성 방법 | |
| KR20050011436A (ko) | 반도체 소자 제조방법 | |
| KR20010008615A (ko) | 모스트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110923 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20120921 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |