KR100358032B1 - 쇼트 셀 다중 에이티엠 전송 시스템 및 전송 방법 - Google Patents

쇼트 셀 다중 에이티엠 전송 시스템 및 전송 방법 Download PDF

Info

Publication number
KR100358032B1
KR100358032B1 KR1019970707962A KR19970707962A KR100358032B1 KR 100358032 B1 KR100358032 B1 KR 100358032B1 KR 1019970707962 A KR1019970707962 A KR 1019970707962A KR 19970707962 A KR19970707962 A KR 19970707962A KR 100358032 B1 KR100358032 B1 KR 100358032B1
Authority
KR
South Korea
Prior art keywords
cell
short
short cell
information
data
Prior art date
Application number
KR1019970707962A
Other languages
English (en)
Other versions
KR19990008432A (ko
Inventor
모토시 다무라
다카토시 오카가와
히로시 나카무라
아키라 가이야마
아키히사 나카지마
마사후미 오누키
Original Assignee
가부시키가이샤 엔.티.티.도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 엔.티.티.도코모 filed Critical 가부시키가이샤 엔.티.티.도코모
Publication of KR19990008432A publication Critical patent/KR19990008432A/ko
Application granted granted Critical
Publication of KR100358032B1 publication Critical patent/KR100358032B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5649—Cell delay or jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5656—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling

Abstract

쇼트 셀 다중은 표준 ATM 셀의 페이로드보다 짧은 데이터(기본적으로 48 바이트 미만의 데이터이지만, 48 바이트 이상의 데이터도 허용됨). 표준 ATM 셀 작성 장치(1)는 여러 가지 형태의 입력 정보를 쇼트 셀로 변환하고, 그들의 정보 길이를 효과적으로 고려하여 표준 ATM셀에 쇼트 셀을 배치하며, 그들을 B/ISDN망(7)으로 출력한다. 표준 ATM 셀 분해 장치(2)는 표준 ATM 셀 작성 장치(1)에 의해 작성되어 B-ISDN망(7)을 거쳐 입력되는 표준 ATM 셀을 쇼트 셀로 분해하고, 그 쇼트 셀을 원래의 입력 정보 포맷을 갖는 것으로 변환하며, 그들을 채널로 출력한다. 이러한 구성에 의해, 쇼트 셀 ATM 다중은 지연을 적게하고 표준 ATM 시스템에 맞추어서 채널 효율을 향상시킨다.

Description

쇼트 셀 다중 에이티엠 전송 시스템 및 전송 방법
음성 등의 저 비트 레이트, 높은 실시간 정보로부터 ATM 셀을 형성하는 것은 그 정보가 표준 ATM 셀의 페이로드에 완전히 저장되면 큰 지연을 일으켜서, 정보의 질이 떨어지게 된다. 이것을 방지하기 위해, 정보를 부분적으로 (ATM 셀의 일부에) 로드하여 전송하는 파셜 필 방법(partial fill methode)이 제안되고 있다.
한편, 구내(premises) 등의 로컬 환경에서는 저 비트 레이트 데이터와 더 양호하게 정합할 것으로 기대되고 표준 ATM 셀의 48바이트 페이로드 보다 짧은 페이로드를 사용하는 쇼트 셀이 제안되고 있다.
도 30a 및 도 30b는 파셜 필 방법 및 쇼트 셀 방법을 설명하는 것이다.
도 30a에 도시한 바와 같은 파셜 필 방법에서, 파셜 필 셀 작성장치(partial fill cell assembler)(12)는 입력 데이터에 더미 데이터를 부가함으로써 표준 ATM 셀을 형성하고, 그것을 B-ISDN망으로 출력한다. 파셜 필 셀 분해 장치(partial fill cell disassembler)(13)는 B-ISDN망으로부터 수신한 파셜 필 셀에서 데이터를 추출하고, 그것을 출력한다.
도 30b에 도시한 바와 같은 쇼트 셀 방법에서, 쇼트 셀 작성 장치(14)는 입력 데이터로부터 의도된 데이터 길이에 맞는 쇼트 셀을 형성하고, 독자적인 셀 슬롯 구성(unique cell slot structure)을 갖는 전용망(exclusive network)으로 그것을 출력한다. 쇼트 셀 분해 장치(15)는 전용망로부터 수신한 쇼트 셀로부터 데이터를 추출하고, 그것을 출력한다.
본 발명은 ATM 전송에 관한 것으로, 특히 ATM망, 독자 쇼트 셀망(private short cell network), STM(Synchronous Transport Module)망, 무선(radio), 패킷망(packet network) 또는 FR(Frame Relay)망 등의 네트워크를 거쳐 전송되는 표준 ATM 셀의 페이로드(payload) 보다 짧은 데이터(기본적으로 48 바이트 미만이지만, 48 바이트 이상도 허용됨)를 ATM망를 거쳐 전송하는 쇼트 셀 다중(short cell multiplexing)에 관한 것이다.
도 1은 도 1a와 도 1b 사이의 관계를 도시한 도면.
도 1a는 본 발명에 따른 쇼트 셀 다중 ATM 전송 방법을 채용하는 기본 시스템의 구성을 도시한 블록도.
도 1b는 본 발명에 따른 쇼트 셀 다중 ATM 전송 방법을 채용하는 기본 시스템을 구성을 도시한 블록도.
도 2는 데이터 수신기/쇼트 셀 작성 장치의 상세한 구성 및 동작예를 도시한 블록도.
도 3은 쇼트 셀 프로세서/데이터 송신 장치의 상세한 구성 및 동작예를 도시한 블록도.
도 4는 쇼트 셀 다중 장치의 상세한 구성 및 동작예를 도시한 블록도.
도 5는 다중된 데이터 길이에 따른 패턴을 도시한 도면.
도 6은 쇼트 셀 분해 장치의 상세한 구성 및 동작예를 도시한 블록도.
도 7은 쇼트 셀 다중 장치의 다른 실시예의 상세한 구성 및 동작예를 도시한 블록도.
도 8은 다중된 데이터 길이에 따른 패턴을 도시한 도면.
도 9는 쇼트 셀 분해 장치의 다른 실시예의 상세한 구성 및 동작예를 도시한 블록도.
도 10은 다중 정보의 데이터 작성 방법 1을 도시한 도면.
도 11a는 다중 정보의 데이터 작성 방법 2를 도시한 도면.
도 11b는 다중 정보의 데이터 작성 방법 2를 도시한 도면.
도 12a는 다중 정보의 데이터 작성 방법 3을 도시한 도면.
도 12b는 다중 정보의 데이터 작성 방법 3을 도시한 도면.
도 13은 다중 정보의 데이터 작성 방법 3의 일예를 도시한 도면.
도 14는 쇼트 셀 다중 장치의 또 다른 실시예의 상세한 구성 및 동작예를 도시한 블록도.
도 15a는 다중된 데이터 길이에 따른 패턴을 도시한 도면.
도 15b는 다중된 데이터 길이에 따른 패턴을 도시한 도면.
도 16은 쇼트 셀 분해 장치의 또 다른 실시예의 상세한 구성 및 동작예를 도시한 블록도.
도 17은 도 17a와 도 17b 사이의 관계를 도시한 도면.
도 17a는 쇼트 셀 다중 전송과 그와 다른 전송의 혼합 전송을 도시한 블록도.
도 17b는 쇼트 셀 다중 전송과 다른 전송의 혼합 전송을 도시한 블록도.
도 18a는 쇼트 셀 다중화의 포맷을 설명하는 도면.
도 18b는 쇼트 셀 다중화의 포맷을 설명하는 도면.
도 19a는 쇼트 셀 다중화의 포맷을 설명하는 도면.
도 19b는 쇼트 셀 다중화의 포맷을 설명하는 도면.
도 20은 도 20a와 도 20b 사이의 관계를 도시한 도면.
도 20a는 쇼트 셀 다중화 처리를 설명하는 도면.
도 20b는 쇼트 셀 다중화 처리를 설명하는 도면.
도 21은 도 21a와 도 21b 사이의 관계를 도시한 도면.
도 21a는 쇼트 셀 다중화 처리를 설명하는 도면.
도 21b는 쇼트 셀 다중화 처리를 설명하는 도면.
도 22는 도 22a와 도 22b 사이의 관계를 도시한 도면.
도 22a는 쇼트 셀 다중화 처리를 설명하는 도면.
도 22b는 쇼트 셀 다중화 처리를 설명하는 도면.
도 23은 쇼트 셀 다중화 처리를 구현하는 시스템 구성을 설명하는 도면.
도 24는 쇼트 셀 다중화 처리를 구현하는 시스템 구성을 설명하는 도면.
도 25는 쇼트 셀 다중화 처리를 구현하는 시스템 구성을 설명하는 도면.
도 26은 도 26a와 도 26b 사이의 관계를 도시한 도면.
도 26a는 쇼트 셀 다중화 처리를 구현하는 시스템 구성을 도시한 블록도.
도 26b는 쇼트 셀 다중화 처리를 구현하는 시스템 구성을 도시한 블록도.
도 27은 도 27a와 도 27b 사이의 관계를 도시한 도면.
도 27a는 쇼트 셀 다중화 처리를 구현하는 시스템 구성을 도시한 블록도.
도 27b는 쇼트 셀 다중화 처리를 구현하는 시스템 구성을 도시한 블록도.
도 28은 도 28a와 도 28b 사이의 관계를 도시한 도면.
도 28a는 서브-쇼트 셀 다중화를 구현하는 시스템 구성을 도시한 블록도.
도 28b는 서브-쇼트 셀 다중화를 구현하는 시스템 구성을 도시한 블록도.
도 29는 더블-레이어 쇼트 셀 다중화를 설명하는 도면.
도 30a는 종래 파셜 필 방법 및 쇼트 셀 방법을 설명하는 블럭도.
도 30b는 종래 파셜 필 방법 및 쇼트 셀 방법을 설명하는 블록도.
도 31a는 페이로드에 쇼트 셀 다중용 공통 AAL, 쇼트 셀 다중용 개별 AAL, 및 SC-AAL의 ALL을 부가하는 방법을 설명하는 도면.
도 31b는 페이로드에 쇼트 셀 다중용 공통 AAL, 쇼트 셀 다중용 개별 AAL 및 SC-ALL의 ALL을 부가하는 방법을 설명하는 도면.
도 31c는 페이로드에 쇼트 셀 다중용 공통 AAL, 쇼트 셀 다중용 개별 AAL 및 SC-ALL의 ALL을 부가하는 방법을 설명하는 도면.
도 31d는 페이로드에 쇼트 셀 다중용 공통 AAL, 쇼트 셀 다중용 개별 AAL 및 SC-ALL의 ALL을 부가하는 방법을 설명하는 도면.
도 31e는 페이로드에 쇼트 셀 다중용 공통 AAL, 쇼트 셀 다중용 개별 AAL 및SC-ALL의 ALL을 부가하는 방법을 설명하는 도면.
도 32는 도 32a와 도 32b 사이의 관계를 도시한 도면.
도 32a는 사용자 데이터 분할시 데이터 수신기/쇼트 셀 작성 장치와 쇼트 셀 프로세서/데이터 송신 장치를 도시한 블록도.
도 32b는 사용자 데이터 분할시 데이터 수신기/쇼트 셀 작성 장치와 쇼트 셀 프로세서/데이터 송신 장치를 도시한 블록도.
도 33은 쇼트 셀 다중화를 위한 AAL의 프로토콜 스택을 도시한 도면.
도 34는 도 33과 관련된 처리를 실행할 때 서브레이어와 프로세서 사이의 대응을 도시한 도면.
도 35는 쇼트 셀 다중 ATM 전송 방법의 개요을 설명하는 흐름도.
도 36은 쇼트 셀 다중 ATM 전송 방법의 상세를 설명하는 흐름도.
도 37은 쇼트 셀 다중 ATM 전송 방법에서 쇼트 셀 다중용 공통 ALL과 쇼트 셀 다중용 개별 ALL도의 특정 조합을 설명하는 흐름도.
도 38은 쇼트 셀 다중 ATM 전송 방법에서 쇼트 셀 다중용 공통 ALL과 쇼트 셀 다중용 개별 ALL의 특정 조합을 설명하는 흐름도.
도 39는 쇼트 셀 다중 ATM 전송 방법에서 쇼트 셀 다중용 공통 ALL과 쇼트 셀 다중용 개별 ALL의 특정 조합을 설명하는 흐름도.
종래 기술로서 설명된 파셜 필 방법은 표준 ATM 셀의 페이로드 일부만을 사용하기 때문에 표준 ATM 셀의 페이로드 사용 효율, 따라서 그것에 따르는 전송 효율을 손상시키는 문제점을 갖는다.
한편, 쇼트 셀 방법은 독자적 셀 슬롯 구성을 갖는 전용망을 요구하여, 표준 ATM 교환망(B-ISDN망)과의 정합성이 나쁘다는 문제점이 있다.
이들을 고려하여, 하나의 ATM 셀에 다수의 사용자로부터의 정보를 다중하는 쇼트 셀 다중 전송 방법이 제안되고 있다(ISS' 95 Nakajima). 이 방법은 소정의 기간내에 상이한 사용자로부터 수신한 쇼트 패킷을 ATM 셀의 페이로드로 다중한다. 이것은 지연을 일정한 고정된 양 이하로 제한하여 효율을 향상시키는 효과가 있다.
전송 방법과 관련하여, Shinagawa 특허가 개시되어 있다. 또한, 다중될 사용자를 조합함에 있어서의 자유도를 증가시키는 Mita 특허 출원이 제출되어 있다.
가변 길이 사용자 데이터를 취급함에 있어서, 다음의 2가지 방법을 고려할 수 있다. 첫 번째 방법은 가변 길이 사용자 데이터를 소정의 고정 길이 쇼트 셀에 채우고, 더미 정보를 셀의 나머지 부분에 채운다. 두 번째 방법은 사용자 데이터에 따라 가변 길이 쇼트 셀을 형성하고, 이것에 의해 그들을 ATM 셀로 다중 또는 그것으로부터 분리한다. 비록 두 번째 방법이 첫 번째 방법 보다 효율이 우수하다고 할지라도, 그들을 추출하기 위해 ATM 셀마다 가변하는 가변 쇼트 셀의 길이를 결정하기 위한 기술을 필요로 한다. 두 번째 방법은 더 높은 전송 효율이 요구되는 경우, 그의 점유 비율이 일정 레벨에 도달하여 새로운 쇼트 셀이 ATM 셀로 다중될 것을 기대할 수 없을 때, ATM 페이로드를 더미 정보로 로드한 후 전송하므로, 페이로드를 완전히 채운후 전송하는 방법과 비교하여 그의 페이로드 효율이 다소 손상되는 문제점이 있다. 따라서, 가변 길이 쇼트 셀을 하나 이상의 ATM 셀내에서 다중/분해시키는 셀 오버랩핑 기술(cell overlapping technique)이 효과적이다(Docomo, ATM-F).
하나이상의 ATM 셀내로 가변 쇼트 셀을 다중/분해하는 기술중 하나와 관련하여, ATT는 ITU에 문헌을 제출하였다. 이 문헌에 따르면, 각 쇼트 셀에는 가변 길이 셀의 추출을 구현하기 위해 길이 정보 및 사용자 식별자(LLN : logical link munber)가 제공된다. 2개의 ATM 셀에 걸쳐 연장하는 쇼트 셀의 전반부에는 쇼트 셀의 전체 길이를 나타내는 길이 정보가 제공되고, 다음 ATM 셀의 처음 위치에 다중된 후반부에는 쇼트 셀의 나중 부분의 길이 만을 나타내는 길이 정보가 제공된다.수신단은 쇼트 셀의 길이 정보가 ATM 셀의 페이로드의 끝을 넘을 때, 그것이 다음 ATM 셀로 이어진다고 결정하고, 쇼트 셀의 나머지 부분의 길이가 다음 수신된 ATM 셀의 처음 위치에 다중된 후반부의 길이 정보에 의해 나타내어진 길이와 동일할 때 2개의 ATM 셀에 중복하는 쇼트 셀의 전반부 및 후반부를 결합한다.
그러나, 이 방법은 쇼트 셀의 추출 처리를 위한 동기가 그의 전송중 ATM 셀의 로스로 인해 어긋나면 다음의 2가지 문제를 갖게 된다. 먼저, 셀 로스후 수신된 ATM 셀의 처음 위치에 다중된 쇼트 셀의 후반부의 길이 정보가 오버랩하는 쇼트 셀의 이전에 수신된 전반부에서 기대되는 나머지 부분의 길이와 일치하지 않으면, 셀 로스를 검출할 수 있더라도, 손실된 다음에 수신된 ATM 셀의 처음 위치에 다중된 쇼트 셀이 완전한 쇼트 셀인가 또는 분실된 ATM 셀로부터 연속하는 쇼트 셀인가를 결정하는 것이 불가능하다(문제 1). 두 번째로, 셀 로스에도 불구하고, 나머지 부분의 기대 길이가 셀 로스후 수신된 ATM 셀의 처음 위치에 다중된 쇼트 셀의 후반부의 길이 정보와 일치하게 되면, 로스가 검출되지 않을 뿐만아니라, 잘못된 쇼트 셀이 결합된다(문제 2).
본 발명은 가변 쇼트 셀 다중 전송 시스템 및 방법과 관련하여 다음의 3가지 면에서 특징을 나타낸다.
(1) 다중 및 분리를 위한 정보를 각 쇼트 셀에 부여하는 다중 전송 방법(실시예 1).
(2) 다중 및 분리를 위한 정보를 각 ATM 셀에 집합적으로 부여하는 다중 전송 방법(실시예 2).
(3) 다중 및 분리를 위한 정보를 부여하지 않는 다중 전송 방법(실시예 3).
비록 상기 (1)항은 다중 및 분리가 각 쇼트 셀에 길이 정보를 부여함으로써 실행되는 점에서 ATT 문헌과 마찬가지 특징을 갖지만, 길이 정보에 의하지 않고 쇼트 셀 상태 정보를 제공함으로써 셀 오버랩을 결정하는 것에 의해 ATT 문헌의 문제 1을 해소한다. 또한, ATT 전송에 관한 제어 정보를 쇼트 셀의 다중 데이터에 부가하여 문제 2를 해소하기 위한 옵션으로서 각 ATM 셀에 대하여 더 신뢰성 있는 셀 로스 검출을 달성할 수 있다.
상기 (2)항 및 (3)항은 아직 개시되지 않은 신규한 셀 다중 전송 방법에 관한 것이다.
본 발명의 제1 특징에 따르면, 쇼트 셀 다중 ATM 전송 시스템은 여러 가지 종류의 입력 정보로부터 쇼트 셀을 형성하고 ATM 교환망으로 출력될 하나이상의 표준 ATM 셀의 페이로드에 배치되도록 쇼트 셀을 다중하는 표준 ATM 셀 작성 장치(1), 상기 표준 ATM 셀을 전송하는 ATM 교환망(7) 및 쇼트 셀 다중 ATM 셀을 수신하고, 상기 쇼트 셀 다중 ATM 셀을, 채널의 출력 데이터 포맷으로 변환되어 그 채널로 출력되는 쇼트 셀로 분해하는 표준 ATM 셀 분해 장치(2)를 포함한다.
본 발명의 제2 특징에 따르면, 표준 ATM 셀 작성 장치는 독자 쇼트 셀, ATM 셀, STM 프레임, 프레임 릴레이 또는 패킷망의 정보 패킷, TDMA/FDMA 무선 프레임 및 CDMA 무선 패킷 등의 여러 가지 종류의 입력 정보를 수신하고, 정보 종류마다 쇼트 셀을 형성하는 데이터 수신기/쇼트 셀 작성 장치(3), 쇼트 셀을 하나 이상의 표준 ATM 셀의 페이로드로 다중하는 쇼트 셀 다중 장치(4), 표준 ATM 페이로드로서다중 데이터를 수신하고, AAL 및 헤더를 부가함으로써 표준 ATM 셀을 형성하는 표준 ATM 셀 발생 장치(5) 및 상기 표준 ATM 셀을 ATM 교환망으로 출력하는 ATM 셀 송신 장치(6)를 포함한다.
표준 ATM 셀 작성 장치에서, 상기 표준 ATM 셀 발생 장치(5)는 상기 쇼트 셀 다중 장치(4)로부터 공급되는 상기 다중 데이터 이외의 데이터를 입력함으로써 상기 표준 ATM 셀을 형성할 수 있다.
표준 ATM 셀 작성 장치에서, 상기 데이터 수신기/쇼트 셀 작성 장치(3)는 독자 쇼트 셀, ATM 셀, STM 프레임, 프레임 릴레이 또는 패킷망의 정보 패킷, TDMA/FDMA 무선 프레임 및 CDMA 무선 패킷 등의 여러 가지 종류의 데이터를 수신하는 데이터 수신부(3-1), 프레임마다 또는 패킷마다 입력 데이터를 추출함으로써 쇼트 셀의 페이로드(SC-PL)를 형성하는 SC-PL 작성부(3-2), 필요에 따라 데이터의 속성에 따라 쇼트 셀의 AAL을 부여하는 SC-AAL 부여부(3-3) 및 데이터의 어드레스 정보를 변환함으로써 쇼트 셀의 헤더를 부여하는 SC-H 부여부(3-4)를 포함할 수 있다.
표준 ATM 셀 작성 장치에서, 상기 쇼트 셀 다중 장치(4)는 목적(데이터 속성마다, 동일한 셀 길이마다, 동일한 루트마다의 다중 데이터 등)에 따라 다수의 입력 쇼트 셀의 다중 상대의 조합 및 순서를 결정하는 다중 조합 결정부 A(4A-1), 각 쇼트 셀에 그 쇼트 셀의 길이 정보를 포함하는 쇼트 셀 정보를 부여하는 쇼트 셀 정보 부여부 A(4A-2) 및 상기 다중 조합 결정부 A(4A-1)의 결정에 따라 쇼트 셀 정보가 부여된 쇼트 셀을 결합하는 쇼트 셀 다중부 A(4A-3)을 포함할 수 있다.
표준 ATM 셀 작성 장치에서, 상기 쇼트 셀 다중 장치(4)는 목적(데이터 속성마다, 동일한 셀 길이마다, 동일한 루트마다의 다중 데이터 등)에 따라 다수의 입력 쇼트 셀의 소정의 다중 상대의 조합 및 순서를 결정하는 다중 조합 결정부 B(4B-1), 다중될 쇼트 셀의 길이 및 숫자에 관한 정보를 포함하는 다중 정보를 발생하는 다중 정보 발생부 B(4B-2), 상기 다중 조합 결정부 B(4B-1)의 결정에 따라 쇼트 셀과 다중 정보를 결합하는 쇼트 셀 다중부 B(4B-3)를 포함할 수 있다.
표준 ATM 셀 작성 장치에서, 상기 쇼트 셀 다중 장치(4)는 목적(데이터 속성마다, 동일한 셀 길이마다, 동일한 루트마다의 다중 데이터 등)에 따라 자유 길이를 갖는 다수의 입력 쇼트 셀의 소정의 다중 상대의 조합 및 순서를 결정하는 다중 조합 결정부 C(4C-1) 및 상기 다중 조합 결정부 C(4C-1)의 결정에 따라 쇼트 셀을 결합하는 쇼트 셀 다중부 C(4C-3)를 포함할 수 있다.
표준 ATM 셀 작성 장치에서, 상기 다중 정보는 다중 패턴 식별자와 다중 데이터 구조 사이에 대응성이 있도록 다중 데이터 구조를 나타내는 다중 패턴 식별자(PI)를 포함할 수 있고, 상기 쇼트 셀 다중 장치(4)는 상기 다중 데이터 구조에 대응하는 다중 정보를 부여한다.
표준 ATM 셀 작성 장치에서, 상기 다중 정보는 표준 ATM 셀의 페이로드에 다중된 동일 길이 쇼트 셀의 수를 나타내는 다중 셀 개수 정보 (N) 및 다중 쇼트 셀의 길이를 나타내는 쇼트 셀 길이 정보 (L)를 포함할 수 있고, 상기 쇼트 셀 다중 장치(4)는 다중 데이터 구조에 대응하는 다중 정보를 부여한다.
표준 ATM 셀 작성 장치에서, 상기 다중 정보는 표준 ATM 셀의 페이로드에 다중된 쇼트 셀의 수를 나타내는 다중 셀 개수 정보 (N) 및 다중 쇼트 셀 각각의 길이를 나타내는 쇼트 셀 길이 정보 (LI1 -LIN)을 포함할 수 있고, 상기 쇼트 셀 다중 장치(4)는 다중 데이터 구조에 대응하는 다중 정보를 부여한다.
본 발명의 제3 특징에 따르면, 표준 ATM셀 분해 장치는 B-ISDN망(7)으로부터 송출된 표준 ATM 셀을 수신하는 ATM 셀 수신 장치(8), 수신한 표준 ATM 셀의 분해/처리를 실행함으로써 페이로드를 구하는 표준 ATM 셀 프로세서(9), 구해진 페이로드를 쇼트 셀로 분해하는 쇼트 셀 분해 장치(10) 및 쇼트 셀을 독자 쇼트 셀, ATM 셀, STM 셀, 프레임 릴레이 또는 패킷망의 정보 패킷, TDMA/FDMA 무선 프레임 및 CDMA 무선 패킷 등의 여러 가지 형태의 출력 정보로 변환하기 위해 쇼트 셀 각각의 소정의 처리를 실행하는 쇼트 셀 프로세서/데이터 송신 장치(11)를 포함한다.
표준 ATM 셀 분해 장치에서, 상기 표준 ATM 셀 프로세서(9)는 ATM 표준 셀이 처리되도록 상기 쇼트 셀 분해 장치(10)이외로 데이터를 출력할 수 있다.
표준 ATM 셀 분해 장치에서, 상기 쇼트 셀 분해 장치(10)는 다중 데이터의 처음 위치부터 시작해서 순차적으로 쇼트 셀 정보를 추출하고, 쇼트 셀 정보를 분석함으로써 다중 데이터를 쇼트 셀로 분해할 수 있다.
표준 ATM 셀 분해 장치에서, 상기 쇼트 셀 분해 장치(10)는 다중 정보를 추출하여 분석하는 다중 정보 분석부 B(10B-1) 및 상기 다중 정보 분석부 B(10B-1)에 의해 주어진 분석 결과에 따라 다중 데이터를 쇼트 셀로 분해하는 쇼트 셀 분해부 B(10B-2)를 포함할 수 있다.
표준 ATM 셀 분해 장치에서, 상기 쇼트 셀 분해 장치(10)는 소정의 구조에따라 다중 데이터를 쇼트 셀로 분해할 수 있다.
표준 ATM 셀 분해 장치에서, 상기 쇼트 셀 프로세서/데이터 송신 장치(11)는 수신한 쇼트 셀의 SC-H를 처리하는 SC-H 프로세서(11-1), 쇼트 셀이 AAL을 포함하면 AAL 처리를 실행하는 SC-AAL 프로세서(11-2), 쇼트 셀의 페이로드를 처리하는 SC-PL 프로세서(11-3) 및 채널로 출력될 출력 데이터의 각 포맷으로 쇼트 셀을 변환하는 데이터 송신부(11-4)를 포함할 수 있다.
표준 ATM 셀 분해 장치에서, 상기 표준 ATM 셀의 상기 다중 정보는 다중 패턴 식별자와 다중 데이터 구조 사이에 대응성이 있도록 다중 데이터 구조를 나타내는 다중 패턴 식별자(PI)를 포함할 수 있고, 상기 쇼트 셀 분해 장치(10)는 상기 다중 데이터 구조에 대응하는 상기 다중 데이터 정보로 분해한다.
표준 ATM 셀 분해 장치에서, 상기 표준 ATM 셀의 상기 다중 정보는 표준 ATM 셀의 페이로드에 다중된 동일 길이 쇼트 셀의 수를 나타내는 다중 셀 개수 정보(N) 및 다중 쇼트 셀의 길이를 나타내는 쇼트 셀 길이 정보 (L)를 포함할 수 있고, 상기 쇼트 셀 분해 장치(10)는 다중 정보에 대응하는 다중 데이터 구조로 분해한다.
표준 ATM 셀 분해 장치(2)에서, 상기 다중 정보는 표준 ATM 셀의 페이로드에 다중된 쇼트 셀의 수를 나타내는 다중 셀 개수 정보 (N) 및 다중 쇼트 셀 각각의 길이를 나타내는 쇼트 셀 길이 정보 (LI1 -LIN)를 포함할 수 있고, 상기 쇼트 셀 분해 장치(10)는 다중 정보에 대응하는 다중 데이터 구조로 분해한다.
여기서, 표준 ATM 셀 작성/분해 장치는 표준 ATM 셀 작성 장치(1) 및 표준 ATM 셀 분해 장치(2)를 포함할 수 있다.
표준 ATM 셀 작성/분해 장치에서, 상기 쇼트 셀은 서브-쇼트 셀로 계층적으로 다중될 수 있다.
본 발명의 제4 특징에 따르면, 쇼트 셀 다중 ATM 전송 방법은 여러 가지 종류의 입력 정보로부터 형성된 하나 이상의 다중 쇼트 셀을 갖는 페이로드를 각각 포함하는 하나 이상의 표준 ATM 셀을 ATM 교환망으로 출력하기 위해 작성하는 단계, 상기 표준 ATM 셀을 송신하는 단계 및 쇼트 셀 다중 ATM 셀을 수신하고, 그들을 쇼트 셀로 분해하며, 출력 데이터 포맷으로 변환한 후 그들을 채널로 출력하는 단계를 포함한다.
쇼트 셀 다중 ATM 전송 방법에서, 상기 쇼트 셀은 서브-쇼트 셀로 계층적으로 다중될 수 있다.
본 발명의 제5 특징에 따르면, 쇼트 셀 다중 ATM 전송 방법은 여러 가지 형태의 입력 정보로부터 쇼트 셀을 형성하고, 하나 이상의 표준 ATM 셀의 페이로드에 배치되도록 쇼트 셀을 다중하고, 표준 ATM 페이로드로서 다중 데이터를 수신하고, AAL 및 헤더를 부가함으로써 ATM 교환망으로 송출될 표준 ATM 셀을 작성하는 단계 및 쇼트 셀 다중 ATM 셀을 수신하고, 수신한 쇼트 셀 다중 ATM 셀을 그의 페이로드가 구해지도록 분해하고, 채널로 출력될 출력 데이터 포맷으로 변환되는 쇼트 셀로 구해진 페이로드를 분해하는 단계를 포함할 수 있다.
본 발명의 제 6 특징에 따르면, 쇼트 셀 다중 ATM 전송 방법은 여러 가지 형태의 입력 정보로부터 쇼트 셀을 형성하고, 쇼트 셀 다중용 개별 AAL로서 쇼트 셀에 개별적으로 부여되어야 하는 정보를 각 쇼트 셀에 부여하고, 쇼트 셀을 다중함으로써 다중 데이터를 형성하고, 작성된 ATM 셀이 공유하는 쇼트 셀 다중용 공통 AAL을 다중 데이터에 부여하고, 표준 ATM 셀에 ATM 헤더를 부여하며, 표준 ATM 셀을 ATM 교환망으로 송출하는 단계, 쇼트 셀 다중 ATM 셀을 수신하고, 그들을 ATM 헤더에 따라 루트하는 단계, 쇼트 셀 다중용 공통 AAL 및 쇼트 셀 다중용 개별 AAL에 따라 다중 데이터의 처리를 통해 쇼트 셀을 추출하는 단계 및 쇼트 셀 다중용 개별 AAL에 따라 쇼트 셀을 개별 처리하고, 쇼트 셀을 출력된 출력 데이터로 변환하는 단계를 포함할 수 있다.
쇼트 셀 다중 ATM 전송 방법에서, 상기 쇼트 셀 다중용 공통 AAL과 쇼트 셀 다중용 개별 AAL의 조합은 쇼트 셀 다중용 개별 AAL에 길이 정보 및 오버랩 정보를 포함할 수 있다.
쇼트 셀 다중 ATM 전송 방법에서, 상기 쇼트 셀 다중용 공통 AAL과 쇼트 셀 다중용 개별 AAL의 조합은 쇼트 셀 다중용 공통 AAL에 길이 정보 및 오버랩 정보를 포함할 수 있다.
쇼트 셀 다중 ATM 전송 방법에서, 상기 쇼트 셀 다중용 공통 AAL과 쇼트 셀 다중용 개별 AAL의 조합은 쇼트 셀 다중용 공통 AAL에 오버랩 정보를, 쇼트 셀 다중용 개별 AAL에 길이 정보를 포함할 수 있다.
본 발명의 제7 특징에 따르면, 독자 쇼트 셀, ATM 셀, STM 셀, 프레임 릴레이 또는 패킷망의 정보 패킷, TDMA/FDMA 무선 프레임 및 CDMA 무선 패킷 등의 여러 가지 형태의 입력 정보를 수신하고 표준 ATM 셀을 작성하는 표준 ATM 셀 작성 장치는 쇼트 셀 다중용 공통 AAL로서 작성한 표준 ATM 셀에 공통인 AAL을 부여하는 수단 및 쇼트 셀 다중용 개별 AAL로서 쇼트셀에 개별적으로 부여되어야 할 정보를 부여하는 수단을 포함한다.
표준 ATM 셀 작성 장치(1)에서, 상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀 다중을 위한 길이 정보가 부여될 수 있다.
표준 ATM 셀 작성 장치(1)에서, 상기 길이 정보는 쇼트 셀 분할전 다중될 쇼트 셀의 길이를 부여할 수 있다.
표준 ATM 셀 작성 장치(1)에서, 상기 길이 정보는 표준 ATM 셀에 각각 대응하는 단위로 분할된 쇼트 셀의 길이를 부여할 수 있다.
표준 ATM 셀 작성 장치(1)에서, 상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀 다중을 위한 길이 정보가 부여될 수 있다.
표준 ATM 셀 작성 장치(1)에서, 상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여될 수 있다.
표준 ATM 셀 작성 장치(1)에서, 상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여될 수 있다.
표준 ATM 셀 작성 장치(1)에서, 상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여될 수 있다.
표준 ATM 셀 작성 장치(1)에서, 상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여될 수 있다.
표준 ATM셀 작성 장치(1)에서, 상기 쇼트 셀을 개별 처리하는 정보에는 쇼트 셀에 포함된 데이터 내용의 개별성을 나타내는 정보 또는 품질을 나타내는 정보가 부여될 수 있다.
본 발명의 제8 특징에 따르면, 표준 ATM셀 작성 장치는 분할후 길이 정보가 부여된 쇼트 셀 다중용 개별 AAL을 부여하는 것을 포함한다.
본 발명의 제9 특징에 따르면, 독자 쇼트 셀, ATM, STM 프레임, 프레임 릴레이 또는 패킷망의 정보 패킷, TDMA/FDMA 무선 프레임 및 CDMA 무선 패킷 등의 여러 가지 형태의 입력 데이터로부터 작성된 표준 ATM 셀을 수신하고, 표준 ATM셀을 쇼트 셀로 분해하는 표준 ATM 셀 분해 장치는 표준 ATM 셀에 공통으로 부여되는 쇼트 셀 다중용 공통 AAL 및 쇼트 셀에 개별적으로 부여되는 쇼트 셀 다중용 개별 AAL을 사용하여 쇼트 셀로 분해하는 수단 및 분해한 개별 쇼트 셀의 처리를 실행하는 수단을 포함한다.
표준 ATM 셀 분해 장치에서, 상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀 다중을 위한 길이 정보가 부여될 수 있다.
표준 ATM 셀 분해 장치에서, 상기 길이 정보에는 분할전 다중 쇼트 셀의 길이가 부여될 수 있다.
표준 ATM 셀 분해 장치에서, 상기 길이 정보에는 표준 ATM 셀에 각각 대응하는 단위로 분할된 후 길이가 부여될 수 있다.
본 발명의 제10 특징에 따르면, 표준 ATM 셀 분해 장치는 분할후 길이 정보가 부여되는 쇼트 셀 다중용 개별 AAL을 부여하는 것을 포함한다.
표준 ATM 셀 분해 장치에서, 상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀 다중을 위한 길이 정보가 부여될 수 있다.
표준 ATM 셀 분해 장치에서, 상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여될 수 있다.
표준 ATM 셀 분해 장치에서, 상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여될 수 있다.
표준 ATM 셀 분해 장치에서, 상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여될 수 있다.
표준 ATM 셀 분해 장치에서, 상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여될 수 있다.
표준 ATM셀 분해 장치에서, 상기 쇼트 셀을 개별 처리하는 정보에는 쇼트 셀에 포함된 데이터 내용의 개별성을 나타내는 정보 또는 품질을 나타내는 정보가 부여될 수 있다.
여기서, 쇼트 셀 다중 ATM 전송 시스템에서는 표준 ATM 셀 작성 장치가 표준 ATM 셀 교환망을 거쳐 표준 ATM 셀 분해 장치와 연결될 수 있다.
쇼트 셀 다중 ATM 전송 시스템에서, 상기 쇼트 셀은 서브-쇼트 셀로 계층적으로 다중될 수 있다.
표준 ATM 셀 작성 장치(1)의 데이터 수신기/쇼트 셀 작성 장치(3)의 SC-AAL부여부(3-3, 3-3')에서, 상기 SC-AAL 부여부는 분할된 사용자 데이터 중 최종 데이터 또는 최초 데이터에 최종 식별자 또는 최초 식별자를 SC-AAL로서 부여할 수 있다.
데이터 수신기/쇼트 셀 작성 장치(3)의 SC-AAL 부여부에서, 상기 최종 식별자는 분할된 사용자 데이터가 최종 데이터인 것을 나타내는 식별 비트를 포함할 수 있다.
데이터 수신기/쇼트 셀 작성 장치(3)의 SC-AAL 부여부에서, 상기 최초 식별자는 분할된 사용자 데이터가 최초 데이터인 것을 나타내는 식별 비트를 포함할 수 있다.
이하, 본 발명에 따른 실시예를 첨부 도면을 참조하여 설명한다.
도 1a 및 도 1b는 본 발명에 따른 실시예를 도시하고 있다. 도 1a 및 도 1b에서, (1)은 표준 ATM 셀 작성 장치, (7)은 표준 ATM 교환망이 구성되어 있는 B-ISDN망, (2)는 표준 ATM 셀 분해 장치이다. 표준 ATM 셀 작성 장치(1)는 데이터 수신기/쇼트 셀 작성 장치(3), 쇼트 셀 다중 장치(4), 표준 ATM 셀 발생 장치(5) 및 ATM 셀 송신 장치(6)로 구성되어 있다. 표준 ATM 셀 분해 장치(2)는 ATM 셀 수신 장치(8), 표준 ATM 셀 프로세서(9), 쇼트 셀 분해 장치(10) 및 쇼트 셀 프로세서/데이터 송신 장치(11)로 구성되어 있다. 이들 블록은 다음에 상세히 설명한다.
표준 ATM 셀 작성 장치(1)는 독자 쇼트 셀, ATM 셀, STM 프레임, 프레임 릴레이 또는 패킷망의 정보 패킷, TDMA/FDMA 무선 프레임, CDMA 무선 패킷 등의 여러 가지 입력 정보를 쇼트 셀로 변환하고, 그들의 정보 길이를 고려하여 효과적으로 쇼트 셀을 표준 ATM 셀에 로드하며, 그것을 B-ISDN망(7)로 출력한다. 이 경우, 소스 데이터는 표준 셀의 페이로드 보다 길 수 있다(48 바이트 이상).
B-ISDN망(7)은 표준 ATM 셀을 전송하고 교환하여, 그의 ATM 헤더(ATM-H)에 설정된 어드레스에 따라 루팅(routing)한다.
표준 ATM 셀 분해 장치(2)는 표준 ATM 셀 작성 장치(1)에 의해 작성되어 B-ISDN망(7)를 거쳐 공급되는 표준 ATM 셀을 쇼트 셀로 분해하고, 그 쇼트 셀을 독자 쇼트 셀, ATM 셀, STM 프레임, 프레인 릴레이 또는 패킷망의 정보 패킷, TDMA/FDMA 무선 프레임 또는 CDMA 무선 패킷등으로 변환하며, 그들을 대응하는 채널로 출력한다.
표준 ATM 셀 분해 장치(2)의 출력은 처리(데이터 처리)되고 나서 교환된 후, 표준 ATM 셀 작성 장치(1)로 입력될 수 있다.
다수의 표준 ATM 셀 작성 장치(1)는 B-ISDN망을 거쳐 다수의 표준 ATM 셀 분해 장치(2)와 상호접속될 수 있다.
표준 ATM 셀 작성 장치(1) 및 표준 ATM 셀 분해 장치(2)는 표준 ATM 셀 작성 장치/분해 장치로 결합될 수 있다.
표준 ATM 셀 작성 장치(1)는 다음에 상세히 설명한다. 표준 ATM 셀 작성 장치(1)는 데이터 수신기/쇼트 셀 작성 장치(3), 쇼트 셀 다중 장치(4), 표준 ATM 셀 발생 장치(5) 및 ATM 셀 송신 장치(6)로 구성되어 있다.
데이터 수신기/쇼트 셀 작성 장치(3)는 독자 쇼트 셀, ATM 셀, STM 프레임, 프레임 릴레이 또는 패킷망의 정보 패키스 TDMA/FDMA 무선 프레임, CDMA 무선 패킷 등의 여러 가지 입력 정보를 수신하고, 그것을 쇼트 셀로 변환한다.
쇼트 셀 다중 장치(4)는 데이터 수신기/쇼트 셀 작성 장치에 의해 형성된 쇼트 셀을 다중하여 다중 데이터(즉, 표준 ATM 의 ALL을 제외한 페이로드)를 발생한다.
표준 ATM 셀 발생 장치(5)는 쇼트 셀 다중 장치(4)로부터 공급된 다중 데이터에 표준 ATM 의 ALL(ATM Adaptation La;yer) 및 표준 ATM 헤더를 부여하여, 다중 데이터로부터 표준 ATM 셀을 형성한다. 표준 ATM 셀은 ATM 셀 송신 장치(6)로 송출된다.
ATM 스위치가 표준 ATM 셀 발생장치(5)와 ATM 셀 송신 장치(6) 사이에 위치하여 표준 ATM 헤더를 사용하여 ATM 셀 송신 장치(6) 중 하나를 선택할 수 있는 경우에 다수의 ATM 셀 송신 장치를 마련할 수 있다.
또한, 데이터 수신기/쇼트 셀 작성 장치(3), 쇼트 셀 다중 장치(4) 및 표준 ATM 셀 발생 장치(5)를 각각 포함하는 다수의 세트를 마련하고 그들을 하나의 ATM 셀 송신 장치(6)에 접속할 수 있다. 이 경우에도, ATM 스위치를 다수의 표준 ATM 셀 발생 장치(5)와 ATM 셀 송신 장치(6) 사이에 배치해야 한다.
표준 ATM 셀 발생 장치(5)는 패스 설정중 표준 ATM 셀 프로세서(9)와 통신하고, B-ISDN망(7)이 ATM 스위치를 포함하는 경우에, B-ISDN망(7)에 포함된 각 ATM 스위치내 어드레스 변환을 거쳐, 표준 ATM 셀 루팅에 사용되는 어드레스 변환표(address translation table)(다음에 설명함)를 설정한다. 패스 설정시 통신을 통해 어드레스 변환표를 설정하는 처리는 어드레스 변환표가 이미 설정되어 있으면, 제거될 수 있다.
ATM셀 송신 장치(6)는 B-ISDN망과의 인터페이스 기능을 갖고, 표준 ATM 셀 발생 장치(5)에 의해 형성된 표준 ATM 셀을 B-ISDN망(7)으로 송신한다.
다음에, 표준 ATM 셀 분해 장치(2)를 상세히 설명한다. 표준 ATM 셀 분해 장치(2)는 ATM 셀 수신 장치(8), 표준 ATM 셀 프로세서(9), 쇼트 셀 분해 장치(10) 및 쇼트 셀 프로세서/데이터 송신 장치(11)로 구성되어 있다.
ATM 셀 수신 장치(8)는 B-ISDN망(7)과의 인터페이스 기능을 갖고, B-ISDN망(7)으로부터 표준 ATM 셀을 수신하며, 수신한 표준 ATM 셀을 표준 ATM 셀 프로세서(9)로 송출한다.
ATM 셀 수신 장치(8)와 표준 ATM 셀 프로세서(9) 사이에 ATM 스위치를 배치하고 표준 ATM 헤더를 사용하여 표준 ATM 셀 프로세서(9) 중 하나를 선택하는 경우에, 표준 ATM 셀 프로세서(9), 쇼트 셀 분해 장치(10) 및 쇼트 셀 프로세서/데이터 송신 장치(11)를 각각 포함하는 다수의 세트를 마련할 수 있다.
또한, 다수의 ATM 셀 수신 장치(8)를 마련할 수 있다. 이 경우에도, 다수의 ATM 셀 수신 장치(8)와 표준 ATM 셀 프로세서(9) 사이에 ATM 스위치를 배치해야 한다.
표준 ATMT 셀 프로세서(9)는 표준 ATM 셀 수신 장치(8)로부터 공급된 표준 ATM셀의 ATM 헤더를 처리하고 나서, AAL(ATM Adaptation Layer) 처리를 수행한다. 페이로드 형태인 다중 데이터는 쇼트 셀 분해 장치(10)로 전달된다.
쇼트 셀 분해 장치(10)는 표준 ATM 셀 프로세서(9)로부터 공급된 다중 데이터를 쇼트 셀로 분해하고, 그들을 결합하며, 그들을 쇼트 셀 프로세서/데이터 송신기(11)로 공급한다.
쇼트 셀 프로세서/데이터 송신 장치(11)는 쇼트 셀 분해 장치(10)로부터 공급된 쇼트 셀을 출력 채널의 포맷에 따라 변환하고, 그들을 독자 쇼트 셀, ATM 셀, STM 프레임, 프레임 릴레이 또는 패킷망의 정보 패킷, TDMA/FDMA 무선 프레임, CDMA 무선 패킷 등의 여러 가지 채널로 공급한다.
이하, 데이터 수신기/쇼트 셀 작성 장치(3) 및 쇼트 셀 프로세서/데이터 송신 장치(11)를 도 2 및 도 3에 따라 상세히 설명한다.
도 2 및 다음의 도면에서, SC-AAL은 데이터의 혜드에만 위치하는 것처럼 도시되어 있다. 그러나, 이것은 단지 예시적인 것이고, 이것은 마지막 위치 또는 처음 위치 또는 ITU-T에 의해 표준화된 AAL과 같이 데이터의 마지막과 처음 위치 모두에 위치할 수 있다.
페이로드에 쇼트 셀 다중용 공통 AAL, 쇼트 셀 다중용 개별 AAL, 및 SC-AAL의 AAL을 헤더(도 31a), 트레일러(trailer)(도 31b) 또는 헤더와 트레일러(도 31c)로서 부가하는 것도 가능할 수 있다.
데이터 수신기/쇼트 셀 작성 장치(3)는 독자 쇼트 셀, ATM 셀, STM 프레임, 프레임 릴레이 또는 패킷망의 정보 패킷, TDMA/FDMA 무선 프레임, CDMA 무선 패킷 등의 여러 가지 정보를 수신하고, 그들을 쇼트 셀로 변환한다.
도 2에서, 데이터 수신기/쇼트 셀 작성 장치(3)는 데이터 수신부(3-1), SC-PL(Short Cell-Payload) 발생부(3-2), SC-AAL(Short Cell-AAL) 부여부(3-3), 및 SC-H(Short Cell-Header) 부여부(3-4)로 구성되어 있다.
데이터 수신부(3-1)는 입력 데이터의 특정 전송 방법이 종료하여 새로운 ATM 전송을 시작하는가의 여부 또는 데이터 송신부(11-4)의 송신 데이터의 동일한 전송 방법을 사용하여 투과적으로 데이터 수신부(3-1)의 수신 데이터를 계속 송신하는 가의 여부에 따라 상이한 처리를 실행한다.
먼저, 입력 데이터의 전송 방법을 끝내고 새로운 ATM 전송을 시작하는 처리를 설명한다. 데이터 수신부(3-1)는 입력 데이터의 전송 방법과 정합하는 하드웨어 인터페이스를 포함하고, 입력 데이터를 개별 프레임 또는 패킷으로 분할한다.
물론, 입력 데이터의 전송 방법을 끝에는 다른 제어를 실행한다. (예를 들면, 입력이 ATM 방법이면, ALL 처리를 실행하고, 입력이 프레임 릴레이 또는 패킷 방법이면, 송달 제어 또는 프레임 체크 처리를 실행한다).
다음에, 데이터 수신부(3-1)는 분할된 입력 데이터로부터 사용자 데이터 및 데이터 전송을 위한 어드레스 정보를 얻는다. 다음은 입력 데이터로부터 사용자 데이터 및 어드레스 정보를 획득하는 예이다.
예 1:
입력이 독자 쇼트 셀 또는 ATM 셀일 때, 사용자 데이터로서 페이로드를, 어드레스 정보로서 ATM 헤더를 채택하는 것이 가능하다.
예 2:
입력이 STM 프레임 또는 TDMA/FDMA 무선 프레임 정보일 때, 전체 프레임 정보는 사용자 데이터로서 채택되고, 어드레스 정보는 회선(line)/CH 번호 및 타임 슬롯 위치(time slot position)로부터 새로 발생된다.
예 3:
입력이 프레임 릴레이 또는 패킷망의 정보 패킷일 때, 사용자 데이터로서 정보 패킷내 전체 사용자 데이터 부분을, 어드레스 정보로서 패킷의 어드레스 또는 헤더를 채택하는 것이 가능하다.
예 4:
입력이 CDMA 무선 정보 패킷일 때, 사용자 데이터로서 정보 패킷내 전체 사용자 데이터 부분을, 어드레스 정보로서 패킷내 CDM 코드 번호를 채택하는 것이 가능하다.
따라서, 물리적 회선 번호, 타임 슬롯 위치 정보 등은 입력이 STM으로서 논리적 어드레스를 갖지 않으면 어드레스 정보로서 채택된다.
두 번째로, 데이터 송신부(11-4)에 투과적으로 데이터 수신부(3-1)의 수신 데이터를 전송할 때, 데이터 수신부(3-1)는 입력 데이터의 전송 방법과 정합하는 하드웨어 인터페이스를 갖고, 입력 데이터를 개별 프레임 또는 패킷으로 분할한다.
분할된 입력 데이터는 사용자 데이터로서 전체적으로 채택되고, 어드레스 정보는 상술한 바와 같이 입력 데이터로부터 얻어진다.
데이터 수신부(3-1)로부터 얻은 어드레스 정보는 어드레스 정보 1로서 SC-H 부여부(3-4)에 의해 사용된다.
SC-PL 작성부(3-2)는 SC-PL로서 데이터 수신부(3-1)에 의해 입력 데이터로부터 추출된 사용자 데이터를 채택한다.
SC-AAL 부여부(3-3)는 쇼트 셀 접속의 설정중 아웃-채널(out-channel)을 거쳐 얻은 데이터 속성으로부터 AAL 타잎을 결정하고, 필요한 AAL 정보를 SC-PL에 부가한다. SC-PL 처리에 필요한 새로운 정보(음성 데이터의 무음 압축 제어(mute compression control)에 필요한 제어 정보 또는 이동 통신 데이터의 다이버시티 핸드오버(diversity handover)를 위한 제어 정보)를 SC-AAL로서 더 부가할 수 있다. 사용자 데이터에 대하여 AAL 제어가 요구되지 않으면, 이 처리를 생략할 수 있다. 쇼트 셀 헤더 결정시, SC-H 프로세서(11-1) 및 표준 ATM 셀 분해 장치(2) 내의 SC-H 부여부(3-4)에게는 여기서, 설정된 AAL 타잎이 통지되고, 이들은 이것을 SC-AAL 프로세서(11-2)의 처리에 대응시킨다.
SC-H 부여부(3-4)는 쇼트 셀 패스 설정중 표준 ATM 셀 분해 장치(2) 내의 SC-H 프로세서(11-1)와 통신하고, 루팅을 위한 어드레스 변환표를 설정한다.
SC-H 부여부(3-4)에 의해 설정되어 참조되는 어드레스 변환표 1은 입력 데이터의 어드레스 정보 1과 쇼트 셀 헤더 사이의 대응성을 저장하고, SC-AAL 부여부(3-3)에 의해 결정된 쇼트 셀 AAL 타잎을 저장한다.
SC-H 프로세서(11-1)에 의해 설정되어 참조되는 어드레스 변환표 2는 쇼트 셀 헤더와 출력 데이터의 어드레스 정보 2 사이의 대응성을 저장하고, SC-AAL 부여부(3-3)에 의해 결정된 쇼트 셀 AAL 타잎을 저장한다.
패스 설정중 통신을 통한 어드레스 변환표 1 및 2의 설정은 어드레스 정보 1, SC-H, 어드레스 정보 2 및 쇼트 셀 AAL 타잎 사이의 관계가 오피스 데이터 등을 사용하여 어드레스 변환표 1 및 2에 이미 설정되어 있으면 생략할 수 있다.
쇼트 셀 헤더는 표준 ATM 셀 헤더와 동일한 구조를 갖거나 또는 그것과 다른 구조를 가질 수 있다.
표준 ATM 헤더와 동일한 구조를 가지면, 실시예 3과 관련하여 다음에 설명하는 바와 같이 다중 데이터 전달을 위해 쇼트 셀 헤더를 표준 ATM 헤더로서 변경하지 않고 사용할 수 있거나 또는 쇼트 셀 프로세서/데이터 송신 장치(11)의 데이터 송신부(11-4)가 ATM에 따른 데이터를 출력할 때 더 양호한 정합을 얻을 수 있다는 이점이 있다.
SC-H 부여부(3-4)에 의해 완성된 쇼트 셀은 쇼트 셀 다중 장치(4)로 송출된다.
이하, 쇼트 셀 프로세서/데이터 송신 장치(11)를 도 3을 참조하여 상세히 설명한다.
SC-H 부여부(3-4)에 의해 완성된 쇼트 셀은 표준 ATM 셀 분해 장치(2) 내의 쇼트 셀 프로세서/데이터 송신 장치(11)에 의해 원래의 전송 방법에 따른 데이터로 복원되거나 또는 다른 전송 방법에 따르는 데이터로 변환된다.
쇼트 셀 프로세서/데이터 수신 장치(11)는 수신한 쇼트 셀을 독자 쇼트 셀, ATM 셀, STM 프레임, 프레임 릴레이 또는 패킷망의 정보 패킷, TDMA/FDMA 무선 프레임 또는 CDMA 무선 패킷 등의 여러 가지 전송 형태로 변환하여 출력한다.
도 3에서, 쇼트 셀 프로세서/데이터 송신 장치(11)는 SC-H(Short Cell-Header) 프로세서(11-1), SC-AAL(Short Cell-AAL) 프로세서(11-2), SC-PL(Short Cell-Payload) 프로세서(11-3) 및 데이터 송신부(11-4)를 포함한다.
SC-H 프로세서(11-1)는 패스 설정중 SC-H 부여부(3-4)와의 통신을 통해 상술한 어드레스 변환표 2를 설정한다.
SC-H 프로세서(11-1)는 쇼트 셀 분해 장치(10)로부터 공급된 쇼트 셀의 쇼트 셀 헤더를 분석하고, 어드레스 변환표 2를 사용하여 쇼트 셀의 AAL 타잎 및 출력 데이터의 어드레스 정보를 얻는다.
SC-AAL 프로세서(11-2)는 AAL이 쇼트 셀에 설정되어 있을 때, SC-H 프로세서(11-1)에 의해 얻은 쇼트 셀의 AAL 타잎에 따라 AAL 처리를 실행한다. 이 처리는 AAL이 쇼트 셀이 설정되어 있지 않으면 생략할 수 있다.
SC-PL 프로세서(11-3)는 출력 데이터의 사용자 데이터로서 쇼트 셀에서 페이로드를 추출한다.
데이터 송신부(11-4)는 출력 데이터의 전송 모드와 정합하는 하드웨어 인터페이스를 갖고, 전송 모드에 따라 각 채널로 프레임 단위로 또는 패킷 단위로 출력 데이터를 전송한다.
출력 데이터는 데이터 수신부(3-1)가 입력 데이터의 현재 전송 모드를 끝내로 새로운 ATM 전송 모드를 시작하는가 또는 데이터 송신기의 전송 모드에 따라 투과적으로 그의 수신 데이터를 계속 송신하는가에 따라 상이한 방식으로 발생된다.
첫번째로, 입력 데이터의 전송 방법을 끝내고 새로운 ATM 전송을 시작하는 방법을 채용할 때, 데이터 송신부(11-4)는 SC-H 프로세서(11-1)에 의해 얻은 어드레스 정보 2, SC-AAL 프로세서(11-2)에 의해 얻은 데이터 속성 및 SC-PL 프로세서(11-3)에 의해 얻은 사용자 데이터로부터 출력 데이터를 형성한다.
예 1:
출력이 독자 쇼트 셀 또는 ATM 셀일 때, 페이로드로서 사용자 데이터를, ATM 헤더로서 어드레스 정보 2를, ATM 셀의 ALL로서 쇼트 셀의 ALL을 그대로 채택하는 것이 가능하다.
예 2:
출력이 STM 프레임 또는 TDMA/FDMA 무선 프레임 정보일 때, 사용자 데이터는 프레임 정보로서 채택되고, 어드레스 정보 2로부터 회선(line)/채널 번호 및 타임 슬롯 위치(time slot position)가 결정된다.
예 3:
출력이 프레임 릴레이 또는 패킷망의 정보 패킷일 때, 정보 패킷내 전체 사용자 데이터로서 사용자 데이터를 채택하고 어드레스 정보 2로부터 패킷의 어드레스 또는 헤더를 발생하는 것이 가능하다.
예 4:
출력이 CDMA 무선 정보 패킷일 때, 정보 패킷내 전체 사용자 데이터로서 사용자 데이터를 채택하고 어드레스 정보 2로부터 패킷의 CDMA 코드 번호를 결정하는 것이 가능하다.
이 경우에도, 물리적 회선 번호, 타임 슬롯 위치 정보 등은 논리적 어드레스가 STM에서와 같이 제공되지 않으면 사용된다.
두 번째로, 데이터 수신부(3-1)에 의해 수신된 데이터가 데이터 송신부(11-4)의 전송 모드에 따라 데이터 송신부(11-4)로 투과적으로 송신되는 전송 방법이 채용될 때, SC-PL 프로세서(11-3)에 의해 얻은 사용자 데이터는 어드레스 정보를 포함하는 출력 데이터로서 채택된다. 그러나, 출력이 STM 프레임 또는 TDMA/FDMA 무선 프레임이면, 사용자 데이터는 프레임 정보로서 채택되고, 회선/채널 번호 및 타임 슬롯 위치 정보는 어드레스 정보 2로부터 결정된다.
이하, 쇼트 셀 다중 장치 및 쇼트 셀 분해 장치를 도 4 내지 도 16을 참조하여 설명한다.
실시예 1
이하, 실시예 1(쇼트 셀 다중 장치 A 및 쇼트 셀 분해 장치 A)을 도 4 내지 도6을 참조하여 설명한다.
실시예 1은 길이 정보를 각 쇼트 셀에 부가한다.
도 4에서, 쇼트 셀 다중 장치 A(4A)는 다중 조합 결정부 A(4A-1), 쇼트 셀정보 부여부 A(4A-2), 및 쇼트 셀 다중부A(4A-3)로 구성되어 있다.
먼저, 쇼트 셀 다중 장치 A(4A)는 다중 조합 결정부 A(4A-1)를 갖고, 다수의 입력 쇼트 셀을 표준 ATM 셀의 페이로드로 다중할 때의 조합 및 순서를 결정한다.
이러한 결정시, 다중 조합 결정부 A(4A-1)는 쇼트 셀 정보 부여부 A(4A-2)에 의해 주어진 쇼트 셀 정보의 바이트 길이 및 표준 ATM 셀 발생기(5)에 의해 주어진 표준 ATM 의 AAL의 바이트 길이를 미리 얻음으로써, 쇼트 셀 다중에 실제로 이용가능한 데이터 바이트 길이, 즉 표준 ATM 페이로드의 48 바이트에서 그의 제어 정보의 바이트 길이를 감산함으로써 얻는 바이트 길이를 얻을 수 있다.
이러한 결정은 시스템의 대기 시간을 최소화하기 위해 다음과 같이 이루어질 수 있다. 첫번째로, 수신된 순서로 데이터를 조합함으로써 다중을 실행한다. 두번째로, 수신한 쇼트 셀을 그들의 속성(SC-ALL 타잎)에 대응하는 허용된 대기 시간내에서 버퍼에 대기시키고 버퍼에 저장된 쇼트 셀로부터 그들이 속성, 길이 및 어드레스(SC-H)가 정합하는 적당한 것들을 선택함으로써 다중이 실행된다.
예 1:
셀 속성에 대하여, 동일한 속성의 셀을 다중하는 것은 표준 ATM 관리에 의해 지연 제어 등을 용이하게 한다.
예 2:
셀 길이에 관하여, 가능한한, 표준 ATM 셀의 페이로드의 나머지를 최소화하거나 또는 하나의 쇼트 셀이 다수의 표준 ATM 셀이 걸쳐 겹치는 것을 방지하는 조합을 선택할 수 있다.
예 3:
셀 어드레스에 관하여, 동일한 루트를 거쳐 전달된 쇼트 셀을 다중하는 것에 의해, 다중 표준 셀을 변경하지 않고 그들을 더 먼 공통 목적지로 전송할 수 있다.
그렇게 결정되는 다중의 조합은 도 5에 도시한 바와 같은 다중 데이터 길이에 따라 3가지 다중 데이터 길이 패턴으로 분할된다.
여기서, 다중 데이터 길이는 다중될 쇼트 셀의 길이합, 쇼트 셀 정보 부여부 A(4A-2)에 의해 개별 쇼트 셀에 부여되는 쇼트 셀 정보합, 및 표준 ATM 셀 발생 장치(5)에 의해 부여되는 AAL 정보 길이의 총합으로서 정의된다.
(패턴 1) 다중 데이터 길이는 48 바이트와 같음.
(패턴 2) 다중 데이터 길이는 48 바이트 미만임.
(패턴 3) 다중 데이터 길이는 48 바이트를 초과함.
패턴 3의 경우, 데이터는 하나의 표준 ATM 셀에 수용될 수 없으므로, 최종 위치에서 쇼트 셀의 오버플로우 데이터(즉, 48 바이트를 넘는 데이터)를 다음 표준 ATM 셀에 의해 전송해야 한다. 따라서, 오버플로우된 데이터를 새로운 쇼트 셀(SC-H 및 SC-AAL을 갖지 않음)로서 분할하고, 다중될 제1 쇼트 셀로서 다음 표준 ATM 셀에 배치한다.
쇼트 셀 정보 부여부 A(4A-2)는 다중 조합 결정부 A(4A-1)로부터 공급된 각 쇼트 셀에서 쇼트 셀 정보를 발생하고, 그것을 쇼트 셀의 처음 위치에 배치시킨다.
쇼트 셀 정보는 쇼트 셀 길이 정보(LI), 쇼트 셀 상태 정보(ST : Short cell Type), 이들 정보를 전송할 때의 전송 에러에 대한 에러 검출/에러 정정 비트(패리티 비트, CRC 등)를 포함한다.
쇼트 셀 상태 정보는 쇼트 셀이 완전한가(ST="00"), 후반부만 빠졌는가(ST="01"), 전반부만 빠졌는가(ST="10") 또는 전반부와 후반부가 모두 빠졌는가(ST="11")를 나타내기 위한 것이다.
쇼트 셀 다중부 A(4A-3)는 상술한 다중 데이터 길이 패턴에 따라 상이한 처리를 실행한다.
다중 데이터 길이가 48 바이트인 다중 데이터 길이 패턴 1의 경우, 쇼트 셀 다중부 A(4A-3)는 다중 조합 결정부 A(4A-1)에 의해 결정된 쇼트 셀의 조합 및 다중 순서에 따라 쇼트 셀 정보가 부가되는 쇼트 셀을 연결한다.
다중 데이터 길이가 48 바이트 미만인 패턴 2의 경우, 쇼트 셀 다중부 A(4A-3)는 다중 데이터 길이 패턴 1과 마찬가지 방식으로 쇼트 셀을 연결한 후, 표준 ATM 셀 발생 장치(5)에 의해 마련된 ALL 정보 길이를 고려하여 총 데이터 길이가 48 바이트로 되도록 다중 데이터의 최종 위치에 널 정보(NULL)를 부가한다.
다중 데이터 길이가 48 바이트를 초과하는 패턴 3의 경우, 48 바이트를 초과하는 데이터가 다중된 제1 쇼트 셀로서 다음 표준 ATM 셀로 전달되므로 다중 데이터 길이는 48 바이트로 조정된다. 따라서, 쇼트 셀 다중부 A(4A-3)는 다중 데이터 길이 패턴 1과 마찬가지 방식으로 쇼트 셀을 연결한다.
쇼트 셀 다중부 A(4A-3)에 의해 작성된 다중 데이터(표준 ATM의 ALL 정보 길이 - 48 바이트의 길이를 가짐)는 표준 ATM 셀 발생 장치(5)로 송출된다.
그렇게 작성된 다중 데이터는 쇼트 셀 분해 장치 A에 의해 원래의 데이터로분해된다. 이하, 이것을 도 6을 참조하여 설명한다.
쇼트 셀 분해 장치 A(10A)는 쇼트 셀 분해부 A(10A-1)로 구성되어 있다. 이것은 쇼트 셀 다중부 A(4A-3)에 의해 작성되어 표준 ATM 셀 프로세서(9)로부터 공급되는 다중 데이터를 분해하고, 분해 데이터를 조합한다.
쇼트 셀 다중부 A(4A-3)에 의해 작성된 다중 데이터의 처음 위치로부터 쇼트 셀 정보를 추출하고, 그 정보를 분석하는 쇼트 셀 분해부 A(10A-1)는 쇼트 셀 정보에 이어지는 쇼트 셀을 추출할 수 있다. 이 처리는 다중 데이터의 최종 쇼트 셀이 추출될 때까지 반복된다
쇼트 셀 분해부 A(10A-1)는 쇼트 셀 길이 정보(LI), 쇼트 셀 상태 정보(ST) 및 에러 검출/에러 정정 비트(C)를 쇼트 셀 정보를 분석함으로써 얻는다.
첫번째로, 쇼트 셀 분해부 A(10A-1)는 에러 검출/에러 정정 비트 (C)로부터, 전송 에러가 쇼트 셀 정보에서 발생하는 가를 결정하고, 에러를 정정가능한 것처럼 정정한다. 에러 검출 기능만이 마련되어 있거나 또는 에러가 검출불가능하여 에러를 검출할 수 없으면, 에러 정보를 기준으로 쇼트 셀을 추출하는 것이 곤란하므로, 에러 다음의 다중 데이터는 파기한다. (또한, 에러 추출의 가능성이 허용되도록, 파기없이 처리를 계속할 수도 있다).
두 번째로, 쇼트 셀 분해부 A(10A-1)는 쇼트 셀 길이 정보(LI)를 사용하여 쇼트 셀 정보에 이어지는 쇼트 셀을 추출할 수 있다. 예를 들면, 쇼트 셀 길이 정보가 8 바이트를 나타낼 때, 쇼트 셀 정보에 이어지는 8 바이트 데이터가 쇼트 셀로서 추출된다.
세 번째로, 쇼트 셀 분해부 A(10A-1)는 쇼트 셀 상태 정보(ST)로부터, 쇼트 셀 길이 정보에 따라 추출된 쇼트 셀이 완전한 셀인가, 전반부만 빠졌는가, 후반부만 빠졌는가, 또는 전반부와 후반부 모두가 빠졌는 가(즉, 하나의 쇼트 셀이 3개 이상의 다중 데이터에 걸쳐 오버랩되어 있음)에 관한 오버랩 정보를 얻을 수 있다. 도 35, 도 36 및 도37의 흐름도에 도시한 바와 같이, 다중용 개별 ALL은 실시예 1의 길이 정보 및 오버랩 정보를 포함한다.
이후의 처리는 쇼트 셀 상태 정보(ST)에 따라 실행된다.
ST="00"이면, 쇼트 셀 분해부 A(10A-1)는 쇼트 셀이 완전하다고 결정하고 추출된 쇼트 셀을 쇼트 셀 프로세서/데이터 송신기(11)로 전송한다.
ST="01"이면, 쇼트 셀 분해부 A(10A-1)는 후반부 만이 빠졌다고 결정하고, 추출된 쇼트 셀을 후반부와의 조합을 위해 일시 저장함으로써, 다음 다중 데이터의 쇼트 셀을 기다린다.
ST="10"이면, 쇼트 셀 분해부 A(10A-1)는 전반부 만이 빠졌다고 결정하고, 후반부를 조합을 위해 저장된 쇼트 셀과 조합함으로써, 쇼트 셀 프로세서/데이터 송신기(11)로 조합된 쇼트 셀을 전송한다.
ST="11"이면, 쇼트 셀 분해부 A(10A-1)는 전반부와 후반부가 모두 빠졌다고 결정하고, 추출된 것과 조합을 위해 저장된 쇼트 셀을 조합하고, 조합된 것을 복구하며, 다음 다중 데이터의 쇼트 셀을 기다린다.
다중 데이터(다중 데이터 1)의 최종 쇼트 셀의 쇼트 셀 상태 정보가 ST="01" 또는 ST="11"이면, 다음 입력 다중 데이터(다중 데이터 2)의 첫 번째 쇼트 셀의 쇼트 셀 상태 정보는 ST"01" 또는 ST="11"이어야 한다. 그렇지않으면, 비록 하나 이상의 다중 데이터가 다중 데이터 1과 2 사이에 있었다고 할지라도, 다중 데이터를 전달하는 표준 ATM 셀에 약간의 셀 로스가 발생한다고 결정할 수 있다.
그와 반대로, 다중 데이터(다중 데이터 4)의 첫 번째 쇼트 셀의 쇼트 셀 상태 정보가 ST="10" 또는 ST="11"이고 이전 다중 데이터(다중 데이터 3)의 최종 쇼트 셀의 쇼트 셀 상태 정보가 ST="00" 또는 ST="10"이며, 조합을 위해 저장된 쇼트 셀이 없으면, 하나 이상의 다중 데이터가 다중 데이터 3과 4 사이에 있었다고 할지라도, 다중 데이터를 전달하는 표준 ATM 셀에서 약간의 셀 로스가 발생한 것을 검출할 수 있다.
셀 로스의 유무 또는 그의 정확한 갯수를 얻기 위해서는 순서 정보를 갖는 AAL(예를 들면, ALL 타잎 1)을 다중 데이터를 전달하는 표준 ATM셀에 적용할 필요가 있다.
표준 ATM 셀 프로세서(9)가 셀 로스의 발생을 쇼트 셀 분해부 A(10A-1)에게 통지하게 하는 표준 ATM 셀의 AAL의 기능을 사용하면, ST로 부터만 검출할 수 없는 셀 로스로 인한 잘못된 쇼트 셀 조합(상이한 쇼트 셀의 전반부와 후반부의 조합)을 방지할 수 있다.
전송 에러로 인한 다중 데이터의 삭제 또는 셀 로스로 인한 다중 데이터의 빠짐으로 인해 완전한 쇼트 데이터로의 복구가 불가능한 쇼트 셀 성분은 파기된다.
따라서, 후반부와의 조합을 위해 저장된 쇼트 셀의 전반부는 기대된 후반부를 얻을 수 없으면 파기된다.
한편, 다중 데이터의 처음 위치에서 추출된 쇼트 셀의 후반부와 조합되는 쇼트 셀의 전반부가 저정되어 있지 않으면, 쇼트 셀의 후반부는 파기된다. 이 경우, 다중 데이터의 후반부 이후의 쇼트 셀은 유효하다.
실시예 2
이하, 다른 쇼트 셀 다중 장치를 도 7 내지 도 9를 참조하여 설명한다.
이 실시예 2는 다중 쇼트 셀의 수 및 개별 쇼트 셀의 길이를 하나의 다중 정보로서 부가한다.
도 7에서, 쇼트 셀 다중 장치 B(4B)는 다중 조합 결정부 B(B-1), 다중 정보 발생부 B(4B-2), 및 쇼트 셀 다중부 B(4B-3)으로 구성되어 있다.
먼저, 쇼트 셀 다중 장치 B (4B)는 다중 조합 결정부 B(4B-1)을 갖고, 다수의 입력 쇼트 셀을 표준 ATM 셀의 페이로드로 다중할 때의 조합 및 순번을 결정한다. 이 결정 처리는 다중 조합 결정부 A(4A-1)와 동일하다.
이러한 결정시, 다중 조합 결정부 B(4B-1)는 다중 정보 발생부 B(4B-2)에 의해 발생된 다중 정보의 바이트 길이 및 표준 ATM 셀 발생장치(5)에 의해 주어진 표준 ATM 의 AAL의 바이트 길이를 미리 얻음으로써, 쇼트 셀 다중에 실제로 이용가능한 데이터 바이트 길이, 즉 표준 ATM 페이로드의 48 바이트에서 제어 정보의 바이트 길이를 감산함으로써 얻은 바이트 길이를 얻을 수 있다.
그렇게 결정되는 다중의 조합은 도 8에 도시한 바와 같은 다중 데이터 길이에 따라 다음의 3가지 다중 데이터 길이 패턴으로 분할된다.
여기서, 다중 데이터 길이는 다중될 쇼트 셀의 길이합, 다중 정보 발생부B(4B-2)에 의해 형성된 다중 정보의 길이 및 표준 ATM 셀 발생 장치(5)에 의해 주어진 AAL 정보 길이의 총합으로서 정의된다.
(패턴 1) 다중 데이터 길이가 48 바이트임.
(패턴 2) 다중 데이터 길이가 48 바이트 미만임.
(패턴 3) 다중 데이터 길이가 48 바이트를 초과함.
패턴 3의 경우, 데이터는 하나의 표준 ATM 셀에 수용될 수 없으므로, 최종 위치에서 쇼트 셀의 오버플로우 데이터(즉, 48 바이트를 넘는 데이터)를 다음 표준 ATM 셀에 의해 전송해야 한다. 따라서, 오버플로우 데이터를 새로운 쇼트 셀(SC-H 및 SC-AAL을 갖지 않음)로서 분할하고, 다중될 제1 쇼트 셀로서 다음 표준 ATM 셀에 배치한다.
다중 정보 발생부 B(4B-2)는 다중 조합 결정부 B(4B-1)에서 공급된 쇼트 셀에서 다중 정보를 발생한다.
여러 가지 데이터 구조를 취할 수 있는 다중 정보는 다수의 쇼트 셀이 다중 데이터에 배열되는 방식을 나타낸다.
쇼트 셀 다중부 B(4B-3)는 상술한 다중 데이터 길이 패턴에 따라 다소 상이한 처리를 실행한다.
다중 데이터 길이가 48 바이트인 다중 데이터 길이 패턴 1의 경우, 쇼트 셀 다중부 B(4B-3)는 다중 조합 결정부 B(4B-1)에 의해 결정된 쇼트 셀의 조합 및 다중 순서에 따라 쇼트 셀을 연결하고, 다중 정보 발생부 B(4B-2)에 의해 발생된 다중 데이터를 다중 데이터의 처음 위치에 부가한다.
다중 데이터 길이가 48 바이트 미만인 패턴 2의 경우, 쇼트 셀 다중부 B(4B-3)는 다중 데이터 길이 패턴 1과 마찬가지 방식으로 쇼트 셀을 연결하고, 다중 정보 발생부 B(4B-2)에 의해 발생된 다중 데이터를 다중 데이터의 처음 위치에 부가한 후, 표준 ATM 셀 발생장치(5)에 의해 마련된 ALL 정보 길이를 고려하여 총 데이터 길이가 48 바이트로 되도록 다중 데이터의 최종 위치에 널 정보(NULL)를 부가한다.
다중 데이터 길이가 48 바이트를 초과하는 패턴 3의 경우, 48 바이트를 초과하는 데이터가 다중될 제1 쇼트 셀로서 다음 표준 ATM 셀로 전달되므로 다중 데이터 길이는 48 바이트로 조정된다. 따라서, 쇼트 셀 다중부 B(4B-3)는 다중 데이터 길이 패턴 1과 마찬가지 방식으로 쇼트 셀을 연결하고, 다중 정보 발생부 B(4B-2)에 의해 발생된 다중 데이터를 다중 데이터의 처음 위치에 부가한다.
쇼트 셀 다중부 A(4A-3)에 의해 작성된 다중 데이터(48 바이트의 길이-표준 ATM의 ALL 정보 길이를 가짐)는 표준 ATM 셀 발생 장치(5)로 송출된다.
이하, 다중 정보의 데이터 구성을 도 10 내지 도 12를 참조하여 설명한다.
다중 정보 데이터 구성예 1
도 10에 도시한 바와 같은 구성은 다중 패턴 식별자(PI), 및 PI의 전송중 발생할 수 있는 전송 에러에 대한 에러 검출/에러 정정 비트(C)(패리티 비트, CRC 등)를 포함한다.
이 데이터 구성에 의하면, 다중 조합 결정부 B(4B-1)에 의해 결정된 다중 데이터 구성의 수가 제한되면, 다중 패턴 식별자 PI는 미리 다중 데이터 구조와 관련된다.
예를 들면, 다음 단계 a) 내지 c)를 취할 수 있다.
a) 다중 패턴 식별자 PI가 "000001"이면, 동일한 길이의 쇼트 셀은 2개의 23 바이트 쇼트 셀이 다중되도록 다중된다.
b) 다중 패턴 식별자 PI가 "000010"이면, 상이한 길이이 쇼트 셀은 하나의 16 바이트 쇼트 셀과 하나의 30 바이트 셀이 조합되도록 다중된다.
c) 다중 패턴 식별자 PI가 "000011"이면, 쇼트 셀은 그들중 적어도 하나가 2개 이상의 다중 데이터에 결쳐 있어서 하나의 30 바이트 셀과 다른 30 바이트 셀의 앞쪽 16 바이트가 먼저 다중되도록 다중된다. 그후, 다중 패턴 색별자 PI가 "000100"이면, 30 바이트 쇼트 셀의 나머지 14 바이트, 또 다른 30 바이트 쇼트 셀 및 2 바이트 널 정보가 다중된다. 따라서, 다중 데이터 구조는 오버랩된 쇼트 셀을 포함한다.
다중 정보 데이터 구조예 1을 채용하는 경우, 다중 정보 발생부 B(4B-2)는 미리 다중 조합 결정부 B(4B-1)로부터 공급되는 쇼트 셀의 조합 및 순서에 따라 쇼트 셀 분해 장치 B(10B-1)과 관련되는 다중 데이터 구조에 대응하는 다중 패턴 식별자(PI)를 선택하는 것에 의해 다중 정보를 형성한다. 다중 정보는 전송 데이터에 대한 추가 에러 검출/에러 정정 비트(C)를 가질 수 있다.
다중 정보 데이터 구조예 2
도 11a에 도시한 바와 같은 구조는 다중 셀 갯수 정보(N), 쇼트 셀 길이 정보(L), 다중 시퀀스 번호(SN) 및 이들 데이터의 전송중 발생할 수 있는 전송 에러에 대한 에러 검출/에러 정정 비트(C)(패리티 비트, CRC 등)을 포함한다.
이 데이터 구조는 동일한 길이의 쇼트 셀을 다중할 때 채용된다.
다중 셀 개수 정보(N)는 다중 데이터로 다중되는 쇼트 셀의 개수를 나타낸다. 이것은 0, 1, 2, 3,... 등의 정수(0을 포함)이다.
예를 들면, 다중 셀 개수 0은 다중 데이터가 쇼트 셀을 포함하지 않는 더미 데이터인 것을 나타낸다. 다중 셀 개수 1은 다중 데이터가 하나의 쇼트 셀을 포함하는 것을 나타낸다.
쇼트 셀 길이 정보는 각 쇼트 셀의 바이트 수를 나타낸다.
다중 시퀀스 번호는 다중 데이터의 최종 위치에서 쇼트 셀이 오버플로우할 때, 다음 다중 데이터로의 오버플로우 데이터의 전달을 제어하기 위해 사용된다.
예를 들면, 쇼트 셀 다중에 이용가능한 다중 데이터 길이(48 바이트 - 다중 정보 길이 - 표준 ATM의 ALL 길이)가 45 바이트이고 36 바이트 쇼트 셀이 다중되면, 4개의 다중 데이터 (45 바이트 × 4 = 180 바이트)는 5개의 쇼트 셀 (36 바이트 × 5 = 180 바이트)를 전달할 수 있고, 이것은 4가지 패턴의 다중 데이터 구조가 있는 것을 나타낸다. 따라서, 4개의 다중 데이터에 다중 시퀀스 번호(SN)로서 번호 1 내지 4가 순환적으로 부여되면, 쇼트 셀이 다중 데이터에 오버랩되는 방식을 결정할 수 있다. 즉, 각 쇼트 셀의 경계는 쇼트 셀 길이 정보 (L) 및 다중 시퀀스 번호 (SN)로부터 결정될 수 있다. 이것에 의해, 다중 쇼트 셀의 숫자로부터 각 다중 데이터 내의 완전한 쇼트 셀의 숫자를 결정할 수 있다 (파셜 필은 다중 셀 수를 2개의 다중 데이터에 오버랩하는 셀을 발생시키는 것 보다 작게 설정함으로써구현될 수 있고, 이 경우 다음 다중 시퀀스 번호는 다시 1로 된다).
도 11b는 3개의 36 비트 쇼트 셀이 송출되는 경우를 도시하고 있다. 첫 번째 셀은 다중 시퀀스 번호 1을 갖고, 두 번째 셀은 다중 시퀀스 번호 2를 가지며, 마지막 셀은 다중 시퀀스 번호 3을 갖는다.
다중 시퀀스 번호는 쇼트 셀의 길이에 따라 순환하지 않을 수 있다. 그러한 경우, 다중 데이터는 다중 시퀀스 번호 1 내지 M이 다음 다중 데이터로부터 다시 반복되도록 그 다중 데이터에 파셜 필을 위해 부가되는 더미 데이터를 최소화하는 다중 시퀀스 번호 M에서 파셜 필로 될 수 있다.
다중 정보 데이터 구조예 2가 채용될 때, 다중 정보 발생부 B(4B-2)는 다중 정보로서, 다중 조합 결정부 B(4B-1)로부터 공급되는 쇼트 셀의 조합 및 순서로부터 다중 셀 개수 정보 (N) 및 쇼트 셀 길이 정보 (L)(빠짐이 없는 완전한 쇼트 셀)을 형성한다.
관계, 즉, 다중 셀 개수 × 쇼트 셀 길이 ≤ 쇼트 셀 다중에 이용가능한 다중 데이터 길이(즉, 48 바이트 - 다중 정보 길이 - 표준 ATM의 AAL 길이)가 만족되면, 셀 오버랩은 발생하지 않는다.
그와 반대로, 다중 셀 개수 × 쇼트 셀 길이 > 쇼트 셀 다중에 이용가능한 다중 데이터 길이(즉, 48 바이트- 다중 정보 길이 - 표준 ATM의 AAL 길이)인 경우, 셀 오버랩이 발생하므로, 최종 위치에서 쇼트 셀의 오버플로우 데이터를 다음 다중 데이터로 전달하기 위해 제어를 실행해야 한다. 이 경우, 다중 시퀀스 번호(SN)sms 상술한 바와 같은 다중 데이터의 오버랩의 반복 횟수에 의존하는 다중 정보로서 마련된다. 다중 데이터의 오버랩이 발생하지 않으면, 다중 시퀀스 번호(SN)는 기본적으로 필요하지 않다. 그러나, 그들이 혼합되면 그의 존재로부터 오버랩의 존재를 구분하기 위해 0으로 설정되어야 한다.
또한, 다중 정보에는 전송 에러를 검출하고 그것을 방지하기 위해 에러 검출/에러 정정 비트 (C)가 부여된다.
다중 정보 데이터 구조예 3
도 12 및 도 13에 도시한 바와 같은 구조는 다중 셀 개수 정보 (N), 복합 형태 정보(composite type information) (CT : Cell Type), 쇼트 셀 길이 정보 (LI1 - LIn) 및 이들 데이터 전송시의 전송 에러에 대한 에러 검출/에러 정정 비트 (C)(패리티 비트, CRC 등)을 포함한다.
이 데이터 구조는 동일한 길이와 상이한 길이의 쇼트 셀을 다중할 때 채용된다.
다중 셀 개수 정보 (N)는 다중 데이터로 다중되는 쇼트 셀의 개수를 나타낸다. 이것은 다중 정보 데이터 구조예 2에서와 같이 0, 1, 2, 3,... 등의 정수(0을 포함함)를 취한다.
복합 형태 정보 (CT)는 전체 쇼트 셀이 완전한가 (CT="00"), 최종 위치(다중 셀의 N번째 셀)에서 셀의 후반부만 빠졌는가(CT="01"), 처음 위치(다중 셀의 첫 번째 셀)에서 셀의 전반부만 빠졌는가(CT="10") 또는 첫 번째 쇼트 셀의 전반부와 N번째 쇼트 셀의 후반부가 모두 빠졌는가(CT="11")를 나타내기 위한 것이다.
다중 셀과 동일한 수의 정보를 포함하는 쇼트 셀 길이 정보 (LI1 - LIn)는각 쇼트 셀의 바이트수를 나타낸다. 예를 들면, 다중 셀의 수가 5이면, 5개의 쇼트 셀 길이 정보가 있다.
다중 정보 데이터 구조예 3에서, 다중 정보 발생부 B(4B-2)는 다중 조합 결정부 B(4B-1)에서 공급되는 쇼트 셀의 조합 및 순서에 따라 다중 셀 개수 정보(N), 복합 형태 정보 (CT) 및 N개의 쇼트 셀 길이 정보 (LI1 - LIn)를 형성한다. 다중 정보는 그의 전송 에러를 검출하고 방지하기 위해 에러 검출/에러 정정 비트(C)를 더 포함할 수 있다.
다중 정보는 다중 셀 개수 정보 (N)에 대응하는 가변 정보 길이를 취할 수 있고, 쇼트 셀 분해부 B(10B-1)는 다중 데이터의 데이터 구조 및 정보 길이를 결정할 수 있다.
이하, 쇼트 셀 분해 장치 B를 도 9들 참조하여 설명한다.
도 9에서, 쇼트 셀 분해 장치 B(10B)는 다중 정보 분석부 B(10B-1) 및 쇼트 셀 분해부 B(10B-2)로 구성되어 있다. 쇼트 셀 분해 장치 B는 쇼트 셀 다중부 B(4B-3)에 의해 작성되어 표준 ATM셀 프로세서(9)로부터 공급되는 다중 데이터를 분해하고, 분해 데이터를 쇼트 셀로 조합한다.
다중 정보 분석부 B(10B-1)는 쇼트 셀 다중부 B(4B-3)에의해 작성된 다중 데이터의 처음 위치로부터 다중 정보를 추출하고, 그 정보를 분석하여, 다중 쇼트 셀을 추출하기 위한 정보를 추출한다.
쇼트 셀 분해부 B(10B-2)는 구해진 다중 정보에 따라 다중 쇼트 셀의 추출 처리를 실행한다. 그러나, 이 처리는 다중 정보 데이터 구조에 따라 상이하게 되므로, 각 다중 정보 데이터 구조예를 개별적으로 이하 설명한다.
다중 데이터 구조예 1에서, 쇼트 셀 분해부 B(10B-2)는 다중 패턴 식별자(PI) 및 에러 검출/에러 정정 비트 (C)를 다중 정보로서 얻는다.
첫번째로, 쇼트 셀 분해부 B(10B-2)는 에러 검출/에러 정정 비트 (C)로부터, 전송 에러가 다중 정보에 발생하였는가의 여부를 판정하고, 그것이 정정가능하면, 에러를 정정한다. 에러 검출 기능만 마련되어 에러를 정정할 수 없으면 또는 에러가 정정가능하지 않으면, 잘못된 정보에 따라 쇼트 셀을 추출하는 것이 곤란하므로 다중 데이터는 파기된다. (또한, 에러 추출의 가능성이 허용되도록, 파기하지 않고 처리를 계속할 수도 있다).
두 번째로, 쇼트 셀 분해부 B(10B-2)는 다중 패턴 식별자 정보 (PI)로부터 쇼트 셀의 다중 데이터 구조를 판정할 수 있으므로 쇼트 셀을 추출할 수 있다.
쇼트 셀이 다수의 다중 데이터에 걸쳐서 배치되어 있으면, 그의 저장된 전반부와 다음 다중 데이터에 포함된 그의 후반부를 조합함으로써 완전한 쇼트 셀을 복구할 수 있다.
예를 들면, 다중 패턴 식별자가 "000011"이면, 하나의 30 바이트 쇼트 셀과 두 번째 30 바이트 쇼트 셀의 첫 번째 16 바이트를 다중하고, 다중 패턴 식별자가 "000100"이면, 두 번째 30 바이트 쇼트 셀의 두 번째 14 바이트, 세 번째 30 바이트 쇼트 셀과 2바이트 널 정보를 다중한다. 다수의 다중 데이터에 걸쳐 있는 쇼트 셀을 포함하는 다중 데이터 구조에 의하면, 다중 패턴 식별자 정보 "000011"과 그 이후의 다중 패턴 식별자 정보 "000100"을 수신할 때, 다중 데이터에 걸쳐 있는 그의 성분을 조합함으로써 완전한 쇼트 셀을 복구할 수 있다.
다중 패턴 정보에 모순이 발생하면(예를 들면, 다중 패턴 식별자 정보 "000011"이 이전 예에서 연속해서 두 번 수신됨), 다중 정보를 운반하는 표준 ATM 셀에서 셀 로스가 발생한 것을 알 수 있다.
셀 로스로 인한 다중 데이터의 빠짐 또는 전송 에러로 인한 다중 데이터의 삭제 때문에 완전한 쇼트 셀을 복구할 수 없으면 쇼트 셀이 파기된다.
즉, 그의 후반부와의 조합을 위해 저장되어 있는 쇼트 셀의 전반부는 기대된 후반부를 얻을 수 없으면 파기된다.
그와 반대로, 쇼트 셀의 전반부가 다중 데이터의 처음 위치로부터 추출되는 그의 후반부와의 조합을 위해 저장되어 있지 않으면, 쇼트 셀의 추출된 후반부는 삭제된다. 따라서, 다중 데이터의 두 번째 이후 쇼트 셀은 유효로 된다.
셀 로스의 유무 또는 분실된 셀의 정확한 개수를 결정하기 위해서는 다중 데이터를 운반하는 표준 ATM셀내의 순서 정보를 갖는 AAL(예를 들면, AAL 타잎 1)을 적용할 필요가 있다.
표준 ATM셀의 AAL의 기능을 사용하고, 표준 ATM 셀 프로세서(9)로 하여금 셀 로스의 발생을 쇼트 셀 분해부 B(10B-2)에 통지시키는 것에 의해, 다중 정보로부터 검출불가능한 셀 로스로 인한 잘못된 쇼트 셀 조합(상이한 쇼트 셀의 전반부와 후반부의 조합)을 방지할 수 있게 된다.
쇼트 셀 분해부 B(10B-2)가 작성하는 쇼트 셀은 쇼트 셀 프로세서/데이터 송신장치(11)로 전달된다.
다중 정보 데이터 구조예 2에서, 쇼트 셀 분해부 B(10B-2)는 다중 셀 개수 정보 (N), 쇼트 셀 길이 정보 (L), 다중 시퀀스 번호 (SN) 및 에러 검출/에러 정정 비트 (C)를 다중 정보로서 얻는다.
첫번째로, 쇼트 셀 분해부 B(10B-2) SMS 에러 검출/에러 정정 비트 (C)로부터 전송 에러가 다중 정보에서 발생하였는 가의 여부를 판정하고, 정정가능하면 에러를 정정한다. 에러 검출 기능 만 마련되어 에러를 정정할 수 없으면 또는 에러가 정정가능하지 않으면, 잘못된 정보에 따라 쇼트 셀을 추출하는 것이 곤란하므로 다중 데이터는 파기된다. (또한, 에러 추출의 가능성이 허용되도록, 파기하지 않고 처리를 계속할 수도 있다).
두 번째로, 쇼트 셀 분해부 B(10B-2)는 다중 시퀀스 번호 (SN)를 분석하여, SN=0이면 셀 오버랩이 존재하지 않는다고 판정하고, 다중 셀 개수 정보 (N) 및 쇼트 셀 길이 정보 (L)에 따라 LI 바이트의 길이를 갖는 N개의 쇼트 셀을 추출한다.
SN=1이면, 쇼트 셀 분해부 B(10B-2)는 새로운 셀 오버랩이 시작하는 것을 인식하여, 가능하다면 많이 LI 바이트의 길이를 갖는 쇼트 셀을 추출하고, 다음 다중 데이터(SN=2)로부터 구해지는 쇼트 셀의 후반부와 조합될 나머지 불완전한 쇼트 셀을 저장한다.
추출 처리는 불완전한 쇼트 셀의 것을 포함하여 N 번 실행된다. 또 남는 다중 데이터가 있으면, 널 정보로서 파기된다.
SN>1이면, 쇼트 셀 분해부 B(10B-2)는 SN에 따라 다중 데이터내 쇼트 셀의 경계를 결정하고, 쇼트 셀을 추출한다. 추출된 첫 번째 쇼트 셀은 그의 전반부가저장되어 있는 쇼트 셀의 후반부이다. 따라서, 이들은 완전한 쇼트 셀로 조합된다.
쇼트 셀 분해부 B(10B-2)는 두 번째 쇼트 셀부터 시작해서 가능하다면 많이 LI 바이트의 길이를 갖는 쇼트 셀을 추출하고, 다음 다중 데이터로부터 얻어지는 그의 후반부와 조합될 나머지 불완전한 쇼트 셀을 저장한다.
추출 처리는 불완전한 쇼트 셀의 것을 포함하여 N번 실행된다. 더 남는 다중 데이터가 있으면, 널 정보로서 파기된다.
예를 들면, 쇼트 셀 다중에 이용가능한 다중 데이터 길이가 45 바이트고 36 바이트 쇼트 셀을 다중 데이터에 걸쳐 다중하는 경우, 다중 시퀀스 번호 1(다중 데이터 1)을 갖는 다중 데이터는 36 바이트 쇼트 셀(쇼트 셀 A) 및 9 바이트 쇼트 셀(두번째 쇼트 셀 B의 전반부)를 포함하는 것을 나타낸다. 마찬가지로, 다중 시퀀스 번호 2 (다중 데이터 2)를 갖는 다중 데이터는 27 바이트 쇼트 셀(두번째 쇼트 셀 B의 후반부) 및 18 바이트 쇼트 셀(세번째 쇼트 셀 C의 전반부)를 포함하는 것을 나타낸다. 따라서, 쇼트 셀 분해부 B(10B-2)는 다중 데이터 1을 수신할 때 두 번째 쇼트 셀 B의 전반부를 저장하고, 다중 데이터 2를 수신할 때 그것을 두 번째 쇼트 셀 B의 후반부와 조합하여 완전한 쇼트 셀을 얻는다.
이 예에서, 다중 데이터 2의 다중 셀 숫자 N이 1이면, 쇼트 셀 B의 후반부만이 추출되고 나머지 데이터는 널 정보로서 파기된다. 이 경우, 다중 시퀀스 번호는 다음의 새로운 번호 SN=1로 리셋된다.
수신한 다중 시퀀스 번호가 건너뛰면(다중 시퀀스 번호 1 다음에 다중 시퀀스 번호 3이 옴), 다중 정보를 운반하는 표준 ATM 셀에서 셀 로스가 발생한 것을알 수 있다.
셀 로스로 인한 다중 데이터의 빠짐 또는 전송 에러로 인한 다중 데이터의 파기제 때문에 완전한 쇼트 셀을 복구할 수 없으면, 쇼트 셀은 파기된다.
즉, 그의 후반부와의 조합을 위해 저장된 쇼트 셀의 전반부는 기대한 후반부를 얻을 수 없으면 파기된다.
그와 반대로, 쇼트 셀의 전반부가 다중 데이터의 처음 위치로부터 추출된 그의 후반부와의 조합을 위해 저장되어 있지 않으면, 추출된 쇼트 셀의 후반부는 파기된다. 따라서, 다중 데이터의 두 번째 이후 쇼트 셀은 유효로 된다.
비록 시퀀스의 하나의 사이클 내에서 다중 시퀀스 번호를 사용하여 셀 로스를 검출할 수 있다고 하더라도, 셀 로스의 유무 또는 그 범위를 넘어 분실한 셀의 정확한 수를 결정하기 위해서는 다중 데이터를 운반하는 표준 ATM 셀에 순서 정보를 갖는 AAL(예를 들면, ALL 타잎 1)을 적용할 필요가 있다.
표준 ATM셀의 AAL의 기능을 사용하고, 표준 ATM 셀 프로세서(9)로 하여금 셀 로스의 발생을 쇼트 셀 분해부 B(10B-2)에 통지시키는 것에 의해, 다중 정보로부터 검출불가능한 셀 로스로 인한 잘못된 쇼트 셀 조합(상이한 쇼트 셀의 전반부와 후반부의 조합)을 방지할 수 있게 된다.
쇼트 셀 분해부 B(10B-2)가 작성하는 쇼트 셀은 쇼트 셀 프로세서/데이터 송신 장치(11)로 전달된다.
다중 정보 데이터 구조예 3에서, 쇼트 셀 분해부 B(10B-2)는 다중 셀 개수 정보 (N), 복합 형태 정보 (CT : Cell Type), N개의 쇼트 셀 길이 정보 (LI1 -LIn) 및 에러 검출/에러 정정 비트 (C)를 얻는다. 다음에 도 35, 도 36 및 도 38과 관련하여 설명하는 바와 같이, 다중 정보 데이터 구조에 3은 다중을 위한 공통 ALL에 길이 정보 및 오버랩 정보를 포함한다. 도 35, 도 36 및 도 38은 상술한 처리의 흐름도이다.
첫번째로, 쇼트 셀 분해부 B(10B-2)는 에러 검출/에러 정정 비트 (C)로부터, 다중 정보에 전송 에러가 발생하였는 가의 여부를 판정하고, 그 에러가 정정가능하면 그 에러를 정정한다. 에러 검출 기능만 마련되어 있거나 또는 에러가 정정불가능하기 때문에 에러를 정정할 수 없으면, 잘못된 정보에 따라 쇼트 셀을 추출하는 것이 곤란하므로 다중 데이터는 파기된다. (또한, 에러 추출의 가능성이 허용되도록, 파기없이 처리를 계속할 수도 있다).
두 번째로, 쇼트 셀 분해부 B(10B-2)는 다중 셀 개수 정보, 복합 형태 정보(CT) 및 쇼트 셀 길이 정보 (LI1 - LIn)에 따라 N개의 쇼트 셀을 추출한다. 구체적으로, 다중 정보를 추출하고 나서, 다중 데이터의 처음 위치부터 시작하는 쇼트 셀 길이 정보 (쇼트 셀 길이 정보 (LI1 - LIn))에 의해 나타내여진 길이에 따라 N개의 쇼트 셀을 추출하고, 나머지 데이터는 있다면 널 정보로서 파기한다.
이 경우, 복합 형태 정보 CT는 첫 번째와 N번째 쇼트 셀(N=1도 가능함)의 추출 처리를 실행하기 위해 참조된다.
CT="00"이면, 쇼트 셀 분해부 B(10B-2)는 전체 쇼트 셀이 완전하다고 판정하고, 정상 추출 처리를 실행한다.
CT="01"이면, 쇼트 셀 분해부 B(10B-2)는 N번째 쇼트 셀의 후반부만이 빠졌다고 판정하고, 다음 다중 데이터내의 첫 번째 쇼트 셀과 조합되도록 N번째 쇼트 셀을 저장한다.
CT="10"이면, 쇼트 셀 분해부 B(10B-2)는 첫 번째 쇼트 셀의 전반부 만이 빠졌다고 판정하고, 이전 다중 데이터 내의 저장된 최종 쇼트 셀과 첫 번째 쇼트 셀을 조합하는 것에 의해 완전한 쇼트 셀을 얻는다.
CT="11"이면, 쇼트 셀 분해부 B(10B-2)는 첫 번째 쇼트 셀의 전반부와 N번째 쇼트 셀의 후반부가 모두 빠졌다고 판정하고, 수신한 첫 번째 쇼트 셀과 이전 다중 데이터 내의 저장된 최종 쇼트 셀을 조합하여 완전한 쇼트 셀을 복구한다(N=1이면, 완전한 쇼트 셀은 얻을 수 없으므로 그것을 다시 저장한다).
수신한 복합 형태 정보에 모순이 있으면(예를 들면, 비록 다중 데이터의 수신 다중 정보가 CT="00" 또는 CT="10"이고 다음 다중 데이터의 수신 다중 정보가 CT="10" 또는 CT="11" 또는 그와 반대로 CT="10" 또는 CT="11"이 다중 데이터의 다중 정보로서 수신된다고 할지라도, 이전 다중 데이터의 다중 정보는 CT="00" 또는 CT="10"이고 조합을 위해 저장되는 쇼트 셀은 없다), 다중 정보를 운반하는 표준 ATM 셀에서 셀 로스가 발생한 것을 알 수 있다.
셀 로스로 인한 다중 데이터의 빠짐 또는 전송 에러로 인한 다중 데이터의 파기 때문에 완전한 쇼트 셀을 복구할 수 없으면, 쇼트 셀은 파기된다.
즉, 그이 후반부와 조합되도록 저정된 쇼트 셀의 전반부는 기대한 후반부를 얻을 수 없으면, 파기된다.
그와 반대로, 쇼트 셀의 전반부가 다중 데이터의 처음 위치로 부터 추출된그의 후반부와 조합되도록 저장되어 있지 않으면, 추출한 쇼트 셀의 후반부는 파기된다. 따라서, 다중 데이터내의 두 번째 이후 쇼트 셀은 유효로 된다.
셀 로스의 유무 또는 분실한 셀의 정확한 수를 결정하기 위해서는 다중 데이터를 운반하는 표준 ATM 셀에 순서 정보를 갖는 AAL (예를 들면 AAL 타잎1)을 적용할 필요가 있다.
표준 ATM셀의 AAL의 기능을 사용하고, 표준 ATM 셀 프로세서(9)로 하여금 셀 로스의 발생을 쇼트 셀 분해부 B(10B-2)에 통지시키는 것에 의해, 다중 정보로부터 검출불가능한 셀 로스로 인한 잘못된 쇼트 셀 조합(상이한 쇼트 셀의 전반부와 후반부의 조합)을 방지할 수 있게 된다.
쇼트 셀 분해부 B(10B-2)가 작성하는 쇼트 셀은 쇼트 셀 프로세서/데이터 송신장치(11)로 전달된다.
실시예 3
이하, 쇼트 셀 다중 장치 및 쇼트 셀 분해 장치의 실시예 3을 도 14 내지 도 16을 참조하여 설명한다.
본 실시예3에서는 다중 데이터 구조를 쇼트 셀 다중 장치 C(4C) 및 쇼트 셀 분해 장치 C(10C)에 의해 이미 알고 있으므로, 알고 있는 다중 패턴에 따라 쇼트 셀을 조합하기만 하면 된다.
따라서, 본 실시예는 쇼트 셀 다중 장치 C(4C)가 미리 쇼트 셀 분해 장치 C(10C)의 것에 다중 데이터를 운반하는 표준 ATM 셀의 헤더 어드레스 및 다중 데이터 구조를 맞추는 것에 의해 이전 쇼트 셀 정보 또는 다중 정보를 부가할 필요가없는 것에 특징이 있다. 이것은 쇼트 셀 정보 또는 다중 정보에 의해 점유되었던 표준 ATM 셀의 페이로드의 데이터 바이트를 쇼트 셀 다중에 사용할 수 있다는 이점을 제공한다.
또한, SC-H 부여부(3-4)에 의해 쇼트 셀에 부여된 쇼트 셀 헤더의 구조가 표준 ATM 셀과 동일하면, 또한 쇼트 셀 다중 장치 C(4C)가 상술한 맞춤, 즉 쇼트 셀 헤더 부여시, 쇼트 셀 헤더의 어드레스 및 다중 데이터 구조를 사전에 쇼트 셀 분해 장치 C(10C)와 맞춰두면, 쇼트 셀 다중 장치 C(4C)는 다중 데이터를 운반하는 표준 ATM 셀의 헤더로서 다중 데이터의 처음 위치에 다중된 쇼트 셀의 헤더를 변경없이 채용할 수 있다. 이것은 표준 ATM 헤더가 점유한 5 바이트가 쇼트 셀 다중에 사용될 수 있다는 이점을 나타낸다.
쇼트 셀 다중 장치 C(4C)는 다중 조합 결정부 C(4C-1) 및 쇼트 셀 다중부 C(4C-2)로 구성되고, 다음의 경우에 따라 상이한 처리를 실행한다.
(1) 표준 ATM 셀 발생 장치(5)가 다중 데이터를 운반하는 표준 ATM 셀의 헤더를 부여하는 경우.
(2) SC-H 부여부(3-4)에 의해 부여된 쇼트 셀이 다중 데이터를 운반하는 표준 ATM 셀의 헤더로서 사용되는 경우.
이하, 이 처리를 도 15a 및 도 15b를 참조하여 설명한다.
(1) 표준 ATM셀 발생 장치(5)가 다중 데이터를 운반하는 표준 ATM 셀의 헤더를 부여하는 경우(도 15a 참조).
다수의 입력 쇼트 셀을 표준 ATM 셀의 페이로드로 다중할 때, 도 14의 다중조합 결정부 C(4C-1)는 다중의 조합 및 순서를 결정한다.
이러한 결정시, 다중 조합 결정부 C(4C-1)는 표준 ATM 셀 발생 장치(5)에 의해 부여된 표준 ATM 헤더의 어드레스와 일치하는 다중 데이터가 얻어지는 방식으로 다중을 결정한다. (또한, 표준 ATM 셀 발생 장치(5)는 다중 조합 결정부 C(4C-1)에 의한 다중의 결정에 따라 다중 데이터 구조에 대응하는 표준 ATM 헤더를 부여한다).
그렇게 결정되는 다중의 조합은 다중 데이터 길이에 따라 다음의 3가지 다중 데이터 길이 패턴안에 든다.
(패턴 1) 다중 데이터 길이는 48 바이트임.
(패턴 2) 다중 데이터 길이는 48 바이트 미만임.
(패턴 3) 다중 데이터 길이는 48 바이트를 초과함.
여기서, 다중 데이터 길이는 다중될 쇼트 셀의 길이의 합과 표준 ATM셀 발생 장치(5)에 의해 부여되는 ALL 정보 길이의 총합으로서 정의된다.
패턴 3의 경우, 데이터를 하나의 표준 ATM 셀에 수용할 수 없으므로, 최종 위치에서 쇼트 셀의 오버플로우 데이터(즉, 48 바이트를 넘는 데이터)는 다음 표준 ATM 셀로 전달되어야 한다. 따라서, 오버플로우 데이터는 새로운 쇼트 셀로서 분할되고(SC-H 및 SC-AAL을 갖지 않음), 다중될 첫 번째 쇼트 셀로서 다음 표준 ATM 셀에 배치된다.
쇼트 셀 다중부 C(4C-2)는 상술한 바와 같은 다중 데이터 길이 패턴에 따라 상이한 처리를 실행한다.
다중 데이터 길이가 48 바이트인 패턴 1의 경우, 쇼트 셀 다중부 C(4C-2)는 다중 조합 결정부 C(4C-1)에 의해 결정된 쇼트 셀의 조합 및 다중 순서에 따라 쇼트 셀을 연결한다.
다중 데이터 길이가 48 바이트 미만인 패턴 2의 경우, 쇼트 셀 다중부 C(4C-2)는 다중 데이터 길이 패턴 1과 마찬가지로 쇼트 셀을 연결하고, 표준 ATM 셀 발생 장치(5)에 의해 마련된 AAL 정보 길이를 고려하여 총 데이터 길이가 48 바이트로 되도록 다중 데이터의 마지막 위치에 널 정보 (NULL)를 부가한다.
다중 데이터 길이가 48 바이트를 초과하는 패턴 3의 경우, 다중 데이터 길이는 다중될 첫 번째 쇼트 셀로서 다음 표준 ATM 셀로 48 바이트를 초과하는 데이터를 전달하는 것에 의해 48 바이트로 조정된다. 따라서, 쇼트 셀 다중부 C(4C-2)는 다중 데이터 길이 패턴 1과 마찬가지로 쇼트 셀을 연결한다.
쇼트 셀 다중부 C(4C-2)에 의해 작성된 48 바이트의 길이를 갖는 다중 데이터는 표준 ATM 셀 발생 장치(5)로 보내진다.
(2) SC-H 부여부(3-4)에 의해 부여된 쇼트 헤더가 다중 데이터를 운반하는 표준 ATM 셀의 헤더로서 사용되는 경우(도 15b 참조).
다수의 입력 쇼트 셀을 표준 ATM 셀과 동일한 형태로 다중할 때, 도 14의 다중 조합 결정부 C(4C-1)는 다중의 조합 및 순서를 결정한다.
이러한 결정시, 다중 조합 결정부 C(4C-1)는 표준 ATM 헤더와 동일한 구조를 갖고 SC-H 부여부(3-4)에 의해 부여되는 쇼트 셀 헤더의 어드레스와 일치하는 다중 데이터 구조가 얻어지는 방식으로 다중을 결정한다. (또한, SC-H 부여부(3-4)는 다중 조합 결정부 C(4C-1)에 의한 다중 결정에 앞서, 다중 데이터 구조에 대응하는 표준 ATM 헤더와 동일한 구조의 쇼트 셀 헤더를 제공한다).
B-ISDN망(7)에서, 다중 데이터 내의 첫 번째 쇼트 셀의 SC-H는 표준 ATM 의 헤더로서 기능하고, 그의 SC-AAL은 표준 ATM의 AAL로서 기능한다.
그렇게 결정되는 다중의 조합은 다중 데이터 길이에 따라 다음의 3가지 패턴안에 든다.
(패턴 1) 다중 데이터 길이가 53 바이트임.
(패턴 2) 다중 데이터 길이가 53 바이트 미만임.
(패턴 3) 다중 데이터 길이가 53 바이트를 초과함.
여기서, 다중 데이터 길이는 다중될 쇼트 셀의 길이의 합으로서 정의된다.
패턴 3의 경우, 데이터를 하나의 표준 ATM셀에 수용할 수 없으므로, 마지막 위치에서 쇼트 셀의 오버플루오 데이터(즉, 53 바이트를 넘는 데이터)는 다음 표준 ATM 셀로 전달되어야 한다. 따라서, 오버플로우 데이터는 새로운 쇼트 셀(SC-H 및 SC-AAL을 갖지 않음)로 분할되고, 다중될 쇼트 셀로서 다음 표준 ATM 셀에 배치된다. (이 경우, SC-H를 갖지 않으므로, 처음 위치이외의 위치에 다중되어야 한다. 또한, 오버플로우 데이터로부터 새로운 쇼트 셀을 작성할 때 그들을 복사함으로써 원래의 셀과 동일한 SC-H 및 SC-AAL을 제공하는 것에 의해 첫 번째 쇼트 셀로서 처음 위치에 배치할 수 있다.) 쇼트 셀 다중부 C(4C-2)는 상술한 바와 같은 다중 데이터 길이 패턴에 따라 상이한 처리를 실행한다.
다중 데이터 길이가 53 바이트인 패턴 1의 경우, 쇼트 셀 다중부 C(4C-2)는다중 조합 결정부 C(4C-1)에 의해 결정된 쇼트 셀의 조합 및 다중 순서에 따라 쇼트 셀을 연결한다.
다중 데이터 길이가 53 바이트 미만인 패턴 2의 경우, 쇼트 셀 다중부 C(4C-2)는 다중 데이터 길이 패턴 1과 마찬가지로 쇼트 셀을 연결한 후, 총 데이터 길이가 53 바이트로 되도록 다중 데이터의 마지막 위치에 널 정보(NULL)를 부가한다.
다중 데이터 길이가 53 바이트를 초과하는 패턴 3의 경우, 다중 데이터 길이는 다중 될 쇼트 셀로서 다음 표준 ATM셀에 53 바이트를 초과하는 데이터를 전달함으로써 53 바이트로 조정된다. 따라서, 쇼트 셀 다중부 C(4C-2) SMS 다중 데이터 길이 패턴 1과 마찬가지 방식으로 쇼트 셀을 연결한다.
쇼트 셀 다중부 C(4C-2)에 의해 작성된 53 바이트의 길이를 갖는 다중 데이터는 ATM 셀 송신 장치(6)으로 보내진다. (표준 ATM 셀 발생 장치(5)에 의한 처리는 생략된다).
이하, 쇼트 셀 분해 장치 C를 도 16을 참조하여 설명한다.
쇼트 셀 분해 장치 C(10C)는 다중 데이터를 작성하기 위해 쇼트 셀 다중 장치 C(4C)에 의해 취해지는 다음의 경우에 따라 상이한 처리를 실행한다.
(1) 표준 ATM 셀 발생 장치(5)가 다중 데이터를 운반하는 표준 ATM 셀의 헤더를 부여하는 경우.
(2) SC-H 부여부(3-4)에 의해 부여된 쇼트 셀이 다중 데이터를 운반하는 표준 ATM 셀의 헤더로서 사용된 경우,
이하, 표준 ATM 셀 발생 장치(5)가 다중 데이터를 운반하는 표준 ATM 셀의헤더를 부여하는 경우를 설명한다.
도 16에서, 쇼트 셀 분해 장치 C(10C)는 쇼트 셀 분해부 C(10C-1)로 구성되어 있다. 이것은 쇼트 셀 다중부 C(4C-2)에 의해 작성되어 표준 ATM 셀 프로세서(9)로부터 공급되는 다중 데이터를 분해하고, 분해 데이터를 쇼트 셀로 조합한다.
쇼트 셀 분해부 C(10C-1)는 표준 ATM 셀 프로세서(9)에 의해 처리된 표준 ATM헤더의 어드레스로 부터 대응 다중 데이터 구조를 결정하고, 다중 데이터로부터 쇼트 셀을 추출한다.
이미 알고 있는 다중 데이터 구조가 다수의 다중 데이터에 걸쳐 오버랩하는 쇼트 셀을 허용하면, 수신한 쇼트 셀(전반부)는 완전한 쇼트 셀을 형성하도록 수신될 때 다음 다중 데이터 내의 후반부와 조합되도록 저장된다.
셀 로스의 유무 및 분실한 셀의 정확한 수를 결정하기 위해서는 표준 ATM 셀에 순서 정보를 갖는 AAL (예를 들면, AAL 타잎 1)을 적용할 필요가 있다.
셀 로스로 인한 다중 데이터의 빠짐 또는 전송 에러로 인한 다중 데이터의 파기 때문에 완전한 쇼트 셀을 복구할 수 없으면, 쇼트 셀은 파기된다.
즉, 그의 후반부와의 조합을 위해 저장된 쇼트 셀의 전반부는 기대한 후반부를 얻을 수 없으면 파기된다.
그와 반대로, 쇼트 셀의 전반부가 다중 데이터의 처음 위치로부터 추출되는 그의 후반부와 조합되도록 저장되어 있지 않으면, 추출한 쇼트 셀의 후반부는 파기된다. 따라서, 다중 데이터 내의 두 번째 이후 쇼트 셀은 유효로 된다.
(2) SC-H 부여부(3-4)에 의해 부여된 쇼트 헤더가 다중 데이터를 운반하는 표준 ATM 셀의 헤더로서 사용되는 경우.
도 16에서, 쇼트 셀 분해 장치 C(10C)는 쇼트 셀 분해부 C(10C-1)로 구성되어 있다. 이것은 쇼트 셀 다중부 C(4C-2)에 의해 작성되어 ATM 셀 수신 장치(8)로부터 공급되는 다중 데이터를 분해하고, 분해 데이터를 쇼트 셀로 조합한다. (표준 ATM 셀 프로세서(9)의 처리는 생략된다.
쇼트 셀 분해부 C(10C-1)는 쇼트 셀 헤더의 어드레스로부터 대응하는 다중 데이터 구조를 결정하고, 다중 데이터로부터 쇼트 셀을 추출한다.
미리 알고 있는 다중 데이터 구조가 다수의 다중 데이터에 걸쳐 오버랩하는 쇼트 셀을 허용하면, 수신한 쇼트 셀(전반부)은 수신되어 완전한 쇼트 셀을 형성할 때 다음 다중 데이터 내의 후반부와 조합되도록 저장된다.
셀 로스의 우무 또는 분실한 셀의 정확한 수를 결정하기 위해서는 표준 ATM 셀에 순서 정보를 갖는 AAL (예를 들면, AAL 타잎 1)을 적용할 필요가 있다.
셀 로스로 인한 다중 데이터의 빠짐 또는 전송 에러로 인한 다중 데이터의 파기 때문에 완전한 쇼트 셀을 복구할 수 없으면 쇼트 셀은 파기된다.
즉, 그의 후반부와 조합되도록 저장된 쇼트 셀의 전반부는 기대한 후반부를 얻을 수 없으면 파기된다.
그와 반대로, 쇼트 셀의 전반부가 다중 데이터의 처음 위치로부터 추출되는 그의 후반부와 조합되도록 저장되어 있지 않으면, 추출한 쇼트 셀의 후반부는 파기된다.
다른 실시예
이하, 도 17a 및 도 17b를 참조하여, 이전의 쇼트 셀 다중 ATM 전송 방법과 다른 전송 방법의 통합 방법에 의해 전송을 실행하는 다른 실시예를 설명한다.
도 17a 및 도 17b에서, 표준 ATM셀 작성 장치(1)는 데이터 수신기/쇼트 셀 작성 장치(3) 및 쇼트 셀 다중 장치(4)를 포함하는 다중 페이로드 작성부(16)에 부가하여, 다른 ATM 전송 방법을 채용하는 페이로드 작성부(18, 20, 22, 24)를 포함할 수 있다.
종래 ATM 타잎 페이로드 작성부(18)는 ITU-T 국제 표준에 의해 정해진 AAL 타잎 1 - 타잎 5의 규격에 따라 기준의 ATM 셀의 페이로드(AAL 정보는 제외함)을 작성한다.
파셜 필 타잎 페이로드 작성부(20)는 셀 작성에 수반되는 지연을 저감하기 위해 페이로드의 일부분만 사용자 데이터를 위해 사용하고 나머지 부분은 널 정보로 채워지는 ATM 셀의 페이로드(AAL 정보는 제외함)를 작성한다.
패스 클래드 타잎(path clad type) 페이로드 작성부(22)는 다수의 사용자 데이터가 하나의 ATM셀의 페이로드의 각 서브슬롯(subslot)에 놓이도록 ATM 셀의 페이로드를 몇 개의 서브슬롯으로 분할하는 것에 의해 ATM 셀의 페이로드(AAL 정보는 제외함)를 작성한다. 이 방법은 예를 들면 STM 채널의 타임 슬롯과 ATM셀의 서브 슬롯을 관련시킴으로써 기계적으로 고속 처리를 가능하게 한다.
다른 ATM 타잎 페이로드 작성부(24)는 상기 ATM 셀 이외의 ATM셀의 페이로드(AAL 정보는 제외함)을 작성한다.
표준 ATM셀 분해 장치(2)는 쇼트 셀 분해 장치(10) 및 쇼트 셀 프로세서(11)를 포함하는 쇼트 셀 다중 타잎 페이로드 분해부(17)에 부가하여, 다른 ATM 전송 방법을 채용하는 페이로드 분해부(19, 21, 23, 25)를 포함할 수 있다.
종래 타잎 ATM 페이로드 분해부(19)는 종래 ATM 타잎 페이로드 작성부(18)에 의해 작성된 페이로드(AAL 정보를 제외함)를 분해 처리한다.
파셜 필 타잎 페이로드 분해부(21)는 파셜 필 타잎 페이로드 작성부(20)에 의해 작성된 페이로드(AAL 정보를 제외함)를 분해 처리한다.
패스 클래드 타잎 페이로드 분해부(23)는 패스 클래드 타잎 페이로드 작성부(22)에 의해 작성된 페이로드(AAL 정보를 제외함)를 분해 처리한다.
다른 ATM 타잎 페이로드 분해부(25)는 다른 ATM 타잎 페이로드 작성부(24)에 의해 작성된 페이로드(AAL 정보를 제외함)를 분해한다.
표준 ATM 셀 발생 장치(5)는 페이로드 작성부(16, 18, 20, 22, 24)에 의해 형성된 여러 가지 내부 구조를 갖는 표준 ATM의 페이로드를 수신하고, 필요한 AAL 정보 및 ATM 헤더를 부가하는 것에의해 표준 ATM 셀을 작성한다.
ATM셀 수신 장치(8)로부터 페이로드 작성부(16, 18, 20, 22, 24)에 의해 형성된 여러 가지 내부 구조를 갖는 혼합 표준 ATM 셀을 수신하는 표준 ATM 셀 프로세서(9)는 각각의 수신한 표준 ATM 셀의 ATM 헤더를 처리하고, AAL 처리를 실행한다. 그렇게 얻어진 페이로드는 페이로드 분해부(17, 19, 21, 23, 25)로 따로따로 전달된다.
표준 ATM 셀 발생 장치(5) 및 표준 ATM셀 프로세서(9)는 각각 분기 수단을갖는다. 표준 ATM셀 발생 장치(5)는 공통 B-ISDN망(7)을 거쳐 전송을 실행하기 위해 다수의 ATM전송 방법을 혼합하는 데 분기 수단을 채용하고, 표준 ATM셀 프로세서(9)는 표준 ATM 셀을 대응하는 페이로드 분해부로 분기시키는 데 분기 수단을 채용한다.
다음과 같은 2개의 분기 방법이 있고, 이들은 조합될 수 있다.
(1) ATM 헤더의 루팅 비트(VPI 및 VCI)를 채용하는 분기 방법 1.
표준 ATM 셀 프로세서(9)는 ATM 헤더의 루팅 비트 (VPI 및 VCI)를 해석하는 것에 의해 분기 셀이 전달될 페이로드 분해부(17, 19, 21, 23, 25)를 결정한다.
이를 위해, ATM 패스 설정중 ATM 헤더를 부여할 때, 표준 ATM셀 발생 장치(5)는 표준 ATM셀 프로세서(9)와 통신하여 부여된 ATM 헤더의 루팅 비트와 전송 방법의 타잎의 대응성을 확립한다. 이 대응은 오피스 데이터(office data) 등으로서 미리 설정되어 있으면 생략할 수 있다.
(2) ATM 페이로드의 AAL 정보의 일부로서 전송 방법 정보를 처리하는 분기 방법 2.
표준 ATM 셀 프로세서(9)는 AAL 처리중, AAL 정보의 일부에 포함된 전송 방법 정보를 해석하는 것에 의해 분기 셀이 전달될 페이로드 분해부(17, 19, 21, 23, 25)를 결정한다.
이를 위해, 표준 ATM셀 발생 장치(5)는 전송 방법을 나타내는 전송 방법 정보를 AAL 부여시 AAL 정보의 일부에 배치한다. 페이로드 분해부(16, 18, 20, 22, 24)는 각각 AAL 정보의 길이를 고려하는 길이를 갖는 페이로드를 작성한다.
실시예 4
이하, AAL 정보와 쇼트 셀 다중용 정보 사이의 관계를 다시 고려한다.
AAL 정보는 ATM에 적응하기 위한 정보이다. 또한, 본 발명의 실시예에서 쇼트 셀 다중을 고려할 때, 다수의 쇼트 셀을 하나의 ATM 커넥션으로 다중함으로써 그들 전송을 위해 필요한 적응을 위한 모든 정보는 일반적으로 쇼트 셀 다중 AAL정보라고 할 수 있다.
이하, 이것을 도 18 및 도 19를 참조하여 설명한다. 도 18은 이전의 실시예 1에 대응하고, 도 19는 이전의 실시예 2에 대응한다.
도 4내지 도 6과 관련하여 실시예 1에서 설명한 바와 같이, 길이 정보가 각 쇼트 셀에 대하여 마련될 때, SC-AAL과 조합되는 쇼트 셀 헤더 (SC-H) 및/또는 개별 쇼트 셀 정보 및 표준 ATM셀 내의 AAL은 쇼트 셀 다중 AAL로 부를 수 있다. 이 경우, 표준 ATM 셀 내의 AAL은 쇼트 셀 정보, SC-H 및 SC-AAL 등의 각 쇼트 셀에 대하여 마련되는 쇼트 셀 개별 AAL과 구분될 수 있는 쇼트 셀 공통 AAL이다.
이전의 관계를 정확히 설명하는 도 18에서, 기호는 다음을 나타낸다.
Figure pct00001
도 7 내지 도 13과 관련하여 실시예 2에서 설명한 바와 같이, 하나의 다중 정보에 의해 표준 ATM 셀로 다중된 쇼트 셀을 나타내는 포맷을 사용할 때, 각 쇼트 셀 헤더(SC-H)와 SC-AAL의 조합은 쇼트 셀 다중 AAL이라고 부를 수 있다. 또한, 쇼트 셀 다중을 실행하는 AAL 레이어(ATM 애덥테이션 레이어(ATM Adaptaion Layer))에서 쇼트 셀을 다중하는 것에 의해 작성되는 각 다중 데이터에 부가되는 AAL 정보는 "쇼트 셀 다중용 공통 AAL"이라고 하고, 쇼트 셀 다중을 실행하는 AAL 레이어 (ATM 에덥테이션 레이어)에서 내의 각 쇼트 셀에 부가되는 AAL 정보는 "쇼트 셀 다중용 개별 AAL"이라고 한다.
이전의 관계를 정확히 설명하는 도 19에서, 심볼은 다음을 나타낸다.
Figure pct00002
Figure pct00003
도 14 내지 도 16과 관련하여 설명된 실시 예 3을 취할 때, 표준 ATM셀 발생 장치(5)에 의해 마련되는 AAL은 쇼트 셀 다중 AAL 정보라고 할 수 있다.
도 20a 및 도 20b 내지 도 22a 및 도 22b는 쇼트 셀 다중 처리와 관련하여 이것을 도시한 것이다. 이들 도면에서, "레이어(Layer)"는 처리 계층을 나타내고, "데이터 포맷(Data Format)"은 다중 처리에 의해 발생되는 데이터 포맷을 나타낸다.
"레이어(Layer)" 내의 "애플리케이션(Application)"은 여러 가지 소스로부터의 사용자 데이터의 입출력 처리를 실행하는 층을 나타낸다. SDU는 "Service Data Unit"의 약자이다.
다음에, CS는 "Convergence Sublayer"로서, 쇼트 셀을 완성하는 층이다. CS는 SSCS(Service Specific CS)와 CPCS(Common Part CS)로 분할되고, 여기서 SSCS는 SC-AAL을 주거나 뺏기 위해 쇼트 셀을 구성하는 개별 데이터의 속성에 대응하는 개별 처리를 실행하고, CPCS는 전송해야할 쇼트 셀을 다중하기 위해 쇼트 셀 커넥션 식별자 등(SC-H)을 부여하고, SC-H를 처리함으로써 SC-H로부터 그것을 빼앗는다. 여기서, PDU는 "Protocol Data Unit"의 약자이다.
쇼트 셀 처리 다음에는 작성된 쇼트 셀을 표준 ATM 셀로 다중하기 위한 MAD(Multiplexed And Demultiplexed) 레이어가 있다. 이 레이어도 표준 ATM 셀에따라 쇼트 셀을 분할하거나 또는 표준 ATM 셀로부터 쇼트 셀을 재작성하는 SSAR(Short cell Segmentation and Reassembly) 및 표준 ATM 셀을 작성 또는 분해하는 MAD(Multiplex and Demultiplex)으로 분할된다. SSAR은 쇼트 셀이 MAD에서 다중될 때 48 바이트로 조정되도록 필요에 따라 쇼트 셀을 분할(세그멘테이션(segmentation))한다.
도 20a, 도 20b, 도 21a 및 도 21b는 도 4 내지 도 6에 도시한 실시예 1에서 설명한 바와 같이 길이 정보가 쇼트 셀 마다 마련되는 경우를 설명한다.
도 22a및 도 22b는 하나의 다중 정보가 도 7 내지 도 13에 도시한 실시예 2에서 설명한 바와 같이 표준 ATM 셀로 다중된 쇼트 셀을 나타낸 경우를 설명한다.
이하, 도 20a 및 도 20b를 참조하여, 사용자 데이터의 입력에서 표준 ATM셀의 작성까지의 처리를 설명한다. 표준 ATM 셀의 입력에서 사용자 데이터의 분해까지의 처리는 그와 반대로 실행된다.
도 20a 및 도 20b에서, 가변 길이를 갖는 여러 가지 데이터가 입력될 때, 개별 데이터의 속성에 대응하는 개별 처리가 실행된다(SSCS). 개별 처리의 결과, SC-AAL이 마련된다. 또한, 쇼트 셀 커넥션 식별자 등(SC-H)을 포함하는 SC-H도 마련된다(CPCS).
SSAR은 쇼트 셀을 표준 ATM 셀로 다중할 때 필요에 따라 쇼트 셀을 분할(쇼트 셀 세그먼트)(쇼트 셀이 표준 ATM 셀에 걸쳐 있는 경우), 세그먼테이션후 길이 정보를 개별 데이터 단위(SSAR-PDU)에 제공한다.
MAD는 SSAR-PDU를 다중함으로써 표준 ATM 셀을 작성한다. 또한, 널 정보 또는 더미 쇼트 셀을 표준 ATM 셀의 페이로드의 나머지에 삽입한다. 또한, 시퀀스 번호 또는 오버랩 정보(MAD)를 발생하여 제공한다.
이 경우, 길이 정보가 분할후 SSAR-PDU마다 마련되므로, 그의 표시는 결코 48 바이트를 초과하지 않는다.
도 21a 및 도 21b는 쇼트 셀의 길이를 제공하는 방법이 도 20a 및 도 20b와 다르다. 도 20a 및 도 20b에서는 표준 ATM 셀에 따라 쇼트 셀을 다중하기 위해 그들을 분할함으로써 발생되는 단위(SSAR-PDU)마다 마련되었다(MAD 레이어). 그와 반대로, 도 21a 및 도 21b에서는 쇼트 셀 길이가 쇼트 셀마다 마련되고(CPCS), 쇼트 셀이 표준 ATM 셀에 걸쳐 다중을 위해 분할되면, 분할된 후반부에도 길이 정보가 제공된다(MAD).
이 경우, 길이 정보가 쇼트 셀 마다 마련되므로, 48 바이트를 넘을 수 있다.
도 22a 및 도 22b에서는 각 표준 ATM 셀에 쇼트 셀의 길이 정보를 제공하기 위해, 표준 ATM 셀로 다중되는 SSAR-PDU의 개수 및 그들의 개별 길이 정보 및 오버랩 정보는 표준 ATM 셀을 형성하는 최종 단계에서 제공되도록 발생된다.
쇼트 셀 다중을 위한 정보와 함께 표준 ATM의 AAL을 고려하면, 도 11 내지 도 16에 도시한 바와 같은 시스템의 블록의 역할 분담을 도 23 내지 도 25와 같이 정리할 수 있다.
도 2에 도시한 SC-AAL 부여부(3-3) 및 SC-H 부여부(3-4)와 함께 도 4에 도시한 쇼트 셀 정보 부여부 A(4A-2)는 쇼트 셀 다중의 ATM 어댑테이션을 위한 정보를 취급하고, 이것은 각 쇼트 셀에 주어지도록 SC-AAL, SC-H 및 쇼트 셀 정보를 제공한다(도 23 및 도 24 참조).
도 7에서, 다중 정보 발생부 B(4B-2)는 쇼트 셀 다중시 각 다중 데이터에 다중 정보를 제공한다(도 25).
모든 실시예 공통인 도 1a 및 도 1b의 표준 ATM 셀 발생 장치(5)는 쇼트 셀 다증의 ATM 어댑테이션을 위한 정보를 취급하고, 이것은 다중후 각 ATM 페이로드에 주어져야 한다. 표준 ATM 셀 발생 장치(5)가 AAL 정보로서, 이제 ITU-T의 규격이 가해지는 타잎 1 - 타잎 5에 의해 정해진 정보 뿐만아니라 다양한 요구를 만족하는 ATM 어댑테이션(SN 또는 OID 등)을 위한 정보를 자유롭게 제공하기 위해 구조를 변경하는 것은 용이하다.
상기 구성을 고려할 때, 쇼트 셀 다중 AAL을 발생하여 제공하는 시스템 부분은 쇼트 셀 다중 AAL의 효과적인 할당 및 시스템 구성을 단순화하는 관점에서 다음과 같이 이루어질 수 있다.
실시예 4-1
이하, 쇼트 셀 정보가 도 4 내지 도 6에 도시한 실시예 1에서와 같이 쇼트 셀 마다 쇼트 셀 정보가 마련되는 경우에 대하여 사기 개념의 적용을 설명한다. 이 경우, 도 4에 있어서 쇼트 셀 정보 부여부 A(4A-2)에 의해 마련된 쇼트 셀 상태 정보 (ST)를 표준 ATM 셀 발생 장치(5)에 의해 ATM 페이로드마다 마련되는 오버랩 식별자(OID)로 치환할 수 있다.
이것은 쇼트 셀 마다 마련되는 쇼트 셀 상태 정보(ST)를 부여하는 필요성을 제거한다. 도 18은 쇼트 셀 상태 정보 (ST) 대신에 오버랩 식별자(OID)를 사용하는쇼트 셀 다중 ALL의 정보 구조예를 도시한 것이고, 도 26a 및 도 26b는 이것을 구현하기 위한 시스템 구성을 도시하고 있다. 다음의 설명은 도 21a 및 도 21b에 도시한 바와 같은 처리가 도 24에 도시한 바와 같은 시스템 할당에 의해 실행될 때 이루어진다. SC-H 부여부(3-4)는 각 쇼트 셀에 쇼트 셀 커넥션 식별자(SCI)를 부여하고, 쇼트 셀 정보 부여부 A(4A-2)는 각 쇼트 셀에 길이 정보 (LI) 및 체크 비트(패리티)(C2, C3)을 부여하고, 표준 ATM 셀 발생 장치(5)는 각 ATM 페이로드에 ATM 셀 시퀀스 번호 (SN), 셀 오버랩 식별자(OID) 및/패리티(C1)를 부여한다.
이것은 도 26a에 도시한 바와 같은 SC-H 부여부(3-4)와 쇼트 셀 정보 부여부 A(4A-2)를 일체화하고 각 쇼 셀에 정보를 제공하는 것에 의해 형성되는 단순화된 구성에 의해 달성된다. 이러한 구성에 있어서, 다중 조합 결정부 A(4A-1)는 쇼트 셀 정보 부여부 A(4A-2) 다음에 배치된다. ATM 페이로드가 충분한 공간을 갖지 않기 때문에 쇼트 셀이 다중 조합 결정부 A(4A-1)에 의해 분할되면, 분리된 후반부에도 길이 정보가 부여되고 쇼트 셀 다중부 A(4A-3)에 의해 다중된다.
쇼트 셀 다중용 ALL의 정보 구조를 갖는 ATM 셀 수신시, 표준 ATM셀 분해 장치(2)는 도 26a 및 도 26b를 참조하여 다음에 설명하는 과정으로 쇼트 셀을 분해한다. 표준 ATM 셀 프로세서(9)는 AAL로부터 ATM셀 시퀀스 번호(SN), 셀 오버랩 식별자 (OID) 및 피리티(C)를 구하고, 패리티 비트(C)를 사용하여 정보 에러를 체크한다. 이어서, ATM 셀 시퀀스 번호(SN)로 셀 로스가 발생하였는 가의 여부를 셀 마다 검출한다. 셀 로스의 검출은 오버랩 쇼트 셀을 추출하는 중요한 판정 정보를 부여한다. 셀 오버랩 식별자(OID)는 도 9의 쇼트 셀 분해 장치 B(10B)와 관련하여 설명한 복합 형태 정보 (CT)와 마찬가지 기능을 갖는다. 따라서, 셀 오버랩 식별자 (OID)를 처리하는 표준 ATM 셀 프로세서(9)는 쇼트 셀 분해장치 A(10A)와 협렬한다.
OID에 관한 설명은 도 9의 CT에 관한 것과 동일하므로, 여기서는 생략한다. OID를 사용하면 시퀀스 번호 (SN)를 사용하지 않고 CT를 사용할 때 셀 로스를 검출할 수 있다.
다음에, 표준 ATM 페이로드로부터의 쇼트 셀의 추출은 도 6에서와 같이 쇼트 셀 마다 부여되어 있는 쇼트 세 정보의 LI를 보는 쇼트 셀 분해 장치 A(10A)에 의해 달성될 수 있고, 추출된 쇼트 셀은 쇼트 셀 프로세서/데이터 송신 장치(11)로 전달된다. 실시예 4-1에서, 길이 정보 및 오버랩 정보는 도 35, 도 36 및 도 39의 흐름도에 도시한 바와 같이 다중 개별 AAL 및 다중 공통 AAL에 포함된다.
실시예 4-2
이하, 도 7 내지 도 13에 도시한 실시예 2에서와 같이 표준 셀마다 다중 정보가 부여되는 경우에 대하여 상기 개념을 적용한 것을 설명한다. 이 경우, 도 19에 도시한 바와 같이, 쇼트 셀 정보는 표준 AAL의 다중 정보로서 수집되어 배치된다. 이하, 도 25의 처리를 도 24를 참조하여 설명한다.
도 27a 및 도 27b에 도시한 바와 같이, 다중 정보 발생부 B(4B-2) 및 표준 ATM셀 발생 장치(5)는 일체화된다. 다중 정보 발생부 B(4B-2)가 다중 데이터마다 형성하는 다중 정보는 표준 ATM셀 발생 장치(5)에 의해 ATM 페이로드마다 마련되는 AAL에 부분적으로 또는 전체적으로 포함될 수 있다. 이 경우, 각 쇼트 셀의 쇼트셀 길이 정보는 다중 조합 결정부 B(4B-1)가 쇼트 셀의 조합을 결정한 후 다중 정보 발생부 B(4B-2)에 의해 준비되고, 쇼트 셀 다중부 B(4B-3)에 의해 다중 데이터에 부여된다.
이 경우에도 물론, ATM 시퀀스 번호 (SN), 셀 오버랩 식별자 (OID) 및 패리티 (C1)가 다중 정보 발생부 B(4B-2) 또는 표준 ATM 셀 발생 장치(5)에 의해 ATM 페이로드마다 부여된다.
표준 ATM 셀 분해 장치(2)에서의 분해 과정은 상기 실시예 1과 기본적으로 동일하다. 이 경우, 쇼트 셀을 추출하기위한 정보가 다중 정보 또는 표준 AAL에 포함되어 있으므로, 다중 정보 분석부 B(10B-1) 및 표준 ATM 셀 프로세서(9)는 정보를 추출하기 위해 일체화된다.
그후, 쇼트 셀 분해부 B(10B-2)는 다중 데이터를 쇼트 셀로 분해하고, 그들을 쇼트 셀 프로세서/데이터 송신 장치(11)로 전달한다.
실시예 5
CPCS에 의해 취급되는 쇼트 셀 길이에 모순이 있으면, SSCS는 사용자 데이터를 허용된 쇼트 셀 길이 내의 길이를 갖는 다수의 데이터로 분할하고, 수신단에서 그들을 재작성 시키는 정보를 각 분할 데이터에 부여한다.
상기의 경우, 데이터 수신기/쇼트 셀 작성 장치 내의 SC-AAL 부여부 및 SC-PL 작성부는 다음의 처리를 실행한다.
SC-PL 작성부 및 SC-AAL 부여부는 협력한다.
쇼트 셀 페이로드 길이에 제약이 있을 때, SC-PL 작성부는 데이터 수신부에의해 얻은 입력 데이터의 사용자 데이터를 쇼트 셀 페이로드 길이 내의 길이를 갖는 다수의 데이터로 분할한다.
SC-AAL 부여부는 다음의 처리 (1) 내지 (3)중의 하나 또는 그들의 조합을 실행한다.
(1) 분할한 사용자 데이터의 순서 또는 빠짐을 검출하기 위해 SC-AAL로서 분할한 사용자 데이터 시퀀스 번호를 부여한다. 사용자 데이터를 3개의 부분으로 분할 때 그것을 부여하는 방법은 예를 들면, a) 1, 2, 3을 갖는 개별 분할 사용자 데이터를 부여하고, b) 그들에게 1/3, 2/3, 3/3을 부여하고, c) 개별 사용자 데이터를 고려하지 않고 일정한 간격으로 분할한 사용자 데이터의 도착 순서의 1, 2, 3, 4, ..., N을 부여하는 것이다.
이 처리 (1)은 분할한 사용자 데이터를 쇼트 셀 다중 장치 및 ATM 셀 송신 장치 등에 의해 일정한 시간 간격으로 쇼트 셀 프로세서/데이터 송신 장치에 도착하도록 제어할 수 있으면 생략할 수 있다.
(2) 최종 분할 사용자 데이터 또는 최초 분할 사용자 데이터에 SC-AAL로서 d) 최종 식별자 또는 e) 최초 식별자를 부여한다.
최종 식별자로서, 분할 사용자 데이터가 마지막인 것을 나타내는 식별 비트가 주어진다. 분할수를 부가할 수도 있다.
최초 식별자로서, 분할 사용자 데이터가 첫 번째 인 것을 나타내는 식별 비트가 주어진다. 분할부를 부가할 수도 있다.
3) f) 최종 분할 사용자 데이터 또는 g) 최초 분할 사용자 데이터를 에러 검출/정정 정보에 부여한다. 에러 정정/검출 정보는 분할전 전체 사용자 데이터에 대하여 계산되어 있다.
여기서 설정되는 SC-AAL 정보의 타잎(SC-AAL 타잎)은 쇼트 셀 헤더가 SC-H부여부(3-4) 또는 표준 ATM 셀 분해 장치(2)내의 SC-H 프로세서(11-1)에 의해 결정될 때 통지되므로 SC-AAL 프로세서(11-2) 내의 처리와 관련된다.
쇼트 셀 프로세서/데이터 송신 장치 내의 SC-AAL 프로세서 및 SC-PL 프로세서는 상기 SC-PL 작성부 및 SC-AAL 부여부의 처리에 대응하여 다음의 처리를 실행한다.
SC-AAL 프로세서와 SC-PL 프로세서가 협력한다.
SC-PL 프로세서는 원래의 사용자 데이터를 복구하기 위해 SC-PL 작성부에 의해 분할 사용자 데이터를 재작성한다. 이를 위해, SC-AAL 프로세서는 SC-AAL 부여부에 의해 부여된 정보를 분석한다.
SC-AAL 프로세서의 처리는 어드레스 변환표 2를 사용하여 쇼트 셀 헤더로부터 SC-AAL의 대응을 탐색하는 SC-H 프로세서(11-1)에 의해 결정된다.
SC-AAL 프로세서는 SC-AAL 부여부의 처리에 대응하여, 다음의 처리 (1) 내지 (3) 중의 하나 또는 그들의 조합을 실행한다.
(1) SC-AAL 프로세서는 SC-AAL 정보를 판독하고 분할 사용자 데이터 시퀀스 번호로부터 분할 사용자 데이터의 빠짐 유무 및 순서의 정당성, 따라서 전체 분할 사용자 데이터의 도착을 확인한다. a)에 대하여, 시퀀스 번호가 1로 리턴하는 것은 그때 까지의 분할 사용자 데이터가 분할 단위인 것을 보장한다. b)에 대하여, 시퀀스 번호는 분할수를 포함한다. c)에 대하여, 분할 단위를 인식할 수 없으므로, 다음의 (2) 또는 (3)이 함께 사용된다.
(2) SC-AAL 프로세서는 SC-AAL 정보를 판독하고, d)에 대하여, 최종 식별자로부터 최종 분할 단위를 결정하고, 그때까지 저장된 분할 데이터와 함께 최종 식별자가 전체 분할 사용자 데이터를 구성하는 것을 식별한다. 분할수 정보가 부가되어 있으면, 분할수 정보가 분할 사용자 데이터의 총 수와 일치하는 가의 확인이 이루어진다. e)에 대하여, SC-AAL 프로세서는 최초 식별자로부터 데이터가 최초 분할 유닛인 것을 결정하고, 그때까지 저장된 분할 사용자 데이터가 전체 분할 사용자 데이터를 구성하는 것을 식별한다. 분할수 정보가 최초 식별자에 부가되어 있으면, 전체 사용자 데이터는 분할수까지 수신한 분할 사용자 데이터의 수를 계수함으로써 얻을 수 있다.
(3) SC-AAL 프로세서는 SC-AAL 정보를 판독하고, f)에 대하여, 수신되어 저장해 둔 분할 사용자 데이터에 대하여 순차 에러 검출/정정 계산을 실행하고, 계산한 값이 수신한 분할 사용자 데이터의 지정 위치에 배치되는 에러 검출/정정 정보와 일치할 때 최종 분할 사용자 데이터를 결정한다. g)에 대하여, 최초 분할 사용자 데이터의 지정 위치에 배치된 에러 검출/정정 정보를 저장하고, 순차 수신한 분할 사용자 데이터에 대하여 에러 검출/정정 계산을 실행하며, 계산한 값이 저장된 값과 일치할 때 최종 분할 사용자 데이터를 결정한다.
f) 및 g)에 공통으로 에러 검출/정정 계산 정보를 사용하는 것에 의해, 전체 사용자 데이터의 정당성 확인 및 에러 데이터 정정이 가능하게 된다.
SC-PL 프로세서는 SC-AAL 프로세서에 의해 결정된 전체 분할 사용자 데이터를 조합함으로써 원래의 사용자 데이터를 복구한다.
실시예 6
본 발명에서 가변 쇼트 셀의 길이를 식별하는 방법중 하나는 도 5와 관련하여 실시예 1에서 설명한 바와 같이 쇼트 셀 마다 부여되는 쇼트 셀 상태 정보 ST 및 쇼트 셀 길이 정보 LI를 사용하는 것이다. 실시예 2에서, 길이는 도 12 및 도 13에 도시한 바와 같이 다중 셀 개수 정보, 쇼트 셀 길이 LI 및 복합 형태 정보를 사용하여 식별되고, 이들은 다중 정보로서 표준 ATM 셀마다 집합적으로 부여된다.
쇼트 셀 길이를 나타내는 방법을 요약하면, 이들은 대략 3가지로 나눌 수 있다.
다음의 설명에서, "분할전" 길이는 셀 오버랩으로 인해 쇼트 셀이 2개 이상의 부분으로 분할되어 다수의 ATM셀에 로드되는 경우에 분할전에 그의 전체 내의 쇼트 셀의 길이를 나타낸다. 한편, "분할후" 길이는 셀 오버랩으로 인해 쇼트 셀이 2개 이상의 부분으로 분할되어 다수의 ATM 셀에 로드되는 경우에 분할후 쇼트 셀의 길이를 나타낸다.
이것은 셀 오버랩이 없을 때 "분할전" 길이에 대응한다.
방법 1 : 쇼트 셀이 다중되는 표준 ATM 셀에 독립적으로 셀 오버랩에 대하여 분할전 쇼트 셀의 길이를 나타내는 방법(도 21a, 도 21b, 도 22a, 도 22b 참조).
이 방법은 도 21a 및 도 21b와 관련하여 설명된 부여 방법에 대응한다. 도 21a 및 도 21b에서는 길이 정보도 다음 표준 ATM 셀에 오버랩하는 분할후 후반부에부여된다. 그러나, 그것에 길이 정보를 부여하지 않는 것도 가능하다. 이 경우, 표준 ATM 셀의 처리를 완료한 후, 소정의 길이를 갖는 불완전한 쇼트 셀의 나머지 길이를 검출함으로써 이어지는 쇼트 셀의 길이를 산출할 수 있고, 이것에 의해 쇼트 셀이 분할된 것을 인식할 수 있다. 이 경우, ST 또는 CT(상기 OID로 표현됨)을 생략할 수 있다. 마찬가지 방법을 도 22a 및 도 22b에 적용할 수 있다.
방법 2 : ST 또는 CT(상기에서 OID로서 나타냄)에 의해 표준 ATM 셀의 48 바이트 페이로드내에 다중되는 분할수 각 쇼트 셀의 길이를 나타내는 방법(도 20a, 도 20b, 도 22a, 도22b 참조).
예를 들면, 100 바이트의 쇼트 셀에 의하면, LI는 100 바이트를 나타내지 않지만, 첫 번째 표준 ATM 셀의 LI는 LI=47을 나타내고(다중 정보 길이 및 표준 AAL 길이 때문), 두 번째 표준 ATM셀의 LI는 LI=47을 나타내며, 세 번째 표준 ATM 셀의 LI는 LI=6을 나타낸다.
방법 3 : 쇼트 셀 길이가 어떤 패턴을 가질 때 그 패턴으로부터 쇼트 셀 길이를 식별하는 방법.
도 10에서, PI 비트는 표준 ATM 셀에 다중된 쇼트 셀의 패턴을 식별하기 위해 마련된 것이다. 방법 3은 그러한 패턴을 사용하여 쇼트 셀 길이를 나타낸다. 이것과 관련하여, 도 18, 도 19 및 그밖의 도면에 도시한 바와 같이 쇼트 셀 마다 부여된 길이 정보 LI는 쇼트 셀 길이의 패턴을 나타내기 위한 방법으로서 사용될 수 있다.
이 방법은 쇼트 셀 길이가 가변적이더라도 그것이 이산적이고 그의 숫자가제한되어 있으면 길이 정보를 단축시킬 수 있다. 애를 들면, 5 바이트, 10 바이트, 15 바이트, 20 바이트 및 25 바이트의 길이를 갖는 5가지 종류의 쇼트 셀이 있으면, 8개 패턴을 3 비트 LI로 식별할 수 있으므로, 5 바이트를 첫 번째에, 10 바이트를 두 번째에,... 등으로 관련시키는 것에 의해 이들을 식별하기 위해서는 3비트 LI로 충분하다. 따라서, LI는 2진법으로 쇼트 셀의 실제 길이를 나타낼 때보다 더 단축될 수 있다.
따라서, LI는 쇼트 셀 길이의 패턴에 의해 나타내어질 수 있다. 이 방법은 송신단 및 수신단이 쇼트 셀 길이의 패턴을 사전에 알고 있을 때에만 적용가능하다.
실시예 7
이하, 도 18 및 도 19를 참조하여 쇼트 셀 AAL의 구체적 구성을 설명한다.
쇼트 셀 ALL에는 페이로드와 관련된 속성 또는 처리 정보가 부여될 수 있다.
페이로드와 관련된 처리 정보가 쇼트 셀 AAL에 배치되어 있으면, 쇼트 셀 AAL 프로세서는 페이로드를 판독하여 분석하지 않고 페이로드의 속성 또는 필요한 처리를 결정할 수 있다. 그 결과, 페이로드의 고속이고 정확한 처리가 가능하다. 처리 정보가 페이로드에 위치하면, 분해에 의해 페이로드를 얻은 후 정보를 분석하여 결정할 필요가 있다.
더욱 구체적으로 설명하기 위해, 이동 통신에 있어서 무선 방식으로서 CDMA를 채용할 때 다이버시티 조합 핸드오버 처리를 설명한다. 이 경우, 교환국내의 핸드오버 트렁크(handover trunk)는 각 패킷에 부가된 신뢰도 정보를 비교함으로써다수의 기지국으로부터 보내져 온 입력 정보 패킷(본 발명이 쇼트 셀에 대응함)으로부터 더 높은 품질의 정보를 선택하여 조합할 필요가 있다.
도 18에서 쇼트 셀 AAL에 도시한 바와 같은 프레임 번호 FN 및 신뢰도 정보 CON은 핸드오버 트렁크에 있어서 선택 및 조합 제어를 위해 사용될 수 있다. 프레임 번호 FN은 기지국으로부터 도래하는 정보의 정보 패킷을 식별하기위해 사용될 수 있다. 신뢰도 정보 CON는 무선 패킷의 품질(수신 레벨, CRC 체크 등으로부터 결정됨)에 따라 기지국에 의해 발생된다. 이 정보는 쇼트 셀 AAL에 배치된다.
핸드오버 트렁크에서 쇼트 셀 AAL 프로세서는 쇼트 셀 AAL내의 프레임 번호 FN 및 신뢰도 정보 CON을 사용하여 정보의 품질을 결정할 수 있다. 따라서, 페이로드를 판독하고 분석하지 않고 고속이고 정확한 페이로드의 처리가 가능하게 된다.
쇼트 셀 AAL의 구성 2
음성 통신에서, 음성 데이터의 무음 압축을 실행할 수 있다(대화중 음성 정보의 무음부 내의 음성 전송 데이터를 압축/제거하는 기술). 이 경우, 음성에 관한 유음(speech spurt)/무음 정보는 유음/무음의 위치 전환을 결정하기 위해 필요하고, 이것에 의해 음성 데이터 처리가 전환된다.
이 정보는 도 18의 쇼트 셀 AAL 에 나타낸 바와 같은 Vb(Voice activation bit)로서 쇼트셀 AAL에 부여될 수 있다. 유음/무음은 Vb를 사용하여 결정될 수 있다.
예를 들면, 음성 데이터 프로세서(CODEC)는 페이로드를 판정하고 분석하지 않고 쇼트 셀 AAL 의 Vb를 참조하여 유음/무음의 전환을 고속으로 결정할 수 있고이것에 의해 페이로드가 정확히 취급된다.
실시예 8
도 1a 및 도 1b에 도시한 바와 같은 표준 ATM 셀 작성 장치(1)로의 (가변 입력의) 쇼트 셀 입력은 그의 페이로드에 다중 서브-쇼트 셀을 수용할 수 있고 그들을 기다릴 수 있다.
그러한 서브-쇼트 셀을 쇼트 셀로 다중하는 방법으로서, 상술한 바와 같이 다수의 쇼트 셀을 ATM 셀로 다중하는 방법을 적용할 수 있다. 서브-쇼트 셀 다중을 위한 시스템 구성은 도 29에 도시되어 있다.
도 28a 및 도 28b에서, 데이터 수신기/서브-쇼트 셀 작성 장치(52)는 다양한 입력 정보를 수신하고 서브-쇼트 셀을 형성한다. 데이터 수신기/서브-쇼트 셀 작성 장치(52)의 상세한 구성 및 동작은 도 1a 및 도 1b에 도시한 바와 같은 데이터 수신기/쇼트 셀 작성 장치(3)과 동일하다.
서브-쇼트 셀 다중 장치(53)는 서브-쇼트 셀을 하나 이상의 쇼트 셀의 페이로드로 다중하는 기능을 갖는다. 서브-쇼트 셀 다중 장치(53)의 상세한 구성 및 동작은 도 1a 및 도 1b에 도시한 바와 같은 쇼트 셀 다중 장치(4)와 동일하다.
쇼트 셀 발생 장치(54)는 쇼트 셀의 페이로드로서 다중 데이터를 수신하고 쇼트 셀 AAL 및 쇼트 셀 헤더를 부가하는 것에 의해 쇼트 셀을 발생하는 기능을 갖는다. 쇼트 셀 발생 장치(54)의 상세한 구성 및 동작은 도 1a 및 도 1b에 도시한 바와 같은 표준 ATM 셀 발생 장치(5)와 동일하다.
쇼트 셀 송신 장치(55)는 발생된 쇼트 셀을 쇼트 셀 전송망(60), 표준 ATM셀 작성 장치(1) 등으로 출력하는 기능을 갖는다. 쇼트 셀 송신 장치(55)의 상세한 구성 및 동작은 도 1a 및 도 1b에 도시한 바와 같은 ATM 셀 송신 장치(6)와 동일하다.
상술한 바와 같이, 도 28a 및 도 28b에 도시한 바와 같은 쇼트 셀 작성 장치(50)내의 블록은 도 1a 및 도 1b에 도시한 바와 같은 표준 ATM 셀 작성 장치(1)의 블록과 기본적으로 동일하다. 그러나, 쇼트 셀은 표준 ATM 셀로 다중되므로 도 1a 및 도 1b에서 작성된 표준 ATM 셀은 고정 길이를 갖지만, 도 28에 도시한 바와 같은 다중 쇼트 셀 작성 장치(50)에 의해 작성된 쇼트 셀은 고정 또는 가변 길이일 수 있다.
도 28a 및 도 28b에 도시한 바와 같은 다중 쇼트 셀 작성 장치(50)에 의해 작성된 쇼트 셀이 고정 길이이면, 도 28a 및 도 28b에서 다음 셀에 오버랩 제어를 실행하거나 또는 표준 ATM셀이 고정 48 바이트 길이를 갖기 때문에 요구되는 널 정보 부가 제어 (파셜 필)을 실행할 필요가 있다.
도 28a 및 도 28b에 도시한 바와 같은 다중 쇼트 셀 작성 장치(50)에 의해 작성된 쇼트 셀이 가변 길이이면, 서브-쇼트 셀을 다중하여 얻은 길이를 쇼트 셀의 페이로드 길이로 할 수 있거나 또는 적당한 길이의 다음 쇼트 셀에 대하여 오버랩 제어를 실행할 수 있다. 그러나, 가변 길이 쇼트 셀에는 수신부가 그의 길이를 결정할 수 있도록 부가 정보가 부여되어야 한다.
다중 서브-쇼트 셀을 포함하는 그렇게 작성된 쇼트 셀은 쇼트 셀 전송망(60) 및 표준 ATM셀 분해 장치(2)를 거쳐 쇼트 셀 수신 장치(56)로 전달된다. 쇼트 셀수신 장치(56)는 쇼트 셀 전송망(60) 및 표준 ATM 셀 분해 장치(2)로부터 수신하는 기능을 갖는다. 쇼트 셀 수신 장치(56)의 상세한 구성 및 동작은 도 1a 및 도 1b에 도시한 바와 같은 ATM 셀 수신 장치(8)와 동일하다.
쇼트 셀 프로세서(57)는 수신한 쇼트 셀을 분해하고 처리하는 것에 의해 페이로드를 구하는 기능을 갖는다. 쇼트 셀 프로세서(57)의 상세한 구성 및 동작은 도 1a및 도 1b에 도시한 바와 같은 표준 ATM 셀 프로세서(9)와 동일하다.
서브-소트 셀 분해 장치(58)는 구한 페이로드를 서브-쇼트 셀로 분해하는 기능을 갖는다. 서브-쇼트 셀 분해 장치(58)의 상세한 구성 및 동작은 도 1a 및 도 1b에 도시한 바와 같은 쇼트 셀 분해 장치(10)와 동일하다.
서브-쇼트 셀 프로세서/데이터 송신 장치(59)는 서브-쇼트 셀마다 특정한 처리를 실행하여, 출력 채널의 다양한 데이터 포맷에 따라 변환 출력을 달성한다. 그의 상세한 구성 및 동작은 쇼트 셀 프로세서/데이터 송신 장치(11)와 동일하다.
상술한 바와 같이, 다중 쇼트 셀 분해 장치(51) 내의 블록은 표준 ATM셀 분해 장치(2)의 블록과 기본적으로 동일하다. 도래하는 쇼트 셀은 고정 또는 가변 길이일 수 있다.
쇼트 셀이 고정 길이를 가지면, 다음 셀에 대하여 오버랩 제어를 시행하거나 또는 표준 ATM 셀이 고정 48 길이를 갖기 때문에 요구되는 널 정보 부가 제어 (파셜 필)을 실행할 필요가 있다.
쇼트 셀이 가변 길이를 가지면, 쇼트 셀 길이는 쇼트 셀을 처리하기 위해 다중 쇼트 셀 작성 장치(50)에 의해 그의 길이 결정을 위해 쇼트 셀에 부가된 정보로부터 결정된다.
서브-쇼트 셀의 페이로드에는 또 다른 다중 서브-쇼트 셀이 부여될 수 있다. 따라서, ATM 셀에서 다층 쇼트 셀 다중을 구현할 수 있다.
2층 쇼트 셀 다중의 구체적 예로서, 서브-쇼트 셀로서, 2B+D ISDN의 각 채널(B1-CH, B2-CH, D-CH)이 쇼트 셀로 다중되는 것을 설명한다.
도 29는 ISDN의 3개의 채널의 데이터가 2 ms 시간 프레임 간격마다 서브-쇼트 셀로 분할되어 쇼트 셀로 다중되고 또 ATM 셀로 다중되는 것을 설명한다.
도 29에서, 채널 B1-CH, B2-CH 및 D-CH 상의 데이터는 2 ms 기간마다 서브-쇼트 셀로 각각 분하되고 그 순서로 다중되며 쇼트 셀 헤더가 부여된다. 도 28a 및 도 28b의 서브-쇼트 셀 다중 장치(53)는 도 14의 쇼트 셀 다중 장치 C(4C)와 마찬가지 처리를 실행한다.
쇼트 셀로 다중될 서브-쇼트 셀의 조합 및 다중 구성이 고정되어 있으면 데이터 수신기/서브-쇼트 셀 작성 장치(52)에 의한 서브-쇼트 셀 헤더의 부여는 생략할 수 있다.
쇼트 셀의 데이터 길이는 도 1a 및 도 1b에 도시한 표준 ATM 셀 작성 장치(1)의 데이터 수신기/쇼트 셀 작성 장치(3)로 공급되는 ATM 셀로 입력되는 48 바이트를 넘을 수 있다. 또한, 타잎 1 내지 타잎 5 AAL을 채용하는 ATM 셀 또는 표준 ATM 셀에 의해 전송될 수 있는 페이로드의 여러 타잎을 포함하는 표준 ATM 셀로 그것을 입력할 수 있다.
마찬가지로, 쇼트 셀의 데이터 길이는 도 1a 및 도 1b에 도시한 표준 ATM 셀분해 장치(2)의 쇼트 셀 프로세서/데이터 송신 장치(11)로부터 ATM 셀 형태로 출력되는 48 바이트를 넘을 수 있다. 또한, 파셜 필 ATM 뿐만아니라 표준 ATM 셀 또는 타잎 1 내지 타잎 5 AAL을 채용하는 ATM 셀에 의해 전송될 수 있는 다양한 형태의 페이로드를 포함하는 표준 ATM 셀을 출력할 수 있다. 예를 들면, 표준 ATM셀에서, 타잎 5는 64 킬로바이트까지의 가변 길이 데이터를 전송할 수 있다. 실시예 1 및 2의 쇼트 셀 다중 장치는 표준 ATM 셀 발생 장치가 타잎 1 등의 고정 비트 레이트 통신을 구현하기 위한 어댑테이션을 채용할 수 있도록 오버랩 제어를 실행하지만, 표준 ATM 셀 발생 장치가 타잎 5 등의 가변 비트 레이트 통신을 구현하기 위한 어탭테이션을 채용하고 가변 길이 다중 데이터를 표준 ATM셀 발생 장치로 전달할 수 있으면, 오버랩 제어를 생략할 수 있다.
본 발명에 따르면, ATM망(파셜 또는 독자 쇼트 셀), STM망, 무선, 패킷망, 또는 FR (frame relay)망으로부터 수신되는 낮은 비트 레이트 데이터는 최소한의 지연 시간 및 높은 페이로드 효율을 갖고 전송될 수 있다.

Claims (117)

  1. 쇼트 셀 다중 ATM 전송 시스템에 있어서,
    여러 가지 종류의 입력 정보로부터 쇼트 셀을 형성하고, ATM 교환망으로 출력될 하나이상의 표준 ATM 셀의 페이로드에 배치되도록 쇼트 셀을 다중하는 표준 ATM 셀 작성 장치(1);
    상기 표준 ATM 셀을 전송하는 ATM 교환망(7); 및
    쇼트 셀 다중 ATM 셀을 수신하고, 상기 쇼트 셀 다중 ATM 셀을, 채널의 출력 데이터 포맷으로 변환되어 그 채널로 출력되는 쇼트 셀로 분해하는 표준 ATM 셀 분해 장치(2)를 포함하는 쇼트 셀 다중 ATM 전송 시스템.
  2. 표준 ATM 셀 작성 장치에 있어서,
    독자 쇼트 셀, ATM 셀, STM 프레임, 프레임 릴레이 또는 패킷망의 정보 패킷, TDMA/FDMA 무선 프레임 및 CDMA 무선 패킷 등의 여러 가지 종류의 입력 정보를 수신하고, 정보 종류마다 쇼트 셀을 형성하는 데이터 수신기/쇼트 셀 작성 장치(3);
    쇼트 셀을 하나 이상의 표준 ATM 셀의 페이로드로 다중하는 쇼트 셀 다중 장치(4);
    표준 ATM 페이로드로서 다중 데이터를 수신하고, AAL 및 헤더를 부가함으로써 표준 ATM 셀을 형성하는 표준 ATM 셀 발생 장치(5); 및
    상기 표준 ATM 셀을 ATM 교환망으로 출력하는 ATM 셀 송신 장치(6)를 포함하는 표준 ATM 셀 작성 장치.
  3. 제 2 항에 있어서,
    상기 표준 ATM 셀 발생 장치(5)는 상기 쇼트 셀 다중 장치(4)로부터 공급되는 상기 다중 데이터 이외의 데이터를 입력함으로써 상기 표준 ATM 셀을 형성하는 표준 ATM 셀 작성 장치.
  4. 제 2 항에 있어서,
    상기 데이터 수신기/쇼트 셀 작성 장치(3)는
    독자 쇼트 셀, ATM 셀, STM 프레임, 프레임 릴레이 또는 패킷망의 정보 패킷, TDMA/EDMA 무선 프레임 및 CDMA 무선 패킷 등의 여러 가지 종류의 데이터를 수신하는 데이터 수신부(3-1);
    프레임마다 또는 패킷마다 입력 데이터를 추출함으로써 쇼트 셀의 페이로드(SC-PL)를 형성하는 SC-PL 작성부(3-2);
    필요에 따라 데이터의 속성에 근거하여 쇼트 셀의 AAL을 부여하는 SC-AAL 부여부(3-3); 및
    데이터의 어드레스 정보를 변환함으로써 쇼트 셀의 헤더를 부여하는 SC-H 부여부(3-4)를 포함하는 표준 ATM 셀 작성 장치.
  5. 제 3 항에 있어서,
    상기 데이터 수신기/쇼트 셀 작성 장치(3)는
    독자 쇼트 셀, ATM 셀, STM 프레임, 프레임 릴레이 또는 패킷망의 정보 패킷, TDMA/FDMA 무선 프레임 및 CDMA 무선 패킷 등의 여러 가지 종류의 데이터를 수신하는 데이터 수신부(3-1);
    프레임마다 또는 패킷마다 입력 데이터를 추출함으로써 쇼트 셀의 페이로드(SC-PL)를 형성하는 SC-PL 작성부(3-2);
    필요에 따라 데이터의 속성에 근거하여 쇼트 셀의 AAL을 부여하는 SC-AAL 부여부(3-3); 및
    데이터의 어드레스 정보를 변환함으로써 쇼트 셀의 헤더를 부여하는 SC-H 부여부(3-4)를 포함하는 표준 ATM 셀 작성 장치.
  6. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 쇼트 셀 다중 장치(4)는
    목적(데이터 속성마다, 동일한 셀 길이마다, 동일한 루트마다의 데이터 다중 등)에 따라, 자유 길이를 가진 다수의 입력 쇼트 셀의 다중 상대의 조합 및 순서를 결정하는 다중 조합 결정부 A(4A-1);
    각 쇼트 셀에 그 쇼트 셀의 길이 정보를 포함하는 쇼트 셀 정보를 부여하는 쇼트 셀 정보 부여부 A(4A-2); 및
    상기 다중 조합 결정부 A(4A-1)의 결정에 따라 쇼트 셀 정보가 부여된 쇼트셀을 결합하는 쇼트 셀 다중부 A(4A-3)을 포함하는 표준 ATM 셀 작성 장치.
  7. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 쇼트 셀 다중 장치(4)는
    목적(데이터 속성마다, 동일한 셀 길이마다, 동일한 루트마다의 데이터 다중 등)에 따라, 자유 길이를 가진 다수의 입력 쇼트 셀의 소정의 다중 상대의 조합 및 순서를 결정하는 다중 조합 결정부 B(4B-1);
    다중될 쇼트 셀의 길이 및 숫자에 관한 정보를 포함하는 다중 정보를 발생하는 다중 정보 발생부 B(4B-2);
    상기 다중 조합 결정부 B(4B-1)의 결정에 따라 쇼트 셀과 다중 정보를 결합하는 쇼트 셀 다중부 B(4B-3)를 포함하는 표준 ATM 셀 작성 장치.
  8. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 쇼트 셀 다중 장치(4)는
    목적(데이터 속성마다, 동일한 셀 길이마다, 동일한 루트마다의 데이터 다중 등)에 따라 자유 길이를 가진 다수의 입력 쇼트 셀의 소정의 다중 상대의 조합 및 순서를 결정하는 다중 조합 결정부 C(4C-1); 및
    상기 다중 조합 결정부 C(4C-1)의 결정에 따라 쇼트 셀을 결합하는 쇼트 셀 다중부 C(4C-2)를 포함하는 표준 ATM 셀 작성 장치.
  9. 제 7 항에 있어서,
    상기 다중 정보는 상기 다중 데이터 구조를 나타내는 다중 패턴 식별자(PI)를 포함하고, 다중 패턴 식별자와 상기 다중 데이터 구조 사이에는 대응성이 존재하며, 상기 쇼트 셀 다중 장치(4)는 상기 다중 데이터 구조에 대응하는 다중 정보를 부여하는 표준 ATM 셀 작성 장치.
  10. 제 7 항에 있어서,
    상기 다중 정보는,
    표준 ATM 셀의 페이로드에 다중된 동일 길이 쇼트 셀의 수를 나타내는 다중 셀 개수 정보 (N); 및
    다중 쇼트 셀의 길이를 나타내는 쇼트 셀 길이 정보 (L)를 포함하고,
    상기 쇼트 셀 다중 장치(4)는 다중 데이터 구조에 대응하는 다중 정보를 부여하는 표준 ATM 셀 작성 장치.
  11. 제 7 항에 있어서,
    상기 다중 정보는, 표준 ATM 셀의 페이로드에 다중된 쇼트 셀의 수를 나타내는 다중 셀 개수 정보 (N), 및 다중 쇼트 셀 각각의 길이를 나타내는 쇼트 셀 길이 정보 (LI1-LIN)를 포함하고,
    상기 쇼트 셀 다중 장치(4)는 다중 데이터 구조에 대응하는 다중 정보를 부여하는 표준 ATM 셀 작성 장치.
  12. B-ISDN망(7)으로부터 송출된 표준 ATM 셀을 수신하는 ATM 셀 수신 장치(8);
    수신한 표준 ATM 셀의 분해/처리를 실행함으로써 페이로드를 구하는 표준 ATM 셀 프로세서(9);
    구해진 페이로드를 쇼트 셀로 분해하는 쇼트 셀 분해 장치(10); 및
    쇼트 셀을 독자 쇼트 셀, ATM 셀, STM 셀, 프레임 릴레이 또는 패킷망의 정보 패킷, TDMA/FDMA 무선 프레임 및 CDMA 무선 패킷 등의 여러 가지 종류의 출력 정보로 변환하기 위해 쇼트 셀 각각의 소정의 처리를 실행하는 쇼트 셀 프로세서/데이터 송신 장치(11)를 포함하는 표준 ATM 셀 분해 장치.
  13. 제 12 항에 있어서,
    상기 표준 ATM 셀 프로세서(9)는 ATM 표준 셀이 처리되도록 상기 쇼트 셀 분해 장치(10) 이외로 데이터를 출력하는 표준 ATM 셀 분해 장치.
  14. 제 12 항에 있어서,
    상기 쇼트 셀 분해 장치(10)는 다중 데이터의 처음 위치부터 시작해서 순차적으로 쇼트 셀 정보를 추출하고, 쇼트 셀 정보를 분석함으로써 다중 데이터를 쇼트 셀로 분해하는 표준 ATM 셀 분해 장치.
  15. 제 13 항에 있어서,
    상기 쇼트 셀 분해 장치(10)는 다중 데이터의 처음 위치부터 시작해서 순차적으로 쇼트 셀 정보를 추출하고, 쇼트 셀 정보를 분석함으로써 다중 데이터를 쇼트 셀로 분해하는 표준 ATM 셀 분해 장치.
  16. 제 12 항에 있어서,
    상기 쇼트 셀 분해 장치(10)는,
    다중 정보를 추출하여 분석하는 다중 정보 분석부 B(10B-1); 및
    상기 다중 정보 분석부 B(10B-1)에 의해 주어진 분석 결과에 따라 다중 데이터를 쇼트 셀로 분해하는 쇼트 셀 분해부 B(10B-2)를 포함하는 표준 ATM 셀 분해 장치.
  17. 제 13 항에 있어서,
    상기 쇼트 셀 분해 장치(10)는,
    다중 정보를 추출하여 분석하는 다중 정보 분석부 B(10B-1); 및
    상기 다중 정보 분석부 B(10B-1)에 의해 주어진 분석 결과에 따라 다중 데이터를 쇼트 셀로 분해하는 쇼트 셀 분해부 B(10B-2)를 포함하는 표준 ATM 셀 분해 장치.
  18. 제 12 항에 있어서,
    상기 쇼트 셀 분해 장치(10)는 소정의 구조에 따라 다중 데이터를 쇼트 셀로분해하는 표준 ATM 셀 분해 장치.
  19. 제 13 항에 있어서,
    상기 쇼트 셀 분해 장치(10)는 소정의 구조에 따라 다중 데이터를 쇼트 셀로 분해하는 표준 ATM 셀 분해 장치.
  20. 제 12 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 쇼트 셀 프로세서/데이터 송신 장치(11)는
    수신한 쇼트 셀의 SC-H를 처리하는 SC-H 프로세서(11-1);
    쇼트 셀이 AAL을 포함하면 AAL 처리를 실행하는 SC-AAL 프로세서(11-2);
    쇼트 셀의 페이로드를 처리하는 SC-PL 프로세서(11-3); 및
    채널로 출력될 출력 데이터의 각 포맷으로 쇼트 셀을 변환하는 데이터 송신부(11-4)를 포함하는 표준 ATM 셀 분해 장치.
  21. 제 12 항 내지 제 13 항 또는 제 16 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 표준 ATM 셀의 상기 다중 정보는 다중 데이터 구조를 나타내는 다중 패턴 식별자(PI)를 포함하고, 상기 다중 패턴 식별자와 상기 다중 데이터 구조 사이에는 대응성이 존재하며, 상기 쇼트 셀 분해 장치(10)는 상기 다중 데이터 정보에 대응하는 상기 다중 데이터 구조로 분해하는 표준 ATM 셀 분해 장치.
  22. 제 12 항 내지 제 13 항 또는 제 16 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 표준 ATM 셀의 상기 다중 정보는,
    표준 ATM 셀의 페이로드에 다중된 동일 길이 쇼트 셀의 수를 나타내는 다중 셀 개수 정보 (N); 및
    다중 쇼트 셀의 길이를 나타내는 쇼트 셀 길이 정보 (L)를 포함하고,
    상기 쇼트 셀 분해 장치(10)는 다중 정보에 대응하는 다중 데이터 구조로 분해하는 표준 ATM 셀 분해 장치.
  23. 제 12 항 내지 제 13 항 또는 제 16 항 내지 제 17 항 중 어느 한 한항에 있어서,
    상기 다중 정보는,
    표준 ATM 셀의 페이로드에 다중된 쇼트 셀의 수를 나타내는 다중 셀 개수 정보 (N) 및 다중 쇼트 셀 각각의 길이를 나타내는 쇼트 셀 길이 정보 (LI1-LIN)를 포함하고,
    상기 쇼트 셀 분해 장치(10)는 다중 정보에 대응하는 다중 데이터 구조로 분해하는 표준 ATM 셀 분해 장치.
  24. 쇼트 셀 다중 ATM 전송 방법에 있어서,
    여러 가지 종류의 입력 정보로부터 형성된 하나 이상의 다중 쇼트 셀을 갖는 페이로드를 각각 포함하는 하나 이상의 표준 ATM 셀을 ATM 교환망으로 출력하기 위해 작성하는 단계;
    상기 표준 ATM 셀을 송신하는 단계; 및
    쇼트 셀 다중 ATM 셀을 수신하고, 그들을 쇼트 셀로 분해하고, 그들을 출력 데이터 포맷으로 변환한 후 채널로 출력하는 단계를 포함하는 쇼트 셀 다중 ATM 전송 방법.
  25. 제 24 항에 있어서,
    상기 쇼트 셀은 서브-쇼트 셀로 계층적으로 다중되는 쇼트 셀 다중 ATM 전송 방법.
  26. 쇼트 셀 다중 ATM 전송 방법에 있어서,
    여러 가지 종류의 입력 정보로부터 쇼트 셀을 형성하고, 하나 이상의 표준 ATM 셀의 페이로드에 배치되도록 쇼트 셀을 다중하고, 표준 ATM 페이로드로서 다중 데이터를 수신하고, AAL 및 헤더를 부가함으로써 ATM 교환망으로 송출될 표준 ATM 셀을 작성하는 단계; 및
    쇼트 셀 다중 ATM 셀을 수신하고, 수신한 쇼트 셀 다중 ATM 셀을 그의 페이로드가 구해지도록 분해하고, 상기 구해진 페이로드를 채널로 출력될 출력 데이터 포맷으로 변환되는 쇼트 셀로 분해하는 단계를 포함하는 쇼트 셀 다중 ATM 전송 방법.
  27. 쇼트 셀 다중 ATM 전송 방법에 있어서,
    여러 가지 종류의 입력 정보로부터 쇼트 셀을 형성하고, 쇼트 셀 다중용 개별 AAL로서 쇼트 셀에 개별적으로 부여되어야 하는 정보를 각 쇼트 셀에 부여하고, 쇼트 셀을 다중함으로써 다중 데이터를 형성하고, 작성된 ATM 셀이 공유하는 쇼트 셀 다중용 공통 AAL을 다중 데이터에 부여하고, 표준 ATM 셀에 ATM 헤더를 부여하고, 표준 ATM 셀을 ATM 교환망으로 송출하는 단계;
    쇼트 셀 다중 ATM 셀을 수신하고, 그들을 ATM 헤더에 따라 프로세서로 루트하는 단계;
    쇼트 셀 다중용 공통 AAL 및 쇼트 셀 다중용 개별 AAL의 조합에 따라 다중 데이터의 처리를 통해 쇼트 셀을 추출하는 단계; 및
    쇼트 셀 다중용 개별 AAL에 따라 쇼트 셀을 개별 처리하고, 쇼트 셀을 출력된 출력 데이터로 변환하는 단계를 포함하는 쇼트 셀 다중 ATM 전송 방법.
  28. 제 27 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL과 쇼트 셀 다중용 개별 AAL의 조합은 쇼트 셀 다중용 개별 AAL에 길이 정보 및 오버랩 정보를 포함하는 쇼트 셀 다중 ATM 전송 방법.
  29. 제 27 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL과 쇼트 셀 다중용 개별 AAL의 조합은 쇼트 셀 다중용 공통 AAL에 길이 정보 및 오버랩 정보를 포함하는 쇼트 셀 다중 ATM 전송 방법.
  30. 제 27 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL과 쇼트 셀 다중용 개별 AAL의 조합은 쇼트 셀 다중용 공통 AAL에 오버랩 정보를 포함하고, 쇼트 셀 다중용 개별 AAL에 길이 정보를 포함하는 쇼트 셀 다중 ATM 전송 방법.
  31. 독자 쇼트 셀, ATM 셀, STM 프레임, 프레임 릴레이 또는 패킷망의 정보 패킷, TDMA/FDMA 무선 프레임 및 CDMA 무선 패킷 등의 여러 가지 종류의 입력 정보를 수신하고 표준 ATM 셀을 작성하는 표준 ATM 셀 작성 장치에 있어서,
    쇼트 셀 다중용 공통 AAL로서 상기 작성한 표준 ATM 셀에 공통인 AAL을 부여하는 수단; 및
    쇼트 셀 다중용 개별 AAL로서 쇼트셀에 개별적으로 부여되어야 할 정보를 부여하는 수단을 포함하는 표준 ATM 셀 작성 장치.
  32. 제 31 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀 다중을 위한 길이 정보가 부여되는 표준 ATM 셀 작성 장치.
  33. 제 32 항에 있어서,
    상기 길이 정보는 쇼트 셀 분할전 다중될 쇼트 셀의 길이를 부여하는 표준 ATM 셀 작성 장치.
  34. 제 32 항에 있어서,
    상기 길이 정보는 표준 ATM 셀에 각각 대응하는 단위로 분할된 쇼트 셀의 길이를 부여하는 표준 ATM 셀 작성 장치.
  35. 제 31 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀 다중을 위한 길이 정보가 부여되는 표준 ATM 셀 작성 장치.
  36. 제 31 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 작성 장치.
  37. 제 32 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 작성 장치.
  38. 제 33 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 작성 장치.
  39. 제 34 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 작성 장치.
  40. 제 35 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 작성 장치.
  41. 제 31 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 작성 장치.
  42. 제 32 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 작성 장치.
  43. 제 33 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 작성 장치.
  44. 제 34 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 작성 장치.
  45. 제 35 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 작성 장치.
  46. 제 31 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 작성 장치.
  47. 제 32 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 작성 장치.
  48. 제 33 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 작성 장치.
  49. 제 34 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 작성 장치.
  50. 제 35 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 작성 장치.
  51. 제 36 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 작성 장치.
  52. 제 37 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 작성 장치.
  53. 제 38 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 작성 장치.
  54. 제 39 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 작성 장치.
  55. 제 40 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 작성 장치.
  56. 제 41 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 작성 장치.
  57. 제 42 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 작성 장치.
  58. 제 43 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 작성 장치.
  59. 제 44 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 작성 장치.
  60. 제 45 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 작성 장치.
  61. 제 46 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 작성 장치.
  62. 제 47 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 작성 장치.
  63. 제 48 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 작성 장치.
  64. 제 49 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 작성 장치.
  65. 제 50 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 작성 장치.
  66. 제 51 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 작성 장치.
  67. 제 52 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 작성 장치.
  68. 제 53 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 작성 장치.
  69. 제 54 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 작성 장치.
  70. 제 55 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 작성 장치.
  71. 제 56 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 작성 장치.
  72. 제 57 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 작성 장치.
  73. 제 58 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 작성 장치.
  74. 제 59 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 작성 장치.
  75. 제 60 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 작성 장치.
  76. 제 46 항 내지 제 75 항 중 어느 한 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 쇼트 셀에 포함된 데이터 내용의 개별성을 나타내는 정보 또는 품질을 나타내는 정보가 부여되는 표준 ATM 셀 작성 장치.
  77. 분할후 길이 정보가 부여된 쇼트 셀 다중용 개별 AAL을 부여하는 것을 포함하는 표준 ATM 셀 작성 장치.
  78. 독자 쇼트 셀, ATM, STM 프레임, 프레임 릴레이 또는 패킷망의 정보 패킷, TDMA/FDMA 무선 프레임 및 CDMA 무선 패킷 등의 여러 가지 종류의 입력 데이터로부터 작성된 표준 ATM 셀을 수신하고, 표준 ATM 셀을 쇼트 셀로 분해하는 표준 ATM 셀 분해 장치에 있어서,
    표준 ATM 셀에 공통으로 부여되는 쇼트 셀 다중용 공통 AAL 및 쇼트 셀에 개별적으로 부여되는 쇼트 셀 다중용 개별 AAL을 사용하여 쇼트 셀로 분해하는 수단; 및
    분해한 개별 쇼트 셀의 처리를 실행하는 수단을 포함하는 표준 ATM 셀 분해 장치.
  79. 제 78 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀 다중을 위한 길이 정보가 부여되는 표준 ATM 셀 분해 장치.
  80. 제 79 항에 있어서,
    상기 길이 정보에는 분할전 다중 쇼트 셀의 길이가 부여되는 표준 ATM 셀 분해 장치.
  81. 제 79 항에 있어서,
    상기 길이 정보에는 표준 ATM 셀에 각각 대응하는 단위로 분할된 후의 길이가 부여되는 표준 ATM 셀 분해 장치.
  82. 분할후의 길이 정보가 부여되는 쇼트 셀 다중용 개별 AAL을 부여하는 것을 포함하는 표준 ATM 셀 분해 장치.
  83. 제 78 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀 다중을 위한 길이 정보가 부여되는 표준 ATM 셀 분해 장치.
  84. 제 78 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 분해 장치.
  85. 제 79 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 분해 장치.
  86. 제 80 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 분해 장치.
  87. 제 81 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 분해 장치.
  88. 제 82 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 분해 장치.
  89. 제 83 항에 있어서,
    상기 쇼트 셀 다중용 공통 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 분해 장치.
  90. 제 78 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 분해 장치.
  91. 제 79 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 분해 장치.
  92. 제 80 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 분해 장치.
  93. 제 81 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 분해 장치.
  94. 제 82 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 분해 장치.
  95. 제 83 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀이 오버랩 방식으로 표준 ATM 셀에 다중된 것을 나타내는 오버랩 정보가 부여되는 표준 ATM 셀 분해 장치.
  96. 제 78 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 분해 장치.
  97. 제 79 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 분해 장치.
  98. 제 80 항에 있어서,
    상기 쇼트 셀 다중용 개별 AAL에는 쇼트 셀을 개별 처리하는 정보가 부여되는 표준 ATM 셀 분해 장치.
  99. 제 96 항 내지 제 98 항 중 어느 한 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 유음/무음의 전환점을 식별하는 정보가 부여되는 표준 ATM셀 분해 장치.
  100. 제 82 항, 제 88 항 또는 제 94 항 중 어느 한 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 쇼트 셀에 포함된 데이터 내용의 개별성을 나타내는 정보 또는 품질을 나타내는 정보가 부여되는 표준 ATM 셀 분해 장치.
  101. 제 83 항 내지 제 87 항, 제 89 항 내지 제 93 항 또는 제 95 항 내지 제 98 항 중 어느 한 항에 있어서,
    상기 쇼트 셀을 개별 처리하는 정보에는 쇼트 셀에 포함된 데이터 내용의 개별성을 나타내는 정보 또는 품질을 나타내는 정보가 부여되는 표준 ATM 셀 분해 장치.
  102. 제 2 항의 표준 ATM 셀 작성 장치(1) 내의 데이터 수신기/쇼트 셀 작성 장치(3)의 SC-AAL 부여장치(3-3, 3-3')에 있어서,
    상기 SC-AAL 부여장치는 분할된 사용자 데이터 중 최종 데이터 또는 최초 데이터에 최종 식별자 또는 최초 식별자를 SC-AAL로서 부여하는 SC-AAL 부여장치.
  103. 제 3 항의 표준 ATM 셀 작성 장치(1) 내의 데이터 수신기/쇼트 셀 작성 장치(3)의 SC-AAL부여장치(3-3, 3-3')에 있어서,
    상기 SC-AAL 부여장치는 분할된 사용자 데이터 중 최종 데이터 또는 최초 데이터에 최종 식별자 또는 최초 식별자를 SC-AAL로서 부여하는 SC-AAL 부여장치.
  104. 제 4 항의 표준 ATM 셀 작성 장치(1) 내의 데이터 수신기/쇼트 셀 작성 장치(3)의 SC-AAL 부여장치(3-3, 3-3')에 있어서,
    상기 SC-AAL 부여장치는 분할된 사용자 데이터 중 최종 데이터 또는 최초 데이터에 최종 식별자 또는 최초 식별자를 SC-AAL로서 부여하는 SC-AAL 부여장치.
  105. 제 5 항의 표준 ATM 셀 작성 장치(1) 내의 데이터 수신기/쇼트 셀 작성 장치(3)의 SC-AAL 부여장치(3-3, 3-3')에 있어서,
    상기 SC-AAL 부여장치는 분할된 사용자 데이터 중 최종 데이터 또는 최초 데이터에 최종 식별자 또는 최초 식별자를 SC-AAL로서 부여하는 SC-AAL 부여장치.
  106. 제 102 항에 있어서,
    상기 최종 식별자는 분할된 사용자 데이터가 최종 데이터인 것을 나타내는 식별 비트를 포함하는 SC-AAL 부여장치.
  107. 제 103 항에 있어서,
    상기 최종 식별자는 분할된 사용자 데이터가 최종 데이터인 것을 나타내는 식별 비트를 포함하는 SC-AAL 부여장치.
  108. 제 104 항에 있어서,
    상기 최종 식별자는 분할된 사용자 데이터가 최종 데이터인 것을 나타내는 식별 비트를 포함하는 SC-AAL 부여장치.
  109. 제 105 항에 있어서,
    상기 최종 식별자는 분할된 사용자 데이터가 최종 데이터인 것을 나타내는식별 비트를 포함하는 SC-AAL 부여장치.
  110. 제 102 항에 있어서,
    상기 최초 식별자는 분할된 사용자 데이터가 최초 데이터인 것을 나타내는 식별 비트를 포함하는 SC-AAL 부여장치.
  111. 제 103 항에 있어서,
    상기 최초 식별자는 분할된 사용자 데이터가 최초 데이터인 것을 나타내는 식별 비트를 포함하는 SC-AAL 부여장치.
  112. 제 104 항에 있어서,
    상기 최초 식별자는 분할된 사용자 데이터가 최초 데이터인 것을 나타내는 식별 비트를 포함하는 SC-AAL 부여장치.
  113. 제 105 항에 있어서,
    상기 최초 식별자는 분할된 사용자 데이터가 최초 데이터인 것을 나타내는 식별 비트를 포함하는 SC-AAL 부여장치.
  114. 제 2 항 내지 제 11 항 또는 제 31 항 내지 제 77 항 중 어느 한 항의 표준 ATM 셀 작성 장치(1), 및 제 12 항 내지 제 23 항 또는 제 78 항 내지 제 101 항중 어느 한 항의 표준 ATM 셀 분해 장치(2)를 포함하는 표준 ATM 셀 작성/분해 장치.
  115. 제 114 항에 있어서,
    상기 쇼트 셀은 서브-쇼트 셀로 계층적으로 다중되는 표준 ATM 셀 작성/분해 장치.
  116. 제 2 항 내지 제 11 항 또는 제 31 항 내지 제 77 항 중 어느 한 항의 표준 ATM 셀 작성 장치가 표준 ATM 셀 교환망을 거쳐 제 12 항 내지 제 23 항 또는 제 78 항 내지 제 101 항 중 어느 한 항의 표준 ATM 셀 분해 장치와 연결되는 쇼트 셀 다중 ATM 전송 시스템.
  117. 제 116 항에 있어서,
    상기 쇼트 셀은 서브-쇼트 셀로 계층적으로 다중되는 쇼트 셀 다중 ATM 전송 시스템.
KR1019970707962A 1996-03-08 1996-10-11 쇼트 셀 다중 에이티엠 전송 시스템 및 전송 방법 KR100358032B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP052169/1996 1996-03-08
JP5216996 1996-03-08
JP052,169/1996 1996-03-08

Publications (2)

Publication Number Publication Date
KR19990008432A KR19990008432A (ko) 1999-01-25
KR100358032B1 true KR100358032B1 (ko) 2004-06-05

Family

ID=12907333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970707962A KR100358032B1 (ko) 1996-03-08 1996-10-11 쇼트 셀 다중 에이티엠 전송 시스템 및 전송 방법

Country Status (6)

Country Link
US (1) US6671289B1 (ko)
EP (1) EP0827305B1 (ko)
KR (1) KR100358032B1 (ko)
CN (1) CN1131624C (ko)
DE (1) DE69634401T2 (ko)
WO (1) WO1997033406A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9621776D0 (en) * 1996-10-18 1996-12-11 Northern Telecom Ltd ATM communications system and method
US6791947B2 (en) 1996-12-16 2004-09-14 Juniper Networks In-line packet processing
JP2850957B2 (ja) 1997-02-28 1999-01-27 日本電気株式会社 音声パケットａｔｍ中継転送方式
US6504845B1 (en) 1997-12-19 2003-01-07 Telefonaktiebolaget Lm Ericsson (Publ) Centralized queuing for ATM node
US6804246B1 (en) * 1997-12-19 2004-10-12 Telefonaktiebolaget Lm Ericsson (Publ) Asynchronous transfer mode system handling differing AAL protocols
FR2774242B1 (fr) * 1998-01-26 2000-02-11 Alsthom Cge Alcatel Systeme et procede de commutation asynchrone de cellules composites, et modules de port d'entree et de port de sortie correspondants
US6345056B1 (en) * 1998-03-09 2002-02-05 At&T Corp. Method and apparatus for transmitting compressed packetized voice over ATM
JP3538537B2 (ja) * 1998-03-20 2004-06-14 富士通株式会社 ショートセル対応ａｔｍ交換機及びそのルーティング方法
DE19822796A1 (de) * 1998-05-20 1999-11-25 Siemens Ag Verfahren und Anordnung zur Echtzeit-Übertragung von komprimierten Daten
JP3039779B2 (ja) * 1998-06-19 2000-05-08 日本電気株式会社 音声中継装置及びその中継方法
DE19832997C2 (de) * 1998-07-22 2001-04-12 Siemens Ag Netzwerkanpassungseinrichtung und zugehöriges Verfahrens
DE19832996A1 (de) * 1998-07-22 2000-01-27 Siemens Ag Netzwerkanpassungseinrichtung und zugehöriges Verfahren
DE19832999C2 (de) * 1998-07-22 2001-10-11 Siemens Ag Verfahren zum Vermitteln von über eine paket-orientierte Datenübertragungsstrecke empfangenen Daten
JP2000041051A (ja) 1998-07-23 2000-02-08 Nec Corp Ａａｌ受信回路と無線基地局および移動通信システムならびにａｔｍセルのａａｌ処理方法
DE19845038A1 (de) * 1998-09-30 2000-04-06 Siemens Ag Verfahren zum Anschließen von Kommunikationsendgeräten an eine Vermittlungsanlage über ein Kommunikationsnetz
DE19845031B4 (de) * 1998-09-30 2005-03-31 Siemens Ag Verfahren zum Verbinden von Vermittlungsanlagen über ein paketorientiertes Kommunikationsnetz
KR100416996B1 (ko) * 1999-05-10 2004-02-05 삼성전자주식회사 이동 통신시스템에서 라디오링크프로토콜에 따른 가변 길이의 데이터 송수신 장치 및 방법
JP2000341300A (ja) 1999-05-31 2000-12-08 Fujitsu Ltd Ａｔｍネットワークに於けるセル多重化システム
WO2001020858A1 (en) * 1999-09-16 2001-03-22 Telefonaktiebolaget Lm Ericsson (Publ) Dynamic circuit emulation using atm switches
JP3681587B2 (ja) * 1999-10-07 2005-08-10 三菱電機株式会社 セル分解装置、セル分解方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
EP1137314A1 (en) * 2000-03-23 2001-09-26 Siemens Information and Communication Networks S.p.A. Telecommunication process and system handling data organized in cells of variable length
JP3653721B2 (ja) 2000-06-30 2005-06-02 日本電気株式会社 通信装置及びそれを備えたシステム
US7016369B2 (en) 2000-12-22 2006-03-21 Telefonaktiebolaget Lm Ericsson (Publ) Binding information for telecommunications network
US6912390B2 (en) 2000-12-22 2005-06-28 Telefonaktiebolaget Lm Ericsson Connection handling in SRNC relocation
JP3681989B2 (ja) * 2001-04-10 2005-08-10 三菱電機株式会社 ゲートウェイシステムおよび音声ゲートウェイシステム
US7301948B2 (en) 2001-06-28 2007-11-27 Ntt Docomo, Inc. Routing method, node, packet communication system, program, and recording medium
KR100403216B1 (ko) * 2001-12-22 2003-10-23 엘지전자 주식회사 피엔엔아이 망과 비아이에스유피 망의 연동 구조 및 방법
CN100349430C (zh) * 2003-03-13 2007-11-14 华为技术有限公司 一种提高无线局域网系统网络传输效率的方法
CN100344121C (zh) * 2003-03-13 2007-10-17 华为技术有限公司 一种提高无线局域网系统网络传输效率的方法
JP3891145B2 (ja) 2003-05-16 2007-03-14 ソニー株式会社 無線通信装置、無線通信方法及びプログラム
DE602004030696D1 (de) * 2003-09-09 2011-02-03 Sonus Networks Inc Verfahren und vorrichtung zum synchronisierten transport von daten durch ein asynchrones medium
JP5205956B2 (ja) * 2007-12-27 2013-06-05 富士通株式会社 メモリ制御装置
CN101917340A (zh) * 2010-08-18 2010-12-15 中兴通讯股份有限公司 异步传输模式业务端到端伪线仿真下行成帧方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5301189A (en) * 1991-08-19 1994-04-05 Siemens Aktiengesellschaft Telecommunication network having ATM switching centers and STM switching centers
US9583402B2 (en) * 2014-07-28 2017-02-28 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device using semiconductor measurement system

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910001743B1 (ko) * 1986-11-28 1991-03-22 미쓰비시덴기 가부시기가이샤 데이타 멀티 플렉스 전송 장치
JPS63197148A (ja) * 1987-02-12 1988-08-16 Mitsubishi Electric Corp パケツト交換装置
JP2764865B2 (ja) * 1990-08-20 1998-06-11 富士通株式会社 Ａｔｍ交換回路構成方式
JPH04157843A (ja) * 1990-10-20 1992-05-29 Fujitsu Ltd 非同期転送モードのための音声セル生成方法および装置
EP0528087A1 (de) * 1991-08-19 1993-02-24 Siemens Aktiengesellschaft Verfahren und Anordnung zur Übermittlung von STM-vermittelten Nachrichten über ATM-Vermittlungsstellen
JPH05103016A (ja) * 1991-10-11 1993-04-23 Hitachi Ltd メツセージ送受信方法
JP3262142B2 (ja) * 1992-01-16 2002-03-04 富士通株式会社 Ａｔｍセル化装置、ａｔｍセル化方法、ノード、及びノードにおける多重化方法
EP0649234B1 (en) * 1993-10-14 2001-09-19 International Business Machines Corporation Method and apparatus of transferring data in an ATM network
JPH07162437A (ja) * 1993-12-10 1995-06-23 Fujitsu Ltd Ａｔｍ通信のデータ伝送方法
JPH07202895A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd セル多重化方式およびセル多重化装置
JP3079000B2 (ja) * 1994-01-11 2000-08-21 株式会社エヌ・ティ・ティ・ドコモ 移動無線通信方式
EP0662778B1 (en) * 1994-01-11 2005-10-12 NTT DoCoMo, Inc. Mobile radio communications system
JPH07336354A (ja) * 1994-06-06 1995-12-22 Oki Electric Ind Co Ltd Ｓｔｍデータ／ａｔｍセル変換方法及び装置
SE503317C2 (sv) * 1994-06-13 1996-05-13 Ericsson Telefon Ab L M Sätt och väljarnod för att koppla STM-celler i en kretsemulerad ATM-väljare
JP3016337B2 (ja) * 1994-06-29 2000-03-06 三菱電機株式会社 音声伝送装置及び音声受信装置
US5583859A (en) * 1994-08-30 1996-12-10 Bell Communications Research, Inc. Data labeling technique for high performance protocol processing
US5606552A (en) * 1994-10-17 1997-02-25 Lucent Technologies Inc. Broadband adaptation processing
EP0758174B1 (en) 1995-02-23 2006-06-14 NTT DoCoMo, Inc. Method and device for multi-cell transmission
SE505845C2 (sv) * 1995-04-24 1997-10-13 Ericsson Telefon Ab L M Telekommunikationssystem och sätt att överföra mikroceller i detta
FR2735642B1 (fr) * 1995-06-19 1997-08-01 Cit Alcatel Procede de multiplexage dans un reseau de telecommunication a mode de transfert asynchrome, et noeud de commutation mettant en oeuvre ce procede
US5884064A (en) * 1996-09-04 1999-03-16 Lucent Technologies Inc. System for emulating a virtual path in an ATM network
US5978680A (en) * 1996-12-30 1999-11-02 Nokia Telecommunications Oy Transmission method and a cellular radio system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5301189A (en) * 1991-08-19 1994-04-05 Siemens Aktiengesellschaft Telecommunication network having ATM switching centers and STM switching centers
US9583402B2 (en) * 2014-07-28 2017-02-28 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device using semiconductor measurement system

Also Published As

Publication number Publication date
DE69634401T2 (de) 2005-12-29
DE69634401D1 (de) 2005-04-07
CN1131624C (zh) 2003-12-17
WO1997033406A1 (fr) 1997-09-12
CN1187274A (zh) 1998-07-08
JP3288713B2 (ja) 2002-06-04
EP0827305B1 (en) 2005-03-02
EP0827305A4 (en) 2001-01-31
KR19990008432A (ko) 1999-01-25
EP0827305A1 (en) 1998-03-04
US6671289B1 (en) 2003-12-30

Similar Documents

Publication Publication Date Title
KR100358032B1 (ko) 쇼트 셀 다중 에이티엠 전송 시스템 및 전송 방법
EP0904670B1 (en) Multiplexing of voice and data minicells
US7710980B2 (en) Synchronization system and method
JP3405800B2 (ja) Ａｔｍによる可変長セルの転送方式，ａｔｍによる可変長セルのスイッチ及びａｔｍによる可変長セルの交換機
AU723092B2 (en) Minicell sequence number count
US6038231A (en) Data suppression and regeneration
US5809023A (en) ATM method and apparatus utilizing decoupling minicells
CA2220252C (en) Short cell multiplexed atm transmission system and transmission method
CA2489644C (en) Short cell multiplexed atm transmission system and transmission method
JP3288713B6 (ja) ショートセル多重ａｔｍ伝送システム及び伝送方法
EP0979566B1 (en) Data suppression and regeneration
JP3577715B2 (ja) Ａｔｍ通信システム及びａｔｍマルチ・リンク通信方法
JP3014619B2 (ja) 非同期転送モード通信システムおよびそのセル分解装置ならびに非同期転送モード通信方式
JP3577319B2 (ja) マイクロセルを転送する電気通信システムおよび方法
JP2002026913A (ja) Ａａｌ１信号伝送による導通確認システム及びその方法
JPH08186586A (ja) Ａｔｍセル受信装置
MXPA98008094A (en) Combined method of alignment of minicelda and protection of head and apparatus used by mi
JP2003218937A (ja) データ伝送システム、送信装置、受信装置及びデータ伝送方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010417

Effective date: 20020627

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 15

EXPY Expiration of term