KR100354594B1

KR100354594B1 - 액정 디스플레이 셀 및 터치 입력 장치의 터치 지점 결정 방법

Info

Publication number: KR100354594B1
Application number: KR1019990028044A
Authority: KR
Inventors: 콜간에반조지; 레빈제임스루이스; 샤퍼트마이클알랜; 러셀그레고리프레이저
Original assignee: 인터내셔널 비지네스 머신즈 코포레이션
Priority date: 1998-08-18
Filing date: 1999-07-12
Publication date: 2002-09-30
Also published as: JP3526418B2; US6057903A; KR20000016923A; CN1246638A; US6177918B1; CN1167976C; TW438988B; JP2000105670A

Abstract

본 발명은 다수의 셀을 갖는 액정 디스플레이 내에 터치 입력 기능을 제공하되, 각각의 셀은 그 자체 상에 통합된 공통 전극을 갖는 제 1 기판, 그 자체 상에 통합된 화소 전극을 갖는 제 2 기판, 공통 전극과 화소 전극 사이에 위치하고 있는 액정 재료를 포함한다. 제 1 도전층(신호층) 및 제 2 도전층(보호면 층)은 제 1 기판 상에 통합되며 제 1 전극과 공통 전극 사이에 위치하게 된다. 신호층에 제 1 신호를 인가함으로써 터치 입력 장치와 제 1 기판의 접촉 지점이 결정된다. 제 2 신호가 보호면 층에 인가되어 신호층과 공통 전극 사이의 용량성 결합을 낮추게 된다. 제 1 신호의 진폭의 크기를 일정한 비율로 변조시키고/시키거나 제 1 신호를 위상 전이시킴으로써 제 2 신호를 발생시킬 수 있다. 제 1 신호에 대한 응답(response)이 측정되어 터치 입력 장치의 접촉 지점을 결정한다. 바람직하게는, 화소 전극에 마주하여 위치하고 있는 신호층의 부분은 차광막 재료의 패턴화된 층이고, 보호면 층은 투명한 ITO 층이다. 이와 달리, 화소 전극에 마주하여 위치하고 있는 신호층과 보호면 층의 부분은 차광막 재료의 패턴화된 층일 수도 있다. 저항 네트 워크는 신호층에 결합되어 수평 및 수직 방향으로 신호층의 저항을 선형화할 수 있다. 신호층과 공통 전극 사이의 용량성 결합을 낮춤으로써 보호면 층과 이에 인가된 신호는 인체의 (손가락 또는 발가락과 같은) 일부분의 접촉 위치를 소스 신호에 따라서 측정된 응답에 기초하여 결정케 한다. 본 발명은 디스플레이 부품의 매트릭스는 기판의 제 1 측면으로부터 위에서 보여지고 디스플레이 부품이기판의 제 2 측면(즉, 마주하는 측면) 상에 위치하고 있는 수동 매트릭스 시스템에 사용될 수도 있다.

Description

액정 디스플레이 셀 및 터치 입력 장치의 터치 지점 결정 방법{LIQUID CRYSTAL DISPLAY DEVICE EMPLOYING A GUARD PLANE BETWEEN A LAYER FOR MEASURING TOUCH POSITION AND COMMON ELECTRODE LAYER}

관련 출원에 대한 상호 참증

본 특허 출원은 동시에 출원된 미국 특허 가출원(대리인 문서 번호 JA998-104)과 연관되어 있고 본 특허 출원의 양수인에게 양도되어 있으며, 이 특허 출원의 전체는 본 명세서에서 참조로서 인용된다.

본 발명은 터치 지점(touch position)을 측정하는 수단을 채용하는 액정 디스플레이(liquid crystal display: LCD)에 관한 것으로서, 보다 구체적으로는 이러한 터치 측정 수단이 LCD 기판 안으로 통합된 LCD에 관한 것이다.

표면을 접촉하는 물체 또는 신체(person)의 위치를 결정하는 터치 입력 시스템은 매우 다양한 응용 분야에서 활용되며 터치 위치는 매우 정확하게 결정될 필요가 있다. 전형적으로, 이러한 장치는 투명하며 컴퓨터 디스플레이 위에 직접적으로 고정된다. CRT 또는 평판 디스플레이 위에 고정될 수 있는 이러한 부가식 터치 화면(added-on touch screen)은 1997년 2월 10일자로 발행되어 New Media의 39-42 쪽에 게재된 씨스킵톤(CSkipton)의 "You can touch this! Touch screens deliver multimedia to the masses"에서 찾을 수 있다. 부가식 터치 화면은 터치 위치를 결정하기 위하여 다양한 방법을 이용하였다. 전형적으로, 이러한 시스템의 표면은 실질적으로 균일한 비저항(resistivity)을 갖는 층을 포함하며 전극은 표면의 가장자리에 접속된다. 전극은 보편적으로 표면보다 도전성이 더 양호한 재료로 만들어지며 특정 패턴으로 표면 상에 흔히 실크 스크린(silk-screen)된다. 위치를 결정하는 데 종종 사용되는 방법은 제 1 방향으로 전계를 인가하고 나서, 제 1 방향에 수직한 제 2 방향으로 표면을 가로질러 전위를 인가하는 것이다. 신따로(Shintaro) 등에게 허여된 미국 특허 제 3,591,718 호 및 나까무라(Nakamura) 등에게 허여된 미국 특허 제 4,649,232 호에서 기술된 바와 같이, x 및 y 위치는 전압을 측정하기 위하여 (절연층을 통해) 용량성으로(capacitively) 결합된 탐침(probe)을 이용하여 결정할 수도 있다. 몸체(body)가 인가된 AC 신호를 접지로 단락(short)시키기 때문에 전극을 통하는 전류 흐름(current flow)을 모니터링하여 손가락 터치의 위치를 결정할 수도 있지만, 이때 시스템 내의 표류 전류(stray current)가 손가락에 대한 적은 캐패시턴스보다 매우 적을 것을 필요로 한다. 페퍼(Pepper) 2 세(Jr)에게 허여된 미국 특허 제 4,293,734 호는 1) 모든 4 개의 측면에 AC 신호로 전원(power)을 인가하고 전극 전류의 비율을 이용하여 손가락 터치 위치를 결정하는, 또는 2) 코너(corner)를 접지하고 코너에서 전원이 인가된 탐침(powered stylus)에 의하여 유도된 전류를 측정하는 대체 방안들을 제시한다. 그레니아스(Grenias) 등에게 허여된 미국 특허 제 4,686,332 호에서는, 두 개의 이격된 도전체 평면을 포함하는 부가식 터치 화면이 기술되어져 있다. 손가락 터치에 기인된 도전체 평면의 캐패시턴스 변화를 검출하여 손가락 터치 지점이 결정된다. 마지막으로, 미국 특허 제 4,371,746 호에서는, 부가식 터치 패널은 저항성 터치 표면 아래에 (또는 부분적으로 둘러싼) 도전성 재료의 보호층을 포함하는 것으로 기술된다. 유효(effective) 캐패시턴스를 저항성 접촉면의 접지까지 실질적으로 감소시키도록 저항성 접촉면에 인가된 신호의 진폭과 위상이 동일한 신호로 부가식 패널의 보호층에 전압이 인가된다.

이러한 부가식 터치 화면의 단점은 이들이 디스플레이 유닛의 무게와 크기를 증가시키는 것이며, 이는 노트북 컴퓨터와 같은 휴대용 응용 분야에 이용하는 데 커다란 결함이 된다. 덧붙여, 컴퓨터와 장치의 통신은 이용 가능한 카드 슬롯 또는 직렬 또는 병렬 포트 어댑터를 필요로 한다. 이러한 단점은 LC 디스플레이 안으로 터치 센서를 통합(integration)시킴으로써 크게 감소될 수 있다. 액정 디스플레이에 응용하기 위하여, 구체적으로 휴대용 응용 분야에 대하여, 용량성 터치 기법은 소형 및 고 투과율(85-90 %)이기 때문에 가장 적합하다. 저항성 터치 기술은 하나 보다는 두 개의 산화 주석을 첨가한 산화 인듐(indium tin oxide: ITO)을 필요로 하고 단지 55 내지 75 %의 투과율을 갖는다.

전형적으로, 컬러 LC 디스플레이에서는 시청자를 향한 방향으로 놓인 유리 기판은 액정 재료와 접촉하는 안쪽면 상에 구축된 컬러 필터(color filter: CF)를 갖고 컬러 필터 기판은 디스플레이를 어드레싱하기 위한 능동 (또는 수동) 매트릭스를 포함하는 제 2 유리 기판과 가장자리를 따라서 접착된다. 컬러 필터는 전형적으로 (Cr 및 Cr 산화물과 같은) 차광막(black matrix: BM) 재료, 안료(pigment) 또는 염료(dyes)를 포함하는 폴리머 층, 디스플레이에 대한 공통 전극으로 이용되는 ITO 층(능동 매트릭스 디스플레이 내에서 또는 수동 매트릭스 디스플레이 내에서 이는 라인으로 패턴화되고 디스플레이를 어드레싱하는 데 이용됨) 으로 이루어진다(티고제키(TKoseki) 등에 의하여 "Color filter for 10.4 in. diagonal 4096-color thin-film-transistor liquid crystal displays"라는 명칭으로 IBM J. Res. Develop. Vol. 36 No. 1에 1992년 1월 게재된 내용을 참조). 또한, 쭈쭈미(Tsutsumi) 등에게 허여된 미국 특허 제 5,278,009 호에 기술된 바와 같이 ITO 공통 전극이 증착되기 이전에 감광성 투명 보호막(overcoat) 층이 착색된(pigmented) 구역을 평탄화시키기 위하여 이용된다.

용량성을 이용하여 철필 입력(stylus input)을 감지하는 LCD의 (예를 들면 컬러 필터를 포함하는 기판과 같은) 상부 유리 기판의 변형에 관한 두 종류의 보고서가 있다. "A design of the position-sensitive TFT-LCD for pen applications"의 명칭으로 SID '97의 87-90 쪽에서 제이. 에이치. 김(J. H. Kim) 등에 의해 공개된 내용에 의하면, 컬러 필터 내의 도전성 차광막(black matrix, BM) 층은 보호막 층에 의하여 ITO 공통 전극으로부터 격리되고 AC 신호는 차광막 (BM)으로 인가된다. 보상 저항은 어레이의 바깥쪽에 형성되어 전계를 선형화(linearize)하고 인가된 필드(field)의 방향(X 및 Y)은 교번되며 철필의 지점은 속박된(tethered) 철필에 용량성으로 결합되는 전압을 측정하여 결정된다. 차광막(BM)에 대한 입력 신호의 진폭의 거의 절반으로 ITO 공통 전극층 상에 커다란 신호가 유도된다는 것을 주목해야 한다.

이케다(Ikeda) 등에 의해 "A new TFT-LCD with build-in digitizing function"의 명칭으로 ISW '97, 199-202 쪽에서 공개되어 있는 바로는 6.6 인치 VGA reflective Guest-Host AMLCD는 철필 입력에 대한 저항층으로 ITO 공통 전극을 사용한다. AC 신호 전압 그레이디안트(gradient)는 교대로 X 혹은 Y 방향으로 ITO 공통 전극 상의 DC 바이어스(bias)에 추가로 인가된다. 능동 영역과 0.25 mm x 1 mm 크기와 2.5 mm 간격으로 배치된 ITO 저항에 의하여 연결된 각 가장자리를 따라서 난 Al 띠형상 전극에 의하여 필드의 부분적 선형화를 수행하였다. Al 비저항은 지나친 전력 손실없이 최상의 선형화를 위해 조정된다. 필드는 속박된 철필로 용량적으로 측정되며 위치는 디스플레이 상의 전형적인 지점에 대하여 사전에 측정된(pre-measured) 데이터를 이용하여 결정되어 컴퓨터에 저장된다.

신호층과 ITO 공통 전극(김 등) 또는 TFT 어레이(이케다 등) 내의 배선 사이의 용량 결합(즉, 유효 캐패시턴스)이 기판과 인체(human body) 사이의 용량 결합(유효 캐패시턴스) 보다 훨씬 크기 때문에 이러한 통합된 구조 모두가 (손가락 또는 발가락과 같은) 인체의 일부분의 접촉 지점을 측정하기에 적합하지 않다.

따라서, 기판과 (손가락 또는 발가락과 같은) 인체의 일부분의 접촉 지점을 측정하기에 적합한 LCD의 기판 안으로 통합된 구조를 개발할 필요가 있다.

따라서, 종래 기술의 전술한 문제들과 연관된 문제들은 본 발명의 원리(priciples)로 해결되며, 본 발명의 원리는 다수의 셀을 갖는 액정 디스플레이내에 터치 입력 기능을 제공하되, 각각의 셀은 그 자체 상에 통합된 공통 전극을 갖는 제 1 기판, 그 자체 상에 통합된 화소 전극을 갖는 제 2 기판, 공통 전극과 화소 전극 사이에 위치하고 있는 액정 재료를 포함한다. 제 1 도전층(신호층) 및 제 2 도전층(보호면 층)은 제 1 기판 상에 통합되며 제 1 전극과 공통 전극 사이에 위치하게 된다. 신호층에 제 1 신호를 인가함으로써 터치 입력 장치와 제 1 기판의 접촉 지점이 결정된다. 제 2 신호가 보호면 층에 인가되어 신호층과 공통 전극 사이의 용량성 결합을 낮추게 된다. 제 1 신호의 진폭의 크기를 일정한 비율로 변조시키고/시키거나 제 1 신호를 위상 전이시킴으로써 제 2 신호를 발생시킬 수 있다. 이와 달리, 제 2 신호의 진폭의 크기를 일정한 비율로 변조시키고/시키거나 제 2 신호를 위상 전이시킴으로써 제 1 신호를 발생시킬 수 있다. 제 1 신호에 대한 응답(response)이 측정되어 터치 입력 장치의 접촉 지점을 결정한다. 바람직하게는, 화소 전극에 마주하여 위치하고 있는 신호층의 부분은 차광막 재료의 패턴화된 층이고, 보호면 층은 투명한 ITO 층이다. 이와 달리, 화소 전극에 마주하여 위치하고 있는 신호층과 보호면 층의 부분은 차광막 재료의 패턴화된 층일 수도 있다. 저항 네트 워크는 신호층에 결합되어 수평 및 수직 방향으로 신호층의 저항을 선형화할 수 있다. 신호층과 공통 전극 사이의 용량성 결합을 낮춤으로써 보호면 층과 이에 인가된 신호는 인체의 (손가락 또는 발가락과 같은) 일부분의 접촉 위치를 소스 신호에 따라서 측정된 응답에 기초하여 결정케 한다.

본 발명은 디스플레이 부품의 매트릭스는 기판의 제 1 측면으로부터 위에서 보여지고 디스플레이 부품이 기판의 제 2 측면(즉, 마주하는 측면) 상에 위치하고있는 수동 매트릭스 시스템에 사용될 수도 있다.

도 1은 통상적인 교차형 능동 매트릭스 액정 디스플레이 장치의 평면도,

도 2는 도 1의 액정 디스플레이 장치를 선 A-A를 따라서 도시한 부분 단면도,

도 3은 도 1의 능동 매트릭스 액정 디스플레이 장치의 화소를 개략적으로 도시한 도면,

도 4는 본 발명의 터치 입력 기능을 도해적으로 도시한 도면,

도 5는 패턴화된 신호층 및 보호면 층이 상부 기판(24) 안으로 통합된 본 발명의 일실시예를 도시한 도 1의 액정 디스플레이 장치를 선 A-A를 따라서 도시한 부분 단면도,

도 6은 패턴화된 신호층 및 보호면 층이 상부 기판(24) 안으로 통합된 본 발명의 일실시예를 도시한 도 1의 액정 디스플레이 장치를 선 A-A를 따라서 도시한 부분 단면도,

도 7은 본 발명에 따라 저항 네트 워크를 상부 기판 안으로 통합함으로써 패턴화된 도전층의 저항을 수평(X) 및 수직(Y) 방향으로 선형화시키는 저항 네트 워크를 도해적으로 도시한 도면,

도 8의 (a) 내지 도 8의 (h)는 도 6의 상부 기판을 형성하는 공정 단계를 도해적으로 도시한 도면,

도 9의 (a) 내지 도 9의 (h)는 도 5의 상부 기판을 형성하는 공정 단계를 도해적으로 도시한 도면,

도 10은 정사각형 신호층의 저항을 수평 (X) 및 수직(Y) 방향으로 선형화시키는 저항 네트 워크를 도해적으로 도시한 도면,

도 11은 사각형 신호층의 저항을 수평 (X) 및 수직(Y) 방향으로 선형화시키는 저항 네트 워크를 도해적으로 도시한 도면,

도 12는 터치 지점을 유도하기 위해 신호층과 보호면 층의 코너에 공급되는 신호를 발생시키는 시스템을 예시적으로 도시한 도면.

도면의 주요 부분에 대한 부호의 설명

22 : 하부 기판 23 : 컬러 매트릭스 층

23-1 : 차광막 23-2 : 컬러 매트릭스 재료

24 : 상부 기판 25 : 투명 보호막 층

26 : 화소 전극 28 : 공통 전극

30 : TFT 31 : 데이터 라인

32 : 게이트 전극 36 : 액정 재료

61, 73, 87 : 절연층 63 : 보호면 층

71 : 신호층 81 : 도전층

83 : 띠형상부 구역 85 : 사형 구역

도 1은 화소 전극(26)(가려진 구역)이 디스플레이의 부화소(sub-pixel)(6 개를 도시함) 아래에 형성된 통상적인 액정 디스플레이 장치의 평면도를 도시한다. 전형적으로, 화소는 3 개의 인접한 적색(R), 녹색(G), 청색(B)의 부화소(즉, 3 개의 인접한 부화소는 화소 전극(26) 위에 형성된 R, G, B 컬러 매트릭스를 갖음)로 나타낸다. 부화소는 게이트 라인(32)(3 개를 도시함)과 데이터 라인(31)(4 개를 도시함) 사이에 형성된다.

도 2는 도 1의 통상적인 액정 디스플레이 장치의 부분 단면도를 도시한다. 장치는 제 1 기판(22)(이하에서 하부 기판으로 지칭함)과 유리와 같은 투명 재료로 형성된 제 2 기판(24)(이하에서 상부 기판으로 지칭함)을 포함한다. 두 개의 기판은 서로 평행하도록 매우 정밀하게 배열된다. 전형적으로, 상부와 하부 기판 사이에 밀폐된 내부 공간을 규정하기 위하여 기판(22, 24)을 약 1 내지 20 μ(일반적으로 3 내지 5 μ)의 직경을 갖는 플라스틱 스페이서 볼로 서로로부터 분리시키고, 기판의 가장자리(도시하지 않음)를 밀봉한다. 액정 디스플레이의 부화소를 규정하는 화소 전극의 어레이가 제 1 기판(22) 상에 증착되어져 있다. 또한 증착된 전극 박막을 갖지 않는 기판(22) 상의 선택된 영역에 다이오드 또는 박막 트랜지스터(thin film transistor: TFT)와 같은 반도체 소자가 형성된다. 당업자에게 잘알려진 바와 같이, 부화소마다 하나 이상의 TFT(30)가 있다. 도전성 게이트 라인(32)(도시하지 않음)과 도전성 데이터 라인(31)으로 TFT(30)를 각각 제어하며, 이는 각 TFT(30)의 소스가 하나의 대응하는 전극(26)에 전기적으로 접속하는 것을 제외하고는 전극(26)에 전기적으로 접속되지 않도록 하는 방식으로 기판(22) 상에 전형적으로 증착한다. 게이트 라인(32)(도시하지 않음) 및 데이터 라인(31)은 교차 구역에서 서로 전기적으로 절연되어져 있다. 전형적으로 제 2 기판(24) 상에 컬러 매트릭스 층(23)이 증착되어져 있다. 컬러 매트릭스 층(23)은 R, G, B 컬러 매트릭스 재료(23-2) 사이에 끼워 넣어진 차광막(23-1) 층을 전형적으로 갖는다. 주변(ambient) 입사광으로부터 이러한 부품을 차단하고 화소 영역 바깥쪽으로 광이 누설되는 것을 방지하도록 차광막(23-1)이 TFT(30), 데이터 라인(31)과 게이트 라인(32)(도시하지 않음)에 반대편에 위치하게 한다. 컬러 매트릭스 재료(23-2)는 화소 전극(26)의 반대편에 위치한다. 또한, 컬러 매트릭스 층(23) 위에 전형적으로 공통 전극(28)이 형성된다. 전술한 바와 같이, 착색된 구역을 평탄화 하기 위하여 공통 전극을 증착하기 전에 감광성 투명 보호막 층(25)이 컬러 매트릭스 재료에 도포될 수도 있다. 공통 전극(28)은 바람직하게는 산화 주석을 첨가한 산화 인듐과 같은 도전성 재료의 투명한 박막 층 또는 다른 적합한 재료로 이루어진다.

기판(22, 24) 사이의 공간에 액정 재료(36)를 충진한다. 이하에서 보다 상세하게 설명하는 바와 같이, 재료의 성질은 액정 디스플레이(20)의 작동 모드에 의하여 결정된다. 액정 재료(36)의 분자의 경계 조건을 제공하기 위하여 액정 디스플레이 장치의 안쪽면을 각각 정렬층(38, 40)으로 코팅한다. 기판(22, 24)의 바깥쪽면은 각각 그 자체 상에 위치하고 있는 광학적 보상막(42, 44)을 가질 수도 있다. 마지막으로, (보상막이 이용되면) 각 편광막(46, 48)이 보상막(42, 44) 위에 각각 도포될 수도 있거나, (보상막이 이용되지 않으면) 기판(22, 24) 위에 도포될 수도 있다.

도 2에 도시된 유형의 통상적인 액정 디스플레이는 하부 기판(22)의 뒷편에 위치한 광원(도시하지 않음)으로 조사되며 상부 기판(24)의 위에서 내려다 본 것이다.

부화소의 개략도를 도 3에 도시하며, 여기서 붙여진 참조 부호는 도 1 및 도 2에서와 동일한 의미를 상응하게 같는다. 캐패시터(111)는 화소 전극(32)과 공통 전극(28) 사이에 개재된(sandwitched) 액정 재료(36)의 캐패시턴스를 나타낸다. 셀은 액정 캐패시턴스(111)에 대한 병렬 캐패시턴스를 제공하고 디스플레이 내에서 모든 저장 캐패시터에 공통인 라인(121)에서 종료하는 저장 캐패시터(120)를 포함한다. 저장 캐패시터에 대한 다른 대체 설계는 저장 캐패시터가 화소 전극(26)과 게이트 전극(32) 사이에 위치하고 있는 것이다.

임계 전압 아래의 전압을 게이트(32)에 인가하면, 데이터 라인(31)과 화소 전극(26) 상의 전위가 서로로부터 격리되도록 TFT(30)가 오프-상태(off-condition)로 놓여진다. 임계 전압보다 큰 전압을 게이트 라인(32) 상에 인가하면, TFT(30)는 온-상태(on-condition)(낮은 임피던스 상태)로 놓여지게 됨으로써, 데이터 라인(31) 상의 전압이 화소 전극(26)을 충전하는 것을 가능하도록 한다. 화소 전극(26)에 상이한 전압이 인가되도록 데이터 라인(31)에 인가되는 전압을 변경할 수도 있다. 화소 전극(26)에 인가된 전압과 공통 전극(28)에 인가된 전압 사이의 전위차는 셀의 액정 분자의 방향(orientation)을 제어한다. 서로 다른 광량이 액정을 가로질러 투과되도록 화소 전극(26)에 인가된 전압과 공통 전극(28)에 인가된 전압 사이의 전위차를 변화시켜서 셀의 액정 분자의 방향을 제어하고, 이에 따라서 광을 그레이 스케일로 디스플레이하게 된다.

본 발명에서는 터치 (및 탐침) 입력 기능이 디스플레이의 상부 기판(24) 안으로 통합된다. 이러한 기능을 도 4에 개략적으로 도시한다. 보다 구체적으로, 패턴화할 수 있는 도전층이 상부 기판(24) 안으로 통합된다. 이하에서 신호층으로 지칭하는 도전층을 상부 기판(24)의 공통 전극(28)으로부터 전기적으로 격리한다. 신호 발생기는 신호를 신호층의 코너로 인가하고, 각 코너에서 흐르는 전류를 측정한다. 사용자가 (예를 들어 손가락 또는 도전성 탐침과 같은) 인체의 일부분 또는 (예를 들어 도전성 철필의 뾰족한 끝과 같은) 장비로 상부 기판(24)을 접촉하면, 용량성 결합에 의하여 R-C 네트 워크가 형성되어 전류가 코너로부터 신호층을 통하여 접촉점을 향하여 흐르게 된다. 신호층의 코너에서의 전류로부터 터치 지점(즉, 접촉 지점)을 유도할 수 있다. 이와 달리, 신호층의 코너로 신호를 인가하는 대신에, 장비의 (탐침과 같은) 팁이 신호를 전달할 수도 있고, 신호층의 코너에서 전류를 측정할 수도 있다. 이러한 경우, 장비팁이 상부 기판(24)에 (매우 인접하게 하거나) 접촉하면, 용량성 결합에 의하여 R-C 네트 워크가 형성되어 코너에서 전류가 흐르게 된다. 장비의 지점을 신호층의 코너에서의 전류로부터 유도할 수 있다. 신호층의 코너에서의 전류로부터 터치 지점을 유도하기 위한 회로의 예는 페퍼(Pepper) 2 세에게 허여된 미국 특허 제 4,293,734 호에서 기술되어 있으며, 이 특허의 전체를 본 명세서에서 참조로서 인용된다. 이 회로를 디스플레이 패널 안으로 통합할 수도 있고, 또는 신호층의 코너에 전기적으로 결합된 통합된 회로 상에 제공할 수도 있다.

본 발명에 따라, 보호면 층으로 표시한 신호층 및 제 2 도전층을 터치 입력을 감지하는 데 이용되는 디스플레이의 상부 기판(24) 안으로 통합한다. 비도전성 절연층은 신호층과 보호면 층 사이에 위치하고 있다. 보호면 층은 신호층과 공통 전극 사이에 위치하고 있다. 도 4를 참조하여 전술한 바와 같이, 신호층의 코너를 신호로 구동하고, 각 코너에서 전류를 측정한다. 터치 입력의 지점(즉, 접촉점)을 신호층의 코너에서 측정된 전류로부터 유도한다. 또한, 공통 전극 안으로 신호층의 용량성 부하(capacitive loading)를 감소시키는 보호면 층을 신호로 구동시키고, 또한 신호층 안으로 공통 전극으로부터의 노이즈 전류의 용량성 결합을 감소시키거나 소거시킨다. 신호층에 인가된 신호의 진폭의 크기를 일정한 비율로 변조시키고/시키거나 신호층에 인가된 신호를 위상 전이(phase shift)시켜서 보호면 층에 인가된 신호를 유도할 수 있다. 이와 달리, 보호면 층에 인가된 신호의 크기를 일정한 비율로 변조시키고/시키거나 위상 전이시켜서 신호층에 인가된 신호를 유도할 수도 있다.

신호층 및 보호면 층에 대한 신호를 발생하기 위한 회로의 예를 도 12에 도시한다. 설명할 목적으로, 신호층, 보호면 층, 공통 전극을 평면으로 묘사하였다. 회로는 기준 신호를 발생하는 발진기를 포함한다. 유효 신호가 신호층 및보호면 층 각각에 인가되면 정합된 진폭과 위상을 갖도록 기준 신호의 크기를 일정한 비율로 변조시키고/시키거나 위상 전이시킴으로써 신호층 및 보호면 층에 대한 유효 신호를 발생한다. 또한, 바람직하게는, 신호층을 구동하는 데 영전류(zero current)가 필요하다. 바꾸어 말하면, 손가락 또는 몸체의 다른 부분과 같은 용량성 부하가 신호층에 인접하게 될 때에만 전류가 신호층으로 흐르는 것이 바람직하다. 신호층에 대한 유효 신호는 신호층의 코너에 인가된다. 또한, 각 코너는 코너에서 전류 흐름을 측정하는 회로를 포함하여 터치 지점을 유도한다. 이러한 회로의 예는 페퍼 Jr.에게 허여된 미국 특허 제 4,293,734 호에 기술되어 있으며, 이 특허의 전체는 본 명세서에서 참조로서 인용된다. 또한, 공통 전극으로부터 신호층 안으로 노이즈 전류의 용량성 결합을 감소시키기 위하여 보호면 층에 대한 유효 신호는 공통 전극에 공급된 구동 신호에 기초한 (바람직하게는, 구동 신호를 반전(invert), 축소시키고/시키거나 위상 전이한) 신호에 더해진다. 설명할 목적으로, 도 12는 신호층과 보호면 층의 코너 중 하나에 적용 가능한 회로를 묘사한다. 유사한 회로(또는 도 12에 도시한 회로의 부분들)는 신호를 신호층과 보호면 층의 다른 코너 각각에 공급하는 데 이용됨으로써, 신호층의 코너에서의 전류로부터 터치 지점을 유도한다.

신호층의 코너에 신호를 인가하는 대신에, 장비의 팁이 신호를 전달할 수도 있으며, 신호층의 코너에서 전류를 측정한다. 이러한 경우에, 장비의 지점은 신호층의 코너에서의 전류로부터 유도된다. 이전의 경우와 대비하여, 보호면 층이 접지되어 공통 전극(28)로부터의 노이즈가 신호층 안으로 결합되는 것을 방지할 수있다. 이와 달리, 공통 전극(28)에 인가된 신호(들)의 진폭을 반전시키고 크기를 일정한 비율로 변조시키고, 이러한 결과에 따른 신호를 보호면 층에 인가하여 공통 전극(28)으로부터의 신호층 안으로 결합될 수 있는 노이즈를 능동적으로 제거하는 것이 이로울 수도 있다. 하지만, 공통 전극 노이즈가 문제가 되지 않으면, 보호면 층을 플로팅(floating) 하게 남겨 놓음으로써 신호층 상의 부하를 최소화 한다.

도 5는 패턴화된 도전성 차광막 층(23-1)을 신호층으로 이용한 본 발명의 일실시예를 도시한다. 통상적인 바와 같이, 패턴화된 차광막 층(23-1)은 상부 기판(24) 상에 형성된 컬러 매트릭스 층(23)의 부분이다. 패턴화된 도전성 차광막 층(23-1)을 크롬(chromium) 및/또는 크롬 산화물(chromium oxide) 혹은 낮은 반사율을 갖고 광의 투과를 막는 기타 적절한 재료로 형성할 수도 있다. 투명한 비도전성 절연층(61)을 패턴화된 차광막 재료(23-1) 상에 형성한다. 투명한 비도전성 절연층(61)을 아크릴(acrylic), BCB(benzocyclobutene)와 같은 투명 보호막 폴리머 또는 기타 적절한 재료로 형성할 수 있다. 그리고 나서, 연속적인 보호면 층(63)을 절연층(61) 상에 형성한다. 보호면 층을 ITO와 같은 투명한 도전성 재료 또는 기타 적절한 재료로 형성할 수도 있다. 차광막 층(23-1과 보호면 층(63) 사이의 간격(spacing)은 바람직하게 2-5 μ이다. 제 2 투명한 비도전성 절연층(65)을 보호면 층(63) 상에 형성한다. 제 2 투명한 비도전성 절연층(65)을 아크릴 또는 BCB와 같은 투명 보호막 폴리머 또는 기타 적절한 재료로 형성할 수도 있다. 그리고 나서, 공통 전극(28)을 제 2 절연층(65) 상에 형성한다. 보호면 층(63)과 공통 전극(28) 사이의 간격은 바람직하게 2-5 μ이다.

도 6은 패턴화된 도전성 차광막 층(23-1)을 보호면 층으로 사용한 본 발명의 일실시예를 도시한다. 보다 구체적으로, 신호층(71)을 상부 기판(24) 상에 형성한다. 신호층(71)을 ITO와 같은 투명한 도전성 재료 또는 크롬 및/또는 크롬 산화물과 같은 투명하지 않은 도전성 재료(또는 낮은 반사율을 갖고 광 투과를 막는 기타 적절한 재료)로 형성할 수 있다. 투명한 비도전성 절연층(73)을 신호층(71) 상에 형성한다. 투명한 비도전성 절연층(73)을 아크릴 또는 BCB와 같은 투명 보호막 폴리머 혹은 기타 적절한 재료로 형성할 수 있다. 그리고 나서, 컬러 매트릭스 층(23)을 절연층(73) 상에 형성한다. 통상적인 바와 같이, 패턴화된 차광막 층(23-1)은 컬러 매트릭스 층(23)의 일부분이다. 패턴화된 도전성 차광막 층(23-1)을 크롬 및/또는 크롬 산화물 혹은 낮은 반사율을 갖고 광의 투과를 막는 기타 적절한 재료로 형성할 수도 있다. 또한, 패턴화된 도전성 차광막 층(23-1)을 터치 입력에 대한 보호면 층으로 이용한다. 바람직하게는, 차광막 층(23-1)의 패턴화를 신호층(71)의 패턴화와 정렬한다. 예를 들어, 도 6에 도시한 바와 같이, 차광막 층(23-1)을 패턴화하여 신호층(71)을 덮을 수 있다. 신호층(71)과 차광막 층(23-1) 사이의 간격은 바람직하게 2-5 μ이다. 그리고 나서, 투명한 비도전성 절연층(75)을 컬러 매트릭스 층(23) 상에 형성한다. 그리고 나서, 투명한 비도전성 절연층(75)을 아크릴또는 BCB와 같은 투명 보호막 폴리머 혹은 기타 적절한 재료로 형성할 수 있다. 그리고 나서, 공통 전극(28)을 절연층(75) 상에 형성한다. 차광막 층(23)과 공통 전극(28) 사이의 간격은 바람직하게 2-5 μ이다.

바람직하게는, 상부 기판(24) 내에 통합된 신호층(도 5의 패턴화된 차광막층(23-1) 또는 도 6의 신호층(71))의 가장자리에서의 저항을 수평(X) 방향 및 수직(Y) 양방향 선형화한다. 이러한 경우에, 터치 입력 지점(X, Y) (즉, 접촉점)을 코너에서 측정된 전류의 비율로부터

와 같이 정확하게 유도할 수 있다. 이러한 간단한 수식은 신호층의 가장자리의 저항이 "선형화"일 경우 가장 정확해 진다. 즉, 두 개의 상부 코너를 양의 전압으로 구동되고 두 개의 하부 코너가 접지되면, 등전위(equipotential)는 균일하게 이격된(spaced) 수평 직선이다. 유사하게, 두 개의 왼쪽 코너가 구동되고 두 개의 오른쪽 코너가 접지되면, 등전위는 균일하게 이격된 수직 직선이다. 이러한 요구 조건은 기초 회로 이론으로부터 유도할 수 있다. 저항의 네트 워크를 패턴화된 도전층의 주변에 결합하여 신호층의 선형화를 달성할 수 있음으로써, 패턴화된 도전층의 저항이 X, Y 방향 모두로 선형화되도록 저항 네트 워크의 저항값(즉, 저항의 기하학적 구조)을 변화시킨다. 저항성 띠형상부(201)를 패턴화된 도전층(203)의 4 개의 가장자리 각각을 따라서 위치하고 있는 하나의 예를 도 7에 도시한다. 도시한 바와 같이 다수의 저항(205)은 저항성 띠형상부(201)와 패턴화된 도전층 사이의 접속을 제공한다. 또한, 도시한 바와 같이 저항(207)은 저항성띠형상부(101)와 4 개의 코너 노드(corner node)(A, B, C, D) 사이의 접속을 제공한다. 선형화된 저항 네트 워크의 저항값을 결정하기 위한 예시적인 방법을 이하에 제공한다.

도 8의 (a) 내지 도 8의 (h)는, 도 6에 도시한 상부 기판(24) 안으로 저항 네트 워크를 통합한 일실시예를 도시한다. 보다 구체적으로, 상부 기판(24) 상에 패턴화된 층(81)을 먼저 증착하여 저항성 띠형상부(201) 및 저항(205)을 제조한다. 패턴화된 층(81)이 ITO와 같은 투명한 도전성 재료 혹은 크롬 및/또는 크롬 산화물과 같은 투명하지 않은 도전성 재료(또는 낮은 반사율을 갖고 광의 투과를 막는 기타 적절한 재료)일 수 있다. 도 8의 (a) 및 도 8의 (b)에 도시한 바와 같이, 층(81)은 바람직하게 패턴화되어 저항 띠형상부(201)를 규정하는 띠형상부 구역(83)(하나를 도시함) 및 저항 네트 워크의 저항(205)을 규정하는 사형(serpentine) 구역(85)(하나를 도시함)을 형성한다. 사형 구역(85)은 띠형상부 구역(83)을 패턴화된 신호층(71)에 도전적으로 결합한다. 패턴화된 층(81)을 도 6에 도시한 패턴화된 신호층(71)과 함께 증착하고 패턴화할 수도 있다.

패턴화된 층(81)을 증착한 후, 투명한 비도전성 절연층(87)을 도 8의 (c) 및 도 8의 (d)에 도시한 바와 같이 바람직하게 증착하고 패턴화한다. 절연층(87)을 아크릴 또는 BCB와 같은 투명한 폴리머로 만들 수도 있다. 절연층(87)을 감광성 재료로 형성하면, 감광성 재료를 노출 및 현상함으로써 패턴화를 달성한다. 다른 방법으로 절연층(87)을 패턴화하는 데 통상적인 포토리소그래피/에칭 기법을 사용할 수도 있다. 절연층(87)을 바람직하게 패턴화하여 도시한 바와 같이도전층(81)의 사형 구역(85)을 부분적으로 덮는다. 또한, 도 6에 도시된 절연층(73)의 부분으로서 절연층(87)을 바람직하게 증착하고 패턴화한다.

절연층(87)을 증착한 후, 도 8의 (e) 및 도 8의(f)에서 도시한 바와 같이 차광막 층(89)을 증착하고 패턴화한다. 바람직하게는, 차광막 층(89)이 크롬층과 크롬 산화물 층을 포함하는 혼합물이며, 크롬 산화물 층이 먼저 증착되어 뒤에서 보았을 때 디스플레이로부터 반사된 광량을 감소시키며 디스플레이 휘도(contrast ratio)를 증가시키기 위하여 차광막 층(89)은 가능한 검정색이어야 한다. 어떠한 광도 차광막 층(89)을 실질적으로 투과하지 않도록 차광막 층(89)은 충분한 흡수력(absorption)을 제공하여야 한다. 차광막 층(89)이 도전층(81)의 사형 구역(85)을 부분적으로 덮지만, 도시한 바와 같이절연층(87)에 의하여 사형 구역(85)으로부터 전기적으로 격리되도록 차광막 층(89)을 바람직하게 패턴화한다. 또한, 도시한 바와 같이 차광막 층(89)이 패턴화된 층(81)의 띠형상부 구역(83) 상에 직접적으로 형성되도록 차광막 층(89)을 바람직하게 패턴화한다. 이러한 혼합층(차광막 층(89) 및 띠형상부 구역(83))은 저저항 층을 형성하며, 이는 저항 띠형상부(201)를 형성하는 데 도움을 줄 수 있다. 또한, 도시한 바와 같이 도 6의 차광막 재료(23-1)를 따라서 차광막 층(89)을 바람직하게 증착하고 패턴화한다. 패널의 어레이 구역에서, 차광막 재료(23-1)의 패턴화를 디자인하여능동 매트릭스가 액정에 인가된 전압을 제어하여 정확한 그레이 레벨(gray level)을 선택하는 ITO 화소 전극 구역을 제외하고 광 투과를 막는다.

차광막 층(89)을 증착한 후, 도 6의 (적색, 녹색, 청색 부품을 포함하는) 컬러 필터 재료(23-2), 절연층(75), 공통 전극(28)을 도 8의 (g) 및 도 8의 (h)에서 도시한 바와 같이 증착하고 패턴화한다.

도 9의 (a) 내지 도 9의 (h)는 저항 네트 워크를 도 5에서 도시한 상부 기판(24) 안으로 통합한 일실시예를 도시한다. 보다 구체적으로, 패턴화된 층(91)을 상부 기판(24) 상에 먼저 증착하여 저항 띠형상부(201) 및 저항(205)을 제조한다. 패턴화된 층(91)이 크롬 및/또는 크롬 산화물과 같이 투명하지 않은 도전성 재료 (또는 낮은 반사율을 갖고 광을 투과하는 것을 방지하는 기타 적절한 재료)일 수 있다. 도 9의 (a) 및 도 9의 (b)에 도시한 바와 같이, 층(91)을 바람직하게 패턴화하여 저항 띠형상부(201)를 규정하는 띠형상부 구역(93)(하나를 도시함) 및 저항 네트 워크의 저항(205)을 규정하는 사형 구역(95)(하나를 도시함)을 형성한다. 사형 구역(95)은 (도 5의 차광막 층(23-1)인) 패턴화된 신호층과 띠형상부 구역(83)을 도전성으로 결합시킨다. 도시한 바와 같이 도 5의 패턴화된 BM 재료(23-1)와 함께 패턴화된 층(91)을 증착하고 패턴화할 수도 있다. 또한, 도시한 바와 같이 도 5의 (적색, 녹색, 청색 구성 요소를 포함하는) 컬러 필터 재료(23-2)는 전형적으로 차광막 재료(23-1)와 함께 증착 패턴화한다. 더욱이, 차광막 재료의 부가층(도시하지 않음)을 띠형상부 구역(83) 상에 직접 증착 패턴화를 통하여 형성함에 따라 저항 띠형상부(201)를 형성하는 데 이로울 수도 있는 저저항 층을 형성한다.

패턴화된 층(91)을 증착한 후, 도 9의 (c) 및 도 9(d)에 도시한 바와 같이 투명한 비도전성 절연층(97)을 바람직하게 증착하고 패턴화한다. 절연층(97)은아크릴 또는 BCB와 같은 투명한 폴리머일 수도 있다. 절연층(97)을 감광성 재료로 형성하며, 감광성 재료의 노출 및 현상에 의하여 패턴화를 달성한다. 다른 방법으로 절연층(97)을 패터닝하는 데 통상적인 포토리소그래피/에칭 기법을 사용할 수도 있다. 도시한 바와 같이 도 5의 절연층(61)을 따라서 절연층(97)을 바람직하게 증착하고 패턴화한다.

절연층(97)을 증착한 후, 도 9의 (e) 및 도 9(f)에 도시한 바와 같이 절연층(97) 상에 보호면 층(63)을 형성한다. 도 5를 참조하여 전술한 바와 같이, 보호면 층(99)을 ITO와 같은 투명한 도전성 재료 혹은 기타 적절한 재료로 형성할 수 있고, 보호면 층(99)를 차광막 재료(23-1)와 공통 전극(28) 사이에 위치하고 있다. 보호면 층(99)을 증착한 후, 도 9의 (g) 및 도 9의 (h)에 도시한 바와 같이 도 5의 투명한 비도전성 절연층(65) 및 공통 전극(28)을 증착하고 패턴한다.

도 8의 (a) 내지 도 8의 (h) 및 도 9의 (a) 내지 도 9(h)를 참조하여 전술한 두 개의 실시예에서, 패널의 각 코너에서 코너 저항(207)을 저항 띠형상부(205) 및 전기적 접촉 사이에 형성한다. 저항 띠형상부(205)를 형성하는 데 전술한 바와 같은 동일한 공정을 이용하여 바람직하게 코너 저항(207)을 형성한다. 코너로부터 흐르는 전류를 측정하기 위한 회로에 전기적 접촉을 회로에 전기적으로 결합하여 전술한 바와 같이 터치 입력(즉, 접촉점)을 유도한다. 또한, 보호면 층에 대한 전기적 접촉을 각 코너에 형성한다. 보호면을 구동하기 위한 회로에 보호면에 대한 전기적 접촉을 결합하여 전술한 공통 전극과 패턴화된 도전층 사이의 용량성 결합을 제한한다.

신호층의 저항을 선형화하기 위한 방법을 이제 개시한다. 균일한 면저항 Rho_s (ohms/square)를 갖는 정사각형 화면에 대한 저항을 양방향에서 계산함으로써 시작하고, 이러한 결과를 수평 및 수직 방향에서 상이한 비저항을 갖을 수 있는 사각형 화면으로 전환한다.

도 10은 정사각형 화면에 대한 배열을 보다 상세하게 도시한다. 대칭성 때문에, 각 측면은 동일한 저항값을 갖는다. 터치 검출에 대한 실제의 동작에서, 모든 4 개의 코너 전극을 동일한 AC 신호로 구동하지만, 가장자리 저항값을 결정하기 위해서는 (예를 들어 상부 코너에서는 +1 볼트이고 하부 코너에서는 -1 DC 볼트인) 상부 및 하부 코너가 대칭인 DC 전압으로 구동되는 경우를 고려하고, 저항층 상의 전류와 전압을 고려하는 경우가 더욱 간단하다. 도 10에 대한 규정은

n....................... 이송(feed) 저항의 개수

Rho_s............... 화면 비저항(ohms/square)

Rs..................... 하나의 가장자리로부터 다른 가장자리로의 화면 저항(ohms), Rho-s와 동일함

Re..................... 긴 가장자리 저항

Rc..................... 코너 저항

Ri...................... 이송 저항(i=1...n)

Vs..................... 도시한 바와 같이 인가된 AC 공급 전압

Vm................... 화면의 코너에서의 AC 전압

Vi...................... 상부에서 Re를 따른 전압(i=1...n)

과 같이 제공된다. 가장자리를 따라서 등간격인 것으로 저항 Ri를 가정한다. 이들이 화면의 가운데에 대하여 대칭이어서 Ri = Rn+1-i이다. 적은 값의 n 들은 화면의 가장자리 근처의 등전위 내에서 리플(ripple)을 발생시킨다. 매우 큰 값은 커다란 이송 저항을 필요로 하게 되며, 이는 제조를 어렵게 한다. 일반적으로, 제조 능력을 얻는 것을 조건으로하여 n을 가능한 크게 선택한다.

화면을 바르게 선형화되면, 등전위는 상부로부터 하부까지 등간격으로 분리된 수평 라인이 된다. 구체적으로, 전체 상부 가장자리는 코너 전위 +Vm에 있고, 하부 가장자리는 -Vm에 있어야만 한다. 전류 밀도는 전계에 비례하고, 이는 전위 분포의 그레이디언트에 비례한다. 따라서, 등전위가 등간격으로 분리된 직선이면, 전류 밀도는 화면에 걸쳐서 일정하며, 상부에서 하부로 수직으로 흐른다. 이는 측면으로부터 화면의 안으로 또는 바깥쪽으로 어떠한 전류도 흐르지 않는다는 것을 의미한다. 이러한 결과, 측면 저항 띠형상부 Re를 따른 전위 변화가 화면 내에서 전위 변화와 정확하게 일치해야만 한다는 것을 바로 추정할 수 있다. 그렇지 않으면, 전류는 측면 이송 저항을 통하여 화면의 안으로 또는 바깥쪽으로 흐를 것이다. 측면 띠형상부 Re가 단위 길이당 일정한 저항을 갖고, Rc와 Re 사이의 각 정션에서의 전압이 코너 전압 Vm과 동일한 경우에만 이러한 조건을 충족시킨다. 기초 회로 이론에 따르면, 전압 Vm은 Vs - IRc와 같게되고, 여기서 I는 측면 띠형상부 내에 흐르는 전류이다. 전류는 2Vs/(Rc + Re + Rc)와 같다.

Vm/Vs=1/(1+2Rc/Re)

을 알 수 있다. 이어서 화면을 통하여 흐르는 총 전류(Is)를 고려해 보자. 화면은 상부로부터 하부까지 2Vm의 전압차 및 저항 Rs를 갖는다. 따라서,

I=2Vm/Rs

이다. 이 전류는 상부 저항(Rc 및 Re)을 통하고 나서 이송 저항을 통하여 화면 안으로 흘러야만 한다. 대칭이기 때문에, 이 전류의 절반은 각 코너로부터 안으로 흘러야만 한다. 그러면, 상부 저항 Rc 내의 전압 강하(voltage drop)는 0.5RcI_S와 같고 제 1 전압(도 A.3의 V1)은

V1=Vs-0.5RcIs=Vs-RcVm/Rs

이다. 이어서, 상부 가장자리를 따라서 Vi의 변화를 계산한다. 화면에 대한 전류가 양 코너로부터 Re를 따라서 흐르기 때문에, 전압이 중앙을 향하여 대칭으로 감소한다. 따라서, n/2 값만 계산하면 된다. 편의상, n이 짝수의 정수로 가정하자. 각 이송 저항 사이의 띠형상부를 따른 저항이 Ro로 가정하면

Ro=Re/(n-1)

이다. 전술한 바와 같이, 전류 밀도는 일정해야만 한다. 따라서, 등간격의 이송 저항은 동일한 전류, 즉 If,를 전달하여야만 하며,

If=Is/n

이다. 수학식 4를 이용하면

If=2Vm/nRs

이다. 따라서, 각 이송 저항이 최대값 0.5Is로 시작한 후 띠형상부 Re 내에서 흐르는 전류는 If까지 감소된다. 이에 유념하여, 처음 몇 개의 전압은

V1=Vs-RcVm/Rs

V2=V1-(0.5Is-1If)Ro=V1-0.5RoIs+(1)RoIf

V3=V2-(0.5Is-2If)Ro=V1-1.0RoIs+(1+2)RoIf

V4=V3-(0.5Is-3If)Ro=V1-1.5RoIs+(1+2+3)RoIf

V5=V4-(0.5Is-3If)Ro=V1-2.0RoIs+(1+2+3+4)RoIf

과 같이 계산된다. 제 2 항은 RoIs를 곱한 -0.5(i-1)로 쓸 수 있다. 제 3 항의 처음은 (i-1) 번째 까지의 정수의 합이며, 또한 RoIf를 곱한 것이다. 따라서, i 번째 전압은

Vi=V1-0.5(i-1)RoIs+0.5(i)(i-1)RoIf

과 같이 쓸 수 있다. 수학식 6 및 7a을 사용하면

Vi=V1-0.5(i-1)ReIs/(n-1)+0.5(i)(i-1)ReIs/n(n-1)

Vi=V1-0.5ReIs(i-1)(n-i)/n(n-1)

임을 알 수 있다. 수학식 4, 5, 8a를 치환하면

Vi=Vs-RcVm/Rs-Vm(Re/Rs)(i-1)(n-i)/n(n-1)

을 얻는다. 마지막으로, 수학식 3을 사용하여 Vs를 소거하여

Vi=Vm(1+2Rc/Re)-Vm(Rc/Rs)-Vm(Re/Rs)(i-1)(n-i)/n(n-1)

Vi=Vm(1+2Rc/Re-Rc/Rs-(Re/Rs)(i-1)(n-i)/n(n-1))

을 얻는다. 수학식 11b는 변수 Re, Rc, Rs, Vm으로 Vi를 나타내었다. 이제 이송 저항을 계산할 수 있게 되었다. 각 이송 저항 Ri는 하나의 단부(one end)에서 전압 Vi를 갖고, 다른 단부에서 화면 전압 Vm을 가지므로, 저항 전류는 (Vi-Vm)/Ri가 된다. 전술한 바와 같이, 이 전류는 각 저항에 대하여 동일하고 If=Is/n과 같게 되어

(Vi-Vm)/Ri=Is/n=(2Vm/Rs)/n

Ri=(Vi-Vm)nRs/2Vm

Ri=0.5nRs(2Rc/Re-Rc/Rs-(Re/Rs)(i-1)(n-i)/n(n-1))

을 얻게 된다. 따라서, 저항값의 세트(Rs, Re, Rc)가 주어지면, 수학식 12c를 이용하여 화면을 선형화하는 이송 저항값을 계산할 수 있다.

이제 Re, Rc, Rs에 대한 적절한 값을 선택하는 과정(procedure)이 필요하다. 일반적으로, 화면 저항 Rs는 도전성 재료의 선택에 의하여 정해 진다. 그리고 나서, Re와 Rc의 적절한 값을 선택할 필요가 있다. 이러한 값은 수학식 2의 Vm/Vs결합비(coupling ratio)를 최소화하도록 선택되어야만 하고, 이는 외부 회로로 신호를 효율적으로 전송하는 것을 보장하기 때문이다. 하지만, 수학식의 세심한 분석은 (Rs, Re, Rc)의 모든 조합이 이용될 수 없다는 것을 보여준다. 올바르지 않은 값이 선택되면, 전압(Vi - Vm) 중의 몇몇이 음의 값을 나타낸다. 수학식 10b로부터, 가장 나쁜 경우의(가장 작은) 전압은 화면의 중앙에서 발생한다. 이러한 Vmin을 취하고 i = n/2을 수학식 11b 안으로 치환하면

을 얻는다. (Vmin - Vm)이 0보다 커야 한다는 요구 조건으로부터

이 된다. 몇 가지 대수학을 이용하면

이 된다. 두 개의 무차원비(dimention-less ratio) (K와 A)를 도입하면

K=Re/2Rs

A=Vs/Vm

을 얻는다. 수학식 3을 이용하면

A=1+2Rc/Re

이 된다. 수학식 14b, 10c, 12b를 이용하면

Vi/Vm=A-K(A-1)-2K(i-1)(n-i)/n(n-1)

Ri=0.5nRs(Vi/Vm-1)

Re=2KRs

Rc=0.5Re(A-1)

이 됨을 알 수 있다. 이러한 수학식은 다음과 같이 적용될 수 있다. 먼저, 화면 재료에 따른 Rs 값을 선택한다. 그리고 나서, Vm/Vs 비율에 대한 시험(trial) 값을 선택한다. 1에 가까운 값은 결합을 증가시킨다. 비율의 역수인 A를 계산하고, 이어서 수학식 16a로부터 Kmax를 계산한다. Kmax보다 약 20 % 적은 것을 K 값으로 취한다(K를 Kmax에 충분히 가깝도록 선택하면 저항값에 있어서 매우 큰 분산(spread)이 있게 되고, 화면의 특성이 제조 허용 공차에 매우 민감하게 된다). 이어서, 수학식 16e 및 16f를 이용하여 Re와 Rc에 대하여 필요한 값을 계산한다.

사용하기에 편리한 재료를 사용하여 화면의 가장자리 주변의 제한된 공간 내에서 제조하기는 데 Re에 대하여 필요한 값이 너무 낮을 수도 있다. 이는 Re가 매우 길고 좁기 때문이다. 이러한 경우에, 낮은 값을 (Vm/Vs)로 사용하여야 한다. 적절한 값을 찾으면, 수학식 12c를 이용하여 이송 저항을 계산할 수 있다.

일단 정사각형 화면에 대한 문제가 해결되면, 정사각형을 도 12에 도시한 바와 같은 폭이 W이고 높이가 H인 정사각형 화면으로 전환하는 것은 쉽다. 수평 및 수직 방향의 화면 비저항을 Rh와 Vh(ohms/square)로 놓자. 수직으로 측정된 화면저항을 Rs_v로 수평 방향으로 측정된 화면 저항을 Rs-h로 놓으면

Rs_v=Rv(H/W) ohms

Rs_h=Rh(W/H) ohms

을 얻는다. 그리고 나서, 상부에 걸쳐서 이전에 계산된 저항값을 전환하면

Re_h=Re(Rs_v/Rs) ohms

Rc_h=Rc(Rs_v/Rs) ohms

Ri_h=Ri(Rs_v/Rs) ohms

이 된다. 그리고 나서, 측면 아래에서 이전에 계산된 저항값을 변환하면

Re_v=Re(Rs_h/Rs) ohms

Rc_v=Rc(Rs_h/Rs) ohms

Ri_v=Ri(Rs_h/Rs) ohms

이 된다. 형식적인 증명은 생략한다. 간략하게, 수직 방향으로 화면을 향하는전류 흐름이 상부 저항을 통과하는 반면, 수평 방향으로의 흐름이 측면 저항을 통과하기 때문에 이것이 가능하다. 위에서와 같이 저항의 각 세트를 변화시켜, 정사각형 화면에 대하여 계산된 전압을 보전한다.

바람직하게, 본 발명의 LCD는 LCD의 상부 기판에 통합된 신호층과 보호면 층을 포함하며, 여기서 보호면 층은 신호층과 상부 기판의 공통 전극 사이에 위치하고 있다. 신호층을 소스 신호로 구동시켜, 응답을 측정한다. 공통 전극과 신호층 사이의 용량성 결합을 저하시키는 신호로 보호면 층을 구동시키며, 이는 신호층에 인가된 소스 신호에 따라서 측정된 응답에 기초하여 인체의 (손가락 또는 발가락과 같은) 일부분의 접촉 지점을 결정하는 것을 가능하게 한다. 더욱이, LCD의 상부 기판 상의 신호층과 보호면 층의 통합은 부가식 터치 입력 화면을 대신하여 저비용을 제공한다.

이와 달리, 장비의 팁을 소스 신호 및 신호층 상에 소스 신호를 따라서 측정된 응답으로 구동할 수도 있다. 소스 신호에 따라서 측정된 응답에 기초하여 상부 기판 상의 장비의 팁의 접촉 지점을 결정한다.

본 발명의 신호층과 보호면 층이 능동 매트릭스 LCD 시스템에서 실시되는 것을 위에서 기술했다. 하지만, 본 발명은 이러한 관점에만 국한되는 것이 아니며 디스플레이 구성 요소의 매트릭스가 기판의 제 1 측면으로부터 위에서 보여지고 디스플레이 구성 요소가 기판의 제 2 측면(즉, 마주하는 측면) 상에 위치하고 있는 어떠한 디스플레이 시스템에서라도 실시할 수 있다. 예를 들어 본 발명은 수동 매트릭스 LCD 시스템에서 실시될 수도 있다. 이러한 시스템에서, TFT 디바이스및 데이터 라인은 하부 기판으로부터 생략하고, 상부 기판 상에 형성된 공통 전극을 패턴하여 (능동 매트릭스 디스플레이의 데이터 라인(31)과 기능적으로 동일한) 데이터 라인을 형성한다. 하부 기판의 게이트 라인과 상부 기판의 패턴화된 데이터 라인 사이의 교차점으로 부화소 영역의 매트릭스를 형성한다. 이러한 시스템에서, 신호층과 보호면 층을 수동 매트릭스 디스플레이의 상부 기판 안으로 통합할 수 있으며 능동 매트릭스 디스플레이의 패턴화된 데이터 라인과 상부 기판 사이에 위치할 수 있다.

유사하게, 본 발명을 자기 매트릭스 디스플레이 시스템(이러한 것의 예는 본 발명의 양수인에게 공동 양도되며 크녹스(Knox) 등에 의하여 1996년 8월 9일 미국 특허 출원 번호 제 08/695,857 호로 출원된 미국 특허 제 호에 기술되어 있으며, 이 특허의 전체는 본 발명의 참조로서 인용된다)에 대하여 실시할 수도 있다. 이러한 시스템은 전자 소스에 마주하는 다수의 인광체(phosphor) 구성 요소(즉, 인광체 띠형상부)를 갖는 상부 유리 기판을 포함한다. 자기 매트릭스는 전자 소스에 의하여 생성된 전자의 방향을 제어하는 것이 가능하여 상부 기판의 인광체 구성 요소를 주사한다. 이러한 시스템에서, 본 발명의 신호층과 보호면 층을 자기 매트릭스 디스플레이의 상부 기판 안으로 통합하고 인광체 구성 요소와 자기 매트릭스 디스플레이의 상부 기판 사이에 배치할 수 있다.

본 발명을 몇몇 바람직한 실시예에 따라 기술하였으나, 당업자라면 본 발명의 사상 또는 첨부한 특허 청구 범위의 범주로부터 벗어나지 않고 개시한 실시예의 변형을 전개할 수 있다는 것을 알 수 있을 것이다.

본 발명은 LCD의 상부 기판에 신호층과 보호면 층을 통합하고 보호면 층을 신호층과 상부 기판의 공통 전극 사이에 위치하도록 함으로써, 신호층에 인가된 소스 신호에 기초하여 인체의 일부분과 접촉하는 지점을 결정할 수 있다.

Claims

그 자체 상에 통합된 공통 전극을 갖는 제 1 기판, 그 자체 상에 통합된 화소 전극을 갖는 제 2 기판, 상기 공통 전극과 상기 화소 전극 사이에 위치하고 있는 액정 재료를 포함하는 액정 디스플레이(liquid crystal display: LCD) 셀에 있어서,

상기 제 1 기판 상에 통합되고 상기 제 1 기판과 상기 공통 전극 사이에 위치하고 있는 제 1 및 제 2 도전층과,

상기 제 1 및 제 2 도전층 사이에 위치하고 있는 제 1 절연층과,

상기 제 2 도전층 및 상기 공통 전극 사이에 위치하고 있는 제 2 절연층-상기 제1 도전층과 제 2 도전층 중 하나가 상기 공통 전극과 용량적으로 결합함-을 포함하는 액정 디스플레이 셀.
제 1 항에 있어서,

상기 화소 전극에 마주하여 위치하고 있는 상기 제 1 도전층의 일부분이 광 흡수 재료의 패턴화된 층인 액정 디스플레이 셀.
제 1 항에 있어서,

상기 화소 전극에 마주하여 위치한 제1 도전층의 일부분은 패턴화된 차광막층을 포함하는 액정 디스플레이 셀.
삭제
삭제
제 1 항에 있어서,

상기 화소 전극에 마주하여 위치하고 있는 상기 제 1 및 제 2 도전층의 일부분들 각각이 낮은 반사율을 갖는 광 흡수 재료의 패턴화된 층을 포함하는 액정 디스플레이 셀.
제 6 항에 있어서,

상기 화소 전극과 마주하여 위치하는 제 1도전층 및 제2 도전층의 일부분들 중 하나는 패턴화된 차광막층을 포함하는 액정 디스플레이 셀.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
다수의 셀을 갖는 액정 디스플레이에 있어서, 각각의 셀이 그 자체 상에 통합된 공통 전극을 갖는 제 1 기판, 그 자체 상에 통합된 화소 전극을 갖는 제 2 기판, 상기 공통 전극과 상기 화소 전극 사이에 위치하고 있는 액정 재료, 상기 제 1 기판과 터치 입력 장치의 접촉 지점을 결정하는 소자(device)를 포함하며,

제 1 기판 상에 통합되고 상기 제 1 기판과 상기 공통 전극 사이에 위치하고 있는 신호층 및 보호면 층-상기 신호층은 상기 공통 전극과 용량적으로 결합되고, 상기 보호면층은 상기 신호층과 상기 공통 전극 사이에 위치함-과,

제 1 신호를 상기 신호층에 인가하기 위한 제 1 신호 발생기와,

제 2 신호를 상기 보호면 층에 인가함으로써 상기 신호층과 상기 공통 전극 사이의 노이즈의 용량성 결합을 낮추는 제 2 신호 발생기와,

상기 제 1 신호에 대한 응답에 기초하여 상기 터치 입력의 접촉 지점을 결정하는 지점 결정 수단

을 포함하는 액정 디스플레이.
제 16 항에 있어서,

상기 신호층과 상기 보호면 층 사이에 위치하고 있는 제 1 절연층, 상기 보호면 층과 상기 공통 전극 사이에 위치하고 있는 제 2 절연층을 더 포함하는 액정 디스플레이.
제 16 항에 있어서,

상기 화소 전극에 마주하여 위치하고 있는 상기 신호층의 일부분이 낮은 반사율을 갖는 광 흡수 재료의 패턴화된 층인 액정 디스플레이.
제18항에 있어서,

차광막층이 상기 제 1 기판 상에 통합되며, 상기 화소 전극과 마주하여 위치한 상기 신호층의 일부분은 상기 차광막층을 패터닝하여 형성되는 액정 디스플레이.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
각각이 그 자체 상에 공통 전극을 갖는 제 1 기판, 그 자체 상에 통합된 화소 전극을 갖는 제 2 기판, 상기 공통 전극과 상기 화소 전극 사이에 위치하고 있는 액정 재료를 포함하는 다수의 셀을 갖는 액정 디스플레이에 있어서, 상기 제 1 기판과 터치 입력 장치의 접촉 지점을 결정하는 방법에 있어서,

상기 제 1 기판 상에 통합되고 상기 제 1 기판과 상기 공통 전극 사이에 위치하고 있는 신호층과 보호면 층-상기 신호층은 상기 공통 전극과 용량적으로 결합하고, 상기 보호면 층은 상기 신호층과 상기 공통 전극 사이에 위치함-을 제공하는 단계와,

상기 신호층에 제 1 신호를 인가하는 단계와,

상기 보호면 층에 제 2 신호를 인가함으로써, 상기 신호층과 상기 공통 전극 사이의 노이즈의 용량성 결합을 낮추는 단계와,

상기 제 1 신호에 대한 응답을 측정하여 상기 터치 입력의 위치를 결정하는 단계

를 포함하는 터치 입력 장치의 접촉 지점 결정 방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
디스플레이 셀에 있어서,

제 2 측면에 마주하는 제 1 측면을 갖으며 상기 디스플레이 셀이 상기 제 1 측면 위로부터 보이는 곳에 있는 제 1 기판과,

상기 제 2 측면 상에 위치하고 있는 다수의 디스플레이 구성요소-적어도 하나의 디스플레이 구성요소가 상기 제 1 기판 상에 통합되어 있음-와,

상기 제 1 기판 상에 통합되고 상기 제 1 기판과 상기 적어도 하나의 디스플레이 구성요소 사이에 위치하고 있는 제 1 및 제 2 도전층과,

상기 제 1 및 제 2 도전층 사이에 위치하고 있는 제 1 절연층-상기 제1 도전층과 제2 도전층 중 하나는 상기 적어도 하나의 디스플레이 구성요소와 용량적으로 결합됨-과,

상기 제 2 도전층과 상기 적어도 하나의 디스플레이 구성 요소 사이에 위치하고 있는 제 2 절연층

을 포함하는 디스플레이 셀.
삭제
제 50 항에 있어서,

상기 디스플레이 셀이 액정 디스플레이 셀이고 상기 적어도 하나의 디스플레이 구성 요소는 상기 액정 디스플레이 셀을 가로질러 인가된 전압을 제어하기 위한 전극을 포함하는 디스플레이 셀.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제