KR100354326B1 - 에러통계를선택적으로저장하는장치및방법 - Google Patents

Abstract

필요한 정보를 수신하여 그 비트값을 메모리로 옮기기위해 포맷형으로 배열하는 데이타포맷터, 이후 마이크로프로세서로 접속하고 원하는 정보를 저장하는 메모리, 그리고 상기 데이타포맷터로부터 상기 메모리까지 원하는 정보를 선택적으로 옮겨 써넣는 제어기를 구비한 회로는 에러를 포함하고 있는 데이타패킷에 원하는 정보만을 저장하는 기능을 구비하고 있다. 즉, 에러상황같은 데이타패킷 에러정보 뿐만아니라, 소스어드레스와 같은 데이타패킷내부에 있는 정보와 리피터포트번호와 같은 데이타패킷외부에 있는 정보는 마이크로프로세서가 마음대로 읽을 수 있도록 메모리에 에러 통계로서 저장된다. 그리하여 본 발명은 패킷 대 패킷방식으로 정교한 에러통계를 결정하는 능력을 가질 뿐만아니라 데이타패킷의 에러통계를 수집하는데 있어서 보다 효율적이고 경제적인 잇점을 갖추고 있다.

Description

에러통계를 선택적으로 저장하는 장치 및 방법{APPARATUS AND METHOD FOR SELECTIVELY STORING ERROR STATISTICS}

컴퓨터네트워크를 이용하는데 있어서 컴퓨터네트워크를 원활하게 유지하는 것이 아주 중요하다, 네트워크상의 데이터 패킷전송을 모니터하고 에러상태를 확인함으로써 사용자가 네트워크의 문제점을 찾아내는 능력이 신장될 수 있다. 즉, 에러유형, 발생빈도 그리고 에러의 발생원인 등과 같은 정보는 네트워크상에 특정문제가 있음을 것을 지적해 준다. 따라서, 사용자는 에러에 대한 정확한 조치를 취하여 컴퓨터네트워크의 신뢰성을 높일 수 있다.

비교적 간단한 네트워크에서는, 사용자가 손수 에러를 모니터할 수 있다. 크고 다소 복잡한 네트워크에서 수동으로 에러를 모니터한다는 것은 부담스럽고 어려운 일이다. 큰 네트워크에서는 보다 정교하고 자동적인 관리가 필요하다, 자동 모니터링 및 관리를 수행하는 네트워크는 관제네트워크라고 부른다. 이러한 네트워크에서는, 다양한 에러통계에 관한 특정한 정보를 얻는 능력이 네트워크의 문제를 처리하는 데 있어서 아주 중요한 것이다.

IEEE 802.3 표준형에 기초한 네트워크와 같이 전형적인 관제 네트워크는 데이타단자장치(DATA TERMINAL EQUIPMENT:DTE), 예를 들어서 엔드스테이션(END STATION)에서 다른 데이타단자장치로 전송한 데이타패킷은 최소한 하나의 리피터(REPEATER)를 거치게 된다. 모든 데이타패킷이 리피터를 거쳐 가기 때문에, 리피터는 네트워크처리에 있어서 에러통계를 수집하는 데 편리한 역할을 하게 된다.

리피터에 네트워크처리부를 연결함으로써 리피터에서 다양한 데이타패킷의 에러통계를 수집할 수 있다. 처리부에 연결되어 있는 리피터는 관제 리피터라고 불리운다. 상기 관제 리피터가 데이터패킷을 수신했을 때, 리피터는 그 수신한 데이타패킷을 처리부로 전송하고, 상기 처리부는 다양한 기능을 수행하여 상기 데이타패킷을 처리하게 된다. 처리부의 기능에는, 데이타패킷을 수신한 다음 그 패킷을 포맷시키고, 에러를 탐지하여, 에러상황을 알리는 것등이 포함되어 있다.

처리리피터에서 에러통계를 축적하는 방법은 내부하드웨어를 구비한 제 1 처리부(E-I)를 이용하는 것인데, 이 내부하드웨어의 기능은 에러를 탐지하여, 각기 다른 러상황의 발생횟수를 카운터하여, 상기 처리부의 내부램(RAM: Random Access Memory)에 그 카운터한 수를 저장한다, 처리리피터에 전송된 데이타패킷에 특정 에러가 발생하면, 상기 제 1 처리부내에 있는 상기 하드웨어가 그 에러를 탐지하여 신호를 보내 주고 적절한 레지스터에 저장시킨다. 에러통계를 얻기 위하여, 마이크로프로세서는 상기 제 1 처리부(Type-I)내에 있는 다양한 레지스터를 읽어서 다양한 형태의 에러의 통계를 얻을 수 있게 된다. 상기 제 1 처리부의 한 종류로는 캘리포니아주의 써니베일의 어드밴스드 마이크로 디바이스에 의해 제작된 IMR+HIMIB칩 셋트(P/Ns AM79C981(IMR)과 AM79C987(HIMIB))가 있다.

제 1 처리리피터는 많은 기능을 수행할 수 있으나, 에러통계는 여러 데이타패킷에 축적되어 있는 에러의 총수만을 나타내므로, 일부 응용기능을 수행하는 데는 적합하지 않고, 패킷 대 재킷방식으로 내는 에러통계는 구할 수 없다. 특정한 데이타 패킷의 에러통계를 알아야 될 경우도 생긴다. 현재로서는, 일반적으로 패킷 대 패킷방식으로 에러통계를 축적할 수 있는 기능을 가진 처리부가 이용되고 있다. 처리부의 이 수단은 상기 리피터의 제 2 처리부(TYPE II)도 이 기능을 가지고 있다. 제 2 처리부는 미디어액세스조절부(MEDIA ACCESS CONTROLLER: MAC, 이하 맥이라 칭한다), 램 그리고 마이크로프로세서로 구성되어 있다.

상기 제 2 처리부는 엔드스테이션에서 전송된 데이타패킷을 수신한 다음 상기 맥으로 데이타를 보낸다. 상기 맥은 수신한 데이타패킷에서 프리앰블과 개시프레임 경계기호를 제거하고 상기 데이타재킷의 나머지 프레임을 포맷하여 직렬데이타방식에서 병렬데이타방식으로 전환한다. 상기 맥이 데이타패킷의 전체 내용을 램에 써넣어 주면, 마이크로프로세서는 상기 램의 내용을 읽어서 사용자의 프로그램소프트웨어에 따라서 처리해 준다. 해당 소프트웨어는 데이타패킷에서 에러를 탐지하여 원하는 에러통계를 추출한다.

그러나, 모든 데이타패킷, 즉 에러가 전혀 없는 데이타패킷까지도 저장되어 처리되기 때문에, 상기 제 2 처리부는 비능률적이고 운용하는 데 비용이 많이 든다. 매 초마다 수천개의 데이타패킷이 네트워크를 지나 갈 수 있으므로, 처리양이 매우 많다. 상기 제 2 처리부는 빠르게 인가되는 바이트단위의 대량의 데이타를 저장하는 대형 램과 모든 데이타를 처리하여 에러통계를 수집하는 빠르고 강력한 마이크로 프로세서를 둘 다 필요로 한다.

또한, 상기 제 2 처리부는 세밀한 에러통계를 수집하는 데 있어서는 비능률적이다. 예를 들어서, 사용자가 특정한 데이타패킷의 출력포트뿐만 아니라, 해당 데이터패킷의 에러상태를 알고자 할 때, 상기 제2처리부는 부분적인 처리만 이행한다. 상기 처리부가, 각기 다른 에러상태를 알려 주는 장치를 갖추고 있는 맥을 채용하고 있다 하더라도, 여전히 모든 데이타패킷을 저장하고 처리해야 한다. 상기 맥이 특정한 에러의 신호를 보낼 때, 데이타패킷이 상기 맥으로 전송되어서 그 다음 램으로 가는 속도때문에, 마이크로프로세서는 상기 발생한 에러와 관련된 데이타패킷의 출력포트를 결정할 수가 없다. 특정한 에러와 관련된 출력포트를 결정하기 위해서, 실시간에 마이크로프로세서는 램에 있는 모든 데이타패킷의 내용을 읽고 처리해야 한다. 그러나, 제2처리부는 보다 자세한 에러통계를 수집하는데 있어서는 비능률적이고 처리비용이 많이 들어 비경제적이다. 때로는 출력포트의 정보를 구하기 위하여 리피터와 처리부뿐만 아니라 외부 하드웨어가 필요한 때가 있다.

본 발명은 컴퓨터네트워크에서 에러통계를 수집하는 장치 및 그 방법에 관한 것으로, 특히 컴퓨터네트워크에서 전송되는 데이타패킷들의 에러통계를 선택적으로 저장하는 네트워크관리에 유용한 회로 및 방법에 관한 것이다.

도 1 은 본 발명의 실시예의 상세한 개략 블록도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 관리 리피터 20 : 마이크로프로세서

40 : 리피터전단부 50 : 관리부

60 : 마이크로프로세서 인터페이스 70 : 데이타포맷터

80 : 선입선출메모리 90 : 제어기

100 : 시프트레지스터 110 : 멀티플랙서

본 발명은 에러가 있는 데이터패킷만의 에러통계를 선택적으로 저장하는 장치와 그 저장방식을 구비하고 있다.

본 발명은, 데이타패킷과 관련된 원하는 정보를 수신하여 그 비트를 메모리에 옮길 수 있도록 포맷시키는 데이타포맷터와, 이 후에 액세스하기 위하여 원하는 정보를 마이크로프로세서로 저장하는 메모리와, 상기 데이터포맷터에서 메모리로 원하는 정보를 선택적으로 옮겨 써넣는 제어부를 구비하고 있다. 본 발명의 실시예는 에러가 있는 데이터패킷의 원하는 정보만을 저장함으로써 종래보다, 기능이 향상된 장치를 구비하고 있다. 즉, 데이타패킷자체의 에러정보외에도 소스어드레스와 같은 데이터패킷 내부에 있는 정보와 리피터포터 번호같은 데이터패킷 외부에 있는 정보는, 마이크로프로세서가 그에 따라 편리하게 읽을 수 있도록 메모리에 에러통계로 저장된다.

그리하여, 에러정보를 수집해서 에러가 들어 있는 데이타패킷의 정보만을 저장함으로써, 본 발명의 잇점이 구현되는 것이다. 다시 말하자면, 본 발명은 마이크로프로세서의 처리기능을 줄임으로써 속도가 느리고, 처리비용이 적게 드는 마이크로프로세서를 사용하게 되는 것이다. 그 외에도 맥이 없이도 사용가능하고, 모든 데이터패킷을 차별없이 저장하는 용량이 큰 메모리를 필요로하지 않는다는 잇점을 갖고 있다.

본 발명의 이해를 돕기 위해 그림을 참조하여 나머지 설명을 구체적으로 하기로 한다,

도 1 은 관리 리피터(10), 마이크로프로세서 (20), 그리고 복수개의 데이타단자장치(DTE)(30_i)등의 개략적인 블록도이다. 상기 관리 리피터(10)에는 복수개의 전송부(41_i), 관리부(50) 그리고 마이크로프로세서 인터페이스(60)를 구비한 리피터전단부(40)가 구비되어 있다.

한 데이타단자장치(30₁)는 데이타패킷을 지나서 관리 리피터(10)를 거쳐서 다른 데이타단자장치(30₂)로 들어간다. 상기 관리 리피터(10)에서는, 리피터전단부(repeater front end) (40)가 하나의 포트(40₁)에 데이타패킷을 수신하여 다른 출력포트(41_i)에서부터 그 수신받은 데이타패킷을 내보낸다.

상기 리피터전단부(40)는 상기 데이타패킷을 처리하여 복수개의 에러통계신호를 발생시킨다. 여기서, 각 신호는 데이타나 에러상황, 혹은 스테이터스조절정보등을 포함하고 있다. 상기 에러통계신호는 관리부(50)에서 상기 데이타패킷의 에러통제를 추출해서 저장하는데 사용된다. 상기 데이타패킷의 에러통계의 구성요소를 포함하고 있는 에러통계신호에는 통계를 저장하기에 앞서 포맷을 요하는 일련의 비트가 들어있다. 상기 관리부(50)는 상기 에러통계신호를 수신한 다음, 저장하였다가 이후에 마이크로 프로세서 (20)로 액세스하기 위하여 데이타패킷의 에러통계를 포맷시킨다. 상기 마이크로프로세서(20)는 마이크로프로세서 인터페이스(60)(Microprocess Interface)를 통하여 에러통계에 액세스한다.

본 발명의 실시예에서는, 상기 리피터전단부(40)는 어드밴스드 마이크로 디바이시즈사의 IMR+/HIMIB칩셋트의 핵심부가 포함되어 있다. 처리하드웨어 회로부에서는 법인회사IEEEE의 표준형 802.3에 따라서 처리정보베이스(Management Information Base:MIB)나 통계를 발생한다. 물론 원하는 에러통계신호를 발생시키는 처리부를 구비한 리피터는 본 발명에 결합시키기 위하여 변형될 수도 있다.

상기 관리부(50)에는 데이타포맷터(70), 메모리(80) 그리고 제어기(90)가 구비되어 있다. 상기 데이타포맷터(70)는 상기 리피터전단부(40)로부터 에러통계신호를 수신하여 그 에러통계의 각 비트를 저장하기 위해 포맷시킨다. 상기 데이터포맷터(70)에 연결되어 있는 상기 메모리(80)는 에러통계를 저장한다. 그리고, 상기 제어기(90)는 데이터포맷터(70)에서 나온 에러통계를 메모리(80)에 이동시키는 역할을 한다. 제어기(90)는 특정한 에러스테이터스신호에 반응을 보이는데 이 신호는 리피터전단부(40)에서 나오는 에러신호이고 데이터패킷에 에러가 발생했다는 것을 나타낸다. 상기 리피터전단부(40)가 에러가 발생했다는 신호를 내면, 제어기(90)는 동기식으로, 데이터포맷터(70)에서 나오는 에러통계를 메모리(80)로 옮겨 써넣는다. 그 다음에, 관리부(50)는 에러가 포함되어 있는 데이터패킷만을 선택적으로 저장한다, 본 발명의 실시예에서 '동기식으로'라는 말의 의미는 데이터포맷터(70)에서 데이터가 이동하여 메모리(80)에 써넣는 것을 말한다. 본 발명의 실시예에 따르면, 관리부(50)는 구성요소를 포함한 에러통계를 저장하게 되는데, 상기 구성요소에는 데이터패킷의 소스어드레스, 데이터패킷을 수신하는 출력포트를 확인시켜 주는 포트번호, 그리고 데이터패킷의 에러상황(예를 들어서, 프레임체크동작에러, 조정에러, 긴 프레임, 짧은 이벤트, 런트, 데이터비율에러, JABBER등)등이 포함되어 있다. 본 발명의 다른 실시예는 구체적인 실행예에 따라서 위에 명시된 에러의 일부 혹은 전부 외에도, 혹은 대신에 다른 통계를 저장할 수도 있다.

본 발명의 실시예에서 리피터전단부(40)는 다음에 나오는 에러통계신호를 발생시킨다. 즉, 소정의 데이터패킷이 들어있는 데이타신호, 소스포트의 번호를 확인하는 포트신호, 상기 데이터패킷과 연관된 에러상황을 담고 있는 에러스테이터스신호, 상기 신호를 포함하고 있는 부분을 확인해주는 쉬프트신호, 데이터재킷의 끝을 가리키는 패킷단신호(an end of packct signal), 그리고 데이터패킷에 에러가 있다는 것을 나타내주는 에러신호 등이 있다.

상기 데이터포맷터(70)에는 시프트레지스터(100)와 1 바이트 입력신호 8 개를 한개의 출력신호(111)로 연속해서 송신하는 선택입력신호를 구비한 멀티플렉서 (110)가 구비되어 있다.

시프트레지스터(100)는 바람직한 소정의 데이타재킷과 시프트신호를 포함한 데이타신호를 수신한다. 상기 리피트전단부(40)에서 송신된 상기 시프트신호는 데이타 패킷을 시프트레지스터(100)에 저장하도록 제어하는 역할을 한다.

상기 리피터전단부(40)는 데이타패킷전부를 직렬비트로 상기시프트레지스터(100)에 송신한다. 이후, 시프트레지스터(100)는 직렬입력신호를 1 바이트 병렬 출력신호 6 개로 조정하게 된다. 상기 리피터전단부(40)는 시프트신호를 보내지 않을 때까지 직렬비트를 시프트레지스트(100)로 이동시킨다. 리피터전단부(40)는 소정의 데이타패킷이 일단 시프트레지스트(100)로 이동되면, 시프트신호를 보내지않는다. 프리앰블(56비트의 대체패턴(1,0))과 개시 프레임 경계기호(START FRAME DELIMITER: SFD)(10101011)가 먼저 나오고, 데이타패킷의 프레임은 어드레스 목적영역(고정길이 48비트)으로 시작하여 이어서 소스어드레스영역(고정길이 48비트)의 신호가 이어서 나온다. 소정의 데이타패킷은 소스어드레스영역이기 때문에 상기 리피터전단부(40)는 상기 SFD를 넘어서 96피트가 계수될 때까지 직렬비트로 이동하는 시프트신호를 나타낸다. 시프트레지스트(100)는 48비트만을 저장하므로 마지막 48피트만이, 시프트신호가 나타나지 않을 때까지 저장이 된다. 이때, 상기 리피터전단부(40)는 저장으로 옮길 수 있도록 준비된 포맷형태로 상기 소스어드레스영역을 상기 시프트레지스터(100)에 저장했다.

본 발명을 실시하는 데 있어서, 상기 관리 리피터(10)는, 종래 기술에서 데이타패킷의 전체프레임을 저장하기 보다는, 데이타패킷내부의 소정부분만을 저장하는 능력이 갖추어져 있다. 데이타패킷의 다른 부분을 데이타패킷의 에러통계의 일부로서 저장하기 위해서는 무엇보다도, 사용자가 시프트레지스터(100)의 크기와 시프트신호가 나타나는 시간을 변경시킬 수 있어야 한다. 신호가 저장된 특정한 부분은 본 발명에 국한되지 않고 설계하기에 달렸다. 본 발명의 실시예에서는, 다른 특정한 부분 혹은 여러 부분에 저장할 수도 있지만, 특정한 한 부분에 저장하는 것이바람직하다. 일부 실시예에서는 관리 리피터(10)가 종래 기술대로 다양한 제어신호에 따라서 특정한 저장 부분을 선택하도록 프로그램화할 수 있다.

멀티플렉서(110)는 연속해서 8개의 각 입력신호바이트를 출력신호(111)로 송신한다. 상기 출력신호(111)는 상기 메모리(80)와 연결되어 있다. 선택입력신호(112)에 나타나는 일련신호에 반응하는 상기 멀티플렉서(110)는 입력바이트를 한번에 하나씩 상기 메모리(80)로 보낸다. 시프트레지스터(100)에 의해서 포맷이 된 소스어드레스의 비트는 멀티플렉서로 연결되는 여섯번째 입력신호에 들어 있다. 상기 포트신호는 멀티플렉서로 연결되는 한 입력신호상에 있게 되고 관리 리피터(10)의 포트번호를 나타내는 값 4비트를 포함하고 있다, 상기 포트번호는 데이타패킷을 수신하는 리피트의 포트를 확인시켜 준다. 에러스테이터스신호는 멀티플렉서(110)에 연결되어 있는 또 하나의 인풋상에 있고 상기 데이타패킷과 관련된 에러상황을 나타내는 비트들을 포함하고 있다.

상기 멀티플렉서(110)에 연결된 메모리(80)는 제어기(90)에서 나오는 쓰기신호에 반응하여 에러통계를 저장한다. 본 발명의 실시예에서 메모리(80)는 4바이트의 폭을 가지는 선입선출메모리(80)로서 실행이 된다. 그러나 메모리(80)의 기능은 본 발명에 국한되어 있지 않고 디자인에 따라 달리 설계할 수도 있다. 예를 들어서, 메모리(80)는 램의 경우와 마찬가지로 종래 기술에서도 명백히 나타나는 제어부를 적절히 변형시켜 다르게 실행시킬 수도 있다.

제어기(90)는 에러신호와 리피터전단부(40)에서 출력되는 패킷단신호를 수신한다. 상기 리피터전단부(40)가 데이타패킷의 단부에 도달하여, 데이타 패킷의 처리가 완료되어서, 포트신호뿐만이 아니라 에러스테이터스신호의 통계가 나왔을 때, 상기 리피터선단부(40)에는 패킷단신호가 나타난다. 상기 데이타재킷과 관련된 에러를 탐지했을 때 상기 리피터선단부(40)는 에러신호를 명시하게 된다.

상기 리피터선단부(40)가 에러신호와 패킷단부신호를 동시에 명시하면, 제어부(40)는 일련의 선택신호를 상기 멀티플랙서(110)의 선택 입력신호(112)로 나타내게 되고 일련의 쓰기신호를 상기 메모리(80)에 명시하게 된다. 그러나, 상기 에러신호가 패킷단부신호와 동시에 명시되지 않으면, 제어기(90)는 선택신호나 쓰기신호를 명시하지 않는다,

제어기(90)가 선택신호를 명시하면 상기 멀티플렉서(110)는 최소의 바이트를 시프트레지스터(110)에서 출력신호(111)로 송신한다. 그때 제어기(90)는 쓰기신호를 메모리(80)에 명시하고 멀티플랙서(110)의 출력신호(111)의 바이트가 메모리(80)로 써넣어짐으로써 바이트값이 메모리에 저장된다. 제어기(90)는 포트신호와 에러 스테이터스신호 뿐만 아니라 시프트레지스터의 모든 바이트값이 메모리에 써넣어질 때까지, 계속해서 선택신호와 쓰기신호를 명시하게 된다.

일단 에러가 들어 있는 데이타패킷의 에러통계가 메모리에 저장이 되면 상기 마이크로프로세서(20)는 편의에 따라 상기 에러통계를 읽는다, 상기 마이크로프로세서(20)는 마이크로프로세서 인터페이스(60)를 통하여 에러통계를 읽게 되고, 에러통계에 액세스하기 위하여 읽기신호를 내게 된다. 제어부 또한, 메모리가 접속할 수 있는 에러통계를 갖고 있다는 것을 나타내기 위하여 마이크로프로세서(20)에 스테이터스플래그를 나타내게 된다. 본 발명의 실시예에 따르면,마이크로프로세서(20)는, 데이타패킷의 방대한 양의 에러를 빠른 속도로 처리하는 일로 과다한 부담을 질 필요가 없이, 메모리(80)에 저장되어 있던 에러를 갖고 있는 데이터패킷의 에러통계를 읽기만 하면 된다.

본 발명은 실시예를 중심으로 기술되었지만 명백히 이 기술에 익숙한 사람들이 다양한 대체품과 변형품 혹은 유사품을 본 발명과 큰 차이없이 제작할 수 있다. 그러므로, 위의 설명은 첨부된 청구범위에 정의되어 있는 본 발명의 영역에 국한되지 않는다.

본 발명은 종래 기술에 비해서 다양한 잇점을 갖고 있으며, 구체적으로는, 패킷 대 패킷방식으로 자세한 에러통계를 결정하는 능력이 향상되었을 뿐만 아니라, 데이타패킷의 에러통계를 수집하는 데도 보다 능률적이고 경제적이다.

Claims (12)

1. 데이타패킷을 수신하고 그 데이타패킷의 일부분을 포함하는 데이타 신호와 소스포트의 포트번호를 확인하는 포트신호 그리고 데이타패킷에 에러가 들어 있음을 나타내는 에러신호를 발생시키는 소스포트와, 상기 데이타패킷의 에러통계를 선택적으로 저장하는 회로를 구비한 관리 리피터에 있어서,

   상기 데이타신호와 에러코드를 수신하고 상기 일부분의 비트들과 상기 에러코드를 자신의 출력을 위한 전송포맷으로 배열하는 데이타포맷터와;

   상기 데이타포맷터의 출력신호와 연결되고, 전송시 상기 일부분과 상기 에러코드를 저장하는 메모리와;

   상기 데이타포맷터와 상기 메모리저장장치에 연결되고 에러신호의 명시에 응답하여, 상기 일부분과 상기 데이타포맷터의 출력으로부터의 상기 에러코드를 상기 메모리에 동기적으로 전송하여 기록하는 제어기;를 포함하는 상기 회로.
2. 제 1 항에 있어서, 상기 데이타포맷터는 포트번호의 비트들을 상기 포맷으로 배열하고, 상기 제어기는 포트번호를 상기 메모리에 전송하여 기록하는 것을 특징으로 하는 회로.
3. 제 1 항에 있어서, 상기 메모리는 선입선출메모리를 포함하는 것을 특징으로 하는 회로.
4. 제 1 항에 있어서, 상기 메모리는 랜덤 엑세스 메모리를 포함하는 것을 특징으로 하는 회로,
5. 제 1 항에 있어서, 상기 메모리에 연결되고, 상기 메모리를 엑세스하는 마이크로프로세서 인터페이스와;

   상기 마이크로프로세서 인터페이스와 연결되고, 상기 메모리내의 상기 일부분과 에러코드로부터 데이타패킷의 에러통계를 판독하는 마이크로프로세서;를 부가적으로 포함하는 것을 특징으로 하는 회로,
6. 제 5 항에 있어서, 상기 제어기는 상기 마이크로프로세서와 연결되고, 상기 메모리내의 일부분과 상기 에러코드가 액세스될 수 있도록 상기 마이크로프로세서와 통신하기 위하여 메모리상태신호를 부가적으로 명시하는 것을 특징으로 하는 회로.
7. 제 1 항에 있어서, 상기 일부분은 상기 데이타패킷의 소스주소영역을 포함하는 것을 특징으로 하는 회로,
8. 제 1 항에 있어서, 상기 관리 리피터는 상기 일부분을 확인해 주는 시프트신호와 데이타패킷과 관련한 에러상황을 확인해주는 에러상태신호와 그리고 데이타패킷의 끝을 나타내는 패킷끝신호를 부가적으로 포함하고, 여기서

   상기 데이터포맷터는 데이타신호와 포트신호와 그리고 에러상태신호를 수신하고, 상기 일부분의 비트들과 에러상황을 상기 데이터포맷터의 출력을 위한 전송포맷으로 배열하며;

   상기 메모리는 데이터포맷터의 출력과 연결되고, 전송시에 상기 일부분과 에러상황을 저장하고;

   상기 제어기는 상기 일부분과 상기 데이타포맷터의 출력으로부터의 에러상황을 메모리에 전송하여 기록하며, 여기서 상기 제어기는 패킷끝신호와 에러신호의 동시 명시에 응답하여 전송을 개시하는 것을 특징으로 하는 회로.
9. 제 8 항에 있어서, 상기 제어기는 패킷끝신호와 에러신호의 동시 명시에 응답하여, 일련의 선택신호들과 일련의 쓰기신호들을 동기적으로 명시하고;

   상기 데이타포맷터는 데이타신호를 수신하고 전송될 상기 일부분을 포함할 때까지 직렬비트열을 병렬비트열로 변환하며, 시프트신호의 비명시에 응답하여 잠겨지는 시프트레지스터와;

   상기 시프트레지스터와 연결되고 상기 일부분을 수신하는 제 1 입력과, 포트번호를 수신하는 제 2 입력과, 에러상황을 수신하는 제 3 입력과, 상기 제어기에 연결된 선택입력을 구비하며, 상기 선택입력의 연속된 선택신호들에 응답하여 상기 일부분과 포트번호와 자신의 출력으로부터의 에러상황을 증가식으로 상기 메모리에 전송하는 멀티플랙서;로 구성되고, 여기서 상기 데이타포맷터의 출력은 상기 멀티플랙서의 출력을 포함하며, 상기 메모리는 상기 멀티플랙서의 출력 및 상기 제어기와 연결되고, 상기 제어기로부터의 연속된 쓰기신호들에 응답하며, 상기 일부분과 포트번호와 에러상황을 저장하는 것을 특징으로 하는 회로.
10. 소스포트에서 데이타패킷을 수신하는 리피터, 데이타패킷의 에러통계를 선택적으로 저장하는 개량된 관리회로를 포함하는 네트워크에 있어서,

    상기 리피터와 연결되고 데이타패킷의 일부분을 갖는 데이타신호, 소스포트의 포트번호를 확인해주는 포트신호, 상기 데이타패킷과 연관된 에러상황을 확인하는 에러스테이터스신호, 상기 데이타패킷의 끝을 가리키는 패킷끝신호, 그리고 데이타패킷이 언제 상기 에러상황을 포함하는지를 나타내는 에러신호를 발생시키도록 데이타패킷을 처리하는 리피터전단과;

    상기 리피터전단과 연결되고, 상기 데이타신호, 포트신호, 그리고 에러스테이터스신호를 수신하여 상기 일부분과 포트번호와 그리고 상기 자신의 출력으로부터의 전송을 위한 에러상황의 비트들을 배열하는 데이타포맷터와;

    상기 데이타포맷터의 출력과 연결되고, 상기 일부분, 포트번호 그리고 전송시의 에러상황을 저장하는 메모리와;

    상기 정보추출기, 상기 데이타포맷터 그리고 상기 메모리와 연결되고, 상기 일부분과, 상기 포트번호 그리고 상기 데이타포맷터의 출력으로부터의 에러상황을 상기 메모리에 전송하여 기록하며, 상기 패킷끝신호 및 상기 에러신호의 동시 명시에 응답하는 제어기;로 구성되는 개량된 관리회로.
11. 소스포트장치에서 수신되는 데이타패킷, 데이타패킷의 일부분을 포함하는 데이타신호, 상기 소스포트를 확인해주는 포트신호 그리고 데이타패킷이 언제 상기 에러상황을 포함하는지를 나타내는 에러신호를 갖는 네트워크에 있어서,

    상기 데이타신호와 에러상태신호를 수신하고;

    상기 일부분 및 상기 에러상태신호의 비트들을 전송포맷으로 배열하며;

    기억장치에 전송하기 위하여 상기 일부분과 상기 에러상태신호를

    선택하고, 그 선택단계는 에러신호의 명시에 응답하며;

    상기 일부분과 전송시의 상기 에러상태신호를 저장하는 단계;를 포함하는 데이타패킷의 에러통계를 선택적으로 저장하는 방법.
12. 제 11 항에 있어서, 상기 장치로부터 포트번호의 비트들을 수시하여 배열하고;

    상기 일부분과 상기 에러상태신호와 함께 포트번호를 저장하는 단계를 부가적으로 포함하는 에러통계저장방법.