KR100351448B1 - Ｐｌｌ소자 특성 테스트장치 - Google Patents

Abstract

본 발명은 PLL소자의 특성 테스트장치에 관한 것으로서, 레지스터드 DIMM 메모리모듈에 장착되는 여러종류의 PLL소자를 채용할 때 피드백 트레이스 길이를 제 1선택부(30) 및 제 2선택부(40)를 통해 선택하고 피드백 커패시턴스(C2) 값을 선택적으로 변경하면서 특성차이를 충분히 파악하여 레지스터드 DIMM 메모리모듈에 적용함으로써 고품질의 레지스터드 DIMM 메모리모듈을 개발할 수 있는 이점이 있다.

Description

ＰＬＬ소자 특성 테스트장치{SYSTEM FOR TESTING CHARACTER OF A PLL DEVICE}

본 발명은 PLL소자의 특성 테스트장치에 관한 것으로서, 보다 상세하게는 레지스터드 DIMM 메모리모듈에 장착되는 여러종류의 PLL소자를 채용할 때 피드백 트레이스 길이 및 피드백 커패시턴스 값을 선택적으로 변경하면서 특성차이를 충분히 파악하여 레지스터드 DIMM 메모리모듈에 적용할 수 있도록 한 PLL소자의 특성 테스트장치에 관한 것이다.

메모리는 컴퓨터, 통신시스템, 화상처리시스템 등에서 사용되는 데이타나 명령 등을 일시적 또는 영구적으로 저장하기 위하여 사용되는 것을 총칭하는 것으로써 대표적으로 반도체, 테이프, 디스크, 광학방식 등이 있는데 현재 반도체 메모리가 대부분을 차지하고 있다. 이런 반도체 메모리는 데이타 저장방식의 전기적 특성 등에 따라 구분되는 DRAM, SRAM, Flash Memory, ROM 등의 여러 종류가 있는데 이중 DRAM이 차지하는 비중이 가장 크다.

상기 DRAM(Dynamic Random Access Memory)은 저장전위가 시간에 따라 변화하기 때문에 주기적으로 저장전위를 원래의 상태로 회복하기 위해 주기적인 리프레쉬동작이 필요하며, 커패시터에 저장된 전하량이 데이타 판정기준이 되므로 읽기동작에서 이 전하량의 차이에 따른 전압 차이를 유기하고 이 전압차이를 감지 증폭하여 데이타를 출력하기 때문에 파괴된 저장 데이타를 다시 복구하여 셀에 저장시켜야 하는 동적인 특성을 갖고 있다.

위와 같은 메모리를 실제적으로 시스템에 사용할 때는 모듈로 만들어서 생산되는 데 모듈(module)이라는 것은 하나의 기능을 가진 소자의 집합으로 인쇄회로기판(PCB)상에 여러 가지 반도체소자 등의 패키지장치가 탑재되어 다수의 접속핀인 탭에 의해 패널 등에 연결되어 설치된다.

이와 같은 메모리모듈 중에서 레지스터드 DIMM(Double In-line MemoryModule)은 인텔(intel) 사양 및 RCC 사양등에서 기재되어 있는 PLL(Phase locked loop)을 사용하도록 규정되어 있는데 CDC2509 타입과 CDC2510 타입의 2가지로 설계되어지도록 규정하고 있다.

이렇게 장착된 PLL은 실제 이상적인 특성을 나타내지 않거나 종류에 따라 조금씩 다른 특성을 갖기 때문에 각각의 특성을 보정해주어야 한다.

따라서, PLL의 피드백 입력핀에 커패시터를 부가하여 커패시터의 용량을 조절하면서 특성을 보정하고 있다.

즉, 번거로운 작업인 메모리모듈에 PLL소자를 장착한 후 PLL소자의 피드백 트레이스 길이 및 피드백 커패시턴스 값을 변화시키면서 PLL소자의 특성을 테스트하기 때문에 위의 2가지 요소를 변화시킬 때만다 메모리모듈 PCB를 새로이 디자인하여 다시 PLL소자의 특성을 평가해야만 하기 때문에 많은 시일이 소요될 뿐만 아니라 과정도 복잡하고 번거롭다는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 레지스터드 DIMM 메모리모듈에 장착되는 여러종류의 PLL소자를 채용할 때 피드백 트레이스 길이 및 피드백 커패시턴스 값을 선택적으로 변경하면서 특성차이를 충분히 파악하여 레지스터드 DIMM 메모리모듈에 적용할 수 있도록 하는 PLL소자의 특성 테스트장치를 제공함에 있다.

도 1은 본 발명에 의한 PLL소자 특성 테스트장치를 나타낸 블록구성도이다.

- 도면의 주요부분에 대한 부호의 설명 -

10 : 클럭발생기 20 : PLL장착부

30 : 제 1선택부 40 : 제 2선택부

C1 : 입력커패시터 C2 : 피드백커패시터

C3 : 출력커패시터

L1,L2,L3 : 제 1내지 제 3루프패스

상기와 같은 목적을 실현하기 위한 본 발명은 메모리모듈에서 사용되는 클럭을 공급하기 위한 클럭발생기와, 클럭발생기로부터 클럭입력단을 통해 클럭을 입력받아 클럭출력단을 통해 메모리소자로 출력되도록 연결되며 특성 테스트를 위한 PLL소자가 장착되는 PLL장착부와, PLL장착부의 피드백 출력단에서 피드백 트레이스 길이를 선택하는 제 1선택부와, PLL장착부의 피드백 입력단에서 피드백 트레이스 길이를 선택하는 제 2선택부와, PLL장착부의 클럭입력단과 접지사이에 연결된 입력커패시터와, PLL장착부의 피드백 입력단과 접지사이에 연결된 피드백커패시터와, PLL장착부의 클럭출력단과 접지사이에 연결된 출력커패시터를 포함하여 이루어진 것을 특징으로 한다.

위와 같이 이루어진 본 발명은 PLL소자를 레지스터드 DIMM메모리모듈에 탑재하기전에 레지스터드 DIMM메모리모듈에서 요구되는 특성을 만족하는 PLL소자를 선정하기 위해 피드백 트레이스 길이를 제 1선택부와 제 2선택부를 통해 선택하고 피드백커패시터의 값을 조절하면서 특성을 정확하게 파악할 수 있도록 한다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.

도 1은 본 발명에 의한 PLL소자 특성 테스트장치를 나타낸 블록구성도이다.

여기에 도시된 바와 같이 메모리모듈에서 사용되는 클럭을 공급하기 위한 클럭발생기(10)와, 클럭발생기(10)로부터 클럭입력단(CLK_IN)을 통해 클럭을 입력받아 클럭출력단(CLK_OUT)을 통해 메모리소자로 출력되도록 연결되며 특성 테스트를 위한 PLL소자가 장착되는 PLL장착부(20)가 설치된다.

이때 클럭출력단(CLK_OUT)과 메모리소자까지 연결된 패스의 길이는 4000mm로써 인쇄회로기판의 내부층을 통해 연결되도록 하며 다른 클럭출력단(CLK_OUT)들도 모두 동일한 길이를 갖도록 배치한다.

그리고, PLL장착부(20)의 피드백 출력단(FB_OUT)에서 피드백 트레이스 길이가 서로 다른 제 1내지 제 3루프패스(L1,L2,L3)를 선택하는 제 1선택부(30)와, PLL장착부(20)의 피드백 입력단(FB_IN)에서 피드백 트레이스 길이가 서로 다른 제 1내지 제 3루프패스(L1,L2,L3)를 선택하는 제 2선택부(40)와, PLL장착부(20)의 클럭입력단(CLK_IN)과 접지사이에 연결된 12㎊용량의 입력커패시터(C1)와, PLL장착부(20)의 피드백 입력단(FB_IN)과 접지사이에 연결된 피드백커패시터(C2)와, PLL장착부(20)의 클럭출력단(CLK_OUT)과 접지사이에 연결된 9㎊용량의 출력커패시터(C3)가 설치된다.

이때 제 1선택부(30)는 피드백 출력단(FB_OUT)과 연결된 제 11패드(31)와, 제 1루프패스(L1)의 일측단과 연결된 제12패드(32)와, 제 2루프패스(L2)의 일측단과 연결된 제 13패드(33)와, 제 3루프패스(L3)의 일측단과 연결된 제 14패드(34)로 이루어진다. 또한, 제 2선택부(40)는 피드백 입력단(FB_IN)과 연결된 제 21패드(41)와, 제 1루프패스(L1)의 타측단과 연결된 제 22패드(42)와, 제 2루프패스(L2)의 타측단과 연결된 제 23패드(43)와, 제 3루프패스(L3)의 타측단과 연결된제 24패드(44)로 이루어진다. 그리고, 본 실시예에서는 제 1루프패스(L1)는 2000mm, 제 2루프패스(L2)는 3000mm, 제 3루프패스(L3)는 4000mm로 형성하였다.

따라서, 피드백이 제 1루프패스(L1)를 통해 이루어지도록 하기 위해서는 제 1선택부(30)의 제 11패드(31)와 제 12패드(32)를 서로 연결하고 제 2선택부(40)의 제 21패드(41)와 제 22패드(42)를 서로 연결하면 피드백이 제 1루프패스(L1)를 통해 이루어지게 된다.

위와 같이 이루어진 본 실시예의 작동을 설명하면 다음과 같다.

메모리모듈에 탑재하고자 하는 PLL소자를 PLL장착부(20)에 장착한 후 특성파악을 위해 피드백커패시터(C2)와 피드백 트레이스 길이를 선택하게 된다. 즉, 제 2루프패스(L2)를 선택하기 위해서는 제 1선택부(30)의 제 11패드(31)와 제 13패드(33)를 서로 연결하고, 제 2선택부(40)의 제 21패드(41)와 제 23패드(43)를 서로연결함으로써 PLL소자의 피드백은 제 2루프패스(L2)를 통해 이루어지게 된다. 따라서, 이와 같이 제 1선택부(30)와 제 2선택부(40)를 통해 선택적으로 제 1내지 제 3루프패스(L1,L2,L3)를 선택하고 피드백커패시터값(C2)을 조절함으로써 입력클럭과 출력클럭간의 스큐(skew)를 측정하여 메모리모듈에 탑재할 PLL소자의 특성을 테스트하게 된다.

상기한 바와 같이 본 발명은 레지스터드 DIMM 메모리모듈에 장착될 여러종류의 PLL소자들의 특성을 정확하게 파악함으로써 장착될 PLL소자를 위해 메모리모듈의 인쇄회로기판을 새로 설계하는 일이 없어 PLL소자 특성을 짧은 시간동안에 간단하게 테스트할 수 있는 이점이 있다.

또한, PLL소자들을 메이커별로 특성을 정확하게 파악함으로써 레지스터드 DIMM 메모리모듈의 개발시 고품질의 레지스터드 DIMM 메모리모듈을 제공할 수 있는 이점이 있다.

Claims (6)

1. 메모리모듈에서 사용되는 클럭을 공급하기 위한 클럭발생기와,

   상기 클럭발생기로부터 클럭입력단을 통해 클럭을 입력받아 클럭출력단을 통해 메모리소자로 출력되도록 연결되며 특성 테스트를 위한 PLL소자가 장착되는 PLL장착부와,

   상기 PLL장착부의 피드백 출력단에서 피드백 트레이스 길이를 선택하는 제 1선택부와,

   상기 PLL장착부의 피드백 입력단에서 피드백 트레이스 길이를 선택하는 제 2선택부와,

   상기 PLL장착부의 클럭입력단과 접지사이에 연결된 입력커패시터와,

   상기 PLL장착부의 피드백 입력단과 접지사이에 연결된 피드백커패시터와,

   상기 PLL장착부의 클럭출력단과 접지사이에 연결된 출력커패시터

   를 포함하여 이루어진 것을 특징으로 하는 PLL소자 특성 테스트장치.
2. 제 1항에 있어서, 상기 제 1선택부는

   상기 PLL장착부의 피드백 출력단과 연결된 제 11패드와,

   제 1루프패스의 일측단과 연결된 제12패드와,

   제 2루프패스의 일측단과 연결된 제 13패드와,

   제 3루프패스의 일측단과 연결된 제 14패드

   로 이루어진 것을 특징으로 하는 PLL소자 특성 테스트장치.
3. 제 1항에 있어서, 상기 제 2선택부는

   상기 PLL장착부의 피드백 입력단과 연결된 제 21패드와,

   제 1루프패스의 타측단과 연결된 제 22패드와,

   제 2루프패스의 타측단과 연결된 제 23패드와,

   제 3루프패스의 타측단과 연결된 제 24패드

   로 이루어진 것을 특징으로 하는 PLL소자 특성 테스트장치.
4. 제 1항에 있어서, 상기 PLL장착부의 클럭출력단과 메모리소자까지 연결된 패스의 길이는 4000mm로써 인쇄회로기판의 내부층을 통해 연결되는 것을 특징으로 하는 PLL소자 특성 테스트장치.
5. 제 1항에 있어서, 상기 입력커패시터의 용량은 12㎊인 것을 특징으로 하는 PLL소자 특성 테스트장치.
6. 제 1항에 있어서, 상기 출력커패시터의 용량은 9㎊인 것을 특징으로 하는 PLL소자 특성 테스트장치.