KR100549571B1 - 메모리모듈의 인쇄회로기판 - Google Patents

Abstract

본 발명은 점퍼를 선택적으로 조절하여 한 종류의 DDR 레지스터드 DIMM 메모리모듈의 인쇄회로기판으로 64M용과 128M용의 두 종류로 사용할 수 있도록 한 메모리모듈의 인쇄회로기판에 관한 것으로서, DDR 디바이스(20)가 탑재되는 메모리모듈(10)의 인쇄회로기판에 있어서, 디바이스(20)의 데이터핀들(DQ0∼DQ7)과 모듈의 탭들(15) 사이에 어레이 저항(32)이 매개되도록 하는 제 1접속부(30)와, 디바이스(20)의 데이터핀들(DQ0∼DQ7)과 모듈의 탭들(15) 사이에 FET스위치들이 매개되도록 한 제 2접속부(40)와, FET스위치가 인에이블되도록 선택하기 위한 제 1점퍼부(50)와, 외부에서 FET스위치를 선택적으로 인에이블시킬 수 있도록 하는 제 2점퍼부(60)를 포함하여 이루어져 장착되는 댐핑저항에 따라 제 1점퍼부(50)와 제 2점퍼부(60)를 조절하여 어레이 저항(32)과 FET스위치를 선택적으로 장착하여 인쇄회로기판의 과부족에 용이하게 대처할 수 있다는 이점이 있다.

DDR DIMM 메모리모듈 인쇄회로기판 64M 128M 댐핑저항 FET스위치 어레이저항

Description

메모리모듈의 인쇄회로기판{PRINTED CIRCUIT BOARD OF A MEMORY MODULE}

도 1은 본 발명에 의한 메모리모듈의 인쇄회로기판의 일부를 나타낸 도면이다.

도 2는 본 발명에 의한 DDR 레지스터드 DIMM 메모리모듈의 인쇄회로기판을 64M용으로 사용한 상태를 나타낸 도면이다.

도 3내지 도 5는 본 발명에 의한 DDR 레지스터드 DIMM 메모리모듈의 인쇄회로기판을 128M용으로 사용한 상태를 나타낸 도면이다.

- 도면의 주요부분에 대한 부호의 설명 -

10 : 메모리모듈 20 : 디바이스

30 : 제 1접속부 40 : 제 2접속부

50 : 제 1점퍼부 60 : 제 2점퍼부

본 발명은 메모리모듈의 인쇄회로기판에 관한 것으로서, 보다 상세하게는 점퍼를 선택적으로 조절하여 하나의 DDR 레지스터드 DIMM 메모리모듈의 인쇄회로기판으로 64M용과 128M용의 두 종류로 사용할 수 있도록 한 메모리모듈의 인쇄회로기판에 관한 것이다.

메모리는 컴퓨터, 통신시스템, 화상처리시스템 등에서 사용되는 데이타나 명령 등을 일시적 또는 영구적으로 저장하기 위하여 사용되는 것을 총칭하는 것으로써 대표적으로 반도체, 테이프, 디스크, 광학방식 등이 있는데 현재 반도체 메모리가 대부분을 차지하고 있다. 이런 반도체 메모리는 데이타 저장방식의 전기적 특성 등에 따라 구분되는 DRAM, SRAM, Flash Memory, ROM 등의 여러 종류가 있는데 이중 DRAM이 차지하는 비중이 가장 크다.

상기 DRAM(Dynamic Random Access Memory)은 저장전위가 시간에 따라 변화하기 때문에 주기적으로 저장전위를 원래의 상태로 회복하기 위해 주기적인 리프레쉬동작이 필요하며, 캐패시터에 저장된 전하량이 데이타 판정기준이 되므로 읽기동작에서 이 전하량의 차이에 따른 전압 차이를 유기하고 이 전압차이를 감지 증폭하여 데이타를 출력하기 때문에 파괴된 저장 데이타를 다시 복구하여 셀에 저장시켜야 하는 동적인 특성을 갖고 있다.

위와 같은 메모리를 실제적으로 시스템에 사용할 때는 모듈로 만들어서 생산되는 데 모듈(module)이라는 것은 하나의 기능을 가진 소자의 집합으로 인쇄회로기판(PCB)상에 여러 가지 반도체소자 등의 패키지장치가 탑재되어 다수의 접속핀인 탭에 의해 패널 등에 연결되어 설치된다.

SDRAM(Synchronous Dynamic Random Access Memory)은 열어드레스의 취득, 데이터의 읽기, 출력 포트의 출력을 3단 파이프 라인으로 분담해 각각 클럭에 동기해서 처리할 수 있는 특징으로 갖는 DRAM이다.

일반적인 DRAM은 열어드레스를 받은 후 출력이 종료될 때까지 처리할 수 있는 데이터는 한 개뿐이였으나 SDRAM은 3단 파이프 라인으로 분담해 각각 클럭에 동기되어 처리되기 때문에 최초의 데이터 출력까지는 3클럭이 걸리지만 이후부터는 1클럭마다 출력이 가능하기 때문에 고속 액세스가 가능하다는 특징이 있다.

또한, DDR(Double Data Rate) 레지스터드 DIMM 메모리모듈은 클럭이 상승될 때 동기되어 처리되는 SDRAM과 달리 클럭의 상승과 하강 모두에서 동기되어 처리되도록 된 메모리모듈이다.

위의 SDRAM이나 DDR 레지스터드 DIMM 메모리모듈에는 디바이스의 출력단과 메모리모듈의 탭사이에서 데이터의 반사를 방지하기 위해 댐핑저항으로 어레이 저항을 설치하여 반사되는 신호에 의한 오류를 방지하도록 하고 있다.

그런데, DDR 레지스터드 DIMM 메모리모듈의 경우에는 빠른 데이터 액세스로 인해 어레이 저항으로 반사되는 신호를 방지할 수 없기 때문에 128M용인 경우에는 댐핑저항으로 FET스위치를 사용하고 있다.

그래서, DDR 레지스터드 DIMM 메모리모듈은 댐핑저항으로 어레이 저항을 사용한 64M용의 한 종류와, 댐핑저항으로 FET스위치를 사용한 128M용의 다른 종류로 모두 두 종류가 생산되고 있다.

위와 같이 댐핑저항을 어레이 저항으로 사용하는 타입과 FET스위치를 사용하 는 타입간에 상호 호환성이 없도록 생산할 경우 한 종류의 인쇄회로기판이 대량 소비되고 다른 종류의 인쇄회로기판이 사용되지 않을 경우 인쇄회로기판의 과부족을 대체할 수 없어 자재 수급 및 관리, 재고 소진시 어려움이 발생한다는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 DDR 레지스터드 DIMM 메모리모듈의 인쇄회로기판에 댐퍼저항으로 어레이 저항과 FET스위치를 선택적으로 모두 사용할 수 있도록 하여 DDR 레지스터드 DIMM 메모리모듈의 인쇄회로기판을 64M용과 128M용으로 점퍼의 설정만으로 겸용으로 사용할 수 있도록 한 메모리모듈의 인쇄회로기판을 제공함에 있다.

상기와 같은 목적을 실현하기 위한 본 발명은 DDR 디바이스가 탑재되는 메모리모듈의 인쇄회로기판에 있어서, 디바이스의 데이터핀들과 모듈의 탭들 사이에 어레이 저항이 매개되도록 하는 제 1접속부와, 디바이스의 데이터핀들과 모듈의 탭들 사이에 FET스위치들이 매개되도록 한 제 2접속부와, FET스위치가 인에이블되도록 선택하기 위한 제 1점퍼부와, 외부에서 FET스위치를 선택적으로 인에이블시킬 수 있도록 하는 제 2점퍼부를 포함하여 이루어진 것을 특징으로 한다.

위와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.

먼저, 디바이스의 데이터핀과 모듈의 탭사이에 댐핑저항으로 어레이 저항을 사용할 경우 제 1접속부에 어레이 저항을 장착하고, 제 1점퍼부와 제 2점퍼부를 어레이 저항을 사용할 수 있도록 설정한다. 그리고, 댐퍼저항으로 FET스위치를 사용할 경우 제 2접속부에 FET스위치를 장착하고, 제 1점퍼부와 제 2점퍼부를 FET스위치를 사용할 수 있도록 설정함으로써 댐퍼저항으로 어레이 저항과 FET스위치를 선택적으로 하나의 인쇄회로기판에 장착하여 사용할 수 있도록 한다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.

도 1은 본 발명에 의한 메모리모듈의 인쇄회로기판의 일부를 나타낸 도면이다.

여기에 도시된 바와 같이 DDR 디바이스(20)의 데이터핀들(DQ0∼DQ7)과 모듈의 탭들(15) 사이에 어레이 저항(32)들을 매개시킬 수 있도록 제 1접속부(30)가 설치된다. 그리고, DDR 디바이스(20)의 데이터핀들(DQ0∼DQ7)과 모듈의 탭들(15) 사이에 FET스위치들을 매개시킬 수 있도록 제 2접속부(40)가 설치된다.

또한, FET스위치가 인에이블되도록 선택하기 위해 디바이스(20)에서 FET스위치를 인에이블 시킬 수 있는 핀(

)과 연결된 제 1패드(52)와, 디바이스(20)의 출력을 인에이블 시킬 수 있는 핀(

)과 연결된 제 2패드(54)와, 접지전압(GND)과 연결된 제 3패드(56)로 이루어진 제 1점퍼부(50)가 설치된다. 그리고, 외부에서 FET스위치를 선택적으로 인에이블시킬 수 있도록 하기 위해 디바이스(20)에서 FET스위치를 인에이블 시킬 수 있는 핀(

)과 연결된 제 4패드(62)와, 외부에서 FET스위치를 인에이블 시키기 위해 모듈과 접속되는 탭(FETEN)과 연결된 제 5패드(64)로 이루어진 제 2점퍼부(60)가 설치된다.

위와 같이 이루어진 본 실시예의 작동을 설명하면 다음과 같다.

먼저, 도 2와 같이 DDR 레지스터드 DIMM 메모리모듈의 인쇄회로기판을 64M용으로 사용할 경우를 예로 들어 설명하면 다음과 같다.

따라서, 여기에 도시된 바와 같이 제 1접속부(30)에 어레이 저항(32)을 접속하고, FET스위치를 디스에이블 시키기 위해 제 1점퍼부(50)와 제 2점퍼부(60)의 제 1(52) 내지 제 5패드(64)를 서로 접속하지 않고 오픈된 상태로 유지함으로써 댐핑저항으로 어레이 저항(32)을 사용할 수 있도록 한다.

그리고, 도 3내지 도5와 같이 DDR 레지스터드 DIMM 메모리모듈의 인쇄회로기판을 128M용으로 사용할 경우를 예로 들어 설명하면 다음과 같다.

먼저, 제 2접속부(40)에 FET스위치를 접속한다. 그리고, FET스위치를 인에이블 시키기 위한 방법으로 디바이스(20)의 FET스위치 인에이블 핀(

)의 신호가 FET스위치의 출력 인에이블 핀(

)을 제어할 수 있도록 제 1점퍼부(50)의 제 1패드(52)와 제 2패드(54)를 서로 연결함으로써 FET스위치를 인에이블 시킬 수 있다.

또한, FET스위치를 인에이블 시키기 위한 방법으로 도 4와 같이 제 1점퍼부(50)의 제 2패드(54)와 제 3패드(56)를 서로 연결함으로써 출력 인에이블 핀(

)에 접지전압(GND)을 인가하여 FET스위치를 인에이블 시킬 수 있다.

그리고, 외부에서 FET스위치를 인에이블 시킬 수 있도록 하기 위해 도 5와 같이 제 2점퍼부(60)의 제 4패드(62)와 제 5패드(64)를 서로 연결함으로써 외부에서 디바이스의 FET스위치 인에이블 핀(

)을 제어할 수 있게 된다.

상기한 바와 같이 본 발명은 DDR 레지스터드 DIMM 메모리모듈의 인쇄회로기판에 댐핑저항으로 FET스위치와 어레이 저항을 모두 탑재할 수 있는 접속부를 형성하고 선택적으로 점퍼부를 조절함으로써 하나의 인쇄회로기판에 두종류의 댐핑저항을 선택적으로 탑재할 수 있도록 함으로써 인쇄회로기판의 과부족시 적절하게 대처할 수 있어 자재 수급 및 관리, 재고 소진시 용이하다는 이점이 있다.

Claims (3)

1. DDR 디바이스가 탑재되는 메모리모듈의 인쇄회로기판에 있어서,

   디바이스의 데이터핀들과 모듈의 탭들 사이에 어레이 저항이 매개되도록 하는 제 1접속부와,

   디바이스의 데이터핀들과 모듈의 탭들 사이에 FET스위치들이 매개되도록 한 제 2접속부와, FET스위치가 인에이블되도록 선택하기 위한 제 1점퍼부와, 외부에서 FET스위치를 선택적으로 인에이블시킬 수 있도록 하는 제 2점퍼부를 포함하여 이루어진 것을 특징으로 하는 메모리모듈의 인쇄회로기판.
2. 제 1항에 있어서, 상기 제 1점퍼부는

   디바이스에서 FET스위치를 인에이블 시킬 수 있는 핀과 연결된 제 1패드와, 디바이스의 출력을 인에이블 시킬 수 있는 핀과 연결된 제 2패드와, 접지전압과 연결된 제 3패드

   로 이루어진 것을 특징으로 하는 메모리모듈의 인쇄회로기판.
3. 제 1항에 있어서, 상기 제 2점퍼부는

   외부에서 FET스위치를 선택적으로 인에이블시킬 수 있도록 하기 위해 디바이 스에서 FET스위치를 인에이블 시킬 수 있는 핀과 연결된 제 4패드와, 외부에서 FET스위치를 인에이블 시키기 위해 모듈과 접속되는 탭과 연결된 제 5패드

   로 이루어진 것을 특징으로 하는 메모리모듈의 인쇄회로기판.

Images