KR100349184B1 - 웨이퍼접합방법 - Google Patents

웨이퍼접합방법 Download PDF

Info

Publication number
KR100349184B1
KR100349184B1 KR1019970073939A KR19970073939A KR100349184B1 KR 100349184 B1 KR100349184 B1 KR 100349184B1 KR 1019970073939 A KR1019970073939 A KR 1019970073939A KR 19970073939 A KR19970073939 A KR 19970073939A KR 100349184 B1 KR100349184 B1 KR 100349184B1
Authority
KR
South Korea
Prior art keywords
wafer
wafers
electron beam
energy
silicon
Prior art date
Application number
KR1019970073939A
Other languages
English (en)
Other versions
KR19990054154A (ko
Inventor
류근걸
강성건
김동수
김흥락
Original Assignee
엠이엠씨코리아 주식회사
재단법인 포항산업과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠이엠씨코리아 주식회사, 재단법인 포항산업과학연구원 filed Critical 엠이엠씨코리아 주식회사
Priority to KR1019970073939A priority Critical patent/KR100349184B1/ko
Publication of KR19990054154A publication Critical patent/KR19990054154A/ko
Application granted granted Critical
Publication of KR100349184B1 publication Critical patent/KR100349184B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명에 따른 웨이퍼 접합방법은 세정된 웨이퍼를 공기중에 노출하여 산화막을 형성하는 단계와, 산화막이 형성된 웨이퍼를 진공중에서 밀착시켜 접착시키는 단계와, 밀착된 웨이퍼를 진공중에서 전자빔을 조사하여 처리하는 단계와, 전자빔 처리된 웨이퍼를 열처리하여 합착하는 단계로 구성된다.
웨이퍼에 조사되는 전자빔의 에너지는 약 20W로 약 5∼10분 동안 조사되며 열처리는 약 1000℃에서 약 1시간 실시된다.

Description

웨이퍼 접합방법
본 발명은 실리콘웨이퍼 접합방법에 관한 것으로, 특히 2개의 실리콘웨이퍼를 진공상태에서 밀착한 후 전자빔을 조사하여 전처리하고 열을 인가함으로써, 열에 의한 영향을 최소화하여 웨이퍼의 오염과 변형을 방지할 수 있는 실리콘웨이퍼 접합방법에 관한 것이다.
근래, 반도체소자의 연구가 진전됨에 따라 실리콘웨이퍼에 대한 중요도가 점점 높아지고 있다. 한 장의 실리콘웨이퍼에 여러개의 트랜지스터를 형성하던 종래에는 상기한 실리콘웨이퍼를 통해 인접하는 트랜지스터 사이에 전자의 이동이 발생하게 되어 서로 간섭을 일으키는 문제가 있었다.
상기한 문제를 해결하기 위해 근래 주로 사용되는 웨이퍼가 절연층을 사이에 두고 실리콘웨이퍼 2장을 접합한 SOI(Silicon On Insulator)구조의 실리콘웨이퍼이다. 상기한 실리콘웨이퍼의 접합은 열에너지를 인가함으로써 이루어진다. 실리콘웨이퍼는 공기중에 노출되어 SiO2산화막이 형성되는데, 웨이퍼의 접합시 직접 접합되는 것은 상기한 SiO2산화막과 SiO2산화막, 혹은 SiO2산화막과 실리콘웨이퍼이다.
SiO2산화막은 실리콘원자와 산소원자의 공유결합으로 이루어져 있다. 일반적으로 고유결합의 결합력은 대단히 큰 힘이기 때문에, 상기한 실리콘원자와 산소원자 사이의 공유결합을 깨뜨리기 위해서는 약 1100℃ 이상의 고온에서 열처리해야만 한다. 상기한 고온의 열처리에 의해, 실리콘원자와 산소원자가 에너지를 흡수하여 실리콘원자와 산소원자 사이의 결합이 끊어지며, 다시 온도가 하강함에 따라 대기중의 산소를 흡수하여 공유결합이 생성된다.
실리콘웨이퍼 2장을 합착할 때, 상기한 고온열처리에 의해 각 웨이퍼에 형성된 SiO2산화막의 공유결합이 끊어지며, 온도를 하강시킴에 따라 서로 밀착된 SiO2산화막 사이에 공유결합이 발생하여 결국 웨이퍼가 접착된다.
그러나, 상기한 실리콘웨이퍼 접합방법은 웨이퍼기판이 고온 열처리되기 때문에, 웨이퍼의 형상이 왜곡되고 조도가 불균일해지는 문제가 있었다. 또한, 고온의 열에 의해 웨이퍼에 도핑된 도판트(dopant)가 확산되는 문제도 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 전자빔조사와 열처리공정을 병행하여 실시함으로써 상대적으로 낮은 온도에서 실리콘웨이퍼를 접합하는 방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해 본 발명에 따른 웨이퍼 접합방법은 세정된 웨이퍼를 공기중에 노출하여 산화막을 형성하는 단계와, 산화막이 형성된 웨이퍼를 진공중에서 밀착시켜 접착시키는 단계와, 밀착된 웨이퍼를 진공중에서 전자빔을 조사하여 처리하는 단계와, 전자빔 처리된 웨이퍼를 열처리하여 합착하는 단계로 구성된다.
웨이퍼에 조사되는 전자빔의 에너지는 약 20W로 약 5∼10분 동안 조사되며 열처리는 약 1000℃에서 약 1시간 실시된다.
웨이퍼를 처리하는 전자빔의 에너지가 커지거나 처리시간이 길어짐에 따라 인가되는 에너지가 커지기 때문에, 열처리온도가 더욱 낮아지게 되어 웨이퍼의 변형이나 도판트의 확산을 방지할 수 있을 뿐만 아니라 더욱 향상된 접합특성을 가진 웨이퍼를 얻을 수 있게 된다.
본 발명은 웨이퍼에 에너지를 인가하여 2장의 웨이퍼를 접착한다는데에서, 종래의 개념과 동일하다. 차이점은 종래에는 에너지가 열에너지로만 이루어져 있어, 고온의 열처리에 의해 웨이퍼를 접착하는 것과는 달리 전자빔에너지와 열에너지로 접합을 실시함으로써 상대적으로 저온 열처리를 실시하여 웨이퍼를 접합하는 것이다.
밀착된 2장의 웨이퍼에 조사되면, 전자빔에너지가 웨이퍼 사이의 SiO2산화막에 전달되어 공유결합을 이루는 실리콘원자와 산소원자가 결합위치를 중심으로 진동하게 된다. 상기와 같이 실리콘원자와 산소원자가 진동하는 웨이퍼를 열처리하면, 상기한 전자빔에 의한 에너지와 열에너지의 합계가 실리콘원자와 산소원자의 공유결합에너지를 초과하여 실리콘원자와 산소원자의 공유결합이 끊어지게 되며,온도를 하강시킴에 따라 다시 각 웨이퍼의 SiO2산화막 사이의 실리콘원자와 산소원자가 결합되어 웨이퍼가 접착된다.
전자빔의 조사에 의한 원자의 진동의 폭은 전자빔에너지에 비례한다. 전자빔에너지가 증가할수록 원자의 진동폭이 커지게 되어, 상대적으로 작은 열에너지에 의해서도 공유결합이 깨지게 된다. 따라서, 웨이퍼에 조사되는 전자빔의 에너지가 클수록 더 낮은 온도에서의 열처리에 의해 웨이퍼를 접착할 수 있게 된다.
이때, 웨이퍼의 접착은 2장의 웨이퍼상에 각각 형성된 SiO2산화막 사이의 결합 뿐만 아니라 실리콘웨이퍼와 SiO2산화막 사이의 결합에 의해서도 이루어진다.
일반적으로, 전자빔은 전기저항 전기로를 이용한 열처리에 비해 매우 적은 전기에너지를 소모하며, 좁은 면적에 집중적으로 전기에너지를 집속할 수 있기 때문에 더욱 효과적인 계면의 접합성을 얻을 수 있게 된다.
이하, 본 발명의 일실시예를 통하여 웨이퍼접합방법을 상세히 설명한다.
우선, 세정된 2장의 실리콘웨이퍼를 공기중에 노출시켜 SiO2산화막을 형성한 후, 약 10-6torr의 진공중에서 상기한 2장의 웨이퍼를 밀착하면, 산화막 사이에 작용하는 반데르발스힘(van der waals force)에 의해 웨이퍼가 서로 접착된다. 이 접착된 2장의 웨이퍼에 10-7torr의 진공하에서 20W의 에너지를 갖는 전자빔을 약 5∼10분 동안 조사하면, SiO2산화막내의 실리콘원자와 산소원자가 진동을 시작한다. 이 때에 원자의 진동 정도, 즉 진동의 폭은 조사되는 전자빔에너지에 따라 달라진다.
이후, 전자빔이 조사된 상기한 웨이퍼를 전기로(electrical furnace)에 세팅한 후 약 1000℃에서 약 1시간 동안 열처리하면, 실리콘원자와 산소원자의 공유결합이 완전히 끊어지며, 온도가 하강함에 따라 접합되는 웨이퍼의 SiO2산화막과 SiO2산화막 사이에 공유결합이 발생하여 웨이퍼의 접합이 완성된다.
상기한 바와 같이, 본 발명에 의한 웨이퍼 접합방법에서는 전자빔의 조사에의해 열처리공정이 종래에 비해 상대적으로 낮은 온도에서 이루어진다. 상기한 실시예에서는 비록 그 온도차가 100℃에 불과하지만 이러한 온도차도 실리콘웨이퍼에 지대한 영향을 끼치게 된다. 또한, 상기한 전자빔의 에너지를 높이거나 조사시간을 연장함으로써, 더 낮은 온도에서 열처리하는 것도 물론 가능하다.
본 발명은 상기한 바와 같이, 전자빔을 조사한 후 상대적으로 저온에서 열처리를 하여 웨이퍼를 합착하기 때문에, 고온에 의한 웨이퍼의 변형, 조도의 불균일 및 도판트의 확산을 방지할 수 있게 된다. 또한, 전자빔이 소모하는 에너지가 열처리에 의해 소모되는 에너지에 비해 적기 때문에, 에너지를 절약할 수 있으며, 좁은 면적에 전기에너지를 집속할 수 있기 때문에, 더 좋은 계면특성을 갖는 접합을 할수 있게 된다.

Claims (2)

  1. 세정된 제1웨이퍼 및 제2웨이퍼 중 적어도 하나를 공기중에 노출하여 산화막을 형성하는 단계;
    상기한 제1웨이퍼 및 제2웨이퍼를 진공중에서 밀착시키는 단계;
    밀착된 제1웨이퍼 및 제2웨이퍼에 전자빔을 조사하는 단계; 및
    상기한 제1 및 제2웨이퍼를 열처리하여 접착시키는 단계로 구성된 웨이퍼 부착방법.
  2. 제1항에 있어서, 상기한 전자빔이 20W의 에너지로 5∼10분 조사되며, 열처리가 1000℃에서 1시간 실시되는 것을 특징으로 하는 웨이퍼 부착방법.
KR1019970073939A 1997-12-26 1997-12-26 웨이퍼접합방법 KR100349184B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970073939A KR100349184B1 (ko) 1997-12-26 1997-12-26 웨이퍼접합방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970073939A KR100349184B1 (ko) 1997-12-26 1997-12-26 웨이퍼접합방법

Publications (2)

Publication Number Publication Date
KR19990054154A KR19990054154A (ko) 1999-07-15
KR100349184B1 true KR100349184B1 (ko) 2002-12-16

Family

ID=37488967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970073939A KR100349184B1 (ko) 1997-12-26 1997-12-26 웨이퍼접합방법

Country Status (1)

Country Link
KR (1) KR100349184B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59104116A (ja) * 1982-12-06 1984-06-15 Mitsubishi Electric Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59104116A (ja) * 1982-12-06 1984-06-15 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
KR19990054154A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
JP4379943B2 (ja) 半導体基板の製造方法および半導体基板製造装置
JPH05251292A (ja) 半導体装置の製造方法
US20100112780A1 (en) Microwave-Induced Ion Cleaving and Patternless Transfer of Semiconductor Films
JPS6245712B2 (ko)
JP2012174956A (ja) 半導体装置の製造方法
KR20020020895A (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
JP5664592B2 (ja) 貼り合わせウェーハの製造方法
US6001711A (en) Process of fabricating semiconductor device having gettering site layer between insulating layer and active semiconductor layer
KR101380514B1 (ko) 반도체 기판의 제조 방법
KR20080090319A (ko) 반도체 기판의 제조 방법
JP4273540B2 (ja) 貼り合わせ半導体基板及びその製造方法
JPH07297377A (ja) 半導体装置およびその製造方法
KR960005898A (ko) 반도체기판 및 반도체기판의 제조방법
JPH0878644A (ja) 半導体集積回路装置の製造方法
KR100349184B1 (ko) 웨이퍼접합방법
JP6643873B2 (ja) ２枚の基板を積層する方法
KR20080085693A (ko) Ｓｏｉ 웨이퍼 및 그 제조 방법
JP3484961B2 (ja) Ｓｏｉ基板の製造方法
TWI611462B (zh) 絕緣層上覆矽基板及其製造方法
JP2579928B2 (ja) 半導体素子およびその製造方法
JPH02170514A (ja) 半導体装置製造のためのシリコンウェーハ相互接着方法
JPS6250972B2 (ko)
TWI835575B (zh) 半導體晶圓的製造方法
KR100267491B1 (ko) 실리콘기판의전처리방법
JPH0472631A (ja) 半導体基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee