KR100345070B1 - 폴리2 패턴의 변형을 모니터링하기 위한 오버레이 마크형성방법 - Google Patents
폴리2 패턴의 변형을 모니터링하기 위한 오버레이 마크형성방법 Download PDFInfo
- Publication number
- KR100345070B1 KR100345070B1 KR1019990048402A KR19990048402A KR100345070B1 KR 100345070 B1 KR100345070 B1 KR 100345070B1 KR 1019990048402 A KR1019990048402 A KR 1019990048402A KR 19990048402 A KR19990048402 A KR 19990048402A KR 100345070 B1 KR100345070 B1 KR 100345070B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- pattern
- poly2
- film
- deformation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 28
- 238000012544 monitoring process Methods 0.000 claims abstract description 16
- 230000002093 peripheral effect Effects 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 22
- 239000011229 interlayer Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 235000001892 vitamin D2 Nutrition 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 다이(die)의 주변회로영역에서 발생되는 BPSG막의 두께에 따른 폴리2 패턴의 변형을 인-라인(in-line) 상으로 모니터링하기 위한 오버레이 마크 형성방법을 개시하며, 개시된 본 발명의 오버레이 마크 형성방법은, 다이들간을 분할하는 스크라이브 라인 상에 상기 다이의 주변회로영역에 형성되는 폴리2 패턴과 유사한 형태 및 크기를 가지면서 상기 폴리2 패턴과 동일한 토폴로지를 갖는 외부박스를 형성하는 단계; 및 상기 외부박스 내에 내부박스를 형성하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 다이의 주변회로영역에서 발생되는 폴리2 패턴의 변형을 인-라인 상으로 모니터링 할 수 있도록 하는 오버레이 마크 형성방법에 관한 것이다.
일반적으로, 256메가급 이상의 소자를 제조함에 있어서는 주변회로 영역에 형성된 폴리2 패턴이 변형을 일으켜, 후속의 메탈 공정시에 쇼트와 같은 결함을 유발시키고 있다. 이러한 폴리2 패턴의 변형은 제1층간절연막으로 이용되는 BPSG막의 변형과, 폴리2 패턴 상에 형성되는 제2층간절연막, 즉, BPSG막의 두께, 및 열적 스트레스(Thermal Stress)에 기인된 것이며, 그 중에서, 제1층간절연막으로 이용되는 BPSG막의 변형에 가장 큰 영향을 받게 된다.
도 1a 및 도 1b는 폴리2 패턴과 메탈1 콘택홀간의 정렬 상태를 보여주는 사진으로서, 도 1a는 폴리2 패턴의 변형이 일어나지 않은 경우에서의 폴리2 패턴(1)과 메탈1 콘택홀(2) 간의 정렬 상태를 보여주는 사진이고, 도 1b는 폴리2 패턴의 변형이 일어난 경우에서의 폴리2 패턴(1a)과 메탈1 콘택홀(2) 간의 정렬 상태를 보여주는 사진이다.
먼저, 도 1a에 도시된 바와 같이, 폴리2 패턴(1)의 변형이 일어나지 않은 경우에는, 메탈1 콘택홀(2)이 상기 폴리2 패턴(1)의 내부에 안정적으로 배치된다. 그러나, 도 1b에 도시된 바와 같이, 폴리2 패턴(1a)의 변형이 일어난 경우에는 메탈1콘택홀(2)과 폴리2 패턴(1a)간의 정렬이 제대로 이루어지지 못하게 되고, 이에 따라, 후속의 메탈 공정시에 쇼트와 같은 결함이 발생하게 된다. 도 1a 및 도 1b에서, 도면부호 3은 폴리1과의 메탈1 콘택을 나타내고, 도 1b에서 도면부호 A는 변형이 일어난 폴리2 패턴(1a) 부분을 나타낸다.
도 2는 변형이 일어난 폴리2 패턴 부분에 대한 단면 SEM 사진으로서, 보여지는 바와 같이, 제1층간절연막인 BPSG막(3)의 유동에 의해 상기 BPSG막(3)의 중심부가 가장자리 부분에 비해 상대적으로 두껍게 되고, 이에 따라, 폴리2 패턴(5)의 변형, 즉, 사진에서 폴리2 패턴(5)의 측면 프로파일이 수직이 아닌, 사선의 형태로 변형을 일으키게 된다.
따라서, 이러한 상태로 후속의 제2층간절연막의 형성과 메탈1 콘택홀의 형성 공정이 수행될 경우에는, 상기 폴리2 패턴(5)의 변형에 기인하여, 상기 메탈1 콘택홀(도시안됨)과 폴리2 패턴(5)간의 정렬이 제대로 이루어지지 않게 된다. 도 2에서, 도면부호 1은 실리콘 기판을 나타내며, 2는 도핑된 폴리실리콘막, 실리사이드막, 캡 폴리실리콘막, 마스크 산화막 및 비반사막의 적층막을 나타내고, 3은 제1층간절연막용 BPSG막을 나타내며, 4는 PE-TEOS막을 나타내고, 5는 폴리실리콘막, 실리콘질화막, 마스크 산화막 및 비반사막의 적층막으로 이루어진 폴리2 패턴을 나타낸다.
한편, 적층 구조의 반도체 소자를 제조함에 있어서, 전(前) 공정에서 형성시킨 레이어(layer)와 현(現) 공정에서 형성시키는 레이어들간의 정렬이 중요하다. 따라서, 종래에는 전 공정에서 형성시킨 레이어와 현 공정에서 형성시킨 레이어간의 정렬 상태를 파악하고, 이를 토대로, 상기 레이어들간의 정렬 상태를 보정하기 위하여, 다이(die) 사이를 분할하는 스크라이브 라인(scribe line)에 오버레이 마크를 구비시키고 있다. 여기서, 상기 오버레이 마크는 전 공정에서 형성시킨 외부박스 (Outer box)와 현 공정에서 형성되는 내부박스(Inner box)로 이루어지며, 상기 외부박스는 하부층 패턴으로 형성되고, 상기 내부박스는 하부층 패턴을 패터닝하기 위하여 사용되는 마스크, 예컨대, 감광막 패턴으로 형성된다.
도 3은 폴리2 패턴의 형성시에 스크라이브 라인에 함께 형성된 오버레이 마크의 외부박스를 보여주는 사진으로서, 보여지는 바와 같이, 층간절연막인 BPSG막(12)의 유동에 의해 외부박스(13)의 변형이 발생되어 있음을 알 수 있다.
그런데, 상기 오버레이 마크는 다이 영역에 형성된 폴리2 패턴과 후속의 패턴, 예컨데, 메탈1 콘택홀간의 정렬 상태는 파악하는데는 이용할 수 있지만, 오버레이 마크의 하부에 배치된 BPSG막(12)의 두께 변화에 의해 발생되는 실제 다이 영역에서의 폴리2 패턴의 변형 정도는 모니터링 할 수 없다. 즉, 오버레이 마크 형성 영역에서의 BPSG막의 두께는 다이 영역에 형성된 BPSG막의 두께와 상이하기 때문에, 상기 BPSG막의 유동에 의한 폴리2 패턴의 실제 변형 정도는 모니터링 할 수 없다.
따라서, 상기한 폴리2 패턴의 변형 정도를 모니터링하기 위하여, 종래에는 디캡(Decap) 공정이나, 또는, 단면 SEM 촬영을 수행하고 있다.
그러나, 폴리2 패턴의 변형 정도를 모니터링하기 위한 디캡(Decap) 공정, 또는, 단면 SEM 촬영 방법은 별개의 공정이 추가되는 것이므로, 추가적인 시간이 요구됨으로써, 생산성을 저하시키는 문제점이 있다. 또한, BPSG막의 두께에 따라 지역 별로 나타나는 폴리2 패턴의 변형 정도가 상이하므로, 상기 폴리2 패턴의 변형에 대한 평균적인 데이터를 얻기 곤란한 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 디캡 공정, 또는, 단면 SEM 촬영 대신에, 인-라인(In-Line) 상에서 폴리2 패턴의 변형 정도를 모니터링 할 수 있도록 하는 오버레이 마크 형성방법을 제공하는데, 그 목적이 있다.
도 1a 및 도 1b는 폴리2 패턴과 메탈1 콘택홀간의 정렬 상태를 보여주는 사진.
도 2는 도 1b에서 변형이 일어난 폴리2 패턴 부분에 대한 단면 SEM 사진.
도 3은 종래 기술에 따라 폴리2 패턴의 형성시에 함께 형성된 오버레이 마크를 보여주는 사진.
도 4는 본 발명의 실시예에 따른 오버레이 마크용 외부박스를 도시한 도면.
도 5a 내지 도 5g는 본 발명의 실시예에 따른 오버레이 마크 형성방법을 설명하기 위한 공정 단면도.
(도면의 주요 부분에 대한 부호의 설명)
20 : 스크라이브 라인 30 : 오버레이 마크용 외부박스
30a : 박스 패턴 31 : 웨이퍼
32 : 소자분리막 33 : 폴리1 레이어
34 : BPSG막 35 : 감광막
36 : PE-TEOS막 37 : 외부박스
38 : 절연막 39 : 내부박스
상기와 같은 목적은, BPSG막의 두께에 따른 다이에서의 폴리2 패턴의 변형을 인-라인 상에서 모니터링하기 위한 오버레이 마크 형성방법에 있어서, 다이들간을 분할하는 스크라이브 라인 상에, 상기 다이의 주변회로영역에 형성되는 폴리2 패턴과 유사한 형태 및 크기를 가지면서 상기 폴리2 패턴과 동일한 토폴로지를 갖는 외부박스를 형성하는 단계; 및 상기 외부박스 내에 내부박스를 형성하는 단계를 포함하는 것을 특징으로 하는 본 발명에 따른 폴리2 패턴의 변형을 모니터링 하기 위한 오버레이 마크 형성방법에 의하여 달성된다.
본 발명에 따르면, 스크라이브 라인에 폴리2 패턴과 동일한 토폴로지로 외부박스를 형성하기 때문에 인-라인 상에서 상기 폴리2 패턴의 변형 정도를 용이하게 모니터링 할 수 있으며, 이에 따라, 폴리2 패턴의 변형 정도를 모니터링 하기 위한 추가 공정 시간이 필요치 않으므로, 생산성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하도록 한다.
도 4는 본 발명의 실시예에 따른 폴리2 패턴의 변형 정도를 모니터링하기 위한 오버레이 마크용 외부박스를 도시한 도면이다.도시된 바와 같이, 본 발명의 모니터링 마크용 외부박스(30)는 스크라이브 라인(20)에 형성되며, 특히, BSPG막에 의해 변형이 발생되는 주변회로 영역에서의 실제 패턴과 거의 유사한 크기 및 외형을 갖도록 형성된다. 또한, 상기 오버레이 마크용 외부박스(30)의 내부에는 레이어들간의 정렬 상태를 파악하기 위한 박스 패턴(30a)이 구비된다. 여기서, 상기 오버레이 마크용 외부박스(30)는 소자의 집적도에 따라 그 모양 및 크기를 변경 할 수 있다.
상기와 같은 크기 및 형태를 갖는 오버레이 마크용 외부박스를 스크라이브 라인에 구비시킬 경우, 인-라인 상태로 폴리2 패턴의 변형 정도를 파악할 수 있다. 예를들어, 폴리2 패턴의 변형이 발생된 다이의 방향성은 폴리2 패턴의 변형이 일어나지 않은 다이와 상이한 방향성을 나타내게 된다. 따라서, 이것으로부터 변형이 일어난 다이를 파악할 수 있고, 특히, 본 발명의 오버레이 마크용 외부박스는 실제 다이 영역에서의 폴리2 패턴과 유사한 크기 및 형태로 구비되므로, 상기 다이 영역에 형성된 실제 폴리2 패턴과 유사하게 변형이 일어나게 되기 때문에, 상기 폴리2 패턴의 변형 정도를 용이하게 모니터링할 수 있다.
도 5a 내지 도 5g는 본 발명의 실시예에 따른 오버레이 마크 형성방법을 설명하기 위한 공정 단면도이다.
도 5a를 참조하면, 수 개의 다이들(도시안됨)과 상기 다이들을 분할하는 스크라이브 라인(도시안됨)을 포함하는 웨이퍼(31)를 마련하고, 모니터링 마크가 형성될 영역, 즉, 스크라이브 라인에 트랜치형의 소자분리막(32)을 형성한다. 여기서, 상기 트랜치형의 소자분리막(32)은 다이 내에 형성되는 소자분리막의 형성시에 함께 형성된 것으로서, 상기 소자분리막(32)은 일반적으로 스크라이브 라인에는 형성되지 않지만, 본 발명의 실시예에서는, 오버레이 마크가 다이의 주변회로 영역에 형성되는 실제 폴리2 패턴과 동일한 토폴로지(Topology)를 갖도록 하기 위하여, 상기 스크라이브 라인에도 소자분리막을 형성시킨다.
도 5b를 참조하면, 소자분리막이 형성된 스크라이브 라인 상에 폴리1 레이어(33)를 형성한다. 상기 폴리1 레이어(33)는 다이 내에 게이트를 형성하기 위하여 이용된 층으로서, 일반적으로, 상기 폴리1 레이어(33)는 그의 패터닝시에 스크라이브 라인에는 잔류되지 않지만, 전술한 바와 같이, 오버레이 마크가 다이 내에 형성되는 폴리2 패턴과 동일한 토폴로지를 갖도록 하기 위하여, 상기 폴리1 레이어의 패터닝시에 노광 마스크의 변경을 통해 스크라이브 라인 상에 감광막이 잔류되도록 함으로써, 모니터링 형성 영역 상에 폴리1 레이어가 잔류되도록 한 것이다.
도 5c를 참조하면, 폴리1 레이어(33) 상에 BPSG막(34)을 형성한다. 여기서, 상기 BPSG막(34)은 다이 영역에서 제1층간절연막으로 이용되는 층이며, 특히, 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정이 수행되는 것에 의해, 어느 정도의 두께 로스(loss)가 이루어진다.
도 5d를 참조하면, BPSG막(34) 상에 감광막(35)을 형성한다. 여기서, 상기 감광막(35)은 다이 영역에서의 폴리 플러그의 형성시에 식각 마스크로 이용된 감광막으로서, 상기 감광막의 노광 및 현상시, 오버레이 마크가 형성될 영역 상에 배치되는 노광 마스크 부분을 크롬 처리하여, 상기 감광막이 잔류되도록 한 것이다.
도 5e를 참조하면, 제1층간절연막인 BPSG막(34)의 일부 두께를 연마한다. 여기서, 상기 BPSG막(34)의 연마는 다이 영역에서의 플러그용 폴리실리콘막을 증착한 후에, 상기 폴리실리콘막과 상기 BPSG막에 대한 CMP 공정이 수행된 결과이다.
도 5f를 참조하면, BPSG막(34) 상에 PE-TEOS막(36)을 증착한 상태에서, 상기 PE-TEOS막(36) 상에 폴리2 레이어를 형성하고, 그리고나서, 상기 폴리2 레이어를 패터닝하여 다이 영역에서의 폴리2 패턴의 변형 정도를 모니터링하기 위한 오버레이 마크용 외부박스(37)를 형성한다. 상기 오버레이 마크용 외부박스(37)는 상기 폴리2 레이어의 패터닝시에 노광 마스크의 변경을 통해 오버레이 마크 형성 영역 상에 동시에 형성시킨 폴리실리콘 패턴이다.
도 5g를 참조하면, 후속 공정, 예를들어, 다이 영역에서의 캐패시터 형성시, 상기 오버레이 마크용 외부박스(37) 상에 유전체막, 즉, 절연막(38)을 형성하고, 연이어서, 상기 절연막(38) 상에 감광막 패턴으로 이루어진 오버레이 마크용 내부박스(39)를 형성하여, 폴리2 패턴의 변형 정도를 모니터링할 수 있는 오버레이 마크(40)를 완성한다.
이상에서와 같이, 본 발명은 오버레이 마크의 외부박스를 다이에서의 폴리2 패턴과 동일한 토풀로지와 외형을 갖도록 형성함으로써, 인-라인 상에서도 상기 폴리2 패턴의 변형을 모니터링 할 수 있다. 따라서, 폴리2 패턴의 변형에 대한 모니터링 시간을 단축시킬 수 있기 때문에 생산성을 향상시킬 수 있고, 또한, 폴리2 패턴의 변형에 대한 보정을 용이하게 수행할 수 있기 때문에 제조수율도 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (3)
- BPSG막의 두께에 따른 다이에서의 폴리2 패턴의 변형을 인-라인 상에서 모니터링하기 위한 오버레이 마크 형성방법에 있어서,다이들간을 분할하는 스크라이브 라인 상에, 상기 다이의 주변회로영역에 형성되는 폴리2 패턴과 유사한 형태 및 크기를 가지면서 상기 폴리2 패턴과 동일한 토폴로지를 갖는 외부박스를 형성하는 단계; 및상기 외부박스 내에 내부박스를 형성하는 단계를 포함하는 것을 특징으로 하는 폴리2 패턴의 변형을 모니터링 하기 위한 오버레이 마크 형성방법.
- 제 1 항에 있어서, 상기 외부박스를 형성하는 단계는,수 개의 다이 영역들과 상기 다이 영역들을 분할하는 스크라이브 라인 영역을 포함하는 웨이퍼를 제공하는 단계;상기 웨이퍼의 스크라이브 라인 영역에 트랜치형의 소자분리막을 형성하는 단계;상기 소자분리막을 포함한 웨이퍼의 스크라이브 라인 영역 상에 폴리1 레이어를 형성하는 단계;상기 폴리1 레이어 상에 BPSG막을 형성하는 단계;상기 BPSG막 상에 감광막을 형성하는 단계;상기 BPSG막의 일부 두께가 제거되도록, 상기 감광막 및 BPSG막을 연마하는단계;연마된 BPSG막 상에 PE-TEOS막을 형성하는 단계; 및상기 PE-TEOS막 상에 폴리실리콘 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리2 패턴의 변형을 모니터링하기 위한 오버레이 마크 형성방법.
- 제 1 항에 있어서, 상기 외부박스를 형성하는 단계와 상기 내부박스를 형성하는 단계 사이에, 절연막을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 폴리2 패턴의 변형을 모니터링 하기 위한 오버레이 박스 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990048402A KR100345070B1 (ko) | 1999-11-03 | 1999-11-03 | 폴리2 패턴의 변형을 모니터링하기 위한 오버레이 마크형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990048402A KR100345070B1 (ko) | 1999-11-03 | 1999-11-03 | 폴리2 패턴의 변형을 모니터링하기 위한 오버레이 마크형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010045197A KR20010045197A (ko) | 2001-06-05 |
| KR100345070B1 true KR100345070B1 (ko) | 2002-07-19 |
Family
ID=19618353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990048402A KR100345070B1 (ko) | 1999-11-03 | 1999-11-03 | 폴리2 패턴의 변형을 모니터링하기 위한 오버레이 마크형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100345070B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100473239B1 (ko) * | 2002-10-14 | 2005-03-10 | 박석영 | 재봉틀의 말린 직물 펼침 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0888256A (ja) * | 1994-09-16 | 1996-04-02 | Mitsubishi Electric Corp | パターンの重合わせ検査方法 |
| KR960026098A (ko) * | 1994-12-29 | 1996-07-22 | 김주용 | 반도체 장치 및 그 제조방법 |
| JPH10125751A (ja) * | 1996-10-23 | 1998-05-15 | Ricoh Co Ltd | 重ね合わせ精度測定パターン及び重ね合わせ精度測定方法 |
| KR19990070863A (ko) * | 1998-02-25 | 1999-09-15 | 구본준 | 오버레이 측정 키이 및 이를 이용한 오버레이 측정방법 |
-
1999
- 1999-11-03 KR KR1019990048402A patent/KR100345070B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0888256A (ja) * | 1994-09-16 | 1996-04-02 | Mitsubishi Electric Corp | パターンの重合わせ検査方法 |
| KR960026098A (ko) * | 1994-12-29 | 1996-07-22 | 김주용 | 반도체 장치 및 그 제조방법 |
| JPH10125751A (ja) * | 1996-10-23 | 1998-05-15 | Ricoh Co Ltd | 重ね合わせ精度測定パターン及び重ね合わせ精度測定方法 |
| KR19990070863A (ko) * | 1998-02-25 | 1999-09-15 | 구본준 | 오버레이 측정 키이 및 이를 이용한 오버레이 측정방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100473239B1 (ko) * | 2002-10-14 | 2005-03-10 | 박석영 | 재봉틀의 말린 직물 펼침 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010045197A (ko) | 2001-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150279788A1 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
| US6033962A (en) | Method of fabricating sidewall spacers for a self-aligned contact hole | |
| JP2008034865A (ja) | 半導体デバイスの製造方法。 | |
| US6624039B1 (en) | Alignment mark having a protective oxide layer for use with shallow trench isolation | |
| KR100471410B1 (ko) | 반도체소자의 비트라인 콘택 형성방법 | |
| TWI785992B (zh) | 半導體結構及其製造方法 | |
| KR100345070B1 (ko) | 폴리2 패턴의 변형을 모니터링하기 위한 오버레이 마크형성방법 | |
| US6933229B2 (en) | Method of manufacturing semiconductor device featuring formation of conductive plugs | |
| KR100480894B1 (ko) | 복합 반도체 장치의 제조방법 | |
| KR100207548B1 (ko) | 반도체장치의 제조공정에서 게이트 전극 형성방법 | |
| US6410422B1 (en) | Method of forming a local interconnect contact opening | |
| US20060163669A1 (en) | Method of fabricating semiconductor device having silicide layer and semiconductor device fabricated thereby | |
| US6191041B1 (en) | Method of fabricating semiconductor device | |
| TWI820996B (zh) | 半導體結構及其製造方法 | |
| KR100368321B1 (ko) | 반도체 소자의 제조 방법 | |
| US20050112858A1 (en) | Contact hole forming method | |
| KR100505417B1 (ko) | 반도체소자의 제조방법 | |
| KR100532967B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| JPH1041505A (ja) | 半導体装置の製造方法 | |
| KR0151047B1 (ko) | 반도체 장치의 비트라인 형성방법 | |
| JPH11289015A (ja) | 半導体ウェハ及び半導体装置の製造方法 | |
| KR100944344B1 (ko) | 반도체소자의 제조방법 | |
| TWI552313B (zh) | 同時製作晶胞區與周邊區之半導體元件的方法 | |
| KR0139575B1 (ko) | 반도체 소자 제조방법 | |
| KR100398576B1 (ko) | 정렬 정확도 향상방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |