KR100339327B1 - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
KR100339327B1
KR100339327B1 KR1019980025214A KR19980025214A KR100339327B1 KR 100339327 B1 KR100339327 B1 KR 100339327B1 KR 1019980025214 A KR1019980025214 A KR 1019980025214A KR 19980025214 A KR19980025214 A KR 19980025214A KR 100339327 B1 KR100339327 B1 KR 100339327B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
protective insulating
wiring layer
capacitor
Prior art date
Application number
KR1019980025214A
Other languages
Korean (ko)
Other versions
KR19990007448A (en
Inventor
요시히사 나가노
토시에 구츠나이
유지 주다이
야스히로 우에모토
에이지 후지이
Original Assignee
마츠시다 덴시 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시다 덴시 고교 가부시키가이샤 filed Critical 마츠시다 덴시 고교 가부시키가이샤
Publication of KR19990007448A publication Critical patent/KR19990007448A/en
Application granted granted Critical
Publication of KR100339327B1 publication Critical patent/KR100339327B1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

용량 소자에 작용하는 응력에 기인한 특성의 악화를 억제하여 용량 소자가 우수한 특성을 발휘할 수 있는 구조를 갖는 반도체 장치를 제공하는 것으로서, 반도체 장치는, 반도체 집적 회로가 형성되어 있는 지지기판 위에 형성된, 하부 전극과 용량 절연막과 상부 전극을 갖는 용량 소자; 상기 용량 소자를 덮도록 형성된 제1 보호 절연막; 상기 제1 보호 절연막에 형성된 제1 콘택트홀을 통해 상기 반도체 집적회로 및 상기 용량 소자에 전기적으로 접속되어 있는, 상기 제1 보호 절연막 위에 선택적으로 형성된 제1 배선층; 상기 제1 배선층을 덮도록 형성된 오존 TEOS 막으로 이루어진 제2 보호 절연막; 상기 제2 보호 절연막에 형성된 제2 콘택트홀을 통해 상기 제1 배선층에 전기적으로 접속되어 있는, 상기 제2 보호 절연막 위에 선택적으로 형성된 제2 배선층; 및 상기 제2 배선층을 덮도록 형성된 제3 보호 절연막을 구비한다.A semiconductor device having a structure capable of suppressing deterioration of characteristics due to stress acting on a capacitor and exhibiting excellent characteristics of the capacitor is provided on a support substrate on which a semiconductor integrated circuit is formed. A capacitor having a lower electrode, a capacitor insulating film, and an upper electrode; A first protective insulating layer formed to cover the capacitor; A first wiring layer selectively formed on the first protective insulating film, which is electrically connected to the semiconductor integrated circuit and the capacitor through a first contact hole formed in the first protective insulating film; A second protective insulating film made of an ozone TEOS film formed to cover the first wiring layer; A second wiring layer selectively formed on the second protective insulating film, which is electrically connected to the first wiring layer through a second contact hole formed in the second protective insulating film; And a third protective insulating layer formed to cover the second wiring layer.

Description

반도체 장치 및 그 제조 방법Semiconductor device and manufacturing method thereof

본 발명은 고유전율을 갖는 유전체막 또는 강유전체막을 용량 절연막으로 한 용량 소자를 구비하는 반도체 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device including a capacitor having a dielectric film or ferroelectric film having a high dielectric constant as a capacitor insulating film, and a manufacturing method thereof.

최근, 마이크로 컴퓨터의 고속화나 저소비 전력화와 함께 민생용 전자 전기기기의 기능이 한층 더 고도화됨에 따라서, 그 내부에 사용되는 반도체 장치의 반도체 소자의 미세화가 급속히 진전되고 있다. 그것에 수반하여, 전자 전기기기로부터 발생하는 전자파 잡음인 불필요한 복사(輻射)가 큰 문제가 되고 있다.In recent years, as the functions of the consumer electronic and electronic devices are further advanced along with the high speed and low power consumption of microcomputers, the miniaturization of semiconductor elements of semiconductor devices used therein is rapidly progressing. In connection with this, the unnecessary radiation which is electromagnetic noise which generate | occur | produces from an electronic electric apparatus becomes a big problem.

이 불필요한 복사를 저감할 목적으로, 고유전율을 갖는 유전체(이하, 「고 유전체」라 한다)의 막을 용량 절연막으로서 사용하여 대용량의 용량 소자를 반도체 소자 등에 내장하는 기술이 주목을 받고 있다. 또한, 다이내믹 RAM(DRAM)의 고집적화에 따라서, 용량 절연막으로서, 종래부터 사용되어 온 산화 실리콘막 또는 질화 실리콘막을 대신하여, 고 유전체막을 사용하는 기술이 널리 연구되고 있다.For the purpose of reducing this unnecessary radiation, a technique of incorporating a large capacity capacitor into a semiconductor device or the like using a film of a high dielectric constant (hereinafter referred to as a "high dielectric") as a capacitor insulating film has attracted attention. In addition, with high integration of dynamic RAM (DRAM), a technique of using a high dielectric film in place of a silicon oxide film or a silicon nitride film conventionally used as a capacitor insulating film has been widely studied.

또한, 저전압에서 동작 가능하며 또한 고속의 판독 기록 및 판독 출력이 가능한 불휘발성 RAM의 실용화를 실현하기 위해서, 자발분극(自發分極) 특성을 갖는강유전체막에 관한 연구 개발이 활발히 이루어지고 있다.In addition, research and development on ferroelectric films having spontaneous polarization characteristics have been actively conducted in order to realize the practical use of the nonvolatile RAM which can operate at a low voltage and which can read and write at high speed.

상기와 같은 특징을 구비한 반도체 장치를 실현했을 때의 가장 중요한 과제는 용량 소자의 특성을 악화시키지 않고 다층 배선이 실현되는 구조, 및 그 제조 과정을 개발하는 것이다.The most important task when realizing a semiconductor device having the above characteristics is to develop a structure in which a multilayer wiring is realized without deteriorating the characteristics of the capacitor and the manufacturing process thereof.

이하에서는 도면을 참조하여, 종래 기술에 있어서의 반도체 장치의 제조 방법의 일예를 설명한다. 도 10a 내지 도 10e는 어떤 종래의 반도체 장치(500)의 제조 방법의 각 공정을 설명하는 단면도이다.Hereinafter, an example of the manufacturing method of the semiconductor device in a prior art is demonstrated with reference to drawings. 10A to 10E are cross-sectional views illustrating each step of the manufacturing method of a conventional semiconductor device 500.

먼저, 도 10a에 도시된 바와 같이, 지지기판(1)의 위에, 게이트 전극(1) 및 소스/드레인 영역(3)을 갖는 MOS 전계효과 트랜지스터(MOSFET)를 포함한 집적회로 (4)와, 소자 분리용 절연층(5)을 형성한다. 그들 위에는 층간 절연막(6)을 형성하고, 또한 그 위에는 용량 소자(10)의 하부 전극(7)이 되는 막을, 스패터법 또는 전자 빔증착법으로 형성한다. 계속해서, 그 위에, 고유전체 또는 강유전체로 형성된 용량 절연막(8)을 유기 금속 퇴적법, 유기 금속 화학 기상 성장법, 또는 스패터법으로, 또한 그 위에 상부 전극(9)이 되는 막을 스패터법 또는 전자 빔 증착법으로 순차 형성한다. 그 후에, 상기의 적층된 막(7, 8 및 9)을 소망의 형상으로 패터닝하여 용량 소자(10)를 형성한다.First, as shown in FIG. 10A, an integrated circuit 4 including a MOS field effect transistor (MOSFET) having a gate electrode 1 and a source / drain region 3 on the support substrate 1, and a device; A separation insulating layer 5 is formed. The interlayer insulating film 6 is formed on them, and the film used as the lower electrode 7 of the capacitor 10 is formed by the sputtering method or the electron beam deposition method thereon. Subsequently, the capacitive insulating film 8 formed of a high dielectric constant or ferroelectric thereon is formed by the organic metal deposition method, the organometallic chemical vapor deposition method, or the sputtering method, and the film serving as the upper electrode 9 thereon is sputtered or electrons. It is formed sequentially by the beam deposition method. Thereafter, the stacked films 7, 8, and 9 are patterned into a desired shape to form the capacitor 10.

다음에, 도 10b에 도시된 바와 같이, 용량 소자(10)를 덮는 제1 보호 절연막 (11)을 층간 절연막(6)의 위에 형성한다. 그리고, 제1 보호 절연막(11)을 관통하여 용량 소자(10)의 하부 전극(7) 또는 상부 전극(9)에 달하는 콘택트 홀(12), 및 제1 보호 절연막(11)과 층간 절연막(6)을 관통하여 소스/드레인 영역(3) 등에 이르는 콘택트 홀(13)을 각각 형성한다. 그리고, 도전막을 제1 보호 절연막(11) 위와 콘택트 홀(12 및 13)의 중간에 스패터법으로 형성하고, 또한 소정의 형상으로 패터닝하여, 집적회로(4)와 용량 소자(10)를 전기적으로 접속하는 제1 배선층(14)을 형성한다. 그 후에, 열처리를 실시한다.Next, as shown in FIG. 10B, a first protective insulating film 11 covering the capacitor 10 is formed over the interlayer insulating film 6. The contact hole 12 penetrates through the first protective insulating layer 11 and reaches the lower electrode 7 or the upper electrode 9 of the capacitor 10, and the first protective insulating layer 11 and the interlayer insulating layer 6. ), Contact holes 13 are formed to penetrate the source / drain regions 3 and the like. Then, a conductive film is formed on the first protective insulating film 11 and between the contact holes 12 and 13 by a sputtering method and patterned into a predetermined shape to electrically connect the integrated circuit 4 and the capacitor 10. The first wiring layer 14 to be connected is formed. Thereafter, heat treatment is performed.

다음에, 도 10c에 도시된 바와 같이, 제1 배선층(14)을 피복하는 제2 보호 절연막(15)을, 지금까지 형성된 구조 위에 형성한다. 이 제2 보호 절연막(15)은 플라즈마 상태의 올트 규산 테트라 에틸(TEOS)을 사용하여 플라즈마 CVD법에 의해서 형성된 산화 실리콘막(이하에서는,「플라즈마 TEOS 막」이라 칭한다), 또는 상기와 같은 플라즈마 TEOS 막과 SOG(slicon-on glass)막의 적층막을, 에칭(Etch back) 기법에 의해 거의 평탄화하는 것에 의해 형성된다.Next, as shown in Fig. 10C, a second protective insulating film 15 covering the first wiring layer 14 is formed on the structure thus far formed. The second protective insulating film 15 is a silicon oxide film (hereinafter referred to as a "plasma TEOS film") formed by plasma CVD using tetraethyl silicate (TEOS) in a plasma state, or the plasma TEOS as described above. The laminated film of the film and the silicon-on glass (SOG) film is formed by substantially flattening by an etching back technique.

그 후에, 도 10d에 도시된 바와 같이, 제2 보호 절연막(15)을 관통하여 제1 배선층(14)에 이르는 콘택트 홀(16)을 형성한다. 그리고, 제1 배선층(14)에 전기적으로 접속되는 제2 배선층(17)을, 제2 보호 절연막(15)의 위와 콘택트 홀(16)의 안쪽에 선택적으로 형성하고 또한 열처리를 행한다.Thereafter, as shown in FIG. 10D, a contact hole 16 is formed to penetrate through the second protective insulating film 15 and reach the first wiring layer 14. Then, the second wiring layer 17 electrically connected to the first wiring layer 14 is selectively formed on the second protective insulating film 15 and inside the contact hole 16 and further subjected to heat treatment.

최종적으로, 도 10e에 도시된 바와 같이, 제2 배선층(17)을 덮는 제3 보호 절연 막(18)을, 지금까지 형성된 구조 위에 형성한다. 이상의 공정에 의해서, 종래의 반도체 장치(500)가 형성된다.Finally, as shown in FIG. 10E, a third protective insulating film 18 covering the second wiring layer 17 is formed over the structure thus far formed. Through the above steps, the conventional semiconductor device 500 is formed.

상술의 종래의 반도체 장치(500)의 제조 방법에 있어서, 제2 보호 절연막 (15)을, 단차(段差)를 갖지 않고, 또한 그 표면이 충분히 매끈하여 충분한 스텝 커버리지 특성을 갖도록 형성할 필요가 있다. 이것은 만약, 제2 보호 절연막(15)에 단차가 존재하면, 그 위에 형성되는 제2 배선층(17)이, 그 단차부에서 도중에 끊기게 될 염려가 있기 때문이다. 이 때문에, 플라즈마 TEOS 막으로 이루어진 상기의 종래 기술에 의한 제2 보호 절연막(15)은 용량 소자(10)의 상부 전극(9) 위에 형성된 제1 배선층(14)의 상부에서는, 그 두께(h1)(도 10c 참조)가 약 1μm 이상, 고유전체막 또는 강유전체막으로 구성된 용량 절연막(8)의 에지부 위에 형성된 제1 보호 절연막(11) 위에서는 그 두께(h2)(도 10c참조)가 약 2μm 이상으로, 각각 설정될 필요가 있다.In the conventional method for manufacturing the semiconductor device 500 described above, it is necessary to form the second protective insulating film 15 so that the surface thereof is sufficiently smooth without sufficient steps and has sufficient step coverage characteristics. . This is because, if a step exists in the second protective insulating film 15, the second wiring layer 17 formed thereon may be cut off in the step portion. Therefore, in the upper portion of the first wiring layer 14, the second protective insulating film 15 according to the prior art of the above it is formed on the upper electrode 9 of the capacitor element 10 is made of a plasma TEOS film, and the thickness (h 1 (See FIG. 10C) is about 1 μm or more, and the thickness h 2 (see FIG. 10C) is formed on the first protective insulating film 11 formed on the edge portion of the capacitor insulating film 8 composed of a high dielectric film or a ferroelectric film. At about 2 m or more, each needs to be set.

그러나, 일반적으로, 단위 막 두께당의 힘이 일정하면, 막이 두꺼울수록, 보다 강한 인장 응력이나 압축 응력이 작용한다. 따라서, 상기의 종래의 구성과 같이 두꺼운 제2 보호 절연막(15)이 형성되면, 그 아래에 위치하는 용량 소자(10)에, 큰 응력이 작용하게 된다.In general, however, if the force per unit film thickness is constant, the thicker the film, the stronger the tensile stress or the compressive stress. Therefore, when the thick second protective insulating film 15 is formed as in the conventional configuration described above, a large stress acts on the capacitor 10 positioned below it.

특히, 플라즈마 TEOS 막을 사용하여 제2 보호 절연막(15)을 형성하면, 용 량 절연막(8)에 대하여 압축 응력을 작용시키기 때문에, 용량 절연막(8)을 구성하는 유전체 재료의 분극을 방해하는 작용을 미치게 한다. 이 결과로서, 고유전체 막 또는 강유전체막으로 구성된 용량 절연막(8)의 물리적 특성이 악화한다.In particular, when the second protective insulating film 15 is formed by using the plasma TEOS film, since the compressive stress is applied to the capacity insulating film 8, the action of preventing the polarization of the dielectric material constituting the capacitive insulating film 8 is exerted. Drive me crazy As a result, the physical characteristics of the capacitor insulating film 8 composed of a high dielectric film or a ferroelectric film deteriorate.

또한, 본원 명세서에서 언급하는「응력」이란, 막을 축소시키는 힘(이하, 「인장 응력」이라고 한다), 및/또는 막을 팽창시키는 힘(이하, 「압축 응력」이라고 한다)을 의미한다.In addition, the "stress" mentioned in this specification means the force which reduces a film | membrane (henceforth "tensile stress"), and / or the force which expands a film | membrane (henceforth "compressive stress").

본 발명은 상기의 과제를 해결하기 위해서 이루어진 것으로, 그 목적은, (1) 용량 소자에 작용하는 응력에 기인한 특성의 악화를 억제하여, 용량 소자가 우수한 특성을 발휘할 수 있는 구조를 갖는 반도체 장치를 제공하는 것과, (2) 그와 같은 반도체 장치의 제조 방법을 제공하는 것이다.This invention is made | formed in order to solve the said subject, The objective is (1) The semiconductor device which has a structure which can suppress the deterioration of the characteristic resulting from the stress which acts on a capacitor | capacitance, and can exhibit the outstanding characteristic of a capacitor | condenser. And (2) to provide a method for manufacturing such a semiconductor device.

도 1a 내지 도 1e는 본 발명의 제1 실시예에 있어서의 반도체 장치의 제조 방법의 각 공정을 설명하는 단면도.1A to 1E are cross-sectional views illustrating each step of the manufacturing method of the semiconductor device in the first embodiment of the present invention.

도 2는 본 발명의 제1 실시예에 있어서의 반도체 장치의 변형된 구성을 도시한 단면도.Fig. 2 is a sectional view showing a modified configuration of the semiconductor device in accordance with the first embodiment of the present invention.

도 3은 본 발명의 제1 실시예에 있어서의 반도체 장치에 포함되는 용량 소자의 특성을 설명하는 비교도.Fig. 3 is a comparison diagram for explaining characteristics of the capacitor included in the semiconductor device according to the first embodiment of the present invention.

도 4a 내지 도 4e는 본 발명의 제2 실시예에 있어서의 반도체 장치의 제조 방법의 각 공정을 설명하는 단면도.4A to 4E are cross-sectional views illustrating respective steps of the method of manufacturing a semiconductor device in accordance with the second embodiment of the present invention.

도 5는 본 발명의 제2 실시예에 있어서의 반도체 장치에 포함되는 용량 소자의 특성을 설명하는 비교도.Fig. 5 is a comparative diagram for explaining the characteristics of the capacitors included in the semiconductor device according to the second embodiment of the present invention.

도 6a 내지 도 6e는 본 발명의 제3 실시예에 있어서의 반도체 장치의 제조 방법의 각 공정을 설명하는 단면도.6A to 6E are cross-sectional views illustrating each step of the manufacturing method of the semiconductor device according to the third embodiment of the present invention.

도 7은 본 발명의 제3 실시예에 있어서의 반도체 장치에 포함되는 용량 소자의 특성을 설명하는 비교도.Fig. 7 is a comparison diagram for explaining characteristics of the capacitor included in the semiconductor device according to the third embodiment of the present invention.

도 8a는 본 발명의 제3 실시예에 있어서의 반도체 장치의 어느 구성을 도시한 상면도.8A is a top view showing a configuration of a semiconductor device in accordance with the third embodiment of the present invention.

도 8b 및 도 8c는 본 발명의 제3 실시예에 있어서의 반도체 장치의 변형된 구성을 각각 도시한 상면도.8B and 8C are top views each showing a modified configuration of the semiconductor device in accordance with the third embodiment of the present invention.

도 9는 본 발명의 반도체 장치에 포함되는 용량 소자의 특성을 설명하는 비교도.Fig. 9 is a comparative diagram illustrating the characteristics of the capacitors included in the semiconductor device of the present invention.

도 10a 내지 도 10e는 종래의 반도체 장치의 제조 방법의 각 공정을 설명하는 단면도.10A to 10E are cross-sectional views illustrating respective steps of a conventional method for manufacturing a semiconductor device.

도 11a는 종래의 플라즈마 CVD법에 의해서, 기판 표면에 형성되어 있는 배선 패턴을 덮는 산화 실리콘막(플라즈마 TEOS 막)을 형성한 경우의 단면 형상을 모식적으로 도시한 도.FIG. 11A is a diagram schematically showing a cross-sectional shape when a silicon oxide film (plasma TEOS film) is formed covering a wiring pattern formed on a substrate surface by a conventional plasma CVD method. FIG.

도 11b는 본 발명과 같이 오존을 포함하는 분위기 중에서의 열 CVD법에 의해서, 기판 표면에 형성되어 있는 배선 패턴을 덮는 산화 실리콘막(오존 TEOS 막)을 형성한 경우의 단면 형상을 모식적으로 도시한 도.FIG. 11B schematically shows a cross-sectional shape in the case where a silicon oxide film (ozone TEOS film) is formed covering a wiring pattern formed on the substrate surface by thermal CVD in an ozone-containing atmosphere as in the present invention. limit.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1: 지지기판 2: 게이트1: support substrate 2: gate

3: 소스/드레인 4: 집적회로3: source / drain 4: integrated circuit

5: 소자 분리용 절연막 6: 층간 절연막5: insulating film for element isolation 6: interlayer insulating film

7: 용량 소자의 하부 전극 8: 용량 절연막7: lower electrode of capacitor element 8: capacitor insulating film

9: 용량 소자의 상부 전극 10: 용량 소자9: upper electrode of capacitive element 10: capacitive element

12, 13, 16: 콘택트 홀 14: 제1 배선층12, 13, 16: contact hole 14: first wiring layer

17: 제2 배선층 18: 제3 보호 절연막17: second wiring layer 18: third protective insulating film

19: 수소 공급막 111: 제1 보호 절연막19: hydrogen supply film 111: first protective insulating film

15: 제2 보호 절연막(플라즈마 TEOS 막)15: second protective insulating film (plasma TEOS film)

151: 제2 보호 절연막(오존 TEOS 막)151: second protective insulating film (ozone TEOS film)

100, 150, 200, 300, 500: 반도체 장치100, 150, 200, 300, 500: semiconductor device

본 발명의 반도체 장치는 반도체 집적 회로가 형성되어 있는 지지 기판 위에 형성된, 하부 전극과 용량 절연막과 상부 전극을 갖는 용량 소자와, 상기 용량 소자를 덮도록 형성된 제1 보호 절연막과, 상기 제1 보호 절연막에 형성된 제1 콘택트 홀을 통해 상기 반도체 집적회로 및 상기 용량 소자에 전기적으로 접속되어 있는, 상기 제1 보호 절연막 위에 선택적으로 형성된 제1 배선층과, 상기 제1 배선층을 덮도록 형성된, 오존 TEOS 막으로 이루어진 제2 보호 절연막과, 상기 제2 보호 절연막에 형성된 제2 콘택트 홀을 통해 상기 제1 배선층에 전기적으로 접속되어 있는, 상기 제2 보호 절연막 위에 선택적으로 형성된 제2 배선층과, 상기 제2 배선층을 덮도록 형성된 제3 보호 절연막을 구비하고 있고, 그것에 의해 상기의 목적이 달성된다.The semiconductor device of the present invention includes a capacitor having a lower electrode, a capacitor insulating film, and an upper electrode formed on a support substrate on which a semiconductor integrated circuit is formed, a first protective insulating film formed to cover the capacitor, and the first protective insulating film. An ozone TEOS film formed to cover the first wiring layer and a first wiring layer selectively formed on the first protective insulating film, which is electrically connected to the semiconductor integrated circuit and the capacitor via a first contact hole formed in the first wiring layer. A second protective insulating layer formed on the second protective insulating layer, the second wiring layer selectively formed on the second protective insulating layer electrically connected to the first wiring layer through a second contact hole formed in the second protective insulating layer, and the second wiring layer. A third protective insulating film formed to cover is provided, whereby the above object is achieved.

어떤 실시예에서는 상기 용량 절연막은, 고유전율을 갖는 유전체막, 또는 강유전체막으로 형성되어 있다.In some embodiments, the capacitor insulating film is formed of a dielectric film having a high dielectric constant or a ferroelectric film.

어떤 실시예에서는 상기 제2 배선층은, 상기 용량 소자의 적어도 일부를 덮도록 상기 제2 보호 절연막 위에 형성되어 있다.In some embodiments, the second wiring layer is formed on the second protective insulating film so as to cover at least a part of the capacitor.

상기 제3 보호 절연막은, 산화 실리콘막과 질화 실리콘막과의 적층막일 수있다.The third protective insulating film may be a laminated film of a silicon oxide film and a silicon nitride film.

어떤 실시예에서는 상기 제1 배선층과 상기 제2 보호 절연막과의 사이에서, 상기 용량 소자가 형성되어 있는 곳을 제외한 영역에 형성된 수소 공급막을 또한 구비하고 있다.In some embodiments, a hydrogen supply film is also provided between the first wiring layer and the second protective insulating film except for the region where the capacitor is formed.

상기 제1 배선층이, 티타늄과 질화 티타늄과 알루미늄과 질화 티타늄과의 적 층막, 티타늄과 질화 티타늄과 알루미늄과의 적층막, 티타늄과 티타늄 텅스텐과 알루미늄과 티타늄 텅스텐과의 적층막, 또는 티타늄과 티타늄 텅스텐과 알루미늄과의 적층막이라고 할 수 있다.The first wiring layer includes a laminated film of titanium, titanium nitride, aluminum and titanium nitride, a laminated film of titanium, titanium nitride and aluminum, a laminated film of titanium, titanium tungsten, aluminum and titanium tungsten, or titanium and titanium tungsten. And a laminated film of aluminum.

바람직하게는, 3450cm-1에 상당하는 파장에 대한 상기 제2 보호 절연막의 Si-OH 결합 흡수 계수가 800cm-1이하이다.Preferably, wherein the Si-OH bond absorption coefficient of the second protective insulating film for the wavelength corresponding to 3450cm -1 is 800cm -1 or less.

바람직하게는 상기 제2 보호 절연막이, 1×107dyn/cm2이상 또한 3×109dyn /cm2이하의 인장 응력을 갖고 있다.Preferably, the second protective insulating film has a tensile stress of 1 × 10 7 dyn / cm 2 or more and 3 × 10 9 dyn / cm 2 or less.

바람직하게는 상기 제2 보호 절연막의 두께가 0.3μm 이상 또한 1μm 이하이다.Preferably, the thickness of the said 2nd protective insulating film is 0.3 micrometer or more and 1 micrometer or less.

상기 제2 배선층이, 티타늄과 알루미늄과 질화 티타늄과의 적층막, 티타늄과 알루미늄과의 적층막, 또는 티타늄과 알루미늄과 티타늄 텅스텐과의 적층막일 수 있다.The second wiring layer may be a laminate film of titanium, aluminum and titanium nitride, a laminate film of titanium and aluminum, or a laminate film of titanium, aluminum and titanium tungsten.

본 발명의 반도체 장치의 제조 방법은 반도체 집적 회로가 형성되어 있는 지지기판 위에, 하부 전극과 용량 절연막과 상부 전극을 순차 형성하여 용량 소자를 형성하는 공정과, 상기 용량 소자를 덮도록 제1 보호 절연막을 형성하는 공정과, 상기 제1 보호 절연막에 제1 콘택트 홀을 형성하는 공정과, 상기 반도체 집적회로 및 상기 용량 소자에 전기적으로 접속하는 제1 배선층을, 상기 제1 콘택트 홀의 중간과 상기 제1 보호 절연막 상의 소정의 영역에 선택적으로 형성하는 공정과, 상기 제1 배선층을 덮는 제2 보호 절연막을 오존 TEOS 막으로 형성하는 공정과, 상기 제2 보호 절연막에 제1 열처리를 실시하는 공정과, 상기 제2 보호 절연막에 제2 콘택트 홀을 형성하는 공정과, 상기 제1 배선층에 전기적으로 접속하는 제2 배선층을, 상기 제2 콘택트 홀의 중간과 상기 제2 보호 절연막 위의 소정의 영역과 선택적으로 형성하는 공정과, 상기 제2 배선층에 제2 열처리를 실시하는 공정과, 상기 제2 배선층을 덮는 제3 보호 절연막을 형성하는 공정을 포함하고 있고, 그것에 의해서, 상술의 목적이 달성된다.A method of manufacturing a semiconductor device of the present invention includes a step of forming a capacitor by sequentially forming a lower electrode, a capacitor insulating film, and an upper electrode on a support substrate on which a semiconductor integrated circuit is formed, and a first protective insulating film to cover the capacitor. Forming a first contact hole in the first protective insulating film, a first wiring layer electrically connected to the semiconductor integrated circuit and the capacitor, and the first contact hole in the middle of the first contact hole and the first contact hole. Selectively forming a predetermined region on the protective insulating film, forming a second protective insulating film covering the first wiring layer with an ozone TEOS film, subjecting the second protective insulating film to a first heat treatment, and The process of forming a 2nd contact hole in a 2nd protective insulating film, and the 2nd wiring layer electrically connected to the said 1st wiring layer are among the 2nd contact holes. And selectively forming a predetermined region on the second protective insulating film, performing a second heat treatment on the second wiring layer, and forming a third protective insulating film covering the second wiring layer. Thereby, the above object is achieved.

어떤 실시예에서는, 상기 용량 절연막을, 고유전율을 갖는 유전체막, 또는 강유전체막으로 형성한다.In some embodiments, the capacitor insulating film is formed of a dielectric film having a high dielectric constant or a ferroelectric film.

어떤 실시예에서는 상기 제2 배선층을 마스크로서 사용하여, 상기 제2 보호 절연막을, 상기 제1 배선층이 노출하지 않은 정도까지 에칭하는 공정을 또한 포함한다.In some embodiments, the method further includes etching the second protective insulating film to an extent that the first wiring layer is not exposed by using the second wiring layer as a mask.

어떤 실시예에서는 상기 제2 배선층을, 상기 용량 소자의 적어도 일부를 덮도록 상기 제2 보호 절연막 위에 형성한다.In some embodiments, the second wiring layer is formed over the second protective insulating layer so as to cover at least a portion of the capacitor.

어떤 실시예에서는 상기 제3 보호 절연막을 산화 실리콘막과 질화 실리콘막과의 적층막으로서 형성하고, 상기 산화 실리콘막을, 일정압 CVD법, 감압 CVD법, 또는 플라즈마 CVD법에 의해서, 실란, 디실란, 또는 오존 TEOS를 사용하여, 인장 응력을 갖도록 형성한다.In some embodiments, the third protective insulating film is formed as a laminated film of a silicon oxide film and a silicon nitride film, and the silicon oxide film is silane or disilane by a constant pressure CVD method, a reduced pressure CVD method, or a plasma CVD method. Or ozone TEOS is used to form tensile stress.

어떤 실시예에서는 상기 제1 배선층의 형성 후에, 상기 용량 소자가 형성되어 있는 영역을 제외한 상기 제1 배선층 위에 수소 공급막을 형성하고, 그 후에 제3 열처리를 실시하는 공정을 또한 포함한다.In some embodiments, after the formation of the first wiring layer, the method further includes a step of forming a hydrogen supply film on the first wiring layer except for the region where the capacitor is formed, and then performing a third heat treatment.

상기 수소 공급막을, 플라즈마 CVD법에 의해서 질화 실리콘막 또는 질화산화 실리콘막으로 형성할 수 있다.The hydrogen supply film can be formed of a silicon nitride film or a silicon nitride oxide film by plasma CVD.

바람직하게는 상기 수소 공급막의 형성 후의 상기 제3 열처리가, 300℃ 이상또는 450℃ 이하의 온도로 실시된다.Preferably, the third heat treatment after formation of the hydrogen supply film is performed at a temperature of 300 ° C. or higher or 450 ° C. or lower.

바람직하게는, 상기 수소 공급막의 형성 후의 상기 제3 열처리가, 산소, 질소, 아르곤, 또는 이들의 혼합 가스의 분위기내에서 실시된다.Preferably, the third heat treatment after formation of the hydrogen supply film is performed in an atmosphere of oxygen, nitrogen, argon, or a mixed gas thereof.

상기 제1 보호 절연막을, 일정압 CVD법 또는 감압 CVD법에 의해 실란, 디실란, 또는 오존 TEOS를 사용하여 형성된 산화 실리콘막에 의해 형성할 수 있다.The first protective insulating film can be formed by a silicon oxide film formed using silane, disilane, or ozone TEOS by a constant pressure CVD method or a reduced pressure CVD method.

상기 제1 보호 절연막을, 일정압 CVD법 또는 감압 CVD법에 의해서 형성된 인 도핑 산화 실리콘막으로 구성할 수 있다.The first protective insulating film can be composed of a phosphorus-doped silicon oxide film formed by a constant pressure CVD method or a reduced pressure CVD method.

바람직하게는, 상기 오존 TEOS 막을 사용하여 상기 제2 보호 절연막을 형성했을 때의 오존 농도를 5.5% 이상으로 설정한다.Preferably, the ozone concentration when the second protective insulating film is formed using the ozone TEOS film is set to 5.5% or more.

바람직하게는 상기 제1 열처리 후의 상기 제2 보호 절연막이 1×107dyn /cm2이상 또한 2×109dyn/cm2이하의 인장 응력을 갖고 있다.Preferably, the second protective insulating film after the first heat treatment has a tensile stress of 1 × 10 7 dyn / cm 2 or more and 2 × 10 9 dyn / cm 2 or less.

바람직하게는 상기 제1 열처리가, 300℃ 이상 또는 450℃ 이하의 온도로 실 시된다.Preferably, the first heat treatment is performed at a temperature of 300 ° C. or higher or 450 ° C. or lower.

바람직하게는 상기 제1 열처리가, 적어도 산소를 포함하는 분위기내에서 실시된다.Preferably, the first heat treatment is performed in an atmosphere containing at least oxygen.

바람직하게는 상기 제2 열처리가, 300℃ 이상 또는 450℃ 이하의 온도로 실시된다.Preferably, said 2nd heat processing is performed at the temperature of 300 degreeC or more or 450 degrees C or less.

바람직하게는 상기 제2 열처리가, 질소, 아르곤 및 헬륨 중의 적어도 1개를 포함하는 분위기내에서 실시된다.Preferably, the second heat treatment is performed in an atmosphere containing at least one of nitrogen, argon and helium.

상술된 본 발명에 의하면, 성막시에 셀프리플로하는 오존 TEOS 막을 사용하여 제2 보호 절연막을 형성함으로써, 용량 소자의 위쪽에 상당하는 곳에서도 제2 보호 절연막을 두텁게 하지 않고서(구체적으로는, 약 1μm 이하의 두께로), 단차(段差)를 생기게 하지 않고 그 윗면을 충분히 매끈하게 하여 충분한 스텝 커버리지 특성을 얻을 수 있다. 이와 같이 형성되는 제2 보호 절연막은 엷어 양호하기 때문에, 본 발명에 의하면, 형성되는 용량 소자에 작용하는 응력이 저감된다.According to the present invention described above, the second protective insulating film is formed by using an ozone TEOS film which is self-flowed during film formation, so that the second protective insulating film is thickened even where the upper portion of the capacitor element is equivalent (specifically, At a thickness of 1 μm or less), a sufficient step coverage characteristic can be obtained by sufficiently smoothing the upper surface thereof without creating a step. Since the second protective insulating film thus formed is thin and good, according to the present invention, the stress acting on the formed capacitor is reduced.

또한, 오존 TEOS 막을 이용하면, 작용하는 응력의 방향이 인장 응력이기 때문에, 응력에 기인한 용량 소자의 특성 악화가 억제된다.In addition, when the ozone TEOS film is used, since the direction of the acting stress is the tensile stress, the deterioration of the characteristics of the capacitor due to the stress is suppressed.

제2 배선층을, 용량 소자의 적어도 일부를 덮도록 제2 보호 절연막 상에 형성하면, 제3 보호 절연막으로부터 용량 소자에 작용하는 응력을, 용량 소자 위에형성된 제2 배선층에 의해서 상쇄할 수 있기 때문에, 용량 소자에 작용하는 응력이 저감된다.If the second wiring layer is formed on the second protective insulating film so as to cover at least part of the capacitor, the stress acting on the capacitor from the third protective insulating film can be canceled by the second wiring layer formed on the capacitor. The stress acting on the capacitor is reduced.

제3 보호 절연막을 산화 실리콘막과 질화 실리콘막과의 적층막으로 하면, 성 막시에 산화 실리콘막이 갖는 응력이 인장 응력이기 때문에, 그 위에, 플라즈마 CVD으로 형성된 큰 압축 응력을 갖는 질화 실리콘막을 형성함으로써, 제3 보호 절연막에 인가되는 응력이 상쇄되어, 결과적으로, 용량 소자에 작용하는 응력의 영향이 저감된다.When the third protective insulating film is a laminated film of a silicon oxide film and a silicon nitride film, since the stress of the silicon oxide film at the time of film formation is a tensile stress, a silicon nitride film having a large compressive stress formed by plasma CVD is formed thereon. The stress applied to the third protective insulating film is canceled, and as a result, the influence of the stress acting on the capacitor is reduced.

또한, 상기와 같은 수소 공급막을 형성하면, 그 수소 공급막의 어닐처리(열처리)에 의해서, 그 속에 포함되어 있는 수소를 반도체 집적 회로가 형성되어 있는 지지기판에 달할 때까지 열확산시키어, 지지기판(반도체 집적 회로)이 제조 과정 중에 받은 손상을 회복시킬 수 있다. 상기의 수소 공급막에서는 충분한 수소를 함유하고 있는 질화 실리콘막 또는 질화산화 실리콘막을 이용할 수 있다. 또한, 수소 공급막의 형성 후의 상기 어닐처리(열처리)를, 산소, 질소, 아르곤, 또는 이들의 혼합 가스의 분위기내에서 실시하면, 수소의 열확산이 매끄럽게 행하여진다.When the hydrogen supply film is formed as described above, the hydrogen supply film is thermally diffused by annealing (heat treatment) until the hydrogen supply film reaches the support substrate on which the semiconductor integrated circuit is formed, thereby supporting the substrate (semiconductor). Integrated circuits) can recover damage received during the manufacturing process. In the hydrogen supply film, a silicon nitride film or a silicon nitride oxide film containing sufficient hydrogen can be used. In addition, when the annealing treatment (heat treatment) after formation of the hydrogen supply film is performed in an atmosphere of oxygen, nitrogen, argon, or a mixed gas thereof, thermal diffusion of hydrogen is performed smoothly.

제1 배선층 및 /또는 제2 배선층을 상기와 같은 적층막으로 형성하면, 구성재료의 누출 등이 생기지 않는 고신뢰성의 배선층을 얻을 수 있다.When the first wiring layer and / or the second wiring layer are formed of the laminated film as described above, a highly reliable wiring layer can be obtained in which leakage of the constituent material does not occur.

제2 보호 절연막인 오존 TEOS 막에 있어서, 3450cm-1에 상당하는 파장에 대한 Si-OH 결합 흡수 계수가 800cm-1이하이면, 오존 TEOS 막 중의 함유 수분량을 가능한 한 적게 할 수 있어, 용량 소자에의 수분(특히 OH기나 H기)의 침입이나 성막 공정후의 열처리에 의한 크랙의 발생을 억제할 수가 있다.A second protective insulating film in the ozone TEOS film, a Si-OH bond absorption coefficient for the wavelength corresponding to 3450cm -1 can be reduced as much as possible of the amount of water contained is 800cm -1 or less, the ozone TEOS film, the capacitor element The generation of cracks due to infiltration of moisture (especially OH groups or H groups) or heat treatment after the film forming step can be suppressed.

제2 보호 절연막인 오존 TEOS 막이 갖는 응력이 1×107dyn/cm2이상 또한 3 ×109dyn/cm2이하의 인장 응력이면, 상기 오존 TEOS 막으로부터 용량 소자에 인가되는 응력에 기인하는 용량 소자에의 악영향(예컨대, 분극의 발생이 바람직하지 않은 억제)가 저감되어, 용량 소자의 특성이 향상된다. 또한, 이 효과는, 응력이 인장 응력에 의존하는 것이 크고, 가령 응력의 절대량이 같다고 해도, 플라즈마 TEOS 막에서 발생하는 것과 같은 압축 응력인 경우와 비교하여, 본 발명과 같은 오존 TEOS 막의 경우에, 용량 소자는 보다 바람직한 특성을 발휘한다.The capacitance attributable to the stress applied from the ozone TEOS film to the capacitor when the stress of the ozone TEOS film as the second protective insulating film is 1 × 10 7 dyn / cm 2 or more and 3 × 10 9 dyn / cm 2 or less. The adverse effect on the element (for example, suppression in which the occurrence of polarization is undesirable) is reduced, and the characteristic of the capacitor is improved. In addition, this effect is largely dependent on the tensile stress, and even in the case of the ozone TEOS film as in the present invention, as compared with the case of compressive stress such as that generated in the plasma TEOS film, even if the absolute amount of the stress is the same, The capacitive element exhibits more desirable characteristics.

또한, 제2 보호 절연막(오존 TEOS 막)의 두께를 0.3μm 내지 1μm의 범위로 설정하여 박막화함으로써도, 오존 TEOS 막의 내부 응력의 저감 및 거기에서 용량 소자에 인가되는 응력의 저감이 실현되어, 용량소자의 특성이 향상된다. 또한, 제 2 배선층을 마스크로 하는 제2 보호 절연막의 에칭을 하면, 용량 소자의 위쪽의 영역(통상은 제2 배선층이 형성되지 않은 영역이다)에 상당하는 제2 보호 절연막을 더욱 박막화(예컨대 0.5μm 이하)할 수 있어, 상기의 응력 저감 효과 및 응력에 기인하는 특성 악화의 억제 효과가, 더욱 향상된다.Further, by setting the thickness of the second protective insulating film (ozone TEOS film) in the range of 0.3 μm to 1 μm to reduce the thickness, the internal stress of the ozone TEOS film and the stress applied to the capacitive element therefrom are realized. The characteristics of the device are improved. Further, when the second protective insulating film is etched using the second wiring layer as a mask, the second protective insulating film corresponding to the region above the capacitor (usually the region in which the second wiring layer is not formed) is further thinned (for example, 0.5). μm or less), and the effect of suppressing the deterioration of characteristics caused by the stress reduction effect and stress described above is further improved.

또한, 제2 보호 절연막으로서의 오존 TEOS 막의 형성시의 오존 농도를 5.5% 이상으로 높게 설정하면, 형성되는 오존 TEOS 막의 응력이 저감됨과 동시에, 그 수분 함유량이 저감되며, 또한 열처리시의 크랙의 발생도 억제되며, 용량 소자의 특성이 향상된다.In addition, when the ozone concentration at the time of formation of the ozone TEOS film as the second protective insulating film is set to 5.5% or more, the stress of the formed ozone TEOS film is reduced, the moisture content thereof is reduced, and the occurrence of cracks during heat treatment is also reduced. It is suppressed and the characteristic of a capacitor | membrane element is improved.

제1 보호 절연막을, 일정압 CVD법 또는 감압 CVD법에 의해 실란, 디실란 또는 오존 TEOS 막을 사용하여 형성된 산화 실리콘막에 의해서, 또는 이하, 일정압 CVD법 또는 감압 CVD법에 의해서 형성된 인 도핑 산화실리콘 막에 의해서 구성하면, 신뢰성이 있는 보호 절연막이 형성된다.The first protective insulating film is formed of a silicon oxide film formed by using a silane, disilane, or ozone TEOS film by the constant pressure CVD method or the reduced pressure CVD method, or hereinafter, phosphorus doped oxidation formed by the constant pressure CVD method or the reduced pressure CVD method. When comprised with a silicon film, a reliable protective insulating film is formed.

제2 보호 절연막(오존 TEOS 막)에 대한 열처리(제1 열처리)를 300℃ 이상 또한 450℃ 온도로 실시하면, 오존 TEOS 막의 치밀화를 꾀할 수 있다. 또한, 상기의 열처리를 산소를 포함하는 분위기내에서 행하면, 용량 절연막에의 산소의 공급이 실현되어, 용량 소자의 특성이 향상된다.When the heat treatment (first heat treatment) on the second protective insulating film (ozone TEOS film) is performed at 300 ° C or more and 450 ° C, densification of the ozone TEOS film can be achieved. In addition, when the above heat treatment is performed in an atmosphere containing oxygen, the supply of oxygen to the capacitor insulating film is realized, and the characteristics of the capacitor are improved.

한편, 제2 배선층에 대한 열처리(제2 열처리)를, 바람직하게는 상기의 조건으로 하면, 제2 배선층의 치밀화 및 저 응력화가 달성된다.On the other hand, when the heat treatment (second heat treatment) for the second wiring layer is preferably performed under the above conditions, densification and low stress of the second wiring layer are achieved.

(제1 실시예)(First embodiment)

도 1a 내지 도 1e은 본 발명의 제1 실시예에 있어서의 반도체 장치(100)의 제조 방법의 각 공정을 설명하는 단면도이다.1A to 1E are cross-sectional views illustrating each step of the manufacturing method of the semiconductor device 100 in the first embodiment of the present invention.

우선, 도 1a에 도시된 바와 같이, 실리콘 등의 재료로 이루어진 지지기판(1)상에, 게이트 전극(1) 및 소스/드레인 영역(3)을 갖는 MOSFET 등을 포함하는 집적회로(4)와, 소자 분리용 절연층(5)을 형성한다. 그들 위에는 층간 절연막(6)을 형성하며, 또한 그 위에는 용량 소자(10)의 하부 전극(7)이 되는 막을, 스패터법 또는 전자 빔 증착법으로 형성한다. 계속해서, 그 위에, 고유전체 또는 강유전체로 형성된 용량 절연막(8)을, 유기 금속 퇴적법, 유기 금속 화학 기상 성장법, 또는 스패터법으로, 또한 그 위에 상부 전극(9)이 되는 막을 스패터법 또는 전자 빔 증착법으로, 순차 형성한다. 그 후에, 상기의 적층된 막(7, 8 및 9)을 원하는 형상으로 패터닝하여, 용량 소자(10)를 형성한다.First, as shown in FIG. 1A, on a support substrate 1 made of a material such as silicon, an integrated circuit 4 including a MOSFET having a gate electrode 1 and a source / drain region 3, and the like; The insulating layer 5 for element isolation is formed. On them, an interlayer insulating film 6 is formed, and on it, a film serving as the lower electrode 7 of the capacitor 10 is formed by a sputtering method or an electron beam deposition method. Subsequently, the capacitive insulating film 8 formed of a high dielectric constant or ferroelectric is formed thereon by the organic metal deposition method, the organometallic chemical vapor deposition method, or the sputtering method, and the film serving as the upper electrode 9 thereon is sputtered or It forms sequentially by the electron beam vapor deposition method. Thereafter, the stacked films 7, 8, and 9 are patterned into desired shapes to form the capacitor 10.

또한, 층간 절연막(6)의 형성을 생략하여, 용량 소자(10)를 소자 분리용 절연막(5) 상에 직접 형성하여도 된다. 이것은, 이하에 설명하는 각 실시예에서도 마찬가지이다.In addition, the formation of the interlayer insulating film 6 may be omitted, and the capacitor 10 may be formed directly on the insulating film 5 for element isolation. This also applies to each embodiment described below.

용량 소자(10)의 하부 전극(7) 및 상부 전극(9)은 백금, 팔라듐, 루테늄, 산화 루테늄, 인듐, 또는 산화인듐 등을 사용하여 형성할 수가 있다. 또한, 용량 절연막(8)을 고유전체 재료를 사용하여 구성하는 경우에는, 그 비유전율이 20 내지 500인 것과 같은 재료를 사용할 수 있다. 또는, 용량 절연막(8)을 강유전체 재료를 사용하여 구성하는 경우에는, 외부에서 전압을 인가하지 않아도 분극(잔류분극: remnant polarization)을 갖는 재료를 사용할 수 있다. 구체적으로는 용량 절연막 (8)을 구성하는 고유전체 재료 또는 강유전체 재료로서, Ba1-xSrxTiO3, SrTiO3, Ta2O5, PbZr1-xTixO3, SrBi2Ta2O9, SrBi2TaxNb1-xO9등이 사용될 수 있다.The lower electrode 7 and the upper electrode 9 of the capacitor 10 can be formed using platinum, palladium, ruthenium, ruthenium oxide, indium, indium oxide, or the like. When the capacitor insulating film 8 is made of a high dielectric material, a material having a relative dielectric constant of 20 to 500 can be used. Alternatively, when the capacitor insulating film 8 is formed using a ferroelectric material, a material having polarization (remnant polarization) can be used without applying a voltage externally. Specifically, Ba 1-x Sr x TiO 3 , SrTiO 3 , Ta 2 O 5 , PbZr 1-x Ti x O 3 , SrBi 2 Ta 2 O as the high dielectric material or ferroelectric material constituting the capacitive insulating film 8. 9 , SrBi 2 Ta x Nb 1-x O 9, and the like may be used.

다음에, 도 1b에 도시된 바와 같이, 용량 소자(10)를 덮는 제1 보호 절연막 (111)으로서, 오존을 포함하는 일정압 분위기하에서의 가스상 TEOS를 원료 가스로서 사용한 열 CVD법에 의해, 산화 실리콘막(111)(이하에서는「오존 TEOS 막」이라고 칭한다)를 층간 절연막(6) 위에 형성한다. 그리고, 제1 보호 절연막(111)을 관통해서 용량 소자(10)의 하부 전극(7) 또는 상부 전극(9)에 이르는 콘택트 홀(12), 및 제1 보호 절연막(111)과 층간 절연막(6)을 관통하여 소스/드레인 영역(3) 등에이르는 콘택트 홀(13)을 각각 형성한다. 그리고, 티타늄과 질화 티타늄과 알루미늄과 질화 티타늄과의 적층막을, 제1 보호 절연막(111) 위와 콘택트 홀(12 및 13)의 중간에 스패터법 등에 의해서 형성하며, 또한 소정의 형상으로 패터닝하여, 집적회로(4)와 용량 소자(10)와 전기적으로 접속하는 제1 배선층(14)을 형성한다.Next, as shown in FIG. 1B, as the first protective insulating film 111 covering the capacitor 10, silicon oxide is formed by thermal CVD using a gaseous TEOS as a source gas under a constant pressure atmosphere containing ozone. A film 111 (hereinafter referred to as an "ozone TEOS film") is formed over the interlayer insulating film 6. The contact hole 12 penetrates through the first protective insulating layer 111 and reaches the lower electrode 7 or the upper electrode 9 of the capacitor 10, and the first protective insulating layer 111 and the interlayer insulating layer 6. ), Contact holes 13 are formed to penetrate the source / drain regions 3 and the like. Then, a laminated film of titanium, titanium nitride, aluminum, and titanium nitride is formed on the first protective insulating film 111 and between the contact holes 12 and 13 by a sputtering method or the like, and patterned into a predetermined shape to be integrated. The first wiring layer 14 electrically connected to the circuit 4 and the capacitor 10 is formed.

다음에, 도 1c에 도시된 바와 같이, 제1 배선층(14)이 형성된 제1 보호 절연막(111) 위에 있어서 용량 소자(10)의 형성 장소를 제외한 영역에, 집적회로(4)에 수소를 공급하기 위한 수소 공급막(19)을 플라즈마 CVD법에 의해서 형성한다. 그 후에, 수소 공급막(19) 중의 수소를 열확산시키기 위해서, 약 450℃로 약 1시간에 걸쳐 산소분위기 내에서 어닐 처리한다. 이 수소 공급막(19)은 예컨대 질화 실리콘막 또는 질화 산화 실리콘막으로 형성되며, 그 안에 충분한 수소량을 갖고 있다.Next, as shown in FIG. 1C, hydrogen is supplied to the integrated circuit 4 on the region except for the formation place of the capacitor 10 on the first protective insulating layer 111 on which the first wiring layer 14 is formed. A hydrogen supply film 19 is formed by plasma CVD. Thereafter, in order to thermally diffuse hydrogen in the hydrogen supply film 19, annealing is performed in an oxygen atmosphere at about 450 ° C. for about 1 hour. This hydrogen supply film 19 is formed of, for example, a silicon nitride film or a silicon nitride oxide film, and has a sufficient amount of hydrogen therein.

상기 어닐처리는 수소 공급막(19)으로부터 집적회로(4)가 제작 입력된 지지기판(1)까지, 열확산에 의해서 수소를 도달시키어, 집적회로(4)가 용량 절연막의 형성시에 필요한 600℃ 이상의 온도에서의 산소 어닐 공정 중에 콘택트(13)를 형성하기 위한 드라이 에칭 공정에서 받은 손상을 회복시키기 위해서 실시되는 것으로써, 그 처리 온도는 약 300℃ 이상 또는 약450℃ 이하이면 된다. 또한, 산소 분위기를 대신하여, 질소 분위기 또는 아르곤 분위기, 또는, 산소와 질소 및 /또는 아르곤과의 혼합 가스 등의 산소를 포함하는 혼합 가스 분위기 내에서, 어닐 처리를 하여도 된다.The annealing process causes hydrogen to reach hydrogen by thermal diffusion from the hydrogen supply film 19 to the support substrate 1 on which the integrated circuit 4 is fabricated and inputted, so that the integrated circuit 4 is required at the time of formation of the capacitor insulating film. It is performed in order to recover the damage received at the dry etching process for forming the contact 13 during the oxygen annealing process at the above-mentioned temperature, and the process temperature should just be about 300 degreeC or more or about 450 degreeC or less. Instead of the oxygen atmosphere, annealing may be performed in a nitrogen atmosphere or an argon atmosphere or a mixed gas atmosphere containing oxygen such as a mixed gas of oxygen and nitrogen and / or argon.

다음에, 제1 배선층(14)을 피복하는 제2 보호 절연막(151)으로서의 오존 TEOS 막을, 지금까지 형성된 구조 위에 형성한다. 오존 TEOS 막은, 성막시에 셀프리플로하고, 또한 박막이면서, 단차를 갖지 않고 또한 그 윗면이 충분히 매끄러운, 양호한 스텝 커버리지 특성을 갖는 제2 보호 절연막(151)을, 형성하는 것이 가능하다.Next, an ozone TEOS film as the second protective insulating film 151 covering the first wiring layer 14 is formed on the structure thus far formed. The ozone TEOS film is capable of forming a second protective insulating film 151 which is cell-free and at the time of film formation and which has a good step coverage characteristic that is a thin film, does not have a step, and has a sufficiently smooth upper surface.

상기의 점을, 도 11a 및 도 11b를 참조하여 더욱 상세히 설명한다.The above point is demonstrated in more detail with reference to FIG. 11A and 11B.

도 11a은 종래의 플라즈마 CVD법에 의해서, 기판 윗면(51)에 형성되어 있는 배선 패턴(50)을 덮는 산화 실리콘막(플라즈마 TEOS 막)(15)을 형성한 경우의 단면형상을, 모식적으로 도시하고 있다. 한편, 도 11b는 본 발명과 같이 오존을 포함하는 분위기 내에서의 열 CVD법에 의해서, 기판 윗면(51)에 형성된 배선 패턴(50)을 덮는 산화 실리콘막(오존 TEOS 막)(151)을 형성한 경우의 단면 형상을, 모식적으로 도시하고 있다.11A schematically illustrates a cross-sectional shape in the case where a silicon oxide film (plasma TEOS film) 15 is formed to cover the wiring pattern 50 formed on the upper surface 51 of the substrate by a conventional plasma CVD method. It is shown. 11B shows a silicon oxide film (ozone TEOS film) 151 covering the wiring pattern 50 formed on the upper surface 51 of the substrate by thermal CVD in an ozone-containing atmosphere as in the present invention. The cross-sectional shape in one case is schematically illustrated.

플라즈마 CVD에서는 플라즈마내(기상중)에서 고체상의 산화 실리콘 입자가 형성되어, 그것이 기판 윗면(51)이나 배선 패턴(50)의 윗면에 부착한다. 따라서, 그 부착 확률은 어느 곳이라도 균등하고, 결과로서, 형성되는 플라즈마 TEOS 막 (15)은 배선 패턴(50) 위에 상당하는 영역(52)에서도, 인접하는 배선 패턴(50) 사이에 상당하는 영역(53)에서도, 거의 같은 두께로 된다. 따라서, 형성되는 플라즈마 TEOS 막(15)의 윗면을 매끄러운 모양으로 하고자 하면, 플라즈마 TEOS 막(15)을 두텁게 형성할 필요가 있다.In plasma CVD, solid silicon oxide particles are formed in the plasma (in the gas phase), and adhere to the upper surface 51 of the substrate 51 or the upper surface of the wiring pattern 50. Therefore, the attachment probability is equal everywhere, and as a result, the formed plasma TEOS film 15 corresponds to the region between the adjacent wiring patterns 50 even in the region 52 corresponding to the wiring pattern 50. Also at 53, the thickness becomes almost the same. Therefore, in order to make the upper surface of the plasma TEOS film 15 formed smooth, it is necessary to form the plasma TEOS film 15 thickly.

그것에 대하여, 오존을 포함하는 분위기내에서의 열 CVD법에서는 원료 가스인 가스상 TEOS가 기판 윗면(51)이나 배선 패턴(50)의 윗면에서 산소와 반응하여, 산화 실리콘이 형성된다. 이 때, 상기 반응은 배선 패턴(50) 위에 상당하는 영역(52)에 비해, 인접하는 배선 패턴(50) 사이에 상당하는 영역(53)에서 보다 쉽게 발생한다. 따라서, 형성되는 오존 TEOS 막(151)은 우선 영역(53)이 묻히게되도록 형성되며, 그 후에 점차로 영역(52)으로 넓어진다(셀프리플로스한다). 따라서, 오존 TEOS 막(15)1은 비교적 얇더라도, 그 윗면이 매끈매끈하게 된다.In contrast, in the thermal CVD method in an atmosphere containing ozone, gaseous TEOS, which is a raw material gas, reacts with oxygen on the upper surface of the substrate 51 or the wiring pattern 50 to form silicon oxide. At this time, the reaction occurs more easily in the region 53 corresponding to the adjacent wiring pattern 50 than in the region 52 corresponding to the wiring pattern 50. Thus, the ozone TEOS film 151 formed is first formed so that the region 53 is buried, and then gradually widens to the region 52 (cell-free-flows). Therefore, even if the ozone TEOS film 15 is relatively thin, the top surface thereof becomes smooth.

예컨대, 상기 오존 TEOS 막으로 이루어진 제2 보호 절연막(151) 위에 제2 배선층(17)을 단선하지 않고서 형성하기 위해, 필요한 제2 보호 절연막(151)의 두께는 용량 소자(10)의 상부 전극(9) 위에 형성된 제1 배선층(14)의 상부에서는 h3(도 1c 참조)= 약 0.8μm로 되며, 고유전체막 또는 강유전체막으로 구성된 용량 절연막(8)의 에지부 위에 형성된 제1 보호 절연막(111) 위에서는 h4(도 1c 참조)= 약 0.5μm로 된다. 따라서, 종래 기술에 있어서의 플라즈마 TEOS 막에 의해서 제2 보호 절연막을 형성하는 경우에 비해, 상당한 박막화를 달성하면서 충분한 스텝 커버리지 특성을 달성하는 것이 가능하게 된다.For example, the thickness of the second protective insulating layer 151 necessary for forming the second wiring layer 17 without disconnection on the second protective insulating layer 151 made of the ozone TEOS film is the upper electrode of the capacitor 10. 9) H 3 (see FIG. 1C) = about 0.8 μm above the first wiring layer 14 formed on the first wiring layer 14 and formed on the edge portion of the capacitor insulating film 8 composed of a high dielectric film or a ferroelectric film ( 111), h 4 (see FIG. 1C) = about 0.5 μm. Therefore, as compared with the case where the second protective insulating film is formed by the plasma TEOS film in the prior art, it becomes possible to achieve sufficient step coverage characteristics while achieving substantial thinning.

또한, 상기의 과정에 있어서의 오존은 활성인 원소로서, 보다 저온에서의 산화 실리콘의 형성 반응을 가능하게 한다.In addition, ozone in the above process is an active element, which enables the formation reaction of silicon oxide at a lower temperature.

계속해서, 제1 열처리로서, 약 450℃로 약 1시간에 걸쳐 산소 분위기내에서 어닐처리를 행하여, 제2 보호 절연막(151)인 오존 TEOS 막을 치밀화시킴과 동시에, 용량 소자(10)에 산소를 공급한다.Subsequently, as the first heat treatment, annealing is carried out in an oxygen atmosphere at about 450 ° C. for about 1 hour to densify the ozone TEOS film, which is the second protective insulating film 151, and at the same time, oxygen is applied to the capacitor 10. Supply.

그 후에, 도 1d에 도시된 바와 같이, 제2 보호 절연막(151)을 관통하여 제1 배선층(14)에 이르는 콘택트 홀(16)을 형성한다. 그리고, 티타늄과 알루미늄과 질화 티타늄과의 적층막을, 제2 보호 절연막(151) 위와 콘택트 홀(16)의 중간에 스패터법 등으로 형성하며, 또한 소정의 형상으로 패터닝하여, 제1 배선층(14)에 전기적으로 접속하는 제2 배선층(17)을 형성한다. 그 후에, 제2 열처리로서 약 400℃로 약 30분간에 걸쳐 질소 분위기내에서 어닐 처리를 행하여, 제2 배선층(17)을 치밀화 또한 저응력화한다.Thereafter, as shown in FIG. 1D, a contact hole 16 penetrating through the second protective insulating layer 151 to reach the first wiring layer 14 is formed. Then, a laminated film of titanium, aluminum, and titanium nitride is formed on the second protective insulating film 151 and the contact hole 16 by a sputtering method or the like, and patterned into a predetermined shape to form the first wiring layer 14. The second wiring layer 17 which is electrically connected to is formed. Thereafter, annealing is performed in a nitrogen atmosphere at about 400 ° C. for about 30 minutes as the second heat treatment, thereby densifying and lowering the second wiring layer 17.

최종적으로, 도 1e에 도시된 바와 같이, 제2 배선층(17)을 덮는 제3 보호 절연막(18)으로서, 플라즈마 CVD법에 의한 질화 실리콘막을 지금까지 형성된 구조 위에 형성한다. 이상의 공정에 의해서, 본 발명의 제1 실시예에 있어서의 반도체 장치(100)가 형성된다.Finally, as shown in FIG. 1E, as the third protective insulating film 18 covering the second wiring layer 17, a silicon nitride film by plasma CVD is formed on the structure thus far formed. Through the above steps, the semiconductor device 100 in the first embodiment of the present invention is formed.

이상과 같이, 제2 보호 절연막(151)으로서 오존 TEOS 막을 사용하는 본 실시예의 반도체 장치(100)의 구성에 의하면, 충분한 스텝 커버리지를 얻을 수 있기 때문에, 제2 보호 절연막(151)내에 용량 소자(10) 위에 위치하는 곳의 두께를 엷게 할 수가 있다. 이것에 의해서, 용량 소자(10)에 작용하는 응력이 저감된다.As described above, according to the configuration of the semiconductor device 100 of the present embodiment using the ozone TEOS film as the second protective insulating film 151, since sufficient step coverage can be obtained, the capacitor element (2) in the second protective insulating film 151 ( 10) The thickness of the place above can be made thin. As a result, the stress acting on the capacitor 10 is reduced.

또한, 상기의 설명으로 형성되어 있는 수소 공급막(19)은 제조 과정 중에 집적회로(4)가 손상를 받지 않은 경우에는, 그 형성을 생략할 수 있다. 그 경우의 반도체 장치(150)의 구성(단면도)을, 도 2에 도시한다. 상기의 도 2에 도시된 구성에 있어서도, 용량 소자(10)의 특성은, 도 1a 내지 도 1e를 참조하여 설명한 공정으로 제조되는 구성을 갖는 반도체 장치(100)의 특성과, 동등하게 된다. 또한, 도 2의 구성에 있어서, 도 1a 내지 도 1e에 도시된 바와 같은 구성 요소에는 같은 참조 번호를 부가하고, 그 설명은 여기서는 생략한다.Note that the hydrogen supply film 19 formed by the above description can be omitted if the integrated circuit 4 is not damaged during the manufacturing process. The structure (cross section) of the semiconductor device 150 in that case is shown in FIG. Also in the above-described configuration shown in FIG. 2, the characteristics of the capacitor 10 are equivalent to those of the semiconductor device 100 having the configuration manufactured by the steps described with reference to FIGS. 1A to 1E. In addition, in the structure of FIG. 2, the same code | symbol is attached | subjected to the component shown in FIGS. 1A-1E, and the description is abbreviate | omitted here.

앞서도 상술한 바와 같이, 상술의 제조 과정에 있어서의 오존 TEOS의 형성은 원료 가스로서의 가스상 TEOS와 오존을 동시에 공급함으로써 기판 상에 산화 실리콘막을 형성하는 열 CVD법이고, 형성시의 플라즈마 여기는 필요하지 않게 된다.As described above, the formation of ozone TEOS in the above-described manufacturing process is a thermal CVD method for forming a silicon oxide film on a substrate by simultaneously supplying gaseous TEOS and ozone as source gas, so that plasma excitation at the time of formation is unnecessary. do.

도 3은 상술과 같이 오존 TEOS 막으로 이루어진 제2 보호 절연막(151)을 사 용하는 경우, 및 종래 기술과 같이 플라즈마 TEOS 막으로 이루어진 제2 보호 절연 막을 사용하는 경우의 각각에 관해서, SrBi2Ta2O9막을 용량 절연막(8)으로서 형성되는 용량 소자(10)의 특성(구체적으로는, 잔류 분극량 및 절연 내압)을 비교하는 도 이다. 또한, 도 3의 데이터의 측정에 대응하여, 종래 기술에 관계되는 플라즈마 TEOS 막에서는 우선 3.4μm의 두께까지 성막한 후에, 레지스트 에칭법에 의해서 1.5μm까지 얇게 하여 형성하였다. 한편, 본 발명의 제1 실시예에 따른 오존 TEOS 막은, 에칭법을 사용하지 않고 두께 1μm로 형성하였다.3 is a case to use the second protective insulating film 151 made of ozone TEOS film as described above, and as to each of the case of using insulating second protective made of a plasma TEOS film having a film as in the prior art, SrBi 2 Ta 2 O 9 film characteristics of the capacitor element 10 is formed as a capacitor insulating film 8 is a diagram comparing (specifically, the residual polarization and dielectric strength). Incidentally, in response to the measurement of the data in Fig. 3, in the plasma TEOS film according to the prior art, the film was first formed into a thickness of 3.4 mu m, and then thinned to 1.5 mu m by the resist etching method. On the other hand, the ozone TEOS film according to the first embodiment of the present invention was formed with a thickness of 1 μm without using an etching method.

또한, 도 3의 데이터의 측정에 있어서, 잔류 분극량은 전극 면적이 23μm2로서 개개의 상술된 구조를 갖는 용량 소자를 110개 병렬로 접속한 샘플을 작성하여, RT6000A Ferroelectric Tester에 의해서 측정을 하였다. 한편, 절연 내압은 상기의 샘플에 대하여, HP4195B에 의해서 측정을 하였다.In addition, in the measurement of the data of FIG. 3, the residual polarization amount was measured by RT6000A Ferroelectric Tester by making the sample which connected 110 parallel capacitance elements which have the above-mentioned structure with the electrode area of 23 micrometer <2> in parallel. . In addition, insulation breakdown voltage was measured with the HP4195B with respect to the said sample.

도 3에서, 종래 기술에 따른 플라즈마 TEOS 막을 사용하는 경우, 형성된 용량 소자의 잔류 분극량이 3μC/cm2, 절연 내압이 7V이었던 것에 반해, 본 발명에 따른 오존 TEOS 막을 사용하는 경우, 형성된 용량 소자의 잔류 분극량이 10μC/cm2및절연 내압이 30V 이었다. 이것에서, 본 발명의 제1 실시예에 의하면, 잔류 분극량에 관해서는 7μC/cm2, 절연 내압에 관해서는 23V의 향상이 실현되었다.In FIG. 3, when the plasma TEOS film according to the prior art is used, the residual polarization amount of the formed capacitance element was 3 μC / cm 2 and the insulation breakdown voltage was 7 V. In the case where the ozone TEOS film according to the present invention is used, The residual polarization amount was 10 µC / cm 2 and the insulation breakdown voltage was 30V. In this regard, according to the first embodiment of the present invention, an improvement of 7 μC / cm 2 in terms of residual polarization amount and 23 V in terms of insulation breakdown voltage was realized.

(제2 실시예)(2nd Example)

도 4a 내지 도 4e는 본 발명의 제2 실시예에 있어서의 반도체 장치(200)의 제조 방법의 각 공정을 설명하는 단면도이다. 본 실시예에서는 제1 실시예와는 달리, 오존 TEOS 막에 의한 제2 보호 절연막(151)을 형성한 후에, 제2 배선층(17)을 마스크로서 사용하여, 제2 보호 절연막(151)의 소정의 장소를 선택적으로 에칭하고 있다.4A to 4E are cross-sectional views illustrating each step of the manufacturing method of the semiconductor device 200 in the second embodiment of the present invention. In the present embodiment, unlike the first embodiment, after the second protective insulating film 151 is formed by the ozone TEOS film, the second wiring insulating film 17 is used as a mask, so that the second protective insulating film 151 is predetermined. The place of is selectively etched.

우선, 도 4a 내지 도 4c에 도시된 각 공정을 실시한다. 단지, 이들의 각 공정은, 제1 실시예에 있어서 도 1a 내지 도 1c를 참조하여 설명한 공정과 같다. 대응하는 구성 요소에는 같은 참조 번호를 부가하고, 그 설명은 여기서는 생략한다.First, each process shown in FIG. 4A-FIG. 4C is implemented. However, these processes are the same as the process demonstrated with reference to FIGS. 1A-1C in 1st Example. Corresponding components are given the same reference numerals, and description thereof is omitted here.

도 4a 내지 도 4c에 도시된 각 공정의 실시 후에, 도 4d에 도시된 바와 같이, 제2 보호 절연막(151)을 관통하여 제1 배선층(14)에 이르는 콘택트 홀(16)을 형성한다. 그리고, 티타늄과 알루미늄과 질화 티타늄과의 적층막을, 제2 보호 절연막(151) 위와 콘택트 홀(16)의 중간에 스패터법 등에 의해서 형성되며, 또한 소정의 형상으로 패터닝하여, 제1 배선층(14)에 전기적으로 접속하는 제2 배선층(17)을 형성한다.After each process shown in FIGS. 4A to 4C, as shown in FIG. 4D, a contact hole 16 is formed to penetrate through the second protective insulating layer 151 and reach the first wiring layer 14. Then, a laminated film of titanium, aluminum, and titanium nitride is formed on the second protective insulating film 151 and the contact hole 16 by a sputtering method or the like, and patterned into a predetermined shape to form the first wiring layer 14. The second wiring layer 17 which is electrically connected to is formed.

그 후에, 제2 배선층(17)을 마스크로서 사용하여, 제2 보호 절연막(151)을, 제1 배선층(14)이 노출되지 않을 정도까지 에칭한다. 그 후에, 제2 열처리로서,약400℃로 약 30분간에 걸쳐 질소 분위기내에서 어닐처리를 행하여, 제2 배선층 (17)을 치밀화 또는 저 응력화한다.Thereafter, using the second wiring layer 17 as a mask, the second protective insulating film 151 is etched to the extent that the first wiring layer 14 is not exposed. Thereafter, as the second heat treatment, annealing is performed in a nitrogen atmosphere at about 400 ° C. for about 30 minutes to densify or lower the second wiring layer 17.

최종적으로, 도 4e에 도시된 바와 같이, 제2 배선층(17)을 덮는 제3 보호 절연막(18)으로서, 플라즈마 CVD법에 의한 질화 실리콘막을 지금까지 형성된 구조 위에 형성한다. 이상의 공정에 의해서, 본 발명의 제2 실시예에 있어서의 반도체 장치(200)가 형성된다.Finally, as shown in Fig. 4E, as the third protective insulating film 18 covering the second wiring layer 17, a silicon nitride film by plasma CVD is formed on the structure thus far formed. Through the above steps, the semiconductor device 200 in the second embodiment of the present invention is formed.

일반적으로, 제2 배선층(17)은 제2 보호 절연막(151)내에 용량 소자(10) 위에 위치하는 곳에는 형성되지 않는다. 따라서, 이상과 같이, 제2 보호 절연막 (151)으로서 오존 TEOS 막을 사용하고, 또한, 제2 배선층(17)을 마스크로서 상기의 오존 TEOS 막으로 이루어진 제2 보호 절연막(151)을 에칭하여 얻게 되는 본 실시예의 반도체 장치(200)의 구성에 의하면, 제2 보호 절연막(151)내에 용량 소자(10) 위에 위치하는 곳의 두께를, 제1 실시예의 반도체 장치(100)의 구성에 비해 더욱 얇게 할 수가 있다. 이것에 의해서, 용량 소자(10)에 작용하는 응력이, 더욱 저감된다.In general, the second wiring layer 17 is not formed in the second protective insulating layer 151 where it is located above the capacitor 10. Therefore, as described above, an ozone TEOS film is used as the second protective insulating film 151, and the second protective insulating film 151 made of the ozone TEOS film is etched using the second wiring layer 17 as a mask. According to the configuration of the semiconductor device 200 of the present embodiment, the thickness of the portion located on the capacitor 10 in the second protective insulating film 151 can be made thinner than that of the semiconductor device 100 of the first embodiment. There is a number. As a result, the stress acting on the capacitor 10 is further reduced.

도 5는 상술한 바와 같이, 오존 TEOS 막으로 이루어진 제2 보호 절연막(151)을 에칭하는 경우, 및 제1 실시예와 같이 오존 TEOS 막으로 이루어진 제2 보호 절연막(151)을 에칭하지 않은 경우의 각각에 관해서, SrBi2Ta2O9막을 용량 절연막(8)으로서 형성되는 용량 소자(10)의 특성(구체적으로는 잔류 분극량 및 절연 내압)을 비교하는 도이다. 도 5의 데이터의 측정에 대응하여, 오존 TEOS 막으로 이루어진제2 보호 절연막(151)은 우선 1μm가 두께까지 성막하였다. 에칭하는 경우에는 그 후에 0.5μm까지 얇게 하여, 에칭하지 않은 경우에는, 그 대로의 두께를 유지하였다. 또한, 잔류 분극량 및 절연 내압의 측정 방법·조건은 도 3의 데이터의 측정시와 같다.FIG. 5 shows the case where the second protective insulating film 151 made of the ozone TEOS film is etched as described above, and when the second protective insulating film 151 made of the ozone TEOS film is not etched as in the first embodiment. a diagram for comparing with respect to the respective, SrBi 2 Ta 2 O 9 film characteristics of the capacitor element 10 is formed as a capacitor insulating film 8 (more specifically, the residual polarization and dielectric strength). In response to the measurement of the data in FIG. 5, the first protective insulating film 151 made of the ozone TEOS film was first formed to a thickness of 1 μm. In the case of etching, the thickness was made thin to 0.5 micrometer after that, and when it was not etched, the thickness as it was was maintained. In addition, the measuring method and conditions of residual polarization amount and insulation breakdown voltage are the same as the measurement time of the data of FIG.

도 5에서, 본 실시예와 같이 제2 보호 절연막(151)의 에칭 처리를 수반하는 경우에는 제1 실시예에 있어서의 에칭 처리를 수반하지 않은 경우의 특성(잔류 분극량 10μC/cm2및 절연 내압 30V)에 대하여, 잔류 분극량이 12μC/cm2및 절연 내압이 40V이었다. 이것에서, 본 발명의 제2 실시예에 의하면, 제1 실시예와 비교하여, 또한 잔류 분극량에 관해서는 2μC/cm2, 절연 내압에 관해서는 10V의 향상이 실현되었다.In FIG. 5, when the etching process of the second protective insulating film 151 is accompanied by the etching treatment as in the present embodiment, the characteristic (residual polarization amount of 10 μC / cm 2 and the insulation when the etching treatment in the first embodiment is not accompanied) (Withstand voltage 30V), the residual polarization amount was 12 µC / cm 2 and the insulation breakdown voltage was 40V. Thus, according to the second embodiment of the present invention, an improvement of 2 μC / cm 2 with respect to the residual polarization amount and 10 V with respect to the dielectric breakdown voltage was realized as compared with the first embodiment.

(제3 실시예)(Third Embodiment)

도 6a 내지 도 6e는 본 발명의 제3 실시예에 있어서의 반도체 장치(300)의 제조 방법의 각 공정을 설명하는 단면도이다. 본 실시예에서는 제1 또는 제2 실시예와는 달리, 제1 배선층(14)에 전기적으로 접속되는 제2 배선층(17)을, 또한 용량 소자(10)의 윗쪽에 상당하는 영역에 용량 소자(10)를 덮도록, 제2 보호 절연막 (151) 위에 형성하고 있다.6A to 6E are cross-sectional views illustrating each step of the manufacturing method of the semiconductor device 300 in the third embodiment of the present invention. In the present embodiment, unlike the first or second embodiment, the second wiring layer 17 electrically connected to the first wiring layer 14 is further formed in the region corresponding to the upper portion of the capacitor 10. It forms on the 2nd protective insulating film 151 so that 10 may be covered.

우선, 도 6a 내지 도 6c에 도시된 각 공정을 실시한다. 단지, 이들의 각 공정은 제1 실시예에 있어서 도 1a 내지 도 1c를 참조하여 설명한 공정과 같다. 대응하는 구성 요소에는 같은 참조 번호를 부가하고, 그 설명은 여기서는 생략한다.First, each process shown in FIGS. 6A-6C is implemented. However, these processes are the same as the processes described with reference to Figs. 1A to 1C in the first embodiment. Corresponding components are given the same reference numerals, and description thereof is omitted here.

도 6a 내지 도 6c에 도시된 각 공정의 실시 후에, 도 6d에 도시된 바와 같이, 제2 보호 절연막(151)을 관통하여 제1 배선층(14)에 이르는 콘택트 홀(16)을 형성한다. 그리고, 티타늄과 알루미늄과 질화 티타늄과의 적층막을, 제2 보호 절연막(151)위와 콘택트 홀(16)의 중간과, 스패터법 등에 의해서 형성한다. 또한, 이 적층막을 소정의 형상으로 패터닝하여, 제1 배선층(14)에 전기적으로 접속하는 제2 배선층(17)을 형성한다. 이 때, 용량 소자(10)의 윗쪽에 상당하는 영역을 전면적으로 덮도록, 제2 배선층(17)을 패터닝한다.After performing each process shown in FIGS. 6A to 6C, as shown in FIG. 6D, a contact hole 16 is formed to penetrate through the second protective insulating layer 151 and reach the first wiring layer 14. Then, a laminated film of titanium, aluminum, and titanium nitride is formed between the second protective insulating film 151 and the contact hole 16 by a spatter method or the like. In addition, the laminated film is patterned into a predetermined shape to form a second wiring layer 17 electrically connected to the first wiring layer 14. At this time, the second wiring layer 17 is patterned so as to cover the entire area corresponding to the upper portion of the capacitor 10.

그 후에, 제2 배선층(17)을 마스크로서 사용하여, 제2 보호 절연막(151)을 제1 배선층(14)이 노출되지 않을 정도까지 에칭 한다. 단지, 이 에칭 처리는 도 6d 및 도 6e에 도시된 예와 같이, 생략 가능하다.Thereafter, using the second wiring layer 17 as a mask, the second protective insulating film 151 is etched to the extent that the first wiring layer 14 is not exposed. However, this etching process can be omitted, as in the examples shown in Figs. 6D and 6E.

그 후에, 제2 열처리로서, 약 400℃로 약 30분간에 걸쳐 질소 분위기내에서 어닐처리를 하여, 제2 배선층(17)을 치밀화 또한 저 응력화한다.Thereafter, as the second heat treatment, annealing is carried out in a nitrogen atmosphere at about 400 ° C. for about 30 minutes to densify and lower the second wiring layer 17.

마지막으로, 도 6e에 도시된 바와 같이, 제2 배선층(17)을 덮는 제3 보호 절연막(18)으로서, 플라즈마 CVD법에 의한 질화 실리콘막을 지금까지 형성된 구조 위에 형성한다. 이상의 공정에 의해서, 본 발명의 제2 실시예에 있어서의 반도체 장치(300)가 형성된다.Finally, as shown in Fig. 6E, as the third protective insulating film 18 covering the second wiring layer 17, a silicon nitride film by plasma CVD is formed on the structure thus far formed. Through the above steps, the semiconductor device 300 in the second embodiment of the present invention is formed.

이상과 같이, 제2 배선층(17)을 용량 소자(10)의 윗쪽의 영역을 전면적으로 덮도록 제2 보호 절연막(151) 위에 형성하면, 제3 보호 절연막(18)으로부터 용량 소자(10)에 가해지는 응력이, 제2 배선층(17) 내에 용량 소자(10)의 윗쪽에 위치하는 부분에 의해서 상쇄된다. 이 결과, 용량 소자(10)에 작용하는 응력이, 더욱 충분히 저감된다.As described above, when the second wiring layer 17 is formed on the second protective insulating film 151 so as to cover the entire area above the capacitor 10, the second wiring layer 17 is formed from the third protective insulating film 18 to the capacitor 10. The stress applied is canceled by the part located above the capacitor 10 in the second wiring layer 17. As a result, the stress acting on the capacitor 10 is further reduced sufficiently.

도 7은 상술한 바와 같이, 제2 보호 절연막(151) 위의 제2 배선층(17)을 용량 소자(10)의 윗쪽을 덮도록 형성되어 있는 경우, 및, 제1 실시예와 같이, 용량 소자(10)의 위쪽에는 제2 배선층(17)을 형성하지 않은 경우의 각각에 관해서, SrBi2Ta2O9막을 용량 절연막(8)으로서 형성되는 용량 소자(10)의 특성(구체적으로는 잔류 분극량 및 절연 내압)을 비교하는 도이다. 또한, 도 7의 데이터 측정에 대응하여, 오존 TEOS 막으로 이루어진 제2 보호 절연막(151)으로서는 모두 두께 1μm로 형성하였다. 또한, 잔류 분극량 및 절연 내압의 측정방법·조건은 도 3의 데이터의 측정시와 같다.FIG. 7 shows the case where the second wiring layer 17 on the second protective insulating film 151 is formed to cover the upper portion of the capacitor 10 as described above, and as in the first embodiment, the capacitor The characteristics of the capacitor element 10 in which the SrBi 2 Ta 2 O 9 film is formed as the capacitor insulating film 8 with respect to the case where the second wiring layer 17 is not formed above the (10) (specifically, residues). Pole quantity and dielectric breakdown voltage). Incidentally, in response to the data measurement in Fig. 7, all of the second protective insulating films 151 made of the ozone TEOS film were formed to have a thickness of 1 m. In addition, the measuring method and conditions of residual polarization amount and insulation breakdown voltage are the same as the measurement time of the data of FIG.

도 7에서, 본 실시예와 같이 제2 보호 절연막(151) 위의 제2 배선층(17)을 용량 소자(10)의 윗쪽을 덮도록 형성되어 있는 경우에는 제1 실시예에 있어서의 용량 소자(10)의 위쪽에 제2 배선층(17)이 존재하지 않은 경우의 특성(잔류 분극량 10μC /cm2, 및 절연내압 30V)에 대하여, 잔류 분극량이 14μC/cm2, 및 절연 내압이 40V이었다. 이것에서, 본 발명의 제3 실시예에 의하면, 제1 실시예에 비교하여, 또한 잔류분극량에 관해서는 4μC/cm2, 절연 내압에 관해서는 10V의 향상이 실현되었다.In FIG. 7, when the second wiring layer 17 on the second protective insulating film 151 is formed to cover the upper portion of the capacitor 10 as in the present embodiment, the capacitor according to the first embodiment ( characteristics when no second wiring layer 17 is present at the top of 10) (residual polarization 10μC / cm 2, and isolated with respect to the breakdown voltage 30V), the remnant polarization amount is 14μC / cm 2, and insulation breakdown voltage was 40V. In this way, according to the third embodiment of the present invention, an improvement of 4 μC / cm 2 in terms of residual polarization amount and 10 V in terms of insulation breakdown voltage was realized as compared with the first embodiment.

또한, 상기의 제3 실시예의 설명에서는 용량 소자(10)의 위쪽을 전면적으로 덮도록 제2 배선층(17)을 형성하고 있지만, 그 대신에, 용량 소자(10)의 위쪽의 적어도 일부를 덮도록 제2 배선층(17)을 형성하면, 상기와 같은 효과를 얻게 된다.예컨대, 도 8a의 상면도(도 6e에서 얻어지는 구성의 상면도)에 도시된 바와 같이, 제2 보호 절연막(151) 위의 제2 배선층(17)을 용량 소자(10)의 위쪽을 전면적으로 덮도록 형성하는 대신에, 도 8b의 상면도에 도시된 바와 같이, 제2 배선층(17)을 용량 소자(10)의 위쪽의 영역에 지그제그로 형성하거나, 또는 도 8c의 상면도에 도시된 바와 같이, 제2 배선층(17)을 용량 소자(10) 위쪽의 영역에 메쉬형상으로 형성하여도 무방하다.In addition, in the above description of the third embodiment, the second wiring layer 17 is formed so as to cover the entirety of the upper portion of the capacitive element 10. Instead, the second wiring layer 17 is formed so as to cover at least a portion of the upper portion of the capacitive element 10 instead. When the second wiring layer 17 is formed, the same effect as described above is obtained. For example, as shown in the top view of FIG. 8A (the top view of the configuration obtained in FIG. 6E), on the second protective insulating film 151. Instead of forming the second wiring layer 17 to cover the entirety of the upper portion of the capacitive element 10, the second wiring layer 17 is formed on the upper portion of the capacitive element 10, as shown in the top view of FIG. 8B. It may be formed in a zigzag region, or as shown in the top view of FIG. 8C, the second wiring layer 17 may be formed in a mesh shape in the region above the capacitor 10.

이상에서 설명한 제1 내지 제3 실시예 중의 어떠한 것이라도 2개, 또는 전체 3개를 결합하여도 가능하다.Any of the first to third embodiments described above may be combined with two or all three.

또한, 이상의 설명에서는 제3 보호 절연막(18)으로서 질화 실리콘막을 사용하고 있지만, 이것을 대신하여 산화 실리콘막과 질화 실리콘막과의 적층막을 사용하면, 용량 소자(10)의 특성이 더욱 향상된다. 구체적으로는 산화 실리콘막을, 인장 응력을 갖는 상태로 형성하고, 그 위에, 일반적으로 큰 압축 응력을 갖는 질화 실리콘막을 형성함으로써, 제3 보호 절연막(18)의 응력을, 전체적으로 상쇄하는 것이 가능하게 된다. 이것에 의해서, 응력의 영향이, 용량 소자(10)에까지 미치지 않게 된다.In addition, although the silicon nitride film is used as the 3rd protective insulating film 18 in the above description, when the laminated film of a silicon oxide film and a silicon nitride film is used instead, the characteristic of the capacitor 10 will further improve. Specifically, by forming a silicon oxide film in a state having a tensile stress and forming a silicon nitride film having a large compressive stress thereon, the stress of the third protective insulating film 18 can be canceled as a whole. . As a result, the influence of stress does not reach the capacitive element 10.

또한, 상기의 제3 보호 절연막(18)으로서의 산화 실리콘막과 질화 실리콘막과의 적층막은, 실란 가스를 사용한 일정압 CVD법, 감압 CVD법, 또는 플라즈마 CVD법에 의해서 형성될 수 있다. 또한, 오존 TEOS를 사용한 산화 실리콘막을 일정압 CVD법 또는 감압 CVD법에 의해서 형성하고, 그 위에 플라즈마 CVD법에 의해서 질화 실리콘막을 형성하여도 된다.The laminated film of the silicon oxide film and the silicon nitride film as the third protective insulating film 18 may be formed by a constant pressure CVD method using a silane gas, a reduced pressure CVD method, or a plasma CVD method. The silicon oxide film using ozone TEOS may be formed by a constant pressure CVD method or a reduced pressure CVD method, and a silicon nitride film may be formed thereon by a plasma CVD method.

도 9는 제3 보호 절연막(18)으로서 단층의 질화 실리콘막을 형성하고 있는 경우 및, 상술과 같이 산화 실리콘막과 질화 실리콘막과의 적층막을 형성하고 있는 경우의 각각에 관해서, SrBi2Ta2O9막을 용량 절연막(8)으로서 형성되는 용량 소자 (10)의 특성(구체적으로는, 잔류 분극량 및 절연 내압)을 비교하는 도이다. 또한, 도 9의 데이터의 측정에 대응하여, 제3 보호 절연막(18)을 단층의 질화 실리콘막으로 형성한 경우에는, 플라즈마 CVD법으로 두께 0.8μm로 형성하였다. 한편, 제3 보호 절연막(18)을 산화 실리콘막과 질화 실리콘막과의 적층막으로서 형성한 경우에는, 우선 일정압 CVD법으로 두께 0.1μm의 산화 실리콘막을 형성하고, 그 위에 플라즈마 CVD법으로 두께 0.8μm의 질화 실리콘막을 형성하였다. 또한, 잔류 분극량 및 절연 내압의 측정방법·조건은, 도 3의 데이터의 측정시와 같다.9 shows a case in which a single layer of silicon nitride film is formed as the third protective insulating film 18 and in the case where a laminated film of a silicon oxide film and a silicon nitride film is formed as described above, SrBi 2 Ta 2 O 9 is a diagram comparing characteristics (specifically, residual polarization amount and dielectric breakdown voltage) of the capacitor 10 formed as the capacitor insulating film 8. In addition, in response to the measurement of the data in FIG. 9, when the third protective insulating film 18 was formed of a single layer of silicon nitride film, the third protective insulating film 18 was formed with a thickness of 0.8 μm by the plasma CVD method. On the other hand, in the case where the third protective insulating film 18 is formed as a laminated film of a silicon oxide film and a silicon nitride film, a silicon oxide film having a thickness of 0.1 μm is first formed by a constant pressure CVD method, and the thickness is formed thereon by a plasma CVD method. A 0.8 micrometer silicon nitride film was formed. In addition, the measuring method and conditions of residual polarization amount and insulation breakdown voltage are the same as the measurement time of the data of FIG.

도 9에서, 제3 보호 절연막(18)이 산화 실리콘막과 질화 실리콘막과의 적층 막인 경우에는, 제3 보호 절연막(18)이 단층의 질화 실리콘막인 경우의 특성(잔류 분극량 10μC/cm2, 및 절연내압 30V)에 대하여, 잔류 분극량은 같은 레벨이지만 절연 내압이 40V로 향상되었다. 이것에서, 제3 보호 절연막(18)을 산화 실리콘막과 질화 실리콘막과의 적층막으로 함으로써, 제1 실시예에 비교하여, 절연 내압에 관해서는 10V의 향상이 실현되었다.In Fig. 9, when the third protective insulating film 18 is a laminated film of a silicon oxide film and a silicon nitride film, the characteristic when the third protective insulating film 18 is a single layer silicon nitride film (residual polarization amount 10 mu C / cm 2 , and dielectric breakdown voltage 30V), the residual polarization amount was at the same level, but the dielectric breakdown voltage was improved to 40V. In this case, by using the third protective insulating film 18 as a laminated film of the silicon oxide film and the silicon nitride film, an improvement of 10 V was achieved with respect to the breakdown voltage in comparison with the first embodiment.

이와 같은 적층막으로서의 제3 보호 절연막(18)은, 지금까지 말한 제1 내지 제3 실시예의 각 구성에 조합하는 것이 가능하다.The third protective insulating film 18 as such a laminated film can be combined with each of the configurations of the first to third embodiments described so far.

상기의 각 실시예의 설명에서는 제1 보호 절연막(11)1으로서 오존 TEOS 막을 사용하고 있지만, 일정압 CVD법 또는 감압 CVD법에 의해 실란 또는 디실란을 사용하여 형성한 산화 실리콘막, 또한 인 도핑 처리를 실시한 산화 실리콘막을 사용하는 것도 가능하다.In the description of each of the above embodiments, an ozone TEOS film is used as the first protective insulating film 11, but a silicon oxide film formed of silane or disilane by a constant pressure CVD method or a reduced pressure CVD method, and also a phosphorus doping treatment. It is also possible to use a silicon oxide film having been subjected to.

또한, 상기의 각 실시예의 설명에서는 제1 배선층(14)으로서 티타늄과 질화 티타늄과 알루미늄과 질화 티타늄과의 적층막을 사용하고 있지만, 그 외에, 티타늄과 질화 티타늄과 알루미늄과의 적층막, 티타늄과 티타늄 텅스텐과 알루미늄과 티타늄 텅스텐과의 적층막, 또는 티타늄과 티타늄 텅스텐과 알루미늄과의 적층막을 사용하는 것도 가능하다.In addition, although the laminated film of titanium, titanium nitride, aluminum, and titanium nitride was used as the 1st wiring layer 14 in the description of each said Example, in addition, the laminated film of titanium, titanium nitride, aluminum, titanium, and titanium It is also possible to use a laminated film of tungsten and aluminum and titanium tungsten or a laminated film of titanium and titanium tungsten and aluminum.

본 발명에 있어서의 제2 보호 절연막(151)인 오존 TEOS 막은, 3450cm-1에 상당하는 파장에 대한 Si-OH 결합 흡수 계수가, 800cm-1이하인 것이 바람직하다. 이와 같이 오존 TEOS 막 내의 함유 수분량을 가능한 한 적게 하면, 용량 소자(10)의 특성 악화의 원인이 되는 수분, 특히 OH기나 H기의 용량 소자(10)에의 침입을 억제하여, 성막 공정 후의 열처리에 의한 크랙의 발생을 억제할 수가 있다. 이것에 의해서, 용량 소자(10)의 특성이 더욱 향상된다.The ozone TEOS film is a second protective insulating film 151 in the present invention, the Si-OH bond absorption coefficient for the wavelength corresponding to 3450cm -1, preferably not more than 800cm -1. In this way, if the amount of water contained in the ozone TEOS film is reduced as much as possible, the penetration of moisture, particularly OH or H groups, into the capacitive element 10, which is the cause of deterioration of the characteristics of the capacitive element 10, is suppressed. Occurrence of cracks can be suppressed. This further improves the characteristics of the capacitor 10.

본 발명에 있어서의 제2 보호 절연막(151)인 오존 TEOS 막이 갖는 응력은 1×107dyn/cm2이상 또한 3×109dyn/cm2이하의 인장 응력인 것이 바람직하다. 이것에 의해, 오존 TEOS 막으로부터 용량 소자에 인가되는 응력에 기인하는 용량 소자에의 악영향(예컨대, 분극의 발생이 바람직하지 않은 억제)이 저감되어, 용량 소자의 특성이 향상된다. 상기의 범위 이 외의 응력이 인가되면, 응력에 기인하는 용량 소자(10)의 특성 악화가 쉽게 생긴다.It is preferable that the stress which the ozone TEOS film which is the 2nd protective insulating film 151 in this invention has is 1 * 10 <7> dyn / cm <2> or more and 3 * 10 <9> dyn / cm <2> or less tensile stress. Thereby, the adverse effect (for example, suppression of generation | occurrence | production of which polarization is not preferable) resulting from the stress applied from a ozone TEOS film | membrane to a capacitor | capacitor is reduced, and the characteristic of a capacitor is improved. If stress outside the above range is applied, deterioration of the characteristics of the capacitor 10 due to the stress easily occurs.

또한, 이 효과는 응력이 인장 응력인 것에 의존하는 것이 크고, 가령 응력의 절대량이 같다고 해도, 플라즈마 TEOS 막에서 발생하도록 한 압축 응력의 경우에 비교하여, 본 발명과 같은 오존 TEOS 막의 경우에, 용량 소자는 보다 바람직한 특성을 발휘한다.In addition, this effect is largely dependent on the tensile stress, and even in the case of the ozone TEOS film like the present invention, even in the case of the compressive stress caused to occur in the plasma TEOS film even if the absolute amount of the stress is the same, The device exhibits more desirable characteristics.

오존 TEOS 막에 있어서의 응력이 인장 응력인 것은 이하와 같은 메커니즘에 의한 것으로 생각된다. 즉, 성막시에, 기판 윗면에서 TEOS 가스와 오존이 반응하여 산화 실리콘이 형성되지만, 이 과정에서 부피의 축소(즉, TEOS 가스의 부피와 오존의 부피와의 합계치 보다도, 형성되는 산화 실리콘, 즉 오존 TEOS 막의 부피가 작게 된다)가 생긴다. 또한, 그 후의 열처리에 의해서, 형성된 오존 TEOS 막의 치밀화가 생기어, 막이 더욱 축소된다. 이것에 의해서, 오존 TEOS 막이 인장 응력을 갖게 되어, 이것에 따라, 하부에 위치하는 용량 소자(10)의 용량 절연막(8)에도 같은 인장 응력이 작용한다.It is considered that the stress in the ozone TEOS film is a tensile stress due to the following mechanism. That is, during the film formation, the silicon oxide is formed by the reaction of TEOS gas and ozone on the upper surface of the substrate, but in this process, the silicon oxide is formed, i.e., the sum of the volume of the TEOS gas and the volume of ozone. Volume of the ozone TEOS membrane becomes small). Further, the subsequent heat treatment causes densification of the formed ozone TEOS film, which further reduces the film. As a result, the ozone TEOS film has a tensile stress, and accordingly, the same tensile stress also acts on the capacitor insulating film 8 of the capacitor 10 located below.

이것에 대하여, 플라즈마 TEOS 막의 경우에는 기상중에서 형성된 고체입자 로서의 산화 실리콘이 퇴적하기 때문에, 기판상에서의 부피 축소가 생기지 않는다. 또한, 고체상의 산화 실리콘은 치밀하게 퇴적하고, 그 후에 팽창하려고 한다. 이 결과, 플라즈마 TEOS 막은 압축 응력을 갖는다고 생각된다. 용량 소자(10)의 용량 절연막(유전체막)(8)에 압축 응력이 작용하면, 상부 전극(9)과 하부 전극(7)을 연결하는 방향의(즉, 기판에 수직인 방향에서의)분극의 발생이 억제되어, 이것에 의해서 용량 소자의 특성의 악화가 야기된다고 생각된다.On the other hand, in the case of the plasma TEOS film, since silicon oxide as solid particles formed in the gas phase is deposited, volume reduction on the substrate does not occur. In addition, the solid silicon oxide is densely deposited and tries to expand thereafter. As a result, the plasma TEOS film is considered to have a compressive stress. When compressive stress acts on the capacitor insulating film (dielectric film) 8 of the capacitor 10, the polarization in the direction connecting the upper electrode 9 and the lower electrode 7 (that is, in a direction perpendicular to the substrate) is polarized. Is suppressed, and it is thought that this causes deterioration of the characteristics of the capacitor.

또한, 본 발명에 있어서의 제2 보호 절연막(151)인 오존 TEOS 막의 두께는 0.3μm 이상 또한 1μm 이하인 것이 바람직하다. 오존 TEOS 막 (제2 보호 절연막 (151))의 두께가 1μm 이상으로 되면, 오존 TEOS 막이 갖는 응력이 크게 되어, 응력에 기인하는 용량 소자(10)의 특성 악화가 생길 가능성이 발생하며, 또한 이후 공정에서의 제1 열처리에 의해서 크랙이 쉽게 발생된다. 한편, 오존 TEOS 막(제2 보호 절연막(151))의 두께가 0.3μm 이하가 되면, 충분한 스텝 커버리지를 얻을 수 없게 되며, 또한, 제2 배선층(17)을 가공했을 때의 에칭 잔류가 발생할 가능성이 있다.In addition, it is preferable that the thickness of the ozone TEOS film which is the 2nd protective insulating film 151 in this invention is 0.3 micrometer or more and 1 micrometer or less. When the thickness of the ozone TEOS film (second protective insulating film 151) becomes 1 μm or more, the stress possessed by the ozone TEOS film becomes large, which may cause deterioration of characteristics of the capacitor 10 due to the stress. Cracks are easily generated by the first heat treatment in the process. On the other hand, when the thickness of the ozone TEOS film (second protective insulating film 151) is 0.3 μm or less, sufficient step coverage cannot be obtained, and there is a possibility that etching residue occurs when the second wiring layer 17 is processed. There is this.

또한, 본 발명에 있어서의 제2 보호 절연막(151)인 오존 TEOS 막의 성막 시의 오존 농도는 5.5% 이상인 것이 바람직하다. 오존 농도를 5.5% 이상으로 높게 설정함으로써, 오존 TEOS 막 자체의 응력을 저감할 수 있음과 동시에, 그 수분 함유량의 저감 및 열처리에 의한 크랙 발생의 억제 등의 효과를 얻는 것이 가능하게 되어, 용량 소자(10)의 특성이 더욱 향상된다.In addition, it is preferable that the ozone concentration at the time of film formation of the ozone TEOS film | membrane which is the 2nd protective insulating film 151 in this invention is 5.5% or more. By setting the ozone concentration higher than 5.5%, it is possible to reduce the stress of the ozone TEOS film itself, and to obtain effects such as reducing its moisture content and suppressing crack generation by heat treatment. The characteristic of (10) is further improved.

상기의 설명에서는 제1 열처리 공정의 열처리 온도를 450℃로 하고 있지만, 300℃ 이상 또한 450℃ 이하이면 된다. 이 온도 범위이면, 오존 TEOS를 사용하여형성된 산화 실리콘막의 치밀화가 가능하게 되어, 용량 소자(10)의 특성이 더욱 향상된다. 또한, 제1 열처리 공정의 처리 분위기는 상술의 산소 분위기를 대신하여, 산소와 다른 가스와의 혼합 분위기를 사용하는 것도 가능하다.In the above description, the heat treatment temperature of the first heat treatment step is 450 ° C., but may be 300 ° C. or higher and 450 ° C. or lower. Within this temperature range, the silicon oxide film formed using ozone TEOS can be densified, and the characteristics of the capacitor 10 are further improved. In addition, the processing atmosphere of a 1st heat processing process can also use the mixed atmosphere of oxygen and another gas instead of the oxygen atmosphere mentioned above.

이것에 의해서, 용량 절연막(8)에의 산소의 공급이 가능하게 되어, 용량 소자(10)의 특성이 더욱 향상된다.Thereby, oxygen can be supplied to the capacitor insulating film 8, and the characteristic of the capacitor 10 is further improved.

제1 열처리 공정의 실시 후에는, 제2 보호 절연막(151)인 오존 TEOS 막이, 1×107dyn/cm2이상 또한 2×109dyn/cm2이하의 인장 응력을 갖고 있는 것이 바람직하다. 즉, 열처리에 의해서 오존 TEOS 막(제2 보호 절연막)(151)의 부피 축소가 생기더라도, 그 응력이 상기의 범위내에 들어 있으면, 용량 소자(10)에 작용하는 응력이 저감되며, 또한 응력에 기인하는 용량 소자의 특성 악화가 억제된다.After the first heat treatment step, the ozone TEOS film, which is the second protective insulating film 151, preferably has a tensile stress of 1 × 10 7 dyn / cm 2 or more and 2 × 10 9 dyn / cm 2 or less. That is, even if the volume reduction of the ozone TEOS film (second protective insulating film) 151 occurs due to the heat treatment, if the stress falls within the above range, the stress acting on the capacitor 10 is reduced, and The deterioration of the characteristic of the capacitance element resulting from is suppressed.

또한, 상기의 각 실시예의 설명에서는 제2 배선층(17)으로서 티타늄과 알루미늄과 질화 티타늄과의 적층막을 사용하고 있지만, 티타늄과 알루미늄과의 적층막, 또는 티타늄과 알루미늄과 티타늄 텅스텐과의 적층막을 사용하여도, 같은 효과를 얻을 수 있다.In addition, in the description of each of the above embodiments, a laminated film of titanium, aluminum, and titanium nitride is used as the second wiring layer 17, but a laminated film of titanium and aluminum, or a laminated film of titanium, aluminum, and titanium tungsten is used. Even if it is, the same effect can be obtained.

상술의 설명에서는 제2 열처리 공정의 열처리 온도를 400℃로 하고 있지만, 300℃ 이상 또한 450℃ 이하이면 된다. 이 온도 범위이면, 제2 배선층(17)의 치밀화 및 저 응력화가 가능하게 된다. 또한, 제2 열처리 공정의 처리 분위기를, 상술의 질소 분위기를 대신하여, 아르곤 분위기, 헬륨 분위기, 또는 질소와 이들의 가스와의 혼합 분위기로 하여도, 마찬가지로 제2 배선층(17)의 치밀화 및 저 응력화라는 효과를 얻게 된다.In the above description, the heat treatment temperature of the second heat treatment step is 400 ° C., but may be 300 ° C. or higher and 450 ° C. or lower. If it is this temperature range, the densification and low stress of the 2nd wiring layer 17 are attained. In addition, even if the processing atmosphere of the second heat treatment step is an argon atmosphere, a helium atmosphere, or a mixed atmosphere of nitrogen and these gases in place of the above-described nitrogen atmosphere, the densification and low density of the second wiring layer 17 are similar. The effect of stress is obtained.

이상과 같이, 본 발명에 의하면, 용량 소자에 작용하는 응력이 저감되며, 또한 방향이 인장 응력으로 되기 때문에 응력에 기인하는 용량 소자의 특성 악화가 억제되어, 우수한 특성을 갖는 용량 소자가 형성된다. 이 결과, 다층 배선을 사용하여도, 뛰어난 신뢰성을 얻을 수 있다.As described above, according to the present invention, the stress acting on the capacitive element is reduced, and since the direction becomes the tensile stress, deterioration of the characteristics of the capacitive element due to the stress is suppressed, and a capacitive element having excellent characteristics is formed. As a result, even when the multilayer wiring is used, excellent reliability can be obtained.

Claims (27)

반도체 집적 회로가 형성되어 있는 지지기판 위에 형성된, 하부 전극과 용량절연막과 상부 전극을 갖는 용량 소자와,A capacitor having a lower electrode, a capacitor insulating film, and an upper electrode formed on a support substrate on which a semiconductor integrated circuit is formed; 상기 용량 소자를 덮도록 형성된 제1 보호 절연막과,A first protective insulating film formed to cover the capacitor; 상기 제1 보호 절연막에 형성된 제1 콘택트 홀을 통해 상기 반도체 집적 회로 및 상기 용량 소자에 전기적으로 접속되고, 상기 제1 보호 절연막의 위에 선택적으로 형성된 제1 배선층과,A first wiring layer electrically connected to the semiconductor integrated circuit and the capacitor via a first contact hole formed in the first protective insulating film, and selectively formed on the first protective insulating film; 상기 제1 배선층을 덮도록 형성된, 오존 TEOS 막으로 이루어진 제2 보호 절연막과,A second protective insulating film made of an ozone TEOS film formed to cover the first wiring layer, 상기 제2 보호 절연막에 형성된 제2 콘택트 홀을 통해 상기 제1 배선층에 전기적으로 접속되고, 상기 제2 보호 절연막 위에 선택적으로 형성된 제2 배선층과,A second wiring layer electrically connected to the first wiring layer through a second contact hole formed in the second protective insulating film, and selectively formed on the second protective insulating film; 상기 제2 배선층을 덮도록 형성된 제3 보호 절연막을 구비하는 반도체 장치.And a third protective insulating film formed to cover the second wiring layer. 제 1 항에 있어서, 상기 용량 절연막은 고유전율을 갖는 유전체막, 또는 강유전체막으로 형성되어 있는 반도체 장치.The semiconductor device according to claim 1, wherein the capacitor insulating film is formed of a dielectric film having a high dielectric constant or a ferroelectric film. 제 1 항에 있어서, 상기 제2 배선층은 상기 용량 소자의 적어도 일부를 덮도록 상기 제2 보호 절연막 위에 형성되어 있는 반도체 장치.The semiconductor device according to claim 1, wherein the second wiring layer is formed on the second protective insulating film so as to cover at least a part of the capacitor. 제 1 항에 있어서, 상기 제3 보호 절연막은 산화 실리콘막과 질화 실리콘막 의 적층막인 반도체 장치.The semiconductor device according to claim 1, wherein the third protective insulating film is a laminated film of a silicon oxide film and a silicon nitride film. 제 1 항에 있어서, 상기 용량 소자가 형성되어 있는 부분을 제외한, 상기 제 1 배선층과 상기 제2 보호 절연막의 사이의 영역에 형성된 수소 공급막을 더 구비하는 반도체 장치.The semiconductor device according to claim 1, further comprising a hydrogen supply film formed in a region between the first wiring layer and the second protective insulating film, except for a portion where the capacitor is formed. 제 1 항에 있어서, 상기 제1 배선층은, 티타늄, 질화 티타늄, 알루미늄, 및 질화 티타늄의 적층막; 티타늄, 질화 티타늄, 및 알루미늄의 적층막; 티타늄, 티타늄 텅스텐, 알루미늄, 및 티타늄 텅스텐의 적층막; 또는 티타늄, 티타늄 텅스텐, 및 알루미늄의 적층막인 반도체 장치.The semiconductor device of claim 1, wherein the first wiring layer comprises: a laminated film of titanium, titanium nitride, aluminum, and titanium nitride; Laminated films of titanium, titanium nitride, and aluminum; Laminated films of titanium, titanium tungsten, aluminum, and titanium tungsten; Or a laminated film of titanium, titanium tungsten, and aluminum. 제 1 항에 있어서, 상기 제 2 보호 절연막은 3450cm-1에 상당하는 파장에 대한 Si-OH 결합 흡수 계수가 800cm-1이하인 반도체 장치.The method of claim 1, wherein the second protective insulating film are Si-OH bond absorption coefficient of 800cm -1 or less semiconductor device to the wavelength corresponding to 3450cm -1. 제 1 항에 있어서, 상기 제2 보호 절연막은 1×107dyn/cm2이상, 또는 3× 109dyn/cm2이하의 인장 응력을 갖는 반도체 장치.The semiconductor device of claim 1, wherein the second protective insulating layer has a tensile stress of 1 × 10 7 dyn / cm 2 or more, or 3 × 10 9 dyn / cm 2 or less. 제 1 항에 있어서, 상기 제2 보호 절연막의 두께는 0.3μm 이상 또한 1μm 이하인 반도체 장치.The semiconductor device according to claim 1, wherein the second protective insulating film has a thickness of 0.3 μm or more and 1 μm or less. 제 1 항에 있어서, 상기 제2 배선층은, 티타늄, 알루미늄, 및 질화 티타늄의 적층막; 티타늄과 알루미늄의 적층막; 또는 티타늄, 알루미늄, 및 티타늄텅스텐의 적층막인 반도체 장치.The semiconductor device of claim 1, wherein the second wiring layer comprises: a laminated film of titanium, aluminum, and titanium nitride; A laminated film of titanium and aluminum; Or a laminated film of titanium, aluminum, and titanium tungsten. 반도체 집적 회로가 형성되어 있는 지지기판 위에, 하부 전극과 용량 절연막과 상부 전극을 순차 형성하여 용량 소자를 형성하는 공정과,Forming a capacitor by sequentially forming a lower electrode, a capacitor insulating film, and an upper electrode on a support substrate on which a semiconductor integrated circuit is formed; 상기 용량 소자를 덮도록 제1 보호 절연막을 형성하는 공정과,Forming a first protective insulating film to cover the capacitor; 상기 제1 보호 절연막에 제1 콘택트 홀을 형성하는 공정과,Forming a first contact hole in the first protective insulating film; 상기 반도체 집적회로 및 상기 용량 소자에 전기적으로 접속하는 제1 배선층을, 상기 제1 콘택트 홀의 안쪽과 상기 제1 보호 절연막 위의 소정의 영역에 선택적으로 형성하는 공정과,Selectively forming a first wiring layer electrically connected to the semiconductor integrated circuit and the capacitor in a predetermined region inside the first contact hole and on the first protective insulating film; 상기 제1 배선층을 덮는 제2 보호 절연막을 오존 TEOS 막으로 형성하는 공정과,Forming a second protective insulating film covering the first wiring layer with an ozone TEOS film; 상기 제2 보호 절연막에 제1 열처리를 실시하는 공정과,Performing a first heat treatment on the second protective insulating film; 상기 제2 보호 절연막에 제2 콘택트 홀을 형성하는 공정과,Forming a second contact hole in the second protective insulating film; 상기 제1 배선층에 전기적으로 접속하는 제2 배선층을, 상기 제2 콘택트 홀의 안쪽과 상기 제2 보호 절연막 위의 소정의 영역에 선택적으로 형성하는 공정과,Selectively forming a second wiring layer electrically connected to the first wiring layer in a predetermined region inside the second contact hole and on the second protective insulating film; 상기 제2 배선층에 제2 열처리를 실시하는 공정과,Performing a second heat treatment on the second wiring layer; 상기 제2 배선층을 덮는 제3 보호 절연막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.A method of manufacturing a semiconductor device, comprising the step of forming a third protective insulating film covering the second wiring layer. 제 11 항에 있어서, 상기 용량 절연막이 고유전율을 갖는 유전체막, 또는 강유전체막으로 형성되는 반도체 장치의 제조 방법.The manufacturing method of a semiconductor device according to claim 11, wherein said capacitor insulating film is formed of a dielectric film having a high dielectric constant or a ferroelectric film. 제 11 항에 있어서, 상기 제2 배선층을 선택적으로 형성하는 공정과 상기 제 2 배선층에 제2 열처리를 실시하는 공정 사이에, 상기 제2 배선층을 마스크로서 사용하여, 상기 제2 보호 절연막을 상기 제1 배선층이 노출되지 않는 정도까지 에칭하는 공정을 더 포함하는 반도체 장치의 제조 방법.12. The second protective insulating film according to claim 11, wherein the second protective insulating film is used as a mask between the step of selectively forming the second wiring layer and the step of subjecting the second wiring layer to a second heat treatment. 1 The manufacturing method of the semiconductor device which further includes the process of etching to the extent that a wiring layer is not exposed. 제 11 항에 있어서, 상기 제2 배선층은 상기 용량 소자의 적어도 일부를 덮도록 상기 제2 보호 절연막 위에 형성되는 반도체 장치의 제조 방법.The method of claim 11, wherein the second wiring layer is formed on the second protective insulating layer to cover at least a portion of the capacitor. 제 11 항에 있어서, 상기 제3 보호 절연막을 산화 실리콘막과 질화 실리콘막 과의 적층막으로서 형성하고,The semiconductor device according to claim 11, wherein the third protective insulating film is formed as a laminated film of a silicon oxide film and a silicon nitride film, 상기 산화실리콘 막을, 일정압 CVD법, 감압 CVD법, 또는 플라즈마 CVD법 에 의해서, 실란, 디실란, 또는 오존 TEOS를 사용하여, 인장 응력을 갖도록 형성하는 반도체 장치의 제조 방법.A method of manufacturing a semiconductor device, wherein the silicon oxide film is formed to have a tensile stress by silane, disilane, or ozone TEOS by a constant pressure CVD method, a reduced pressure CVD method, or a plasma CVD method. 제 11 항에 있어서, 상기 제1 배선층의 형성 후에, 상기 용량 소자가 형성되어 있는 영역을 제외한 상기 제1 배선층의 위에 수소 공급막을 형성하고, 그 후에 제3 열처리를 실시하는 공정을 더 포함하는 반도체 장치의 제조 방법.12. The semiconductor according to claim 11, further comprising a step of forming a hydrogen supply film on the first wiring layer except for the region where the capacitor is formed after the formation of the first wiring layer, and then performing a third heat treatment. Method of manufacturing the device. 제 16 항에 있어서, 상기 수소 공급막을, 플라즈마 CVD법에 의해 질화 실리콘막 또는 질화 및 산화 실리콘막으로 형성하는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 16, wherein the hydrogen supply film is formed of a silicon nitride film or a nitride and silicon oxide film by plasma CVD. 제 16 항에 있어서, 상기 수소 공급막의 형성 후의 상기 제3 열처리는, 300 ℃ 이상 또는 450℃ 이하의 온도에서 실시되는 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 16, wherein the third heat treatment after formation of the hydrogen supply film is performed at a temperature of 300 ° C. or higher or 450 ° C. or lower. 제 16 항에 있어서, 상기 수소 공급막의 형성 후의 상기 제3 열처리는, 산소, 질소, 아르곤, 또는 이들의 혼합 가스의 분위기내에서 실시되는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 16, wherein the third heat treatment after formation of the hydrogen supply film is performed in an atmosphere of oxygen, nitrogen, argon, or a mixed gas thereof. 제 11 항에 있어서, 상기 제1 보호 절연막은, 일정압 CVD법 또는 감압 CVD법에 의해 실란, 디실란, 또는 오존 TEOS를 사용하여 형성된 산화실리콘 막에 의해서 구성되는 반도체 장치의 제조 방법.12. The method of manufacturing a semiconductor device according to claim 11, wherein the first protective insulating film is formed of a silicon oxide film formed using silane, disilane, or ozone TEOS by a constant pressure CVD method or a reduced pressure CVD method. 제 11 항에 있어서, 상기 제1 보호 절연막은, 일정압 CVD법 또는 감압 CVD법에 의해서 형성된 인 도핑 산화 실리콘막에 의해 구성되는 반도체 장치의 제조 방법.The manufacturing method of a semiconductor device according to claim 11, wherein the first protective insulating film is made of a phosphorus-doped silicon oxide film formed by a constant pressure CVD method or a reduced pressure CVD method. 제 11 항에 있어서, 상기 오존 TEOS 막을 사용하여 상기 제2 보호 절연막을 형성한 때의 오존 농도를 5.5% 이상으로 설정하는 반도체 장치의 제조 방법.The semiconductor device manufacturing method according to claim 11, wherein the ozone concentration when the second protective insulating film is formed using the ozone TEOS film is set to 5.5% or more. 제 11 항에 있어서, 상기 제1 열처리 후의 상기 제2 보호 절연막은 1×107dyn/cm2이상, 또한 2×109dyn/cm2이하의 인장 응력을 갖는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 11, wherein the second protective insulating film after the first heat treatment has a tensile stress of 1 × 10 7 dyn / cm 2 or more and 2 × 10 9 dyn / cm 2 or less. 제 11 항에 있어서, 상기 제1 열처리는, 300℃ 이상, 또한 450℃ 이하의 온도에서 실시되는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 11, wherein the first heat treatment is performed at a temperature of 300 ° C. or higher and 450 ° C. or lower. 제 11 항에 있어서, 상기 제1 열처리는, 적어도 산소를 포함하는 분위기내에서 실시되는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 11, wherein the first heat treatment is performed in an atmosphere containing at least oxygen. 제 11 항에 있어서, 상기 제2 열처리는, 300℃ 이상, 또한 450℃ 이하의 온도에서 실시되는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 11, wherein the second heat treatment is performed at a temperature of 300 ° C. or higher and 450 ° C. or lower. 제 11 항에 있어서, 상기 제2 열처리는, 질소, 아르곤, 및 헬륨 중 적어도 1개를 포함하는 분위기내에서 실시되는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 11, wherein the second heat treatment is performed in an atmosphere containing at least one of nitrogen, argon, and helium.
KR1019980025214A 1997-06-24 1998-06-24 Semiconductor device and its manufacturing method KR100339327B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16699197 1997-06-24
JP97-166991 1997-06-24

Publications (2)

Publication Number Publication Date
KR19990007448A KR19990007448A (en) 1999-01-25
KR100339327B1 true KR100339327B1 (en) 2002-11-23

Family

ID=15841375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025214A KR100339327B1 (en) 1997-06-24 1998-06-24 Semiconductor device and its manufacturing method

Country Status (6)

Country Link
US (4) US6849887B2 (en)
EP (1) EP0887864B1 (en)
KR (1) KR100339327B1 (en)
CN (1) CN1215914A (en)
DE (1) DE69831903T2 (en)
TW (1) TW396454B (en)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424900B2 (en) * 1997-10-24 2003-07-07 松下電器産業株式会社 Semiconductor device and manufacturing method thereof
KR100268453B1 (en) * 1998-03-30 2000-11-01 윤종용 Semiconductor device and its manufacturing method
TW460748B (en) * 1998-05-26 2001-10-21 Matsushita Electronics Corp Capacitor and method for fabricating the same
US6194328B1 (en) * 1998-12-09 2001-02-27 Advanced Micro Devices, Inc. H2 diffusion barrier formation by nitrogen incorporation in oxide layer
JP3251256B2 (en) 1999-03-01 2002-01-28 沖電気工業株式会社 Method for manufacturing semiconductor device
US6600185B1 (en) * 1999-03-10 2003-07-29 Oki Electric Industry Co., Ltd. Ferroelectric capacitor with dielectric lining, semiconductor memory device employing same, and fabrication methods thereof
KR100333641B1 (en) * 1999-06-30 2002-04-24 박종섭 Method for forming capacitor of feram capable of preventing damage of bottom electrode
KR100309077B1 (en) * 1999-07-26 2001-11-01 윤종용 Triple metal 1t/1c ferroelectric capacitor and method for fabricating thereof
JP4357076B2 (en) * 2000-03-27 2009-11-04 株式会社東芝 Ferroelectric memory and manufacturing method thereof
JP3644887B2 (en) 2000-04-11 2005-05-11 松下電器産業株式会社 Semiconductor device and manufacturing method thereof
JP3907921B2 (en) * 2000-06-19 2007-04-18 富士通株式会社 Manufacturing method of semiconductor device
JP4008651B2 (en) * 2000-10-31 2007-11-14 株式会社東芝 Semiconductor device and manufacturing method thereof
US20030124324A1 (en) * 2001-11-27 2003-07-03 Kappler Safety Group Breathable blood and viral barrier fabric
US6531325B1 (en) * 2002-06-04 2003-03-11 Sharp Laboratories Of America, Inc. Memory transistor and method of fabricating same
JP2004039699A (en) * 2002-06-28 2004-02-05 Fujitsu Ltd Semiconductor device and its manufacturing method
CN1666316A (en) * 2002-07-03 2005-09-07 东京电子株式会社 Method and apparatus for non-invasive measurement and analysis of semiconductor process parameters
JP3835403B2 (en) * 2002-11-26 2006-10-18 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
US7083694B2 (en) * 2003-04-23 2006-08-01 Integrated Materials, Inc. Adhesive of a silicon and silica composite particularly useful for joining silicon parts
US7785672B2 (en) * 2004-04-20 2010-08-31 Applied Materials, Inc. Method of controlling the film properties of PECVD-deposited thin films
JP2006049413A (en) * 2004-08-02 2006-02-16 Fujitsu Ltd Semiconductor device and its manufacturing method
GB2421106A (en) * 2004-12-07 2006-06-14 Hewlett Packard Development Co A method and apparatus for preparing variable-data documents for publishing
WO2006075444A1 (en) * 2005-01-12 2006-07-20 Sharp Kabushiki Kaisha Semiconductor device manufacturing method and semiconductor device
CN101116185B (en) * 2005-03-01 2010-04-21 富士通微电子株式会社 Semiconductor device manufacture method
JP4546371B2 (en) * 2005-09-20 2010-09-15 パナソニック株式会社 Semiconductor device and manufacturing method thereof
US20070147462A1 (en) * 2005-12-23 2007-06-28 Wilcox Dale R Rapid heating and cooling furnace
KR100681677B1 (en) * 2005-12-29 2007-02-09 동부일렉트로닉스 주식회사 Method for forming double interlayer dielectrics of semiconductor device
JP5567247B2 (en) * 2006-02-07 2014-08-06 セイコーインスツル株式会社 Semiconductor device and manufacturing method thereof
JP2007311539A (en) * 2006-05-18 2007-11-29 Nec Electronics Corp Semiconductor device
KR100853794B1 (en) * 2006-09-12 2008-08-25 동부일렉트로닉스 주식회사 Manufacturing Method for Preventing Image Sensor from Under-Cut
JP2009231445A (en) * 2008-03-21 2009-10-08 Toshiba Corp Semiconductor memory device
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
CN104779149A (en) * 2014-01-15 2015-07-15 无锡华润上华半导体有限公司 Manufacturing method of metal electrode of semiconductor device
US20160086960A1 (en) * 2014-09-22 2016-03-24 Texas Instruments Incorporated Low-Temperature Passivation of Ferroelectric Integrated Circuits for Enhanced Polarization Performance
CN107316817B (en) * 2016-04-26 2020-08-25 中芯国际集成电路制造(上海)有限公司 Package and method of manufacturing the same
JP6540650B2 (en) * 2016-10-19 2019-07-10 株式会社村田製作所 Semiconductor device and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
US5561623A (en) * 1994-02-09 1996-10-01 Fujitsu Limited High speed DRAM with novel wiring structure

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03133131A (en) 1989-10-18 1991-06-06 Mitsubishi Electric Corp Semiconductor device
US5132774A (en) 1990-02-05 1992-07-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including interlayer insulating film
US5250468A (en) 1990-02-05 1993-10-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device including interlaying insulating film
JP3131982B2 (en) 1990-08-21 2001-02-05 セイコーエプソン株式会社 Semiconductor device, semiconductor memory, and method of manufacturing semiconductor device
DE69225082T2 (en) * 1991-02-12 1998-08-20 Matsushita Electronics Corp Semiconductor device with improved reliability wiring and method of manufacture
US5650359A (en) 1991-05-06 1997-07-22 Texas Instruments Incorporated Composite dielectric passivation of high density circuits
EP0516031A1 (en) * 1991-05-29 1992-12-02 Ramtron International Corporation Stacked ferroelectric memory cell and method
EP0651677B1 (en) * 1992-07-08 1997-10-01 Nordson Corporation Apparatus and methods for applying discrete foam coatings
US5344797A (en) 1992-10-30 1994-09-06 At&T Bell Laboratories Method of forming interlevel dielectric for integrated circuits
JPH06291317A (en) 1993-03-30 1994-10-18 Sony Corp Thin film transistor
JPH06350083A (en) 1993-06-11 1994-12-22 Natl Space Dev Agency Japan<Nasda> Ceramic-sealed type semiconductor device
JPH0737988A (en) 1993-07-20 1995-02-07 Hitachi Ltd Manufacture of semiconductor integrated circuit device
US5439840A (en) 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
EP0738009B1 (en) * 1993-08-05 2003-05-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device having capacitor
JPH07135323A (en) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd Thin film semiconductor integrated circuit and its fabrication
JPH07161952A (en) 1993-12-06 1995-06-23 Olympus Optical Co Ltd Solid-state image pick-up device and its manufacture
US5503882A (en) 1994-04-18 1996-04-02 Advanced Micro Devices, Inc. Method for planarizing an integrated circuit topography
EP0689085B1 (en) 1994-06-20 2003-01-29 Canon Kabushiki Kaisha Display device and manufacture method for the same
US5789762A (en) * 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JP3368726B2 (en) * 1995-08-07 2003-01-20 ヤマハ株式会社 Semiconductor memory device and manufacturing method thereof
JP3184771B2 (en) 1995-09-14 2001-07-09 キヤノン株式会社 Active matrix liquid crystal display
US6004839A (en) * 1996-01-17 1999-12-21 Nec Corporation Semiconductor device with conductive plugs
US5872401A (en) 1996-02-29 1999-02-16 Intel Corporation Deposition of an inter layer dielectric formed on semiconductor wafer by sub atmospheric CVD
JP3027941B2 (en) * 1996-05-14 2000-04-04 日本電気株式会社 Storage device using dielectric capacitor and manufacturing method
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
US5750419A (en) * 1997-02-24 1998-05-12 Motorola, Inc. Process for forming a semiconductor device having a ferroelectric capacitor
US6130102A (en) * 1997-11-03 2000-10-10 Motorola Inc. Method for forming semiconductor device including a dual inlaid structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
US5561623A (en) * 1994-02-09 1996-10-01 Fujitsu Limited High speed DRAM with novel wiring structure

Also Published As

Publication number Publication date
US6849887B2 (en) 2005-02-01
KR19990007448A (en) 1999-01-25
US20020056861A1 (en) 2002-05-16
DE69831903D1 (en) 2006-03-02
TW396454B (en) 2000-07-01
US20050082638A1 (en) 2005-04-21
EP0887864A1 (en) 1998-12-30
US20020149082A1 (en) 2002-10-17
DE69831903T2 (en) 2006-04-20
US6174822B1 (en) 2001-01-16
CN1215914A (en) 1999-05-05
EP0887864B1 (en) 2005-10-19

Similar Documents

Publication Publication Date Title
KR100339327B1 (en) Semiconductor device and its manufacturing method
WO1997035339A1 (en) Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces
KR19980087544A (en) Semiconductor device having metal-insulator-metal capacitor and method of manufacturing the same
US6888189B2 (en) Dielectric element including oxide-based dielectric film and method of fabricating the same
JP2846310B1 (en) Semiconductor device and manufacturing method thereof
US6479364B2 (en) Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer
KR100925140B1 (en) Semiconductor device and its fabricating process
US20010034069A1 (en) Method of fabricating semiconductor device having ferroelectric capacitor
JP3098923B2 (en) Semiconductor device and manufacturing method thereof
KR0165408B1 (en) Method for manufacturing capacitor of high dielectric film
JP5396943B2 (en) Semiconductor device and manufacturing method thereof
JPH09172150A (en) Fabrication of semiconductor device
KR100436057B1 (en) Method for fabricating high dielectric capacitor of semiconductor device to guarantee process margin
KR100265333B1 (en) Method for high dielectric capacitor of semiconductor device
KR100597598B1 (en) A method for forming high-dielectric capacitor in semiconductor device
KR100309127B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100400290B1 (en) Method for manufacturing capacitor of semiconductor device
KR19980060522A (en) Capacitor Manufacturing Method of Semiconductor Device
JP2001110804A (en) Semiconductor device and its manufacturing method
KR20020015421A (en) Method of manufacturing a high dielectric capacitor
KR20000044611A (en) Method for fabricating capacitor
KR19980049912A (en) Method of manufacturing ferroelectric capacitor
KR20050028387A (en) Semiconductor memory capacitor having a noble metals - aluminum type plate node and method for fabricating the same
KR20000044612A (en) Method for fabricating capacitor
KR20030058590A (en) Method for manufacturing a capacitor of Ferroelectric Random Access Memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee