KR20020015421A - Method of manufacturing a high dielectric capacitor - Google Patents
Method of manufacturing a high dielectric capacitor Download PDFInfo
- Publication number
- KR20020015421A KR20020015421A KR1020000048515A KR20000048515A KR20020015421A KR 20020015421 A KR20020015421 A KR 20020015421A KR 1020000048515 A KR1020000048515 A KR 1020000048515A KR 20000048515 A KR20000048515 A KR 20000048515A KR 20020015421 A KR20020015421 A KR 20020015421A
- Authority
- KR
- South Korea
- Prior art keywords
- high dielectric
- manufacturing
- metal
- dielectric capacitor
- silicide layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
본 발명은 반도체 소자의 고유전체 캐패시터 제조 방법에 관한 것으로, 특히 폴리실리콘으로 이루어진 하부 전극과 금속으로 이루어진 상부 전극을 구비한 반도체 메모리 소자의 고유전체 캐패시터 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a high dielectric capacitor of a semiconductor device, and more particularly, to a method of manufacturing a high dielectric capacitor of a semiconductor memory device having a lower electrode made of polysilicon and an upper electrode made of metal.
일반적으로 디램(DRAM)과 같은 반도체 메모리 소자의 집적도가 증가됨에 따라 칩(Chip)에서 메모리 셀(Memory Cell)이 차지하는 면적은 급격하게 축소된다. 그러나 소자의 동작을 위해서는 단위 메모리 셀당 일정량 이상의 정전용량 (Capacitance)이 반드시 확보되어야 하는데, 이를 위해 메모리 셀의 동작에 필요한 정전용량은 그대로 유지시키면서 캐패시터가 차지하는 면적을 최소화시킬 수 있는 공정기술의 개발이 요구된다.In general, as the degree of integration of semiconductor memory devices such as DRAM increases, the area occupied by memory cells in a chip is rapidly reduced. However, for the operation of the device, a certain amount of capacitance per unit memory cell must be secured. To this end, the development of a process technology that minimizes the area occupied by the capacitor while maintaining the capacitance required for the operation of the memory cell is required. Required.
제한된 면적내에서 소자의 동작에 필요한 정전용량을 확보하기 위해서는 저장전극의 유효 표면적을 증가시키거나 유전특성이 향상된 유전체를 사용해야 한다. 그래서 산화막(SiO2)/질화막(SiN4)/산화막(SiO2)으로 이루어지는 종래의 유전체보다 유전율이 높은 Ta2O5등을 이용하며, 캐패시터의 전극을 금속으로 형성하는데, 차후 1기가 비트(Gbit) 이상의 메모리 용량을 갖는 소자의 제조 공정에서는 BST(Barium Strontium Titanate)와 같은 고유전체가 사용될 것으로 전망된다.In order to secure the capacitance necessary for the operation of the device within the limited area, it is necessary to increase the effective surface area of the storage electrode or to use a dielectric having improved dielectric properties. Therefore, Ta 2 O 5 , which has a higher dielectric constant than a conventional dielectric including an oxide film (SiO 2 ) / nitride film (SiN 4 ) / oxide film (SiO 2 ), is used, and the electrode of the capacitor is formed of metal. It is expected that a high-k dielectric such as Barium Strontium Titanate (BST) will be used in the manufacturing process of a device having a memory capacity of Gbit or more.
종래에는 캐패시터를 형성하기 위하여 반도체 기판상에 형성된 절연막에 콘택홀을 형성한 후 콘택홀내에 도프트 폴리실리콘(Doped Poly-silicon)으로 이루어진 플러그(Plug)를 형성한다. 그리고 플러그상에 티타늄(Ti)과 같은 금속을 증착한 후 질소 분위기에서 열처리하여 플러그를 이루는 폴리실리콘과 티타늄(Ti)의 반응에 의해 티타늄 실리사이드(TiSi2)층이 형성되도록 한 다음 반응되지 않은 티타늄(Ti)을 제거한다. 이후 티타늄 실리사이드층상에 TiN, TaN, TiSiN, TiAlN 등과 같은 질화물을 증착하여 확산 방지막을 형성하고, 확산 방지막상에 하부전극, 유전체막 및 상부전극을 순차적으로 형성한다.Conventionally, in order to form a capacitor, a contact hole is formed in an insulating film formed on a semiconductor substrate, and then a plug made of doped polysilicon is formed in the contact hole. After depositing a metal such as titanium (Ti) on the plug, heat treatment in a nitrogen atmosphere to form a titanium silicide (TiSi 2 ) layer by reaction of polysilicon and titanium (Ti) forming a plug, and then unreacted titanium Remove (Ti). Thereafter, nitrides such as TiN, TaN, TiSiN, TiAlN, and the like are deposited on the titanium silicide layer to form a diffusion barrier, and a lower electrode, a dielectric layer, and an upper electrode are sequentially formed on the diffusion barrier.
그런데 상기와 같은 방법으로 캐패시터를 제조하는 경우 여러 단계의 증착 및 패터닝 과정이 포함되기 때문에 소자 제조에 많은 시간이 소요되며, 증착 공정마다 다른 장비를 사용해야 하기 때문에 제조 단가도 상승된다.However, when the capacitor is manufactured by the above method, a lot of time is required to manufacture the device because several steps of deposition and patterning are involved, and manufacturing cost is increased because different equipment is used for each deposition process.
따라서 본 발명은 티타늄 실리사이드층상에 금속 전극을 형성한 후 산소(O2)가 포함된 기체 분위기에서 열처리하여 티타늄 실리사이드층과 금속 전극의 사이에 유전율이 높은 금속 산화물이 생성되도록 하므로써 상기한 단점을 해소할 수 있는 고유전체 캐패시터의 제조 방법을 제공하는 데 그 목적이 있다.Therefore, the present invention solves the above-mentioned disadvantages by forming a metal electrode on the titanium silicide layer and heat-treating in a gas atmosphere containing oxygen (O 2 ) to generate a metal oxide having a high dielectric constant between the titanium silicide layer and the metal electrode. It is an object of the present invention to provide a method for manufacturing a high dielectric capacitor.
도 1a 내지 도 1e는 본 발명에 따른 고유전체 캐패시터의 제조 방법을 설명하기 위한 소자의 단면도.1A to 1E are cross-sectional views of a device for explaining a method of manufacturing a high dielectric capacitor according to the present invention.
도 2는 티타늄 산화물과 실리콘 산화물의 평형 산소 분압을 도시한 그래프도.2 is a graph showing the equilibrium oxygen partial pressure of titanium oxide and silicon oxide.
도 3은 티타늄 실리사이드와 이리듐의 계면에 금속 산화물이 생성된 상태를 설명하기 위한 단면도.3 is a cross-sectional view illustrating a state in which a metal oxide is formed at an interface between titanium silicide and iridium.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1: 반도체 기판 2: 접합부1: Semiconductor Substrate 2: Junction
3: 절연막 4: 반사 방지막3: insulating film 4: antireflection film
5: 콘택홀 6: 하부 전극5: contact hole 6: lower electrode
7: 금속 실리사이드층 8: 상부 전극7: metal silicide layer 8: upper electrode
9: 유전체막 10: 티타늄 실리사이드9: dielectric film 10: titanium silicide
20: 이리듐 30: 티타늄 산화물20: iridium 30: titanium oxide
본 발명에 따른 고유전체 캐패시터 제조 방법은 반도체 기판상에 형성된 절연막을 패터닝하여 접합부가 노출되도록 콘택홀을 형성하는 단계와, 콘택홀이 매립되도록 전체 상부면에 도프트 폴리실리콘을 증착한 후 패터닝하여 하부 전극을 형성하는 단계와, 하부 전극의 표면에 금속 실리사이드층을 형성한 후 전체 상부면에 금속을 증착하고 패터닝하여 상부 전극을 형성하는 단계와, 산소가 포함된 기체 분위기에서 열처리하여 금속 실리사이드층과 상부 전극의 사이에 고유전체막이 형성되도록 하는 단계를 포함하여 이루어진다.The method of manufacturing a high-k dielectric capacitor according to the present invention comprises forming a contact hole by patterning an insulating film formed on a semiconductor substrate to expose a junction, and depositing and patterning doped polysilicon on the entire upper surface to fill the contact hole. Forming a lower electrode, forming a metal silicide layer on a surface of the lower electrode, depositing and patterning a metal on the entire upper surface to form an upper electrode, and heat treating in an oxygen-containing gas atmosphere to heat the metal silicide layer And forming a high dielectric film between the upper electrode and the upper electrode.
상기 금속 실리사이드층은 티타늄 실리사이드로 이루어지며, 티타늄 실리사이드는 화학기상증착법 또는 고체 반응법으로 형성된다.The metal silicide layer is made of titanium silicide, and titanium silicide is formed by chemical vapor deposition or a solid reaction method.
또한, 상기 고유전체막은 티타늄 산화물과 같은 금속 산화물로 이루어진다.In addition, the high dielectric film is made of a metal oxide such as titanium oxide.
그러면 이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Next, the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1e는 본 발명에 따른 고유전체 캐패시터의 제조 방법을 설명하기 위한 소자의 단면도이다.1A to 1E are cross-sectional views of devices for explaining a method of manufacturing a high dielectric capacitor according to the present invention.
도 1a는 접합부(2)가 형성된 반도체 기판(1)상에 절연막(3) 및 반사 방지막(4)을 순차적으로 형성한 후 상기 접합부(2)가 노출되도록 상기 반사 방지막(4) 및 절연막(3)을 패터닝하여 콘택홀(5)을 형성한 상태의 단면도로서, 상기 절연막(3)은 실리콘 산화물(SiO2)로 형성하며, 상기 반사 방지막(4)은 산화물(SiO2)과의 식각 선택비가 우수한 질화물(SiN 또는 SiON)로 형성하고, 그 두께는 300 내지 1000Å이 되도록 한다.FIG. 1A illustrates that the insulating film 3 and the anti-reflection film 4 are sequentially formed on the semiconductor substrate 1 on which the junction part 2 is formed, and then the anti-reflection film 4 and the insulating film 3 are exposed so that the junction part 2 is exposed. ) Is a cross-sectional view of the contact hole 5 to be formed, wherein the insulating film 3 is formed of silicon oxide (SiO 2 ), and the anti-reflection film 4 has an etching selectivity with respect to the oxide (SiO 2 ). It is formed of excellent nitride (SiN or SiON), and its thickness is 300 to 1000 kPa.
도 1b는 상기 콘택홀(5)이 매립되도록 전체 상부면에 도프트 폴리실리콘을3000 내지 10000Å의 두께로 증착한 후 질소(N) 또는 아르곤(Ar) 가스 분위기 및 550 내지 850℃의 온도에서 5 내지 60초동안 열처리하여 활성화시키고 패터닝하여 하부 전극(6)을 형성한 상태의 단면도이다.Figure 1b is deposited on the entire upper surface of the doped polysilicon to a thickness of 3000 to 10000Å so that the contact hole (5) is buried in a nitrogen (N) or argon (Ar) gas atmosphere and a temperature of 550 to 850 ℃ 5 It is sectional drawing of the state which formed the lower electrode 6 by heat-activating and patterning for 60 to 60 second.
도 1c는 화학기상증착(CVD) 또는 고체 반응법을 이용하여 상기 하부 전극(6)의 표면에 금속 실리사이드층(7)을 100 내지 500Å의 두께로 형성한 상태의 단면도로서, 상기 금속 실리사이드층(7)은 티타늄 실리사이드(TiSi2)로 형성한다. 이때, 고체 반응법을 이용하는 경우 먼저, 스퍼터링(Sputtering) 또는 화학기상증착(CVD) 방법으로 전체 상부면에 티타늄(Ti)을 50 내지 200Å의 두께로 증착하고 질소(N) 또는 아르곤(Ar) 가스 분위기 및 500 내지 800℃의 온도에서 10 내지 60분동안 열처리하여 타티늄 실리사이드(TiSi2)가 생성되도록 한 후 미반응된 티타늄(Ti)을 습식 식각 방법으로 제거한다.FIG. 1C is a cross-sectional view of a metal silicide layer 7 formed on the surface of the lower electrode 6 to have a thickness of 100 to 500 kPa using chemical vapor deposition (CVD) or a solid reaction method. 7) is formed of titanium silicide (TiSi 2 ). At this time, in the case of using the solid reaction method, first, a titanium (Ti) is deposited to a thickness of 50 to 200 kPa on the entire upper surface by sputtering or chemical vapor deposition (CVD), and nitrogen (N) or argon (Ar) gas. Heat treatment for 10 to 60 minutes at ambient temperature and 500 to 800 ° C. to produce titanium silicide (TiSi 2 ) is followed by removal of unreacted titanium (Ti) by wet etching.
도 1d는 전체 상부면에 백금(Pt), 이리듐(Ir), 루테늄(Ru) 등과 같은 금속을 300 내지 500Å의 두께로 증착한 후 패터닝하여 상부 전극(8)을 형성한 상태의 단면도이다.FIG. 1D is a cross-sectional view of a state in which the upper electrode 8 is formed by depositing and patterning a metal such as platinum (Pt), iridium (Ir), ruthenium (Ru), and the like to a thickness of 300 to 500 kW over the entire upper surface.
도 1e는 산소(O2)가 포함된 기체 분위기 및 500 내지 700℃의 온도에서 5 내지 180초동안 급속 열처리하여 상기 금속 실리사이드층(7)과 상부 전극(8)의 사이에 100 내지 500Å 두께의 고유전체막(9)이 형성되도록 한 상태의 단면도로서, 질소(N)와 산소(O2) 또는 아르곤(Ar)과 산소(O2)가 혼합된 기체 분위기에서 열처리를 진행하므로써 금속 실리사이드층(7)의 금속, 예를들어, 티타늄(Ti)의 산화가 발생되어 유전율이 높은 금속 산화물 즉, TiO2가 생성된다. 이 금속 산화물이 캐패시터의 고유전체막(9)으로 이용된다.FIG. 1E shows a thickness of 100 to 500 kPa between the metal silicide layer 7 and the upper electrode 8 by rapid heat treatment at a gas atmosphere containing oxygen (O 2 ) and at a temperature of 500 to 700 ° C. for 5 to 180 seconds. a cross-sectional view of a state that high-dielectric film 9 is formed, the metal by proceeding to a heat treatment in a nitrogen (N) and oxygen (O 2) or argon (Ar) and oxygen (O 2) mixed gas atmosphere silicide layer ( Oxidation of the metal of 7), for example titanium (Ti), takes place to produce a metal oxide having a high dielectric constant, that is, TiO 2 . This metal oxide is used as the high dielectric film 9 of the capacitor.
상기와 같은 금속 산화물을 형성하기 위하여 티타늄 실리사이드(TiSi2)를 산소(O2)가 포함된 기체에 노출시키면 산소(O2) 분자와의 반응에 의해 표면이 거칠어 진다. 그리고 산화 과정에서 표면에 외부적인 압축 스트레스(Compressive Stress)가 가해지지 않기 때문에 부피 팽창에 의한 미세한 갈라짐(Crack)이 유발된다. 이러한 현상은 화학기상증착(CVD)법으로 티타늄 실리사이드(TiSi2)를 증착한 경우에도 동일하게 발생된다. 그러므로 이와 같이 생성된 금속 산화물은 막질이 불량하여 유전체로 사용할 수 없게 된다.Expose the titanium silicide (TiSi 2) in the gas containing oxygen (O 2) to form a metal oxide, such as the surface is roughened by reaction with oxygen (O 2) molecules. In addition, since no external compressive stress is applied to the surface during oxidation, fine cracking is caused by volume expansion. The same phenomenon occurs even when titanium silicide (TiSi 2 ) is deposited by chemical vapor deposition (CVD). Therefore, the metal oxide thus produced is poor in film quality and cannot be used as a dielectric.
한편, 금속 전극 하부에 TiN층을 형성한 후 산소(O2)를 포함하는 기체 분위기에서 열처리하여 금속 전극과 TiN층의 사이에 TiO2와 같은 금속 산화물이 생성되도록 할 수 있는데, 이 경우 산화 과정에서 발생된 질소(N2) 분자가 외부로 배출되지 못하기 때문에 공간 결함(Void)을 형성하게 된다.Meanwhile, the TiN layer may be formed under the metal electrode and then heat-treated in a gas atmosphere containing oxygen (O 2 ) to generate a metal oxide such as TiO 2 between the metal electrode and the TiN layer. Nitrogen (N 2 ) molecules generated in the can not be discharged to the outside will form a void (Void).
따라서 본 발명에서는 폴리실리콘으로 이루어진 하부 전극을 형성한 후 확산 방지막을 형성하지 않고 금속 실리사이드층을 형성한다. 그리고 금속 실리사이드층상에 금속 전극을 형성한 후 산소(O2)가 포함된 기체 분위기에서 열처리하여 금속 실리사이드층과 금속 전극의 사이에 유전율이 높은 금속 산화물이 생성되도록 한다.Therefore, in the present invention, after forming the lower electrode made of polysilicon, a metal silicide layer is formed without forming a diffusion barrier. The metal electrode is formed on the metal silicide layer, and then heat-treated in a gas atmosphere containing oxygen (O 2 ) to generate a metal oxide having a high dielectric constant between the metal silicide layer and the metal electrode.
본 발명을 이용하면 금속 전극을 통과한 산소 원자(O)가 금속 전극 하부의 티타늄 실리사이드(TiSi2)와 빠르게 반응하며, 금속 산화물인 TiO2가 생성되면서 부피 팽창이 일어나더라도 금속 전극으로부터 압축 스트레스를 받기 때문에 금속 전극과 금속 산화물의 계면 상태가 양호해 진다. 또한, 본 발명에서는 열처리시 기체를 발생시키는 원소가 포함되지 않은 티타늄 실리사이드(TiSi2)를 이용하므로써 공간 결함이 형성되지 않는다.According to the present invention, the oxygen atom (O) passing through the metal electrode reacts rapidly with the titanium silicide (TiSi 2 ) under the metal electrode, and compressive stress is generated from the metal electrode even if the volume expansion occurs while the metal oxide TiO 2 is generated. Because of this, the interface state between the metal electrode and the metal oxide becomes good. In addition, in the present invention, a space defect is not formed by using titanium silicide (TiSi 2 ) which does not contain an element that generates a gas during heat treatment.
따라서 본 발명에 따른 캐패시터는 금속으로 이루어진 상부 전극과 폴리실리콘으로 이루어진 하부 전극으로 구성되기 때문에 열처리 시간을 조절하면 하부 전극 재료를 쉽게 대체시킬 수 있으며, 유전체막의 두께 조절도 용이하다.Therefore, since the capacitor according to the present invention is composed of an upper electrode made of metal and a lower electrode made of polysilicon, it is possible to easily replace the lower electrode material by adjusting the heat treatment time, and also to easily control the thickness of the dielectric film.
참고로, 티타늄 실리사이드(TiSi2)와 산소(O2)의 반응에 의해 SiO2가 아닌 TiO2가 생성되는 원리를 설명하면 다음과 같다.For reference, the principle of generating TiO 2 instead of SiO 2 by the reaction of titanium silicide (TiSi 2 ) and oxygen (O 2 ) is as follows.
도 2를 보면 Ti/TiO2가 공존하는 평형 산소 분압(선 A)이 Si/SiO2가 공존하는 평형 산소 분압(선 B)보다 낮음을 알 수 있다. 그러므로 열역학적으로 SiO2보다 TiO2가 더 안정된 상태를 유지한다. 따라서 산소 분위기에서 혼합된 실리콘(Si)과 티타늄(Ti)을 열처리하면 실리콘(Si)보다 티타늄(Ti)의 산화 포텐셜이 더 크기 때문에 열역학적으로 안정된 상태를 유지하기 위하여 실리콘(Si)보다 티타늄(Ti)이 먼저 산화된다. 마찬가지로, 티타늄 실리사이드(TiSi2)가 산화될 경우에도 열역학적으로 안정된 상태를 유지하기 위하여 표면에 실리콘 산화물(SiO2)이 만들어지지 않고 티타늄 산화물(TiO2)이 만들어 진다. 예를들어 평판에 티타늄 실리사이드(TiSi2)를 형성하고, 그 상부에 이리듐(Ir)과 같은 금속을 증착한 후 산소 분위기에서 열처리하면 도 3과 같이 티타늄 실리사이드(TiSi2; 10)와 이리듐(Ir; 20)의 계면에 티타늄 산화물(TiO2; 30)이 생성된다.2 shows that the equilibrium oxygen partial pressure (line A) in which Ti / TiO 2 coexists is lower than the equilibrium oxygen partial pressure (line B) in which Si / SiO 2 coexists. Therefore, TiO 2 is more thermodynamically stable than SiO 2 . Therefore, when the mixed silicon (Si) and titanium (Ti) is heat treated in an oxygen atmosphere, the oxidation potential of titanium (Ti) is larger than that of silicon (Si). ) Is oxidized first. Similarly, even when titanium silicide (TiSi 2 ) is oxidized, silicon oxide (SiO 2 ) is not formed on the surface of titanium oxide (TiO 2 ) in order to maintain a thermodynamically stable state. For example, when titanium silicide (TiSi 2 ) is formed on a plate, a metal such as iridium (Ir) is deposited on the plate, and then heat-treated in an oxygen atmosphere, titanium silicide (TiSi 2 ; 10) and iridium (Ir) as shown in FIG. 3. 20) forms titanium oxide (TiO 2 ; 30) at the interface.
본 발명은 상기한 실시예에만 국한되지 않고 캐패시터의 하부 전극을 요(Concave)형 또는 실린더(Cylinder)형과 같이 표면적을 증가시키기 위한 어느 형태로 만드는 경우에도 적용될 수 있다.The present invention is not limited to the above-described embodiment, but may be applied to the case where the lower electrode of the capacitor is formed in any form for increasing the surface area, such as a concave type or a cylinder type.
상술한 바와 같이 본 발명은 티타늄 실리사이드층상에 금속 전극을 형성한 후 산소(O2)가 포함된 기체 분위기에서 열처리하여 티타늄 실리사이드층과 금속 전극의 사이에 유전율이 높은 금속 산화물 즉, 티타늄 산화물(TiO2)이 생성되도록 한다. 따라서 종래의 Ta2O5보다 유전율이 높으며 누설전류 특성이 우수한 티타늄 산화물(TiO2)을 유전체막으로 이용하므로써 캐패시터의 정전용량이 충분하게 확보되며, 이에 따라 소자의 신뢰성이 향상된다.As described above, the present invention forms a metal electrode on the titanium silicide layer, and then heat-treats it in a gas atmosphere containing oxygen (O 2 ) to provide a high dielectric constant between the titanium silicide layer and the metal electrode, that is, titanium oxide (TiO). 2 ) is generated. Therefore, by using titanium oxide (TiO 2 ), which has a higher dielectric constant and excellent leakage current characteristics than the conventional Ta 2 O 5 , as a dielectric film, the capacitance of the capacitor is sufficiently secured, thereby improving device reliability.
또한, 본 발명은 유전체막을 증착법이 아닌 고체 반응법으로 형성하기 때문에 증착 장비의 사용이 배제되며, 이에 따라 공정의 효율성이 향상되고 제조 원가가 감소된다.In addition, the present invention eliminates the use of deposition equipment because the dielectric film is formed by a solid reaction method rather than a deposition method, thereby improving process efficiency and reducing manufacturing costs.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000048515A KR20020015421A (en) | 2000-08-22 | 2000-08-22 | Method of manufacturing a high dielectric capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000048515A KR20020015421A (en) | 2000-08-22 | 2000-08-22 | Method of manufacturing a high dielectric capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020015421A true KR20020015421A (en) | 2002-02-28 |
Family
ID=19684352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000048515A KR20020015421A (en) | 2000-08-22 | 2000-08-22 | Method of manufacturing a high dielectric capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020015421A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494342B1 (en) * | 2000-11-20 | 2005-06-10 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
| KR101068576B1 (en) * | 2010-07-28 | 2011-09-30 | 주식회사 하이닉스반도체 | Semiconductor device and method for fabricating the same |
-
2000
- 2000-08-22 KR KR1020000048515A patent/KR20020015421A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494342B1 (en) * | 2000-11-20 | 2005-06-10 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
| KR101068576B1 (en) * | 2010-07-28 | 2011-09-30 | 주식회사 하이닉스반도체 | Semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100449949B1 (en) | Method for fabricating capacitor in ferroelectric memory device | |
| US6656789B2 (en) | Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same | |
| JP2002222933A (en) | Semiconductor device and manufacturing method thereof | |
| KR100235949B1 (en) | Manufacturing method of capacitor of semiconductor device | |
| KR100505397B1 (en) | Method for fabricating capacitor of semiconductor device | |
| JP2886524B2 (en) | Method of manufacturing capacitor for semiconductor device | |
| KR100219506B1 (en) | A capacitor manufacturing method of semiconductor device | |
| KR100546938B1 (en) | Method of forming a storage node for a capacitor | |
| JPH09199690A (en) | Method for manufacturing capacitor of semiconductor device | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| KR100450657B1 (en) | A capacitor of semiconductor memory device and method for fabricating the same | |
| KR20020015421A (en) | Method of manufacturing a high dielectric capacitor | |
| KR100624904B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR20010027083A (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100937988B1 (en) | Method of manufacturing capacitor for semiconductor device | |
| KR100265333B1 (en) | Method for high dielectric capacitor of semiconductor device | |
| KR100652354B1 (en) | Capacitor of a semiconductor device having low contact resistance between a lower electrode and a contact plug and method for fabricating the same | |
| KR100309127B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR20000044555A (en) | Fabrication method of capacitor for semiconductor memory device | |
| US20020058376A1 (en) | Capacitor of a semiconductor device and method of manufacturing the same | |
| KR0180786B1 (en) | Method for manufacturing semiconductor capacitor | |
| KR100646947B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100494342B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100580747B1 (en) | Method of manufacturing a high dielectric capacitor | |
| KR19980077339A (en) | Capacitor Manufacturing Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |