KR100436057B1 - Method for fabricating high dielectric capacitor of semiconductor device to guarantee process margin - Google Patents

Method for fabricating high dielectric capacitor of semiconductor device to guarantee process margin Download PDF

Info

Publication number
KR100436057B1
KR100436057B1 KR1019970078023A KR19970078023A KR100436057B1 KR 100436057 B1 KR100436057 B1 KR 100436057B1 KR 1019970078023 A KR1019970078023 A KR 1019970078023A KR 19970078023 A KR19970078023 A KR 19970078023A KR 100436057 B1 KR100436057 B1 KR 100436057B1
Authority
KR
South Korea
Prior art keywords
film
high dielectric
titanium
manufacturing
titanium oxide
Prior art date
Application number
KR1019970078023A
Other languages
Korean (ko)
Other versions
KR19990057944A (en
Inventor
선호정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970078023A priority Critical patent/KR100436057B1/en
Publication of KR19990057944A publication Critical patent/KR19990057944A/en
Application granted granted Critical
Publication of KR100436057B1 publication Critical patent/KR100436057B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

PURPOSE: A method for fabricating a high dielectric capacitor of a semiconductor device is provided to guarantee a process margin by maintaining thermal stability of a capacitor even if a heat treatment is performed at a high temperature in an oxygen atmosphere. CONSTITUTION: An interlayer dielectric(11) is formed on a semiconductor substrate(10) having a predetermined underlying layer. The interlayer dielectric is selectively etched to form a contact hole exposing a predetermined portion of the semiconductor substrate. A contact plug is formed to fill a part of the contact hole. A titanium layer is formed to fill the rest of the contact hole. The surface of the titanium layer is oxidized to form a titanium oxide layer(14). The titanium oxide layer is processed with an electron beam to destroy the insulating property of the titanium oxide layer. A conductive layer for a lower electrode is formed on the resultant structure. A high dielectric thin film and a conductive layer for an upper electrode are sequentially formed on the resultant structure.

Description

반도체 장치의 고유전체 캐패시터 제조방법Manufacturing method of high dielectric capacitor of semiconductor device

본 발명은 반도체 제조 분야에 관한 것으로, 특히 반도체 장치의 캐패시터 제조 공정에 관한 것이며, 더 자세히는 유전체로서 고유전체를 사용하는 기가 디램급 반도체 장치의 고유전체 캐패시터 제조 공정에 관한 것이다.TECHNICAL FIELD The present invention relates to the field of semiconductor manufacturing, and more particularly, to a process for manufacturing a capacitor of a semiconductor device, and more particularly, to a process for manufacturing a high dielectric capacitor of a giga DRAM class semiconductor device using a high dielectric as a dielectric.

캐패시터 유전체로서 실리콘산화막/실리콘질화막, 탄탈륨산화막(Ta2O5막) 등을 사용하는 종래의 일반적인 캐패시터는 그의 동작 특성 확보에 충분한 정전용량을 제공하기 위하여 하부전극을 3차원 구조화하거나, 유전체 두께를 감소시키는 방법을 사용하여 왔다. 그러나, 반도체 장치의 고집적화에 따라 그 적용 한계에 직면하게 되었다.Conventional conventional capacitors using silicon oxide / silicon nitride films, tantalum oxide films (Ta 2 O 5 films), etc. as the capacitor dielectric have a three-dimensional structure of the lower electrode or provide a dielectric thickness in order to provide sufficient capacitance to secure their operating characteristics. Reducing methods have been used. However, high integration of semiconductor devices has led to application limitations.

이에 따라, 향후 기가 디램급 차세대 반도체 메모리 장치의 캐패시터에 (Ba1-xSrx)TiO3막과 같은 고유전체 물질을 사용하는 고유전체 캐패시터에 대한 연구·개발이 진행되고 있다.Accordingly, research and development of high-k dielectric capacitors using high-k dielectric materials such as (Ba 1-x Sr x ) TiO 3 films in capacitors of giga DRAM-class next-generation semiconductor memory devices are underway.

이와 같은 고유전체 물질을 적용한 캐패시터에서 요구되는 우수한 특성을 나타내기 위해서는 고유전체 박막 상·하부에 내산화성이 강한 플라티늄(Pt)막과 같은 전극의 사용이 요구된다. 특히, 하부전극으로 플라티늄막을 사용할 경우에는 하부전극의 열적 안정성을 유지하기 위하여 폴리실리콘 플러그(plug) 사이에 플라티늄과 실리콘의 반응을 억제하기 위한 확산방지막의 사용이 필수적이다. 확산방지막으로는 질화티타늄막이 보편적으로 사용된다. 그러나, 고유전체 박막 증착시 또는 후속 열처리 공정 중에 650℃ 이상의 고온 산소 분위기 열공정을 거치면서 하부 플라티늄막을 통하여 확산된 산소에 의하여 질화티타늄막이 산화되면서 플라티늄막의 표면이 매우 거칠어지며, 질화티타늄막으로부터 떨어져 나오는 문제점이 발생한다. 플라티늄막은 산소의 투과성이 좋아 플라티늄막 자체로는 질화티타늄막으로의 산소 확산을 억제하기 어렵다.In order to exhibit the excellent characteristics required in the capacitor to which such a high dielectric material is applied, the use of an electrode such as a platinum (Pt) film having high oxidation resistance is required on the upper and lower portions of the high dielectric thin film. In particular, when using a platinum film as the lower electrode, it is necessary to use a diffusion barrier to suppress the reaction of platinum and silicon between the polysilicon plug in order to maintain the thermal stability of the lower electrode. Titanium nitride films are commonly used as the diffusion barrier. However, the surface of the platinum film becomes very rough as the titanium nitride film is oxidized by oxygen diffused through the lower platinum film during the high-temperature thin film deposition or the subsequent heat treatment process at a temperature of 650 ° C. or higher, and is separated from the titanium nitride film. The problem comes out. The platinum film has good oxygen permeability, and it is difficult for the platinum film itself to suppress oxygen diffusion into the titanium nitride film.

본 발명은 고온 산소 분위기의 공정을 거치더라도 안정성을 계속 유지할 수 있는 고유전체 캐패시터 제조방법을 제공하는데 그 목적이 있다.It is an object of the present invention to provide a method for manufacturing a high dielectric capacitor capable of maintaining stability even after a high temperature oxygen atmosphere.

도 1a 내지 도 1j는 본 발명의 일실시예에 따른 고유전체 캐패시터 제조 공정도.1a to 1j is a process diagram of a high dielectric capacitor manufacturing according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10 : 실리콘 기판 11 : 층간절연막10 silicon substrate 11 interlayer insulating film

12 : 폴리실리콘 플러그 13 : 티타늄12 polysilicon plug 13: titanium

14 : 산화티타늄 15, 17 : 플라티늄막14 titanium oxide 15, 17 platinum film

15a : 하부전극 16 : (Ba0.5Sr0.5)TiO3막15a: lower electrode 16: (Ba 0.5 Sr 0.5 ) TiO 3 film

본 발명은 하부전극 확산방지막으로서 종래의 티타늄(Ti)/질화티타늄(TiN)막 구조 대신에 티타늄/산화티타늄(TiOx, x ≈ 2)막 구조를 사용한다. 산화티타늄막은 티타늄막 증착후 산소 분위기 열처리에 의해 티타늄막의 표면 부분을 산화시켜 형성하며, 전자빔 처리를 실시하여 전자에 의해 그 절연성이 깨어지도록 한다. 전자빔 처리된 산화티타늄막은 전기는 통하나 캐패시터와 하부 기판간의 원자의 상호 확산은 막아주어 우수한 확산방지막으로서의 역할을 수행할 수 있게 된다.According to the present invention, instead of the conventional titanium (Ti) / titanium nitride (TiN) film structure as the lower electrode diffusion barrier, titanium / titanium oxide (TiO x , x ≈ 2) The membrane structure is used. The titanium oxide film is formed by oxidizing the surface portion of the titanium film by oxygen atmosphere heat treatment after the deposition of the titanium film, and performing electron beam treatment to break the insulation by electrons. The electron beam-treated titanium oxide film passes electricity but prevents interdiffusion of atoms between the capacitor and the lower substrate, thereby serving as an excellent diffusion barrier film.

상술한 본 발명의 기술적 원리로부터 제공되는 고유전체 캐패시터 제조방법은 소정의 하부층이 형성된 반도체 기판 상부에 층간절연막을 형성하는 제1 단계; 상기 층간절연막을 선택 식각하여 상기 반도체 기판의 소정 부분을 노출시키는 콘택홀을 형성하는 제2 단계; 상기 콘택홀을 일부분을 매립하는 콘택 플러그를 형성하는 제3 단계; 상기 콘택홀의 나머지 부분을 매립하는 티타늄막을 형성하는 제4 단계; 상기 티타늄막의 표면 부분을 산화시켜 산화티타늄막을 형성하는 제5 단계; 상기 산화티타늄막에 전자빔 처리하여 상기 산화티타늄막의 절연성을 파괴하는 제6 단계; 전체구조 상부에 하부전극용 전도막을 형성하는 제7 단계; 및 전체구조 상부에 고유전체 박막 및 상부전극용 전도막을 차례로 형성하는 제8 단계를 포함하여 이루어진다.A method of manufacturing a high dielectric capacitor provided from the above-described technical principle of the present invention includes: a first step of forming an interlayer insulating film on a semiconductor substrate on which a predetermined lower layer is formed; Selectively etching the interlayer insulating layer to form a contact hole exposing a predetermined portion of the semiconductor substrate; Forming a contact plug filling a portion of the contact hole; Forming a titanium film filling the remaining portion of the contact hole; A fifth step of oxidizing a surface portion of the titanium film to form a titanium oxide film; A sixth step of destroying the insulating property of the titanium oxide film by performing electron beam treatment on the titanium oxide film; A seventh step of forming a conductive film for the lower electrode on the entire structure; And an eighth step of sequentially forming a high dielectric film and an upper electrode conductive film on the entire structure.

또한, 상술한 본 발명의 기술적 원리로부터 제공되는 고유전체 캐패시터 제조방법은 소정의 하부층이 형성된 반도체 기판에 전기적으로 콘택되는 티타늄막을 형성하는 제1 단계; 상기 티타늄막의 표면 부분을 산화시켜 산화티타늄막을 형성하는 제2 단계; 상기 산화티타늄막에 전자빔 처리하여 상기 산화티타늄막의 절연성을 파괴하는 제3 단계; 전체구조 상부에 하부전극용 전도막을 형성하는 제4 단계; 및 전체구조 상부에 고유전체 박막 및 상부전극용 전도막을 차례로 형성하는 제5 단계를 포함하여 이루어진다.In addition, a method of manufacturing a high dielectric capacitor provided from the above-described technical principle of the present invention includes a first step of forming a titanium film electrically contacted to a semiconductor substrate on which a predetermined lower layer is formed; Oxidizing a surface portion of the titanium film to form a titanium oxide film; A third step of destroying the insulating property of the titanium oxide film by performing electron beam treatment on the titanium oxide film; Forming a conductive film for the lower electrode on the entire structure; And a fifth step of sequentially forming a high dielectric film and an upper electrode conductive film on the entire structure.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 살펴본다.Hereinafter, with reference to the accompanying drawings looks at an embodiment of the present invention.

첨부된 도면 도 1a 내지 도 1j는 본 발명의 일실시예에 따른 고유전체 캐패시터 제조 공정을 도시한 것으로, 이하 이를 상세히 설명한다.1A to 1J illustrate a process of manufacturing a high dielectric capacitor according to an embodiment of the present invention, which will be described in detail below.

우선, 도 1a에 도시된 바와 같이 소정의 하부층 공정을 마친 실리콘 기판(10) 상에 층간절연막(11)을 형성하고, 이를 선택 식각하여 실리콘 기판(10)과 캐패시터 사이의 수직 배선을 위한 콘택홀을 형성한다.First, as shown in FIG. 1A, an interlayer insulating film 11 is formed on a silicon substrate 10 that has undergone a predetermined lower layer process, and selectively etched to form a contact hole for vertical wiring between the silicon substrate 10 and a capacitor. To form.

다음으로, 도 1b에 도시된 바와 같이 콘택홀이 형성된 전체구조 상부에 화학기상증착법으로 500Å 내지 3000Å 두께의 폴리실리콘막을 증착하고, 이를 비등방성 전면 식각하여 폴리실리콘 플러그(12)를 형성한다. 이때, 폴리실리콘 플러그(12)는 콘택홀을 전부 매립하지 않고 후속 확산방지막이 매립될 부분(500Å 내지 1000Å)을 남겨 둔다.Next, as shown in FIG. 1B, a polysilicon film having a thickness of 500 mV to 3000 mV is deposited on the entire structure on which the contact hole is formed by chemical vapor deposition, and anisotropic front side etching is performed to form the polysilicon plug 12. At this time, the polysilicon plug 12 does not fill all of the contact holes, but leaves the portions 500Å to 1000Å to be buried thereafter.

이어서, 도 1c에 도시된 바와 같이 전체구조 상부에 티타늄막(13)을 500Å 내지 1000Å 두께로 증착한다.Subsequently, as illustrated in FIG. 1C, the titanium film 13 is deposited to have a thickness of 500 mW to 1000 mW over the entire structure.

그리고, 도 1d에 도시된 바와 같이 콘택홀 내부에만 티타늄막(13)이 잔류하도록 화학적·기계적 연마법(CMP; Chemical Mechanical Polishing)을 사용하여 층간절연막(11) 상의 티타늄막(13)을 제거한다.As shown in FIG. 1D, the titanium film 13 on the interlayer insulating film 11 is removed using chemical mechanical polishing (CMP) so that the titanium film 13 remains only inside the contact hole. .

계속하여, 도 1e에 도시된 바와 같이 산소 분위기의 전기로에서 700℃ 내지 800℃의 온도로 티타늄막(13)을 열처리를 실시하여 티타늄막(13) 상부의 일부에 산화티타늄(TiOx, x ≈ 2)막(14)을 형성한다.Subsequently, as shown in FIG. 1E, the titanium film 13 is heat-treated at a temperature of 700 ° C. to 800 ° C. in an electric furnace in an oxygen atmosphere, and titanium oxide (TiO x , x) is formed on a part of the titanium film 13. ≈ 2) A film 14 is formed.

산화티타늄막(14)은 전기적으로 절연 물질이므로, 도 1f에 도시된 바와 같이 전체구조 상에 전자빔을 사용하여 전자(e-)를 주사하여 절연 특성이 파괴함으로서 전도성을 확보한다.Since the titanium oxide film 14 is an electrically insulating material, as shown in FIG. 1F, electrons (e − ) are scanned using an electron beam on the entire structure to destroy conductivity, thereby securing conductivity.

이어서, 도 1g에 도시된 바와 같이 전체구조 상부에 하부전극으로서 플라티늄(Pt)막(15)을 1000Å내지 2000Å 두께로 증착한다.Subsequently, as shown in FIG. 1G, a platinum (Pt) film 15 is deposited to have a thickness of 1000 kPa to 2000 kPa as a lower electrode on the entire structure.

다음으로, 도 1h에 도시된 바와 같이 플라티늄막(15)을 선택 식각하여 하부전극(15a)을 디파인한다.Next, as shown in FIG. 1H, the platinum film 15 is selectively etched to define the lower electrode 15a.

계속하여, 도 1i에 도시된 바와 같이 전체구조 상부에 고유전체인 (Ba0.5Sr0.5)TiO3막(16)을 400℃ 내지 650℃의 온도에서 증착한다.Subsequently, a high dielectric (Ba 0.5 Sr 0.5 ) TiO 3 film 16 is deposited on the entire structure as shown in FIG. 1I at a temperature of 400 ° C to 650 ° C.

이어서, 도 1j에 도시된 바와 같이 전체구조 상부에 상부전극으로서 플라티늄막(17)을 화학기상증착법으로 증착한다. 이후, 캐패시터를 안정화하기 위하여 전기로 내에서, 산소 분위기 및 600℃ 내지 800℃의 온도에서 열처리를 실시하여 최종적으로 캐패시터 제조를 완료한다.Subsequently, as shown in FIG. 1J, a platinum film 17 is deposited on the entire structure as an upper electrode by chemical vapor deposition. Thereafter, in order to stabilize the capacitor, heat treatment is performed in an oxygen atmosphere and at a temperature of 600 ° C. to 800 ° C. to finally complete the capacitor manufacturing.

우수한 고유전체 캐패시터 특성을 얻기 위해서는 상술한 바와 같이 고유전체 박막의 증착 조건이 산소 분위기의 고온이어야 하며, 후속 열처리 또한 고온, 산소 분위기가 필수적이다. 이러한 고온, 산소 분위기 공정을 거치면 산소가 플라티늄막을 통과하여 확산방지막까지 도달하게 되나 산화티타늄 확산방지막 자체가 산화물이기 때문에 산화에 의한 하부전극의 열화를 방지할 뿐만 아니라 플라티늄과 실리콘간의 상호 확산을 억제한다. 따라서, 열적 안정성이 우수한 캐패시터를 실현할 수 있다.As described above, in order to obtain excellent high-k dielectric capacitor characteristics, the deposition conditions of the high-k dielectric thin film should be a high temperature of an oxygen atmosphere, and subsequent heat treatment also requires a high temperature and an oxygen atmosphere. Through this high temperature and oxygen atmosphere process, oxygen passes through the platinum film to reach the diffusion barrier, but since the titanium oxide diffusion barrier itself is an oxide, it not only prevents deterioration of the lower electrode due to oxidation but also suppresses mutual diffusion between platinum and silicon. . Therefore, a capacitor excellent in thermal stability can be realized.

상술한 일실시예에서는 티타늄막을 콘택홀 내에 매립하는 방식을 사용하였으나, 본 발명의 기술적 사상은 티타늄막을 전체구조 상부에 형성하는 경우와 플러그 물질을 사용하지 않고 티타늄막을 실리콘 기판에 직접 콘택 시키는 경우에도 적용된다.In the above-described embodiment, a method of embedding the titanium film in the contact hole is used, but the technical idea of the present invention is to form the titanium film on the entire structure and to directly contact the silicon film on the silicon substrate without using a plug material. Apply.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

이상에서 설명한 바와 같이 본 발명을 실시하면 고온 산소 분위기의 열공정을 진행하더라도 캐패시터의 열적 안정성이 유지되어 공정 마진을 확보할 수 있으며, 이로 인하여 우수한 특성의 캐패시터 제조가 가능하게 되어 기가 디램급 이상의 소자 개발을 앞당길 수 있다.As described above, when the present invention is carried out, the thermal stability of the capacitor is maintained even when the thermal process is performed in a high temperature oxygen atmosphere, thereby ensuring a process margin. As a result, a capacitor having excellent characteristics can be manufactured and thus a device having a giga DRAM or higher level. Can speed up development

Claims (12)

소정의 하부층이 형성된 반도체 기판 상부에 층간절연막을 형성하는 제1 단계;A first step of forming an interlayer insulating film on the semiconductor substrate on which a predetermined lower layer is formed; 상기 층간절연막을 선택 식각하여 상기 반도체 기판의 소정 부분을 노출시키는 콘택홀을 형성하는 제2 단계;Selectively etching the interlayer insulating layer to form a contact hole exposing a predetermined portion of the semiconductor substrate; 상기 콘택홀을 일부분을 매립하는 콘택 플러그를 형성하는 제3 단계;Forming a contact plug filling a portion of the contact hole; 상기 콘택홀의 나머지 부분을 매립하는 티타늄막을 형성하는 제4 단계;Forming a titanium film filling the remaining portion of the contact hole; 상기 티타늄막의 표면 부분을 산화시켜 산화티타늄막을 형성하는 제5 단계;A fifth step of oxidizing a surface portion of the titanium film to form a titanium oxide film; 상기 산화티타늄막에 전자빔 처리하여 상기 산화티타늄막의 절연성을 파괴하는 제6 단계;A sixth step of destroying the insulating property of the titanium oxide film by performing electron beam treatment on the titanium oxide film; 전체구조 상부에 하부전극용 전도막을 형성하는 제7 단계; 및A seventh step of forming a conductive film for the lower electrode on the entire structure; And 전체구조 상부에 고유전체 박막 및 상부전극용 전도막을 차례로 형성하는 제8 단계Eighth step of sequentially forming a high dielectric thin film and an upper electrode conductive film on the entire structure 를 포함하여 이루어진 고유전체 캐패시터 제조방법.High dielectric capacitor manufacturing method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제4 단계가The fourth step is 상기 제3 단계 수행후 전체구조 상부에 상기 티타늄막을 증착하는 제9 단계와,A ninth step of depositing the titanium film on the entire structure after the third step; 화학적·기계적 연마법을 사용하여 상기 층간절연막 상부의 상기 티타늄막을 제거하는 제10 단계를 포함하여 이루어진 고유전체 캐패시터 제조방법.And a tenth step of removing the titanium film on the interlayer insulating film by using a chemical mechanical polishing method. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 콘택 플러그가The contact plug 상기 콘택홀의 높이보다 500Å 내지 1000Å 낮게 형성되는 고유전체 캐패시터 제조방법.The high dielectric capacitor manufacturing method is formed 500 Å to 1000 Å lower than the height of the contact hole. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 산화티타늄막이The titanium oxide film 산소 분위기 및 700℃ 내지 800℃의 온도에서 열처리를 실시하여 형성되는 고유전체 캐패시터 제조방법.A method of manufacturing a high dielectric capacitor formed by performing heat treatment in an oxygen atmosphere and a temperature of 700 ° C to 800 ° C. 제 4 항에 있어서,The method of claim 4, wherein 상기 제5 단계가The fifth step 전기로 내에서 이루어진 고유전체 캐패시터 제조방법.A method of manufacturing a high dielectric capacitor in an electric furnace. 제 1 항에 있어서,The method of claim 1, 상기 고유전체 박막이The high dielectric thin film (BaxSr1-x)TiO3막인 고유전체 캐패시터 제조방법.(Ba x Sr 1-x ) A method of manufacturing a high dielectric capacitor, which is a TiO 3 film. 제 1 항에 또는 제 6 항에 있어서,The method according to claim 1 or 6, 상기 하부전극용 전도막이The lower electrode conductive film 플라티늄막인 고유전체 캐패시터 제조방법.A method of manufacturing a high dielectric capacitor, which is a platinum film. 소정의 하부층이 형성된 반도체 기판에 전기적으로 콘택되는 티타늄막을 형성하는 제1 단계;Forming a titanium film in electrical contact with the semiconductor substrate on which the predetermined lower layer is formed; 상기 티타늄막의 표면 부분을 산화시켜 산화티타늄막을 형성하는 제2 단계;Oxidizing a surface portion of the titanium film to form a titanium oxide film; 상기 산화티타늄막에 전자빔 처리하여 상기 산화티타늄막의 절연성을 파괴하는 제3 단계;A third step of destroying the insulating property of the titanium oxide film by performing electron beam treatment on the titanium oxide film; 전체구조 상부에 하부전극용 전도막을 형성하는 제4 단계; 및Forming a conductive film for the lower electrode on the entire structure; And 전체구조 상부에 고유전체 박막 및 상부전극용 전도막을 차례로 형성하는 제5 단계A fifth step of sequentially forming a high dielectric film and an upper electrode conductive film on the entire structure 를 포함하여 이루어진 고유전체 캐패시터 제조방법.High dielectric capacitor manufacturing method comprising a. 제 8 항에 있어서,The method of claim 8, 상기 산화티타늄막이The titanium oxide film 산소 분위기 및 700℃ 내지 800℃의 온도에서 열처리를 실시하여 형성되는 고유전체 캐패시터 제조방법.A method of manufacturing a high dielectric capacitor formed by performing heat treatment in an oxygen atmosphere and a temperature of 700 ° C to 800 ° C. 제 8 항 또는 제 9 항에 있어서,The method according to claim 8 or 9, 상기 제2 단계가The second step 전기로 내에서 이루어진 고유전체 캐패시터 제조방법.A method of manufacturing a high dielectric capacitor in an electric furnace. 제 8 항에 있어서,The method of claim 8, 상기 고유전체 박막이The high dielectric thin film (BaxSr1-x)TiO3막인 고유전체 캐패시터 제조방법.(Ba x Sr 1-x ) A method of manufacturing a high dielectric capacitor, which is a TiO 3 film. 제 8 항 또는 제 11 항에 있어서,The method according to claim 8 or 11, wherein 상기 하부전극용 전도막이The lower electrode conductive film 플라티늄막인 고유전체 캐패시터 제조방법.A method of manufacturing a high dielectric capacitor, which is a platinum film.
KR1019970078023A 1997-12-30 1997-12-30 Method for fabricating high dielectric capacitor of semiconductor device to guarantee process margin KR100436057B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970078023A KR100436057B1 (en) 1997-12-30 1997-12-30 Method for fabricating high dielectric capacitor of semiconductor device to guarantee process margin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970078023A KR100436057B1 (en) 1997-12-30 1997-12-30 Method for fabricating high dielectric capacitor of semiconductor device to guarantee process margin

Publications (2)

Publication Number Publication Date
KR19990057944A KR19990057944A (en) 1999-07-15
KR100436057B1 true KR100436057B1 (en) 2004-12-17

Family

ID=37348840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970078023A KR100436057B1 (en) 1997-12-30 1997-12-30 Method for fabricating high dielectric capacitor of semiconductor device to guarantee process margin

Country Status (1)

Country Link
KR (1) KR100436057B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153590B2 (en) 2013-11-05 2015-10-06 Samsung Electronics Co., Ltd. Semiconductor devices including buried channels
KR20160069618A (en) 2014-12-08 2016-06-17 (주)송현 Bale tongs

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129227A (en) * 1991-11-01 1993-05-25 Seiko Epson Corp Manufacture of semiconductor device
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
KR960019523A (en) * 1994-11-30 1996-06-17 김주용 Metal layer diffusion barrier characteristics enhancement method of semiconductor device
KR960026629A (en) * 1994-12-21 1996-07-22 김주용 Metal wiring formation method of semiconductor device
KR960043029A (en) * 1995-05-19 1996-12-21 김주용 Metal wiring formation method of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129227A (en) * 1991-11-01 1993-05-25 Seiko Epson Corp Manufacture of semiconductor device
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
KR960019523A (en) * 1994-11-30 1996-06-17 김주용 Metal layer diffusion barrier characteristics enhancement method of semiconductor device
KR960026629A (en) * 1994-12-21 1996-07-22 김주용 Metal wiring formation method of semiconductor device
KR960043029A (en) * 1995-05-19 1996-12-21 김주용 Metal wiring formation method of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153590B2 (en) 2013-11-05 2015-10-06 Samsung Electronics Co., Ltd. Semiconductor devices including buried channels
KR20160069618A (en) 2014-12-08 2016-06-17 (주)송현 Bale tongs

Also Published As

Publication number Publication date
KR19990057944A (en) 1999-07-15

Similar Documents

Publication Publication Date Title
JPH1174473A (en) Highly integrated storage element and manufacture thereof
KR100269310B1 (en) Semiconductor device using conductive diffusion barrier layer
KR20010113324A (en) Method of manufacturing a capacitor in a semiconductor device
KR100235949B1 (en) Manufacturing method of capacitor of semiconductor device
KR100519240B1 (en) Manufacturing method of capacitor electrode made of platinum metal
KR20040010035A (en) Semiconductor device with transistor and capacitor and its manufacture method
KR100292689B1 (en) Capacitor and Formation Method
KR100244306B1 (en) Method for forming capacitor of semiconductor divice
KR100436057B1 (en) Method for fabricating high dielectric capacitor of semiconductor device to guarantee process margin
JP2000511359A (en) Method of manufacturing semiconductor memory device without barrier
KR100533970B1 (en) Highly Integrated Memory Device and Manufacturing Method Thereof
KR100474589B1 (en) Capacitor Manufacturing Method
KR100318453B1 (en) METHOD FOR FORMING CAPACITOR HAVING BOTTOM ELECTRODE FORMED BY Ir/Pt DOUBLE LAYER
KR100533991B1 (en) Manufacturing method of high dielectric capacitor of semiconductor device
KR100597598B1 (en) A method for forming high-dielectric capacitor in semiconductor device
KR100265333B1 (en) Method for high dielectric capacitor of semiconductor device
KR20010027083A (en) Method of manufacturing a capacitor in a semiconductor device
KR19990057942A (en) Ferroelectric Capacitor Manufacturing Method for Semiconductor Device
KR0180786B1 (en) Method for manufacturing semiconductor capacitor
KR100646947B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100541374B1 (en) Method for forming capacitor having platinum bottom electrode
KR100734640B1 (en) Method of manufacturing a capacitor in semiconductor device
KR100322839B1 (en) Method of fabricating capacitor of semiconductor device
KR100235955B1 (en) Method for manufacturing capacitor semiconductor device
KR100209377B1 (en) Method for forming capacitor of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee