KR100327592B1 - 웨이퍼 에이지의 패턴 구조 및 그의 형성방법 - Google Patents

웨이퍼 에이지의 패턴 구조 및 그의 형성방법 Download PDF

Info

Publication number
KR100327592B1
KR100327592B1 KR1019990065200A KR19990065200A KR100327592B1 KR 100327592 B1 KR100327592 B1 KR 100327592B1 KR 1019990065200 A KR1019990065200 A KR 1019990065200A KR 19990065200 A KR19990065200 A KR 19990065200A KR 100327592 B1 KR100327592 B1 KR 100327592B1
Authority
KR
South Korea
Prior art keywords
wafer
dummy pattern
cmp
metal layer
pattern
Prior art date
Application number
KR1019990065200A
Other languages
English (en)
Other versions
KR20010065327A (ko
Inventor
이웅연
장윤영
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990065200A priority Critical patent/KR100327592B1/ko
Publication of KR20010065327A publication Critical patent/KR20010065327A/ko
Application granted granted Critical
Publication of KR100327592B1 publication Critical patent/KR100327592B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2022Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G03F7/2028Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 웨이퍼 에이지의 패턴구조 및 그 형성방법에 관한 것으로서, 특히, 웨이퍼의 외측 테두리에 환형으로 더미패턴에 의하여 격리되도록 레이저 이비알부와 포토이비알부를 형성하므로 후속 공정에서 층간절연막을 적층하여 CMP연마공정으로 평탄화할 때, 웨이퍼의 균일도를 유지하므로 소자의 수율을 향상하도록 하는 매우 유용하고 효과적인 발명이다. 또한, 본 발명에 따른 공정을 진행하게 되면, 웨이퍼의 균일도를 개선하기 위한 CMP 더미패턴을 추가적인 공정 스텝없이 마스크 작업시에 형성할 수 있으므로 제조원가를 저감하고, 제조시간을 단축하도록 하는 장점을 갖는다.

Description

웨이퍼 에이지의 패턴 구조 및 그의 형성방법 { Pattern Structure Of Wafer Edge And Forming Method Thereof }
본 발명은 웨이퍼의 더미패턴(Dummy Pattern)을 형성하는 방법에 관한 것으로서, 특히, 웨이퍼의 외측 테두리에 더미패턴에 의하여 격리되도록 레이저 이비알부와 포토이비알부를 형성하므로 후속 공정에서 층간절연막을 적층하여 CMP연마공정으로 평탄화할 때, 웨이퍼의 균일도를 유지하므로 소자의 수율을 향상하도록 하는 웨이퍼 에이지의 더미 패턴 및 그의 형성방법에 관한 것이다.
일반적으로, 현재에 이용되고 있는 CMP연마(Chemical Mechanical Polishing)공정은, 고집적도를 갖는 메모리소자와 2메탈이상의 금속배선을 포함하고 있는 로직 반도체소자와, 메모리소자 및 로직소자가 합쳐져 있는 MML(memory merged logic)반도체소자의 경우에 반드시 적용하여야 하는 공정이다.
이러한 CMP연마공정은, 웨이퍼 보다 큰 연마패드(polishing pad)에 의하여 샌드 페이퍼와 같이, 연마되는 것으로 생각할 수 있다.
CMP연마공정 후의 연마된 부분의 평탄도는 반도체소자의 패턴이나 패턴 덴서티(Pattern Density)에 상당한 영향을 주게 되는 것으로서, 각종의 더미패턴(Dummy Pattern)들이 반도체소자의 동작에는 직접적으로 영향을 주지 않고 단지 CMP연마공저의 특성을 향상하기 위하여 사용되고 있다.
한편, 웨이퍼의 센터 다이(Center Die)와 에이지 다이(Edge Die)에서의 연마 후 잔류절연막 차이에 의하여 발생되는 웨이퍼 레벨 CMP균일도(wafer level CMP uniformity)를 개선하기 위한 종래의 방법은, 도 1에 도시된 바와 같이, 웨이퍼(A)의 이비알(EBR; Edge Bead Remove)(2)을 제외한 웨이퍼의 에이지 까지 포토마스크공정을 진행하여 웨이퍼 에이지 다이에 형성된 반도체소자를 더미패턴으로 이용하는 방법이다.
그러나, 이 경우 CMP연마패드의 구조상 웨이퍼 에이지 다이들에서 심하게 연마되는 문제가 발생하여 이 지역의 메탈이 이탈되어져 나가서 후속공정에 치명적인 디펙트로 작용하는 문제와 후속 CMP연마공정을 위한 더미패턴을 형성하기 위한 포토마스크 공정에서 이 지역의 위상차(Topology)가 주변의 위상차 보다 훨씬 낮아져서 광의 디포커스(Defocus)에 의한 패턴불량을 유발하는 문제점을 지닌다.
한편, 이러한 문제를 해결하기 위하여 웨에퍼 에이지 다이들을 일부러 빼고 진행하기도 하는 데 이 경우에는 웨이퍼 넷 다이(Wafer Net Die)의 수가 급속하게 줄어드는 단점을 지니고 있으며, 또한, 이러한 비대칭적으로 CMP연마 더미패턴들은 인접한 다른 넷 다이에도 악 영향을 미치므로 반도체소자의 수율을 크게 저하시킨다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 웨이퍼의 외측 테두리에 환형으로 더미패턴에 의하여 격리되도록 레이저 이비알부와 포토이비알부를 형성하므로 후속 공정에서 층간절연막을 적층하여 CMP연마공정으로 평탄화할 때, 웨이퍼의 균일도를 유지하므로 소자의 수율을 향상하는 것이 목적이다.
도 1a은 종래의 이비알 부위를 갖는 웨이퍼의 평면 상태도 이고,
도 2는 본 발명에 따른 이중 이비알 부위를 갖는 웨이퍼의 평면도 이며,
도 3(a) 내지 도 3(h)는 본발명에 따른 웨이퍼의 더미패턴 형성방법을 순차적으로 보인 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
A : 포토이비알 B : 더미패턴
C : 레이저 이비알 D : 메탈마스크패턴
30 : 웨이퍼 35 : 절연층
40 : 메탈층 45 : 감광막
50 : 레이저 빔 55 : 노출부위
65 ; 층간절연막 70 ; 연마된 층간절연막
이러한 목적은, 메탈마스크패턴을 형성하는 웨이퍼에 있어서, 상기 웨이퍼의 에지부에 환상으로 레이저이비알부와 포토이비알부에 의하여 격리되도록 CMP 더미패턴을 형성하여 이루어진 웨이퍼 에이지의 패턴 구조를 제공함으로써 달성된다.
그리고, 본 발명의 목적은, 웨이퍼의 에이지 부위에 포토이비알부(photo EBR)가 형성될 부위를 제외한 부위에 절연층을 적층한 후, 상기 결과물 상에 연속하여 메탈층을 적층하는 단계와; 상기 결과물 상에 감광막을 적층한 후, 포토리소그라피(Photo Lithography)공정으로 포토이비알부를 형성한 단계와; 상기 단계 후에 CMP더미패턴이 형성될 부위에 레이저빔을 조사하여 상기 감광막에 노출부위를 형성하는 단계와; 상기 단계 후에 감광막의 노출부위를 통하여 메탈층을 식각하여 레이저이비알부를 형성하여 메탈층을 메탈마스크패턴과 더미패턴으로 분리하는 단계와; 상기 결과물 상에 층간절연막을 적층하여 CMP연마공정을 진행하는 단계를 포함하여 이루어진 웨이퍼 에이지의 더미패턴 형성방법을 제공함으로써 달성된다.
그리고, 상기 메탈층은, 폴리실리콘, 도핑된 폴리실리콘, 텅스텐실리사이드 또는 살리사이드 중에 어느 하나를 선택하여 사용하는 것이 바람직 하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 이중 이비알 부위를 갖는 웨이퍼의 평면도 이다.
본 발명의 구성을 살펴 보면, 메탈마스크패턴(10)을 형성하는 웨이퍼(B)에 있어서, 상기 웨이퍼(B)의 에지부에 환상으로 레이저이비알부(C)와 포토이비알부 (A)에 의하여 격리되도록 CMP더미패턴(B)을 형성하여 이루어진 것으로서, 후속 CMP연마공정에서 층간절연막이 메탈층을 침범하지 않고 비교적 균일하게 연마되어지도록 한다.
도 3(a) 내지 도 3(b)는 본발명에 따른 웨이퍼의 더미패턴 형성방법을 순차적으로 보인 도면이다.
도 3(a)에 도시된 바와 같이, 웨이퍼(30)의 에이지 부위에 포토이비알부(A)를 제외한 부위에 절연층(35)을 적층한 후, 상기 결과물 상에 연속하여 메탈층(40)을 적층하도록 한다.
상기 메탈층(40)은, 폴리실리콘, 도핑된 폴리실리콘, 텅스텐실리사이드 또는 살리사이드 중에 어느 하나를 선택하여 사용하는 것이 바람직 하다.
그리고, 도 3(b)에 도시된 바와 같이, 상기 결과물 상에 감광막(45)을 적층한 후, 포토리소그라피공정으로 포토이비알부(A)를 형성한 상태를 도시하고 있다.
그리고, 도 3(c) 및 3(d)에 도시된 바와 같이, 상기 단계 후에 CMP더미패턴이 형성될 부위에 레이저빔(50)을 조사하여 상기 감광막(45)에 노출부위(55)를 형성하도록 한다.
도 3(f)에 도시된 바와 같이, 상기 단계 후에 감광막(45)의 노출부위(55)를 통하여 메탈층(40)을 식각하여 레이저이비알부(C)를 형성하여 메탈층(40)을 메탈마스크패턴(D)과 더미패턴(B)으로 분리하도록 한다.
그리고, 도 3(g) 및 도 3(h)에 도시된 바와 같이, 상기 결과물 상에 층간절연막(65)을 적층하여 CMP연마공정을 진행하도록 한다.
상기 도 3(h)에 도시된 바와같이, 종래와 다르게 메탈층(40)을 식각하여 레이저이비알부(C)를 형성하면서 메탈마스크패턴(D)과 CMP더미패턴(B)으로 분리하므로 후속 공정에서 층간절연막(65)을 적층한 후, CMP연마공정을 진행하여 연마된 층간절연막(70)을 형성할 때, 더미패턴(B)의 연마균일도를 개선하여서 웨이퍼에 균일한 연마가 이루어지도록 한다.
상기한 바와 같이, 본 발명에 따른 웨이퍼 에이지의 패턴구조 및 그 형성방법을 이용하게 되면, 웨이퍼의 외측 테두리에 더미패턴에 의하여 격리되도록 레이저 이비알부와 포토이비알부를 형성하므로 후속 공정에서 층간절연막을 적층하여 CMP연마공정으로 평탄화할 때, 웨이퍼의 균일도를 유지하므로 소자의 수율을 향상하도록 하는 매우 유용하고 효과적인 발명이다.
또한, 본 발명에 따른 공정을 진행하게 되면, 웨이퍼의 균일도를 개선하기 위한 CMP 더미패턴을 추가적인 공정 스텝없이 마스크 작업시에 형성할 수 있으므로 제조원가를 저감하고, 제조시간을 단축하도록 하는 장점을 갖는다.

Claims (3)

  1. 메탈마스크패턴을 형성하는 웨이퍼에 있어서,
    상기 웨이퍼의 에지부에 환상으로 레이저이비알부와 포토이비알부에 의하여 격리되도록 CMP 더미패턴을 형성하여 이루어진 것을 특징으로 하는 웨이퍼 에이지의 패턴 구조.
  2. 웨이퍼의 에이지 부위에 포토이비알부를 제외한 부위에 절연층을 적층한 후, 상기 결과물 상에 연속하여 메탈층을 적층하는 단계와;
    상기 결과물 상에 감광막을 적층한 후, 포토리소그라피공정을으로 포토이비알부를 형성하는 단계와;
    상기 단계 후에 CMP더미패턴이 형성될 부위에 레이저빔을 조사하여 상기 감광막에 노출부위를 형성하는 단계와;
    상기 단계 후에 감광막의 노출부위를 통하여 메탈층을 식각하여 레이저이비알부를 형성하여 메탈층을 메탈마스크패턴과 더미패턴으로 분리하는 단계와;
    상기 결과물 상에 층간절연막을 적층하여 CMP연마공정을 진행하는 단계를 포함하여 이루어진 것을 특징으로 하는 웨이퍼 에이지의 더미패턴 형성방법.
  3. 제 1 항에 있어서, 상기 메탈층은, 폴리실리콘, 도핑된 폴리실리콘, 텅스텐실리사이드 또는 살리사이드 중에 어느 하나를 선택하여 사용하는 것을 특징으로 하는 웨이퍼 에이지의 더미패턴 형성방법.
KR1019990065200A 1999-12-29 1999-12-29 웨이퍼 에이지의 패턴 구조 및 그의 형성방법 KR100327592B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990065200A KR100327592B1 (ko) 1999-12-29 1999-12-29 웨이퍼 에이지의 패턴 구조 및 그의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065200A KR100327592B1 (ko) 1999-12-29 1999-12-29 웨이퍼 에이지의 패턴 구조 및 그의 형성방법

Publications (2)

Publication Number Publication Date
KR20010065327A KR20010065327A (ko) 2001-07-11
KR100327592B1 true KR100327592B1 (ko) 2002-03-15

Family

ID=19632404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065200A KR100327592B1 (ko) 1999-12-29 1999-12-29 웨이퍼 에이지의 패턴 구조 및 그의 형성방법

Country Status (1)

Country Link
KR (1) KR100327592B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688700B1 (ko) * 2005-12-26 2007-03-02 동부일렉트로닉스 주식회사 반도체 소자 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637012A (ja) * 1992-07-20 1994-02-10 Mitsubishi Electric Corp 周辺露光によるパターン形成方法
US5783482A (en) * 1997-09-12 1998-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method to prevent oxide peeling induced by sog etchback on the wafer edge
JPH1197346A (ja) * 1997-07-10 1999-04-09 Lucent Technol Inc 半導体ウエハの製造
KR19990055784A (ko) * 1997-12-27 1999-07-15 김영환 반도체 소자의 제조방법
KR19990060827A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 스핀 온 글라스막 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637012A (ja) * 1992-07-20 1994-02-10 Mitsubishi Electric Corp 周辺露光によるパターン形成方法
JPH1197346A (ja) * 1997-07-10 1999-04-09 Lucent Technol Inc 半導体ウエハの製造
US5783482A (en) * 1997-09-12 1998-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method to prevent oxide peeling induced by sog etchback on the wafer edge
KR19990055784A (ko) * 1997-12-27 1999-07-15 김영환 반도체 소자의 제조방법
KR19990060827A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 스핀 온 글라스막 형성 방법

Also Published As

Publication number Publication date
KR20010065327A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
KR100354440B1 (ko) 반도체 장치의 패턴 형성 방법
JP2002217170A (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US12009212B2 (en) Semiconductor device with reduced critical dimensions
JP3415551B2 (ja) 半導体装置の製造方法
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
US20090227110A1 (en) Method of Forming Mask Pattern
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
KR100327592B1 (ko) 웨이퍼 에이지의 패턴 구조 및 그의 형성방법
JP2007027681A (ja) 半導体素子の製造方法
US5902133A (en) Method of forming a narrow polysilicon gate with i-line lithography
US5512500A (en) Method of fabricating semiconductor device
KR20100078947A (ko) 반도체 소자의 제조방법
US7087533B2 (en) Method for fabricating semiconductor device
US7029998B2 (en) Formation method of gate electrode in a semiconductor process
KR100939168B1 (ko) 반도체 소자의 패턴 형성 방법
US8057987B2 (en) Patterning method of semiconductor device
US10290543B1 (en) Method for manufacturing semiconductor device
KR100681679B1 (ko) 반도체 소자 제조 방법
JP2743895B2 (ja) 半導体装置の製造方法
KR100431527B1 (ko) 반도체 웨이퍼 최외각 영역에 더미패턴을 포함하는반도체장치의 형성방법
KR100944344B1 (ko) 반도체소자의 제조방법
KR0139575B1 (ko) 반도체 소자 제조방법
KR100868634B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR100427718B1 (ko) 반도체 소자의 제조 방법
TWI294652B (en) Method for forming a gate structure and a conductive line structure

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 18