KR100324597B1

KR100324597B1 - 비트 스트림 프로세서

Info

Publication number: KR100324597B1
Application number: KR1019990065874A
Authority: KR
Inventors: 임채덕; 윤명철
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-12-30
Filing date: 1999-12-30
Publication date: 2002-02-16
Also published as: KR20010058531A

Abstract

비트 스트림 처리를 효과적으로 수행할 수 있는 FIFO 구조의 비트 스트림 프로세서가 개시된다. 본 발명은 스트림 데이터 프로세싱의 순서(sequence)를 제어하기 위한 프로그램 시이퀀스와, 입력되는 비트 스트림 데이터를 받아서 처리 가능한 데이터 포맷으로 바이트 정렬시키며, 데이터의 비트 율(bit rate)을 향상시킬 수 있도록 FIFO 구조를 갖는 비트 스트림 리시버(bit stream receiver), 상기 비트 스트림 리시버를 통하여 바이트 정렬된 데이터를 처리하는 데이터패스(datapath), 상기 데이터패스와 메모리와의 인터페이스를 통해서 상기 데이터패스에서 요구하는 비트 패턴을 제공해 주는 FIFO 제어부, 비트 스트림 처리된 데이터를 직렬로 출력시키는 역할을 수행하기 위한 시리얼 인터페이스(serial interface), 및 타겟 선정(target selection)을 위한 어드레스 디코더(adress decoder)를 포함하여 구성됨으로써, 성능 손실(performance loss)을 줄이면서 별도의 하드웨어 추가 없이 범용 프로세싱을 수행하면서 비트 스트림을 효율적으로 처리할 수 있다.

Description

비트 스트림 프로세서{Bit Stream Processor}

본 발명은 MPEG 스트림 등의 비트 스트림 프로세싱(Bit Stream Processing)을 필요로 하는 처리 장치에 관한 것으로서, 특히 MP3 포맷 등의 비트 스트림 처리를 효과적으로 수행할 수 있는 FIFO 구조의 비트 스트림 프로세서에 관한 것이다.

일반적인 MPU/MCU/DSP(digital signal processor) 등은 기본적으로 바이트 정렬(byte align)된 데이터 포맷(data format)을 처리하는 구조를 갖는다.

그러나, 이러한 구조에서 비트 스트림을 처리하기 위해서는 같은 데이터를 몇 번씩 쉬프팅(shifting) 시키면서 원하는 데이터 포맷을 생성하고, 이 데이터를 처리하기 위해 불필요한 사이클을 수행함으로써 성능(performance) 손실을 야기하게 된다.

이러한 이유로 인하여, 종래의 비트 스트림 프로세싱은 주로 소프트웨어적으로 처리하거나, 제어 로직을 구성하여 비트 스트림을 처리하는 방법을 사용하고 있다. 그러나, 전자의 소프트웨어 처리는 전술한 MPU/MCU/DSP 프로세서로 처리하는 것과 같은 결과를 보이며, 후자의 제어 로직을 구성하는 경우에는 하드웨어 오버헤드(Hardware overhead)가 커지며, 다른 구조의 비트 스트림 포맷에는 적용이 안되기 때문에 유동성(flexibility)가 낮아진다는 문제점을 안고 있다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술이 갖는문제점을 해결하기 위하여, 비트 스트림 프로세싱에 적합한 FIFO 레지스터 구조를 채용하여 고속의 클록(high speed clock)으로 연속하여 정렬된 비트 패턴을 공급해 주고, 이후의 데이터 프로세싱은 일반적인 프로세서와 같이 처리함으로써, 성능 손실을 제거하고 마이크로-코드 제어(micro-code control) 방식에 의해 다양한 비트 스트림 포맷을 지원할 수 있는 비트 스트림 프로세서를 제시하고자 한다.

본 발명의 목적은 성능 손실(performance loss)을 줄이면서 별도의 하드웨어 추가 없이 범용 프로세싱을 수행하면서 비트 스트림을 효율적으로 처리할 수 있는 비트 스트림 프로세서를 제공하는데 있다.

도 1은 본 발명에 의한 비트 스트림 프로세서의 전체 구조를 도시한 블록도,

도 2는 도 1에서의 비트 스트림 리시버의 구조를 상세 설명하기 위한 도면,

도 3은 도 1에서의 FIFO 레지스터를 채용한 레지스터 파일의 제어 예를 설명하기 위한 도면,

도 4는 도 1에서의 FIFO 레지스터 및 제어부의 구조를 상세 도시한 도면,

도 5은 도 1에서의 시리얼 인터페이스의 상세 구조도.

* 도면의 주요부분에 대한 부호의 설명

10 : 프로그램 시이퀀스 20 : 비트 스트림 리시버

22 : 인커밍 버퍼(incoming buffer) 24 : 아웃고잉(outgoing) 버퍼

26 : 상태 레지스터 28 : 제어부

30 : 데이터패스(datapath) 40 : FIFO 제어부

50 : 시리얼 인터페이스 60 : 어드레스 디코더

본 발명의 바람직한 실시예에 따르면, 상기 기술적 과제는, 스트림 데이터 프로세싱의 순서(sequence)를 제어하기 위한 프로그램 시이퀀스(program sequence)와, 입력되는 비트 스트림 데이터를 받아서 처리 가능한 데이터 포맷으로 바이트 정렬(byte align) 시키며, 데이터의 비트 율(bit rate)을 향상시킬 수 있도록 FIFO 구조를 갖는 비트 스트림 리시버(bit stream receiver), 상기 비트 스트림 리시버를 통하여 바이트 정렬된 데이터를 처리하는 데이터패스(datapath), 상기 데이터패스와 메모리와의 인터페이스를 통해서 상기 데이터패스에서 요구하는 비트 패턴을 제공해 주는 FIFO 제어부, 비트 스트림 처리된 데이터를 직렬로 출력시키는 역할을 수행하기 위한 시리얼 인터페이스(serial interface), 및 타겟 선정(target selection)을 위한 어드레스 디코더(adress decoder)를 포함하여 구성된 비트 스트림 프로세서에 의해 달성된다.

바람직하게, 상기 FIFO 구조의 비트 스트림 리시버는, 입력된 비트 스트림 데이터를 저장하는 인커밍 버퍼(incoming buffer), 상기 인커밍 버퍼에 저장된 데이터를 복사(copy)하는 아웃고잉 버퍼(outgoing buffer), 입력되는 데이터를 상기 FIFO 구조의 버퍼를 이용하여 버퍼 채움(full) 상태마다 인터룹트 요청을 통해서 버퍼를 다시 채우는 제어부, 및 입력된 스트림을 확인하고 스트림의 양을 기록해주는 상태 레지스터(status register)를 포함하여 구성되며, 상기 아웃고잉 버퍼는, 데이터 중에서 상위 바이트를 레지스터 파일로 맵핑(mapping)시켜 상기 데이터패스의 입력으로 사용하게 함으로써, 인터페이스 지연(interface latency)을 최소화시키는 것을 특징으로 한다.

또한, 상기 FIFO 제어부는, 비트 패턴 처리를 수행하는 레지스터 파일(register file), 및 상기 레지스터 파일의 쉬프팅을 제어하고, 쉬프팅 비트의 수를 제어하기 위한 FIFO 컨트롤러를 포함하여 구성되며, 상기 레지스터 파일은 상기 메모리에서 독출된 데이터를 저장하기 위한 8비트 FIFO 버퍼, 및 상기 버퍼를 통하여 저장된 데이터를 복사하기 위한 24비트 FIFO 레지스터를 포함하여 구성되며, 비트 패턴 정렬을 고속으로 수행하기 위하여, 상기 8비트 FIFO 버퍼는 시스템 클록(clk)을 사용하고, 상기 24비트 FIFO 레지스터는 빠른 클록(clk＿fast)을 사용하는 것이 바람직하다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

도 1은 본 발명에 의한 비트 스트림 프로세서의 전체적인 구조를 나타낸다.

도 1을 참조하면, 프로그램 시이퀀스(10)는 비트 스트림 프로세싱의 시이퀀스를 제어하는 블록으로 점프(jump) 및 인터룹트(interrupt) 등의 제어도 포함한다. 비트 스트림 리시버(20)는 비트 스트림 데이터를 입력으로 하여 후술하는 데이터패스(30)에서 처리 가능한 데이터 포맷으로 변환시켜 준다. 이때, 상기 비트 스트림 리시버(20)는 입력되는 스트림을 FIFO 구조의 버퍼를 이용해서 버퍼 채움(full) 상태마다 인터룹트 요청(call)을 통해서 버퍼를 다시 채운다.

한편, 데이터패스(30)는 일반적인 프로세서의 데이터패스 블록과 동일하며, 어드레스 계산(address calculation)과 데이터 실행(data execution)을 담당하는 역할을 수행한다. FIFO 제어부(40)는 상기 데이터패스(30)와의 인터페이스를 통해서, 데이터패스(30)에서 요구하는 비트 패턴(bit pattern)으로 만들어주는 역할을 수행한다.

어드레스 디코더(60)는 일반적인 디코딩 로직으로 타겟 선택을 수행한다. 그리고, 시리얼 인터페이스(50)는 비트 스트림 프로세싱이 완료된 데이터를 직렬(serial)로 출력시켜 주는 역할을 수행하며, 인터룹트에 의해서 출력이 제어된다.

이러한 구성을 갖는 비트 스트림 프로세서의 동작을 간략히 설명하면 다음과같다.

상기 프로그램 시이퀀스(10)에 의해서 비트 스트림 프로세싱이 진행되는데, 먼저 비트 스트림 리시버(20)에 스트림 데이터가 입력되면, 상기 데이터패스(30) 및 FIFO 제어부(40)에 의해서 데이터가 실행되고, 상기 시리얼 인터페이스(50)를 통하여 그 결과를 출력하는 플로우로 진행하게 된다.

다음은 상기 비트 스트림 프로세서의 구성 요소들을 상세 도시한 도면들을 참조하여 그 동작을 구체적으로 살펴본다.

도 2는 도 1에서의 비트 스트림 리시버의 구조를 상세하게 설명하기 위한 도면으로서, FIFO 구조의 비트 스트림 리시버(20)는 입력된 비트 스트림 데이터를 저장하는 인커밍 버퍼(incoming buffer)(22), 상기 인커밍 버퍼(22)에 저장된 데이터를 복사(copy)하는 아웃고잉 버퍼(outgoing buffer)(24), 입력되는 데이터를 상기 FIFO 구조의 버퍼들을 이용하여 버퍼 채움(full) 상태마다 인터룹트 요청을 통해서 버퍼를 다시 채우는 제어부(28), 및 입력된 스트림을 확인하고 스트림의 양을 기록해주는 상태 레지스터(status register)(26)로 구성된다.

먼저, 입력된 데이터들(bsin, bsclk)은 상기 인커밍 버퍼(22)에 저장되고, 아웃고잉 버퍼(24)에 복사된다. 이때, 상기 아웃고잉 버퍼(24)에 복사된 데이터 중에서 상위 바이트는 레지스트 파일(도 4에서의 42)에 매핑(mapping)되어 상기 데이터패스(30)의 입력으로 사용된다. 또한, 인커밍 버퍼(22)를 따로 두는 것은 이러한 FIFO 구조를 통해서 데이터의 비트 율(bit rate)을 높일 수 있기 때문이다. 상기 제어부(28)는 버퍼가 다 채워진 경우에 인터룹트를 통해서 프로그램 시이퀀스(10)를 버퍼 리드(read)로 제어한다.

상기 아웃고잉 버퍼(24)를 통해서 입력된 데이터는 데이터패스(30)를 통해서 처리되는데, 일반적인 프로세서와 달리 본 실시에에서는 FIFO 레지스터 구조가 첨가된다.

도 3은 본 실시예에 따라 FIFO 레지스터가 채용된 레지스터 파일의 제어 예를 설명하기 위한 도면으로서, 상기 아웃고잉 버퍼(24)의 상위 바이트는 레지스트 파일의 FIFO 레지스트(42b)로 매핑되어, 상기 데이터패스(30)에서는 FIFO처럼 쓰이게 된다. 도 3을 참조하면, N=3이기 때문에 n0, n1, n2, n3이 좌 정렬(left align)되어, 지정 레지스터(42c)는 프로세싱 되기에 적합한 포맷으로 된다.

도 4는 도 1에서의 FIFO 제어부(40)의 구조 및 동작을 상세하게 설명하기 위한 도면으로서, 메모리(70)를 통하여 독출된 데이터는 8비트 FIFO 버퍼(42a)에 저장되고, 24비트 FIFO 레지스터(42b)에 복사된다. 이때, 상기 8비트 FIFO 버퍼(42a)는 시스템 클록(clk)을 사용하고, 상기 24비트 FIFO 레지스터(42b)는 빠른 클록(fast clock; clk＿fast)을 사용함으로써 비트 패턴 정렬을 신속히 진행할 수 있다.

한편, FIFO 컨트롤러(44)를 통하여 FIFO 쉬프팅 신호인 'shift＿signal'로 상기 FIFO 레지스터(42b)의 쉬프팅을 제어하며, 'num＿shift' 신호로 쉬프팅 비트 수를 제어한다. 상기 FIFO 컨트롤러(44)의 제어에 의해 상기 24비트 FIFO 레지스터(42b)는 빠른 클록을 사용해서 비트 패턴 처리를 수행하고 필요한 데이터는 인터룹트에 의해서 상기 8비트 FIFO 버퍼(42a)에서 공급 받는다.

도 5은 도 1에서의 시리얼 인터페이스(50)의 상세 구조도이다.

도 5를 참조하면, 상기 시리얼 인터페이스(50)는, 처리된 데이터를 데이터 버스를 통하여 병렬로 저장하기 위한 버퍼(52)와, 상기 버퍼를 통하여 병렬 저장된 데이터를 복사하는 쉬프트 레지스터(56), 그리고 시스템 클록(clk) 및 시리얼 클록(clk＿serial)을 입력으로 하여 레지스터 인에이블 신호 및 쉬프트/래치 신호를 출력하여 상기 쉬프트 레지스터에 저장된 데이터를 직렬로 출력시키는 시리얼 컨트롤러(54)를 포함하여 구성된다.

상기 데이터패스(30)를 통하여 처리된 데이터는 상기 시리얼 인터페이스(50)의 버퍼(52)에 병렬로 저장된다. 이렇게 저장된 데이터는 상기 시리얼 컨트롤러(54)에 의해서 쉬프트 레지스터(56)에 복사(copy)되어 직렬(serial)로 출력된다. 이때, 상기 쉬프트 레지스터(56)의 데이터가 모두 출력이 되면, 다시 상기 병렬 버퍼(52)의 데이터가 쉬프트 레지스터(56)로 저장된다.

본 발명은 비트 스트림 프로세서에 가장 적합한 구조이면서 MPU 및 MCU의 구조를 가지므로, 일반적인 내장 프로세서(embedded processor)로서도 적용이 가능하다.

도면 및 상세한 설명에서 본 발명의 바람직한 실시예가 기술되었고, 특정 용어가 사용되었으나, 이는 이하의 청구범위에 개시되어 있는 발명의 범주로 이를 제한하고자 하는 목적이 아니라 기술적인 개념에서 사용된 것이다. 따라서, 본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능함은 물론이다.

이상 설명한 바와 같이, 본 발명에 의한 비트 스트림 프로세서에 따르면, 비트 스트림 프로세싱에 적합한 FIFO 구조를 채용하여 고속의 클록(high speed clock)으로 연속하여 정렬된 비트 패턴을 공급함으로써 종래의 쉬프트 루우핑(shift looping) 등에 의한 성능 손실을 최소화시킬 수 있으며, 이후의 데이터 프로세싱은 일반적인 프로세서와 같이 처리함으로써 마이크로-코드 제어(micro-code control) 방식에 의해 다양한 비트 스트림 포맷을 지원할 수 있다.

Claims

스트림 데이터 프로세싱의 순서를 제어하기 위한 프로그램 시이퀀스;

입력되는 비트 스트림 데이터를 받아서 처리 가능한 데이터 포맷으로 바이트 정렬(byte align) 시키며, 데이터의 비트 율(bit rate)을 향상시킬 수 있도록 FIFO 구조를 갖는 비트 스트림 리시버;

상기 비트 스트림 리시버를 통하여 바이트 정렬된 데이터를 처리하는 데이터패스;

상기 데이터패스와 메모리와의 인터페이스를 통해서 상기 데이터패스에서 요구하는 비트 패턴을 제공해 주는 FIFO 제어부;

비트 스트림 처리된 데이터를 직렬로 출력시키는 역할을 수행하기 위한 시리얼 인터페이스; 및

타겟 선정(target selection)을 위한 어드레스 디코더

를 포함하여 구성된 것을 특징으로 하는 비트 스트림 프로세서.
제1항에 있어서,

상기 FIFO 구조의 비트 스트림 리시버는,

입력된 비트 스트림 데이터를 저장하는 인커밍 버퍼;

상기 인커밍 버퍼에 저장된 데이터를 복사(copy)하는 아웃고잉 버퍼;

입력되는 데이터를 상기 FIFO 구조의 버퍼를 이용하여 버퍼 채움(full) 상태마다 인터룹트 요청을 통해서 버퍼를 다시 채우는 제어부; 및

입력된 스트림을 확인하고 스트림의 양을 기록해주는 상태 레지스터를 포함하여 구성됨을 특징으로 하는 비트 스트림 프로세서.
제2항에 있어서,

상기 아웃고잉 버퍼는, 데이터 중에서 상위 바이트를 레지스터 파일로 맵핑(mapping)시켜 상기 데이터패스의 입력으로 사용하게 함으로써, 인터페이스 지연을 최소화시키는 것을 특징으로 하는 비트 스트림 프로세서.
제1항에 있어서,

상기 FIFO 제어부는,

비트 패턴 처리를 수행하는 레지스터 파일; 및

상기 레지스터 파일의 쉬프팅을 제어하고, 쉬프팅 비트의 수를 제어하기 위한 FIFO 컨트롤러를 포함하여 구성됨을 특징으로 하는 비트 스트림 프로세서.
제4항에 있어서,

상기 레지스터 파일은,

상기 메모리에서 독출된 데이터를 저장하기 위한 8비트 FIFO 버퍼; 및

상기 버퍼를 통하여 저장된 데이터를 복사하기 위한 24비트 FIFO 레지스터를 포함하여 구성됨을 특징으로 하는 비트 스트림 프로세서.
제5항에 있어서,

비트 패턴 정렬을 고속으로 수행하기 위하여, 상기 8비트 FIFO 버퍼는 시스템 클록(clk)을 사용하고, 상기 24비트 FIFO 레지스터는 빠른 클록(clk＿fast)을 사용하는 것을 특징으로 하는 비트 스트림 프로세서.
제1항에 있어서,

상기 시리얼 인터페이스는,

처리된 데이터를 데이터 버스를 통하여 병렬로 저장하기 위한 버퍼;

상기 버퍼를 통하여 병렬 저장된 데이터를 복사하는 쉬프트 레지스터; 및

시스템 클록(clk) 및 시리얼 클록(clk＿serial)을 입력으로 하여 레지스터 인에이블 신호 및 쉬프트/래치 신호를 출력하여 상기 쉬프트 레지스터에 저장된 데이터를 직렬로 출력시키는 시리얼 컨트롤러를 포함하여 구성됨을 특징으로 하는 비트 스트림 프로세서.