JP2942449B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP2942449B2 JP2942449B2 JP5247154A JP24715493A JP2942449B2 JP 2942449 B2 JP2942449 B2 JP 2942449B2 JP 5247154 A JP5247154 A JP 5247154A JP 24715493 A JP24715493 A JP 24715493A JP 2942449 B2 JP2942449 B2 JP 2942449B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- bit width
- group
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、種類が異なる複数のレ
ジスタ群を有し、プログラムに従ってデータを処理する
データ処理装置に関する。
ジスタ群を有し、プログラムに従ってデータを処理する
データ処理装置に関する。
【０００２】
【従来の技術】近年、アプリケーションの複雑化に伴う
プログラム／データサイズの増大が問題となってきてい
る。マイクロコンピューター等のデータ処理装置におい
ては、処理能力の向上や高機能化の要求に従って、１６
ビットあるいは３２ビットＣＰＵを備えたものが出現し
ているが、これらのデータ処理装置では、アドレスレジ
スタ・データレジスタのような使用目的別に複数のレジ
スタ群を備えたものがある。
プログラム／データサイズの増大が問題となってきてい
る。マイクロコンピューター等のデータ処理装置におい
ては、処理能力の向上や高機能化の要求に従って、１６
ビットあるいは３２ビットＣＰＵを備えたものが出現し
ているが、これらのデータ処理装置では、アドレスレジ
スタ・データレジスタのような使用目的別に複数のレジ
スタ群を備えたものがある。
【０００３】アドレスレジスタとデータレジスタの複数
のレジスタ群を備えたデータ処理装置の従来例としてM6
8000 8/16/32 MICROPROCESSORS USER MANUAL に記載さ
れたデータ処理装置を説明する。図５は、従来のデータ
処理装置の構成を示すブロック図である。同図におい
て、５０１はアドレスレジスタ・データレジスタの２種
類のレジスタ群からなるレジスタ部、５０２は命令を解
読する命令解読部、５０３は外部記憶装置、５０４は外
部記憶装置との間で指定されたビット幅のデータの入出
力を行なう外部アクセス実行部である。なお、本従来例
が対象とするアプリケーションのアドレス空間は２４ビ
ット以内、データのビット幅は１６ビットであるとす
る。
のレジスタ群を備えたデータ処理装置の従来例としてM6
8000 8/16/32 MICROPROCESSORS USER MANUAL に記載さ
れたデータ処理装置を説明する。図５は、従来のデータ
処理装置の構成を示すブロック図である。同図におい
て、５０１はアドレスレジスタ・データレジスタの２種
類のレジスタ群からなるレジスタ部、５０２は命令を解
読する命令解読部、５０３は外部記憶装置、５０４は外
部記憶装置との間で指定されたビット幅のデータの入出
力を行なう外部アクセス実行部である。なお、本従来例
が対象とするアプリケーションのアドレス空間は２４ビ
ット以内、データのビット幅は１６ビットであるとす
る。
【０００４】図６は、上記データ処理装置におけるレジ
スタから外部記憶装置へデータを転送する転送命令の命
令フォーマットを示す。同図において、「ＯＰ」は命令
の種類を示すオペレーションフィールドでここでは転送
命令（MOVE）を示す、「ＳＩＺＥ」は転送するビット幅
を示すサイズフィールド、「ＳＲＣ」は転送元のレジス
タ資源を示すソースフィールド、「ＤＥＳＴ」は転送先
の外部記憶資源を示すデスティネーションフィールドで
ある。
スタから外部記憶装置へデータを転送する転送命令の命
令フォーマットを示す。同図において、「ＯＰ」は命令
の種類を示すオペレーションフィールドでここでは転送
命令（MOVE）を示す、「ＳＩＺＥ」は転送するビット幅
を示すサイズフィールド、「ＳＲＣ」は転送元のレジス
タ資源を示すソースフィールド、「ＤＥＳＴ」は転送先
の外部記憶資源を示すデスティネーションフィールドで
ある。
【０００５】以上のように構成されたデータ処理装置に
おいてレジスタから外部記憶装置へデータを転送する動
作を例にとって説明する。図６に示した転送命令が命令
解読部５０２で解読され、オペレーションフィールド
（ＯＰ）から処理がレジスタから外部記憶装置への転送
（MOVE）であり、サイズフィールド（ＳＩＺＥ）から転
送データのビット幅が３２ビットであり、ソースフィー
ルド（ＳＲＣ）から転送元のレジスタがA1であり、デス
ティネーションフィールド（ＤＥＳＴ）から転送先の外
部記憶装置のアドレス（@A2）が判別される。外部アク
セス実行部５０４は、命令解読部５０２よりレジスタ情
報５０５及びビット幅情報５０６を入力すると、指定さ
れた３２ビットのビット幅でレジスタ部５０１のレジス
タの内容A1（５０７）を外部記憶装置５０３に書き込む
（５０８）。
おいてレジスタから外部記憶装置へデータを転送する動
作を例にとって説明する。図６に示した転送命令が命令
解読部５０２で解読され、オペレーションフィールド
（ＯＰ）から処理がレジスタから外部記憶装置への転送
（MOVE）であり、サイズフィールド（ＳＩＺＥ）から転
送データのビット幅が３２ビットであり、ソースフィー
ルド（ＳＲＣ）から転送元のレジスタがA1であり、デス
ティネーションフィールド（ＤＥＳＴ）から転送先の外
部記憶装置のアドレス（@A2）が判別される。外部アク
セス実行部５０４は、命令解読部５０２よりレジスタ情
報５０５及びビット幅情報５０６を入力すると、指定さ
れた３２ビットのビット幅でレジスタ部５０１のレジス
タの内容A1（５０７）を外部記憶装置５０３に書き込む
（５０８）。
【０００６】
【発明が解決しようとする課題】しかしながら従来のデ
ータ処理装置においては、全ての転送命令にサイズフィ
ールドが必要となるため、命令コードが長くなりコード
サイズの増加をもたらし、サイズフィールドの解読機構
が必要になるという問題があった。また、転送のビット
幅は、３２・１６・８ビットのいづれかをサイズフィー
ルドで指定する為、アプリケーションのプログラムサイ
ズに必要なアドレスが２４ビット以内の場合でもアドレ
スレジスタの転送には３２ビット転送が行なわれること
になるので、実行速度が低下するという問題があった。
具体的には、外部装置とのデータ転送に３２ビットを指
定したとき、外部装置が８ビット幅である場合には、８
ビットずつデータを４回に分けて行うことになるため、
１回分の転送が余分に行われるので、その分実行速度が
低下していた。また、１６ビットデータを転送する場合
は、サイズフィールドが１６に指定されていれば高速性
に問題はないが、コンパイラによってはプログラム上の
有効なデータ幅を正しく認識できないため、１６ビット
データの転送であるにもかかわらず、サイズフィールド
を３２に指定してしまう。この場合には、外部の８ビッ
ト記憶装置と４回転送するうち２回は無駄な転送をする
ことになる。
ータ処理装置においては、全ての転送命令にサイズフィ
ールドが必要となるため、命令コードが長くなりコード
サイズの増加をもたらし、サイズフィールドの解読機構
が必要になるという問題があった。また、転送のビット
幅は、３２・１６・８ビットのいづれかをサイズフィー
ルドで指定する為、アプリケーションのプログラムサイ
ズに必要なアドレスが２４ビット以内の場合でもアドレ
スレジスタの転送には３２ビット転送が行なわれること
になるので、実行速度が低下するという問題があった。
具体的には、外部装置とのデータ転送に３２ビットを指
定したとき、外部装置が８ビット幅である場合には、８
ビットずつデータを４回に分けて行うことになるため、
１回分の転送が余分に行われるので、その分実行速度が
低下していた。また、１６ビットデータを転送する場合
は、サイズフィールドが１６に指定されていれば高速性
に問題はないが、コンパイラによってはプログラム上の
有効なデータ幅を正しく認識できないため、１６ビット
データの転送であるにもかかわらず、サイズフィールド
を３２に指定してしまう。この場合には、外部の８ビッ
ト記憶装置と４回転送するうち２回は無駄な転送をする
ことになる。
【０００７】上記の課題に鑑み本発明は、プログラムサ
イズを小さくし、データ転送の高速化を実現するデータ
処理装置を提供することを目的とする。
イズを小さくし、データ転送の高速化を実現するデータ
処理装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
め本発明のデータ処理装置は、プログラムの命令に従っ
てデータを処理するデータ処理装置であって、 種 類が異なる複数のレジスタ群からなるレジスタ部と、 命令を解読し、データ転送命令で指定されたレジスタが
属するレジスタ群を特定するレジスタタイプと、レジス
タ群中のレジスタを特定するレジスタ番号とを出力する
命令解読手段と、 前記レジスタタイプのみから直接的にデータ転送すべき
ビット幅を決定し、該ビット幅を示すビット幅情報を出
力する外部アクセス幅制御手段と、 前記レジスタタイプ、レジスタ番号及びビット幅情報に
従って、レジスタと外部装置との間のデータ転送を実行
する外部アクセス実行手段と を備えている。
め本発明のデータ処理装置は、プログラムの命令に従っ
てデータを処理するデータ処理装置であって、 種 類が異なる複数のレジスタ群からなるレジスタ部と、 命令を解読し、データ転送命令で指定されたレジスタが
属するレジスタ群を特定するレジスタタイプと、レジス
タ群中のレジスタを特定するレジスタ番号とを出力する
命令解読手段と、 前記レジスタタイプのみから直接的にデータ転送すべき
ビット幅を決定し、該ビット幅を示すビット幅情報を出
力する外部アクセス幅制御手段と、 前記レジスタタイプ、レジスタ番号及びビット幅情報に
従って、レジスタと外部装置との間のデータ転送を実行
する外部アクセス実行手段と を備えている。
【０００９】また、前記レジスタ部は、アドレスレジス
タ群とデータレジスタ群との少なくとも２つからなって
いてもよい。また、前記外部アクセス幅制御手段は、レ
ジスタ情報がデータレジスタを示しているときは、プロ
グラムで用いられるデータの有効ビット幅に応じて決ま
るビット幅をビット幅情報として出力し、レジスタ情報
がアドレスレジスタを示しているときは、プログラムが
必要とするメモリ空間に応じて決まるビット幅をビット
幅情報として出力するように構成されていてもよい。
タ群とデータレジスタ群との少なくとも２つからなって
いてもよい。また、前記外部アクセス幅制御手段は、レ
ジスタ情報がデータレジスタを示しているときは、プロ
グラムで用いられるデータの有効ビット幅に応じて決ま
るビット幅をビット幅情報として出力し、レジスタ情報
がアドレスレジスタを示しているときは、プログラムが
必要とするメモリ空間に応じて決まるビット幅をビット
幅情報として出力するように構成されていてもよい。
【００１０】また、本発明のデータ処理装置は、 種 類が異なる複数のレジスタ群からなり、レジスタ群間
で重複するレジスタ番号を有するレジスタ部と、 命令を解読し、データ転送命令のオペレーションコード
から転送対象のレジス群を示すレジスタタイプを特定
し、当該データ転送命令で指定されたレジスタ番号を出
力する命令解読手段と、 前記レジスタタイプのみから直接的にデータ転送すべき
ビット幅を決定し、該ビット幅を示すビット幅情報を出
力する外部アクセス幅制御手段と、 ビット幅情報に従って、前記レジスタタイプ及びレジス
タ番号により特定されるレジスタと外部装置との間のデ
ータ転送を実行する外部アクセス実行手段とを備え、 前記データ転送命令は、前記レジスタ番号を指示するオ
ペランドを有するように構成してもよい。
で重複するレジスタ番号を有するレジスタ部と、 命令を解読し、データ転送命令のオペレーションコード
から転送対象のレジス群を示すレジスタタイプを特定
し、当該データ転送命令で指定されたレジスタ番号を出
力する命令解読手段と、 前記レジスタタイプのみから直接的にデータ転送すべき
ビット幅を決定し、該ビット幅を示すビット幅情報を出
力する外部アクセス幅制御手段と、 ビット幅情報に従って、前記レジスタタイプ及びレジス
タ番号により特定されるレジスタと外部装置との間のデ
ータ転送を実行する外部アクセス実行手段とを備え、 前記データ転送命令は、前記レジスタ番号を指示するオ
ペランドを有するように構成してもよい。
【００１１】
【作用】上記した構成により本発明のデータ処理装置で
は、外部アクセス幅制御手段は、前記レジスタタイプの
みから直接的にデータ転送すべきビット幅を決定し、該
ビット幅を示すビット幅情報を出力する。外部アクセス
実行手段は、前記レジスタタイプ、レジスタ番号及びビ
ット幅情報に従って、レジスタと外部装置との間のデー
タ転送を実行する。
は、外部アクセス幅制御手段は、前記レジスタタイプの
みから直接的にデータ転送すべきビット幅を決定し、該
ビット幅を示すビット幅情報を出力する。外部アクセス
実行手段は、前記レジスタタイプ、レジスタ番号及びビ
ット幅情報に従って、レジスタと外部装置との間のデー
タ転送を実行する。
【００１２】
【実施例】以下、本発明の実施例におけるデータ処理装
置の一実施例を図面を用いて説明する。図１は本発明の
一実施例におけるデータ処理装置の概略構成図である。
同図において、３０１は、アドレスレジスタとデータレ
ジスタの２つのレジスタ群を格納するレジスタ部、３０
２は、命令を解読しオペランドとなるレジスタを決定す
るとレジスタ情報３０３を出力する命令解読部、３０４
は、レジスタ情報３０３が入力され、レジスタの属する
レジスタ群毎に決められたビット幅情報３０５を出力す
る外部アクセス幅制御部、３０６は、ビット幅情報３０
５及びレジスタ情報３０３に従ってレジスタ部３０１の
レジスタと外部記憶装置３０７との間のデータ転送を、
外部記憶装置３０７のビット幅に合わせて実行する外部
アクセス実行部である。
置の一実施例を図面を用いて説明する。図１は本発明の
一実施例におけるデータ処理装置の概略構成図である。
同図において、３０１は、アドレスレジスタとデータレ
ジスタの２つのレジスタ群を格納するレジスタ部、３０
２は、命令を解読しオペランドとなるレジスタを決定す
るとレジスタ情報３０３を出力する命令解読部、３０４
は、レジスタ情報３０３が入力され、レジスタの属する
レジスタ群毎に決められたビット幅情報３０５を出力す
る外部アクセス幅制御部、３０６は、ビット幅情報３０
５及びレジスタ情報３０３に従ってレジスタ部３０１の
レジスタと外部記憶装置３０７との間のデータ転送を、
外部記憶装置３０７のビット幅に合わせて実行する外部
アクセス実行部である。
【００１３】外部記憶装置３０７は、外部の記憶装置で
本実施例では、８ビット幅のメモリとする。図２は、図
１に示したデータ処理装置の詳細な構成を示すブロック
図である。同図において、図１と同じ構成部分は同じ符
号を付けている。レジスタ部３０１は、アドレスレジス
タ群３０１ａ、入力バッファゲート３０１ｂ、出力バッ
ファゲート３０１ｃ、データレジスタ群３０１ｄ、入力
バッファゲート３０１ｅ、出力バッファゲート３０１
ｆ、デコーダ３０１ｇ、デコーダ３０１ｈから構成され
ている。
本実施例では、８ビット幅のメモリとする。図２は、図
１に示したデータ処理装置の詳細な構成を示すブロック
図である。同図において、図１と同じ構成部分は同じ符
号を付けている。レジスタ部３０１は、アドレスレジス
タ群３０１ａ、入力バッファゲート３０１ｂ、出力バッ
ファゲート３０１ｃ、データレジスタ群３０１ｄ、入力
バッファゲート３０１ｅ、出力バッファゲート３０１
ｆ、デコーダ３０１ｇ、デコーダ３０１ｈから構成され
ている。
【００１４】アドレスレジスタ群３０１ａは、８本の３
２ビット長のアドレスレジスタを備え、外部アクセス実
行部３０６から入力バッファゲート３０１ｂを介して入
力されるデータを、デコーダ３０１ｇにより指定された
レジスタに保持し、また、デコーダ３０１ｈにより指定
されたレジスタのデータを出力バッファゲート３０１ｃ
を介して出力する。
２ビット長のアドレスレジスタを備え、外部アクセス実
行部３０６から入力バッファゲート３０１ｂを介して入
力されるデータを、デコーダ３０１ｇにより指定された
レジスタに保持し、また、デコーダ３０１ｈにより指定
されたレジスタのデータを出力バッファゲート３０１ｃ
を介して出力する。
【００１５】データレジスタ群３０１ｄは、８本の３２
ビット長のデータレジスタを備え、外部アクセス実行部
３０６から入力バッファゲート３０１ｅを介して入力さ
れるデータを、デコーダ３０１ｇにより指定されたレジ
スタに保持し、また、デコーダ３０１ｈにより指定され
たレジスタのデータを出力バッファゲート３０１ｆを介
して出力する。
ビット長のデータレジスタを備え、外部アクセス実行部
３０６から入力バッファゲート３０１ｅを介して入力さ
れるデータを、デコーダ３０１ｇにより指定されたレジ
スタに保持し、また、デコーダ３０１ｈにより指定され
たレジスタのデータを出力バッファゲート３０１ｆを介
して出力する。
【００１６】デコーダ３０１ｇは、命令解読部３０２か
らデスティネーションレジスタのタイプ(DT)及びそのレ
ジスタ番号(DN)が入力され、それらに従って、書き込む
べきレジスタを選択し、バッファゲート３０１ｂ、ｅの
ゲート制御信号を出力する。デコーダ３０１ｈは、命令
解読部３０２からソースレジスタのタイプ(ST)及びレジ
スタ番号(SN)、又はデスティネーションレジスタのタイ
プ(DT)及びレジスタ番号(DN)が入力され、それらの指示
に従って、読み出すべきレジスタを選択してバッファゲ
ート３０１ｃ、ｆの各ゲート制御信号を出力する。
らデスティネーションレジスタのタイプ(DT)及びそのレ
ジスタ番号(DN)が入力され、それらに従って、書き込む
べきレジスタを選択し、バッファゲート３０１ｂ、ｅの
ゲート制御信号を出力する。デコーダ３０１ｈは、命令
解読部３０２からソースレジスタのタイプ(ST)及びレジ
スタ番号(SN)、又はデスティネーションレジスタのタイ
プ(DT)及びレジスタ番号(DN)が入力され、それらの指示
に従って、読み出すべきレジスタを選択してバッファゲ
ート３０１ｃ、ｆの各ゲート制御信号を出力する。
【００１７】命令解読部３０２は、命令を解読し、各命
令に応じた制御信号を出力する。転送命令を解読した場
合は、ソースレジスタがアドレスレジスタであるかデー
タレジスタであるかを示すソースタイプ(ST)、ソースに
指定されているレジスタ番号(SN)、デスティネーション
レジスタがアドレスレジスタであるかデータレジスタで
あるかを示すデスティネーションタイプ(DT)、及びデス
ティネーションに指定されているレジスタ番号(DN)を出
力する。前記DT及びDNは前記デコーダ３０１ｇに入力さ
れ、DT、DNとST、SNはセレクタ３０２ａを介してどちら
か一方がデコーダ３０１ｈに出力される。同時に、転送
すべきデータ（またはアドレス）の読み出し元又は格納
先となるレジスタのタイプをレジスタ情報としてセレク
タ３０２ｂを介して外部アクセス幅制御部３０４に出力
するとともに、外部アクセス実行部３０６に起動信号を
出力する。
令に応じた制御信号を出力する。転送命令を解読した場
合は、ソースレジスタがアドレスレジスタであるかデー
タレジスタであるかを示すソースタイプ(ST)、ソースに
指定されているレジスタ番号(SN)、デスティネーション
レジスタがアドレスレジスタであるかデータレジスタで
あるかを示すデスティネーションタイプ(DT)、及びデス
ティネーションに指定されているレジスタ番号(DN)を出
力する。前記DT及びDNは前記デコーダ３０１ｇに入力さ
れ、DT、DNとST、SNはセレクタ３０２ａを介してどちら
か一方がデコーダ３０１ｈに出力される。同時に、転送
すべきデータ（またはアドレス）の読み出し元又は格納
先となるレジスタのタイプをレジスタ情報としてセレク
タ３０２ｂを介して外部アクセス幅制御部３０４に出力
するとともに、外部アクセス実行部３０６に起動信号を
出力する。
【００１８】外部アクセス幅制御部３０４は、レジスタ
情報として転送命令の対象となっているレジスタタイプ
示す信号が入力され、そのレジスタタイプがアドレスレ
ジスタであれば２４ビット幅の転送を指示するビット幅
情報を、データレジスタであれば１６ビット幅の転送を
指示するビット幅情報を出力する。本実施例では、レジ
スタ情報３０３は１ビットの信号で”１”でアドレスレ
ジスタ、”０”でデータレジスタを示し、これに対応し
てビット幅情報も１ビットの信号で”１”で２４ビット
幅、”０”で１６ビット幅の転送を指示するものとす
る。このビット幅情報は、アプリケーションのプログラ
ムサイズに応じてアドレスレジスタの有効ビット幅とし
て３２ビットアドレス、２４ビットアドレス、１６ビッ
トアドレスの何れが必要かに応じて、また、アプリケー
ションが扱うデータが１６ビットデータか３２ビットデ
ータに応じて任意に設定し得る。本実施例では、対象と
するアプリケーションが占めるアドレス空間は２４ビッ
ト以内、有効なデータのビット幅は１６ビットであるも
のとする。これに対応して、外部アクセス幅制御部は、
レジスタタイプがアドレスレジスタであれば転送のビッ
ト幅を２４ビット、データレジスタであれば転送のビッ
ト幅を１６ビットとしている。
情報として転送命令の対象となっているレジスタタイプ
示す信号が入力され、そのレジスタタイプがアドレスレ
ジスタであれば２４ビット幅の転送を指示するビット幅
情報を、データレジスタであれば１６ビット幅の転送を
指示するビット幅情報を出力する。本実施例では、レジ
スタ情報３０３は１ビットの信号で”１”でアドレスレ
ジスタ、”０”でデータレジスタを示し、これに対応し
てビット幅情報も１ビットの信号で”１”で２４ビット
幅、”０”で１６ビット幅の転送を指示するものとす
る。このビット幅情報は、アプリケーションのプログラ
ムサイズに応じてアドレスレジスタの有効ビット幅とし
て３２ビットアドレス、２４ビットアドレス、１６ビッ
トアドレスの何れが必要かに応じて、また、アプリケー
ションが扱うデータが１６ビットデータか３２ビットデ
ータに応じて任意に設定し得る。本実施例では、対象と
するアプリケーションが占めるアドレス空間は２４ビッ
ト以内、有効なデータのビット幅は１６ビットであるも
のとする。これに対応して、外部アクセス幅制御部は、
レジスタタイプがアドレスレジスタであれば転送のビッ
ト幅を２４ビット、データレジスタであれば転送のビッ
ト幅を１６ビットとしている。
【００１９】外部アクセス実行部３０６は、ロードバッ
ファ３０６ａ、入力バッファゲート群３０６ｂ、ストア
バッファ３０６ｃ、セレクタ３０６ｄ、アドレスバッフ
ァ３０６ｅ、セレクタ３０６ｆ、インクリメンタ３０６
ｇ、出力バッファゲート３０６ｈ、シーケンサ３０６ｉ
を備えて構成される。ロードバッファ３０６ａは、外部
記憶装置３０７から入力バッファゲート群３０６ｂを介
して複数回入力される８ビットデータを保持し、レジス
タ部３０１に出力する。
ファ３０６ａ、入力バッファゲート群３０６ｂ、ストア
バッファ３０６ｃ、セレクタ３０６ｄ、アドレスバッフ
ァ３０６ｅ、セレクタ３０６ｆ、インクリメンタ３０６
ｇ、出力バッファゲート３０６ｈ、シーケンサ３０６ｉ
を備えて構成される。ロードバッファ３０６ａは、外部
記憶装置３０７から入力バッファゲート群３０６ｂを介
して複数回入力される８ビットデータを保持し、レジス
タ部３０１に出力する。
【００２０】ストアバッファ３０６ｃは、レジスタ部３
０１から入力されるデータを保持し、セレクタ３０６ｄ
を介して外部記憶装置３０７に８ビットずつデータを出
力する。アドレスバッファ３０６ｅは、レジスタ部３０
１からセレクタ３０６ｆを介して入力されるアクセスす
べきアドレスを保持し、出力バッファゲート３０６ｈを
介して外部記憶装置３０７に出力する。出力バッファゲ
ート３０６ｈから出力されるアドレスは、インクリメン
タ３０６ｇによりインクリメントされてセレクタ３０６
ｆを介して再度アドレスバッファ３０６ｅに入力され
る。
０１から入力されるデータを保持し、セレクタ３０６ｄ
を介して外部記憶装置３０７に８ビットずつデータを出
力する。アドレスバッファ３０６ｅは、レジスタ部３０
１からセレクタ３０６ｆを介して入力されるアクセスす
べきアドレスを保持し、出力バッファゲート３０６ｈを
介して外部記憶装置３０７に出力する。出力バッファゲ
ート３０６ｈから出力されるアドレスは、インクリメン
タ３０６ｇによりインクリメントされてセレクタ３０６
ｆを介して再度アドレスバッファ３０６ｅに入力され
る。
【００２１】シーケンサ３０６ｉは、外部アクセス幅制
御部３０４からのビット幅情報に従って、外部記憶装置
３０７に対するロード／ストア命令の実行を制御する。
具体的には、ビット幅情報が２４ビット幅を指示してい
るときは、８ビットデータのロード／ストアを３回に分
けて実行するよう制御し、ビット幅情報が１６ビット幅
を指示しているときは、８ビットデータのロード／スト
アを２回に分けて実行するよう制御する。
御部３０４からのビット幅情報に従って、外部記憶装置
３０７に対するロード／ストア命令の実行を制御する。
具体的には、ビット幅情報が２４ビット幅を指示してい
るときは、８ビットデータのロード／ストアを３回に分
けて実行するよう制御し、ビット幅情報が１６ビット幅
を指示しているときは、８ビットデータのロード／スト
アを２回に分けて実行するよう制御する。
【００２２】図３、図４は、上記データ処置装置におけ
る転送命令の命令フォーマットの説明図である。図３の
命令フォーマットは例えば（MOVE D1,@A2）のようにデ
ータレジスタからメモリにデータを転送する転送命令、
図４の命令フォーマットは例えば（MOVEA1,@A2）のよう
にアドレスレジスタからメモリにデータを転送する転送
命令を示している。「OP」は命令の処理の種類を表すオ
ペランドフィールド、「SRC」は転送元レジスタを示す
ソースフィールド、「DEST」は転送先のメモリを示すデ
スティネーションフィールドを有している。上記の命令
において、MOVEは転送命令を示し、D1はデータレジスタ
を、A1,A2はアドレスレジスタを、@A2はアドレスレジス
タA2が示す外部記憶装置の番地を示す。本実施例では、
SRC、DESTフィールドを各３ビットとする。そして転送
命令MOVEは、SRC、DESTで指定されるレジスタがアドレ
スレジスタ／データレジスタのどちらであるかを区別す
るために複数のOPが用意されている。これはSRC、DEST
フィールドのビット数をさらに削減するためである。
る転送命令の命令フォーマットの説明図である。図３の
命令フォーマットは例えば（MOVE D1,@A2）のようにデ
ータレジスタからメモリにデータを転送する転送命令、
図４の命令フォーマットは例えば（MOVEA1,@A2）のよう
にアドレスレジスタからメモリにデータを転送する転送
命令を示している。「OP」は命令の処理の種類を表すオ
ペランドフィールド、「SRC」は転送元レジスタを示す
ソースフィールド、「DEST」は転送先のメモリを示すデ
スティネーションフィールドを有している。上記の命令
において、MOVEは転送命令を示し、D1はデータレジスタ
を、A1,A2はアドレスレジスタを、@A2はアドレスレジス
タA2が示す外部記憶装置の番地を示す。本実施例では、
SRC、DESTフィールドを各３ビットとする。そして転送
命令MOVEは、SRC、DESTで指定されるレジスタがアドレ
スレジスタ／データレジスタのどちらであるかを区別す
るために複数のOPが用意されている。これはSRC、DEST
フィールドのビット数をさらに削減するためである。
【００２３】以上のように構成された本発明の実施例に
おけるデータ処理装置について、その動作を図３、４に
示した転送命令を例にとって説明する。図３に示した転
送命令は、レジスタD1のデータをアドレスレジスタA2が
示すアドレスの外部記憶装置３０７に転送する命令であ
る。 （１）命令解読部３０２は、図３の命令を解読すること
により、オペレーションフィールド(OP)からデータレジ
スタのメモリへの転送命令（MOVE）であり、ソースフィ
ールド(SRC)から転送元レジスタがD1、デスティネーシ
ョンフィールド(DEST)から転送先のメモリ(@A2)が判別
される。解読の結果、ソースタイプSTを"0",ソースレジ
スタ番号SNを"001"、デスティネーションタイプを"1"、
デスティネーションレジスタ番号を"010"にして出力
し、外部アクセス実行部３０６に起動信号を出力する。
同時にセレクタ３０２ｂはレジスタ情報３０３を"0"に
して出力する。
おけるデータ処理装置について、その動作を図３、４に
示した転送命令を例にとって説明する。図３に示した転
送命令は、レジスタD1のデータをアドレスレジスタA2が
示すアドレスの外部記憶装置３０７に転送する命令であ
る。 （１）命令解読部３０２は、図３の命令を解読すること
により、オペレーションフィールド(OP)からデータレジ
スタのメモリへの転送命令（MOVE）であり、ソースフィ
ールド(SRC)から転送元レジスタがD1、デスティネーシ
ョンフィールド(DEST)から転送先のメモリ(@A2)が判別
される。解読の結果、ソースタイプSTを"0",ソースレジ
スタ番号SNを"001"、デスティネーションタイプを"1"、
デスティネーションレジスタ番号を"010"にして出力
し、外部アクセス実行部３０６に起動信号を出力する。
同時にセレクタ３０２ｂはレジスタ情報３０３を"0"に
して出力する。
【００２４】（２）レジスタ部３０１において、ST="
0"、SN="001"で指定されるデータレジスタD1のデータが
３２ビット幅で読み出され出力バッファゲート３０１ｆ
から出力される。出力バッファゲート３０１ｆからのデ
ータは、外部アクセス実行部３０６においてストアバッ
ファ３０６ｃに保持される。次に、DT="1"、DN="010"で
指定されるアドレスレジスタA2のデータが３２ビット幅
で読み出され出力バッファゲート３０１ｃから出力され
る。出力バッファゲート３０１ｃからのデータは、外部
アクセス実行部３０６においてセレクタ３０６ｆを介し
てアドレスバッファ３０６ｅに保持される。
0"、SN="001"で指定されるデータレジスタD1のデータが
３２ビット幅で読み出され出力バッファゲート３０１ｆ
から出力される。出力バッファゲート３０１ｆからのデ
ータは、外部アクセス実行部３０６においてストアバッ
ファ３０６ｃに保持される。次に、DT="1"、DN="010"で
指定されるアドレスレジスタA2のデータが３２ビット幅
で読み出され出力バッファゲート３０１ｃから出力され
る。出力バッファゲート３０１ｃからのデータは、外部
アクセス実行部３０６においてセレクタ３０６ｆを介し
てアドレスバッファ３０６ｅに保持される。
【００２５】（３）一方、外部アクセス幅制御部３０４
は、レジスタ情報３０３を受け取ると、"0"であること
から転送対象となるレジスタがデータレジスタ群に属す
ると判断し、ビット幅情報を１６ビットであることを示
す"0"にして外部アクセス実行部３０６に出力する。 （４）外部アクセス実行部３０６は、起動信号が入力さ
れるとビット幅情報３０５が"0"であることから、１６
ビットのデータを８ビットずつ２回に分けて外部記憶装
置３０７に次のようにして転送する。
は、レジスタ情報３０３を受け取ると、"0"であること
から転送対象となるレジスタがデータレジスタ群に属す
ると判断し、ビット幅情報を１６ビットであることを示
す"0"にして外部アクセス実行部３０６に出力する。 （４）外部アクセス実行部３０６は、起動信号が入力さ
れるとビット幅情報３０５が"0"であることから、１６
ビットのデータを８ビットずつ２回に分けて外部記憶装
置３０７に次のようにして転送する。
【００２６】シーケンサ３０６ｉは、（２）で保持され
たアドレスバッファ３０６ｅのデータを出力バッファゲ
ート３０６ｈを介してアドレスとして出力し、（２）で
保持されたストアバッファ３０６ｃのデータのうち、第
１バイト（最下位のバイト）をセレクタ３０６ｄにより
選択して出力する。そして、外部記憶装置３０７への書
込みに必要な制御信号を出力し、セレクタ３０６ｄから
の出力された第１バイトのデータを外部記憶装置３０７
に書き込む。
たアドレスバッファ３０６ｅのデータを出力バッファゲ
ート３０６ｈを介してアドレスとして出力し、（２）で
保持されたストアバッファ３０６ｃのデータのうち、第
１バイト（最下位のバイト）をセレクタ３０６ｄにより
選択して出力する。そして、外部記憶装置３０７への書
込みに必要な制御信号を出力し、セレクタ３０６ｄから
の出力された第１バイトのデータを外部記憶装置３０７
に書き込む。
【００２７】第１バイトの書込みが終わると、シーケン
サ３０６ｉは、セレクタ３０６ｆにインクリメンタ３０
６ｇの出力を選択させて、アドレスバッファ３０６ｅに
保持させる。これにより、アドレスバッファ３０６ｅの
内容が次のアドレスを示すようになる。次に、シーケン
サ３０６ｉは、アドレスバッファ３０６ｅのデータを出
力バッファゲート３０６ｈを介してアドレスとして出力
し、（２）で保持されたストアバッファ３０６ｃのデー
タのうち、第２バイト（第１バイトの上位バイト）をセ
レクタ３０６ｄにより選択して出力する。そして、外部
記憶装置３０７への書込みに必要な制御信号を出力し、
セレクタ３０６ｄからの出力された第２バイトのデータ
を外部記憶装置３０７に書き込む。これで、図３に示し
た転送命令の実行が終了する。
サ３０６ｉは、セレクタ３０６ｆにインクリメンタ３０
６ｇの出力を選択させて、アドレスバッファ３０６ｅに
保持させる。これにより、アドレスバッファ３０６ｅの
内容が次のアドレスを示すようになる。次に、シーケン
サ３０６ｉは、アドレスバッファ３０６ｅのデータを出
力バッファゲート３０６ｈを介してアドレスとして出力
し、（２）で保持されたストアバッファ３０６ｃのデー
タのうち、第２バイト（第１バイトの上位バイト）をセ
レクタ３０６ｄにより選択して出力する。そして、外部
記憶装置３０７への書込みに必要な制御信号を出力し、
セレクタ３０６ｄからの出力された第２バイトのデータ
を外部記憶装置３０７に書き込む。これで、図３に示し
た転送命令の実行が終了する。
【００２８】図４に示した転送命令は、アドレスレジス
タA1のデータをアドレスレジスタA2が示すアドレスの外
部記憶装置３０７に転送する命令である。 （１）命令解読部３０２は、図３の命令を解読すること
により、オペレーションフィールド(OP)からデータレジ
スタのメモリへの転送命令（MOVE）であり、ソースフィ
ールド(SRC)から転送元レジスタがA1、デスティネーシ
ョンフィールド(DEST)から転送先のメモリ(@A2)が判別
される。解読の結果、ソースタイプSTを"1",ソースレジ
スタ番号SNを"001"、デスティネーションタイプを"1"、
デスティネーションレジスタ番号を"010"にして出力
し、外部アクセス実行部３０６に起動信号を出力する。
同時にセレクタ３０２ｂはレジスタ情報３０３を"1"に
して出力する。
タA1のデータをアドレスレジスタA2が示すアドレスの外
部記憶装置３０７に転送する命令である。 （１）命令解読部３０２は、図３の命令を解読すること
により、オペレーションフィールド(OP)からデータレジ
スタのメモリへの転送命令（MOVE）であり、ソースフィ
ールド(SRC)から転送元レジスタがA1、デスティネーシ
ョンフィールド(DEST)から転送先のメモリ(@A2)が判別
される。解読の結果、ソースタイプSTを"1",ソースレジ
スタ番号SNを"001"、デスティネーションタイプを"1"、
デスティネーションレジスタ番号を"010"にして出力
し、外部アクセス実行部３０６に起動信号を出力する。
同時にセレクタ３０２ｂはレジスタ情報３０３を"1"に
して出力する。
【００２９】（２）レジスタ部３０１において、ST="
1"、SN="001"で指定されるアドレスレジスタA1のデータ
が３２ビット幅で読み出され出力バッファゲート３０１
ｃから出力される。出力バッファゲート３０１ｃからの
データは、外部アクセス実行部３０６においてストアバ
ッファ３０６ｃに保持される。次に、DT="1"、DN="010"
で指定されるアドレスレジスタA2のデータが３２ビット
幅で読み出され出力バッファゲート３０１ｆから出力さ
れる。出力バッファゲート３０１ｆからのデータは、外
部アクセス実行部３０６においてセレクタ３０６ｆを介
してアドレスバッファ３０６ｅに保持される。
1"、SN="001"で指定されるアドレスレジスタA1のデータ
が３２ビット幅で読み出され出力バッファゲート３０１
ｃから出力される。出力バッファゲート３０１ｃからの
データは、外部アクセス実行部３０６においてストアバ
ッファ３０６ｃに保持される。次に、DT="1"、DN="010"
で指定されるアドレスレジスタA2のデータが３２ビット
幅で読み出され出力バッファゲート３０１ｆから出力さ
れる。出力バッファゲート３０１ｆからのデータは、外
部アクセス実行部３０６においてセレクタ３０６ｆを介
してアドレスバッファ３０６ｅに保持される。
【００３０】（３）一方、外部アクセス幅制御部３０４
は、レジスタ情報３０３を受け取ると、"1"であること
から転送対象となるレジスタがアドレスレジスタ群に属
すると判断し、ビット幅情報を２４ビットであることを
示す"1"にして外部アクセス実行部３０６に出力する。 （４）外部アクセス実行部３０６は、起動信号が入力さ
れるとビット幅情報３０５が"1"であることから、２４
ビットのデータを８ビットずつ３回に分けて外部記憶装
置３０７に次のようにして転送する。
は、レジスタ情報３０３を受け取ると、"1"であること
から転送対象となるレジスタがアドレスレジスタ群に属
すると判断し、ビット幅情報を２４ビットであることを
示す"1"にして外部アクセス実行部３０６に出力する。 （４）外部アクセス実行部３０６は、起動信号が入力さ
れるとビット幅情報３０５が"1"であることから、２４
ビットのデータを８ビットずつ３回に分けて外部記憶装
置３０７に次のようにして転送する。
【００３１】シーケンサ３０６ｉは、（２）で保持され
たアドレスバッファ３０６ｅのデータを出力バッファゲ
ート３０６ｈを介してアドレスとして出力し、（２）で
保持されたストアバッファ３０６ｃのデータのうち、第
１バイト（最下位のバイト）をセレクタ３０６ｄにより
選択して出力する。そして、外部記憶装置３０７への書
込みに必要な制御信号を出力し、セレクタ３０６ｄから
の出力された第１バイトのデータを外部記憶装置３０７
に書き込む。
たアドレスバッファ３０６ｅのデータを出力バッファゲ
ート３０６ｈを介してアドレスとして出力し、（２）で
保持されたストアバッファ３０６ｃのデータのうち、第
１バイト（最下位のバイト）をセレクタ３０６ｄにより
選択して出力する。そして、外部記憶装置３０７への書
込みに必要な制御信号を出力し、セレクタ３０６ｄから
の出力された第１バイトのデータを外部記憶装置３０７
に書き込む。
【００３２】第１バイトの書込みが終わると、シーケン
サ３０６ｉは、セレクタ３０６ｆにインクリメンタ３０
６ｇの出力を選択させて、アドレスバッファ３０６ｅに
保持させる。これにより、アドレスバッファ３０６ｅの
内容が次のアドレスを示すようになる。次に、シーケン
サ３０６ｉは、アドレスバッファ３０６ｅのデータを出
力バッファゲート３０６ｈを介してアドレスとして出力
し、（２）で保持されたストアバッファ３０６ｃのデー
タのうち、第２バイト（第１バイトの上位バイト）をセ
レクタ３０６ｄにより選択して出力する。そして、外部
記憶装置３０７への書込みに必要な制御信号を出力し、
セレクタ３０６ｄからの出力された第２バイトのデータ
を外部記憶装置３０７に書き込む。
サ３０６ｉは、セレクタ３０６ｆにインクリメンタ３０
６ｇの出力を選択させて、アドレスバッファ３０６ｅに
保持させる。これにより、アドレスバッファ３０６ｅの
内容が次のアドレスを示すようになる。次に、シーケン
サ３０６ｉは、アドレスバッファ３０６ｅのデータを出
力バッファゲート３０６ｈを介してアドレスとして出力
し、（２）で保持されたストアバッファ３０６ｃのデー
タのうち、第２バイト（第１バイトの上位バイト）をセ
レクタ３０６ｄにより選択して出力する。そして、外部
記憶装置３０７への書込みに必要な制御信号を出力し、
セレクタ３０６ｄからの出力された第２バイトのデータ
を外部記憶装置３０７に書き込む。
【００３３】第２バイトの書込みが終わると、シーケン
サ３０６ｉは、セレクタ３０６ｆにインクリメンタ３０
６ｇの出力を選択させて、アドレスバッファ３０６ｅに
保持させる。これにより、アドレスバッファ３０６ｅの
内容が次のアドレスを示すようになる。次に、シーケン
サ３０６ｉは、アドレスバッファ３０６ｅのデータを出
力バッファゲート３０６ｈを介してアドレスとして出力
し、（２）で保持されたストアバッファ３０６ｃのデー
タのうち、第３バイト（第２バイトの上位バイト）をセ
レクタ３０６ｄにより選択して出力する。そして、外部
記憶装置３０７への書込みに必要な制御信号を出力し、
セレクタ３０６ｄからの出力された第３バイトのデータ
を外部記憶装置３０７に書き込む。これで、図４に示し
た転送命令の実行が終了する。
サ３０６ｉは、セレクタ３０６ｆにインクリメンタ３０
６ｇの出力を選択させて、アドレスバッファ３０６ｅに
保持させる。これにより、アドレスバッファ３０６ｅの
内容が次のアドレスを示すようになる。次に、シーケン
サ３０６ｉは、アドレスバッファ３０６ｅのデータを出
力バッファゲート３０６ｈを介してアドレスとして出力
し、（２）で保持されたストアバッファ３０６ｃのデー
タのうち、第３バイト（第２バイトの上位バイト）をセ
レクタ３０６ｄにより選択して出力する。そして、外部
記憶装置３０７への書込みに必要な制御信号を出力し、
セレクタ３０６ｄからの出力された第３バイトのデータ
を外部記憶装置３０７に書き込む。これで、図４に示し
た転送命令の実行が終了する。
【００３４】上記のように本実施例においては、対象と
するアプリケーションの必要とするビット幅として、ア
ドレスレジスタの転送は２４ビット、データレジスタの
転送は１６ビットと設定することにより、命令中のサイ
ズフィールドが不要となり、命令長が短くなるためコー
ドサイズの減少、及びサイズフィールドの解読機構の省
略を図ることができる。
するアプリケーションの必要とするビット幅として、ア
ドレスレジスタの転送は２４ビット、データレジスタの
転送は１６ビットと設定することにより、命令中のサイ
ズフィールドが不要となり、命令長が短くなるためコー
ドサイズの減少、及びサイズフィールドの解読機構の省
略を図ることができる。
【００３５】さらに、実装するレジスタのビット幅にか
かわらず、外部記憶装置との間で必要最小限の転送を行
なうことにより、不要なデータの転送を抑制し、データ
サイズの減少、実行速度の向上を図ることができるとい
う効果がある。なお、本実施例では、アドレスレジスタ
・データレジスタのビット幅を３２ビット、外部アクセ
ス幅制御部に決められたアドレスレジスタ・データレジ
スタのビット幅を、２４・１６ビットとしたがこれらは
任意でも構わないし、また転送先の外部記憶装置をレジ
スタにより指定したが（@A2）他の方法で指定しても構
わないし、転送命令としてレジスタからメモリへの転送
を例にあげたが、レジスタと外界との双方向の転送どち
らで構わない。
かわらず、外部記憶装置との間で必要最小限の転送を行
なうことにより、不要なデータの転送を抑制し、データ
サイズの減少、実行速度の向上を図ることができるとい
う効果がある。なお、本実施例では、アドレスレジスタ
・データレジスタのビット幅を３２ビット、外部アクセ
ス幅制御部に決められたアドレスレジスタ・データレジ
スタのビット幅を、２４・１６ビットとしたがこれらは
任意でも構わないし、また転送先の外部記憶装置をレジ
スタにより指定したが（@A2）他の方法で指定しても構
わないし、転送命令としてレジスタからメモリへの転送
を例にあげたが、レジスタと外界との双方向の転送どち
らで構わない。
【００３６】また、レジスタタイプを示すST、DT、及び
ビット幅情報は、それぞれ１ビットの信号であるが、レ
ジスタタイプの種類や転送ビット幅の数に応じて複数の
ビットで表すようにしてもよい。また、外部アクセス実
行部３０６は、外部記憶装置３０７に対して最下位バイ
トから順に８ビットずつ転送するようにしているが、上
位バイトから順に転送するようにしてもよい。その場
合、シーケンサ３０６ｉがセレクタ３０６ｄに上位バイ
トから選択するように制御し、インクリメンタ３０６ｇ
が−１ずつインクリメントするようにすればよい。
ビット幅情報は、それぞれ１ビットの信号であるが、レ
ジスタタイプの種類や転送ビット幅の数に応じて複数の
ビットで表すようにしてもよい。また、外部アクセス実
行部３０６は、外部記憶装置３０７に対して最下位バイ
トから順に８ビットずつ転送するようにしているが、上
位バイトから順に転送するようにしてもよい。その場
合、シーケンサ３０６ｉがセレクタ３０６ｄに上位バイ
トから選択するように制御し、インクリメンタ３０６ｇ
が−１ずつインクリメントするようにすればよい。
【００３７】
【発明の効果】以上説明してきたように本発明のデータ
処理装置によれば、対象レジスタの選択と同時に転送の
ビット幅を決定する外部アクセス幅制御部を設けること
により、命令中のサイズフィールドが不要になり、命令
長が短くなるためコードサイズの減少、及び解読機構の
省略を図ることができるというこうかがある。
処理装置によれば、対象レジスタの選択と同時に転送の
ビット幅を決定する外部アクセス幅制御部を設けること
により、命令中のサイズフィールドが不要になり、命令
長が短くなるためコードサイズの減少、及び解読機構の
省略を図ることができるというこうかがある。
【００３８】さらに、実装するレジスタのビット幅にか
かわらず必要最小限で転送を行なうことにより、不要な
データの転送を抑制することによって実行速度の向上を
図ることができるため、その実用的効果は大きい。
かわらず必要最小限で転送を行なうことにより、不要な
データの転送を抑制することによって実行速度の向上を
図ることができるため、その実用的効果は大きい。
【図１】本発明の実施例におけるデータ処理装置の一実
施例の概略構成図
施例の概略構成図
【図２】同実施例における本発明のデータ処理装置の一
実施例の詳細構成図
実施例の詳細構成図
【図３】同実施例における転送命令フォーマット説明図
【図４】同実施例における転送命令フォーマット説明図
【図５】従来のデータ処理装置の構成図
【図６】従来のデータ処理装置の命令フォーマット説明
図
図
３０１ レジスタ部 ３０１ａ アドレスレジスタ群 ３０１ｂ 入力バッファゲート ３０１ｃ 出力バッファゲート ３０１ｄ データレジスタ群 ３０１ｅ 入力バッファゲート ３０１ｆ 出力バッファゲート ３０１ｇ デコーダ ３０１ｈ デコーダ ３０２ 命令解読部 ３０２ａ セレクタ ３０２ｂ セレクタ ３０３ レジスタ情報 ３０４ 外部アクセス幅制御部 ３０５ ビット幅情報 ３０６ 外部アクセス実行部 ３０６ａ ロードバッファ ３０６ｂ 入力バッファゲート群 ３０６ｃ ストアバッファ ３０６ｄ セレクタ ３０６ｅ アドレスバッファ ３０６ｆ セレクタ ３０６ｇ インクリメンタ ３０６ｈ 出力バッファゲート ３０６ｉ シーケンサ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 9/30 - 9/355 G06F 9/40 - 9/42
Claims (5)
- 【請求項１】 プログラムの命令に従ってデータを処理
するデータ処理装置であって、 種 類が異なる複数のレジスタ群からなるレジスタ部と、 命令を解読し、データ転送命令で指定されたレジスタが
属するレジスタ群を特定するレジスタタイプと、レジス
タ群中のレジスタを特定するレジスタ番号とを出力する
命令解読手段と、 前記レジスタタイプのみから直接的にデータ転送すべき
ビット幅を決定し、該ビット幅を示すビット幅情報を出
力する外部アクセス幅制御手段と、 前記レジスタタイプ、レジスタ番号及びビット幅情報に
従って、レジスタと外部装置との間のデータ転送を実行
する外部アクセス実行手段と を備えたことを特徴とするデータ処理装置。 - 【請求項２】前記レジスタ部は、アドレスレジスタ群と
データレジスタ群との少なくとも２つからなる ことを特徴とする請求項１記載のデータ処理装置。 - 【請求項３】前記外部アクセス幅制御手段は、レジスタ
情報がデータレジスタを示しているときは、プログラム
で用いられるデータの有効ビット幅に応じて決まるビッ
ト幅をビット幅情報とし、レジスタ情報がアドレスレジ
スタを示しているときは、プログラムが必要とするメモ
リ空間に応じて決まるビット幅をビット幅情報として出
力する ことを特徴とする請求項２記載のデータ処理装置。 - 【請求項４】 プログラムの命令に従ってデータを処理
するデータ処理装置であって、 種 類が異なる複数のレジスタ群からなり、レジスタ群間
で重複するレジスタ番号を有するレジスタ部と、 命令を解読し、データ転送命令のオペレーションコード
から転送対象のレジス群を示すレジスタタイプを特定
し、当該データ転送命令で指定されたレジスタ番号を出
力する命令解読手段と、 前記レジスタタイプのみから直接的にデータ転送すべき
ビット幅を決定し、該ビット幅を示すビット幅情報を出
力する外部アクセス幅制御手段と、 ビット幅情報に従って、前記レジスタタイプ及びレジス
タ番号により特定されるレジスタと外部装置との間のデ
ータ転送を実行する外部アクセス実行手段と、を備え、 前記データ転送命令は、前記レジスタ番号を指示するオ
ペランドを有する ことを特徴とするデータ処理装置。 - 【請求項５】 プログラムの命令に従ってデータを処理
するデータ処理装置であって、 第１のレジスタ郡と第２のレジスタ郡とからなるレジス
タ部と、 命令を解読し、データ転送命令で指定されたレジスタが
前記第１のレジスタ群に属するか前記第２のレジスタ群
に属するかを特定するレジスタタイプと、レジスタ群中
のレジスタを特定するレジスタ番号とを出力する命令解
読手段と、 前記レジスタタイプのみから直接的にデータ転送すべき
ビット幅を決定し、前記レジスタタイプが前記第１のレ
ジスタ群である場合はデータ転送すべきビット幅をＭビ
ットとし、前記レジスタタイプが前記第２のレジスタ群
である場合はデータ転送すべきビット幅をＭより大きい
Ｎビットとし、ＭビットかＮビットかを示すビット幅情
報を出力する外部アクセス幅制御手段と、 レジスタから外部装置にデータを転送するデータ転送命
令が前記命令解読手段により解読されると、前記レジス
タタイプと前記レジスタ番号とによって一に特定される
レジスタを、前記データ転送命令で指定されたレジスタ
が前記第１のレジスタ群に属するか前記第２のレジスタ
群に属するかに関らずＮビット以上のビット幅で読出
し、前記レジスタタイプが前記第１のレジスタ群である
場合は読出したデータのＭビットを取り出して外部装置
に転送し、前記レジスタタイプが前記第２のレジスタ群
である場合は読出したデータのＮビットを取り出して外
部装置に転送する外部アクセス実行手段と を備えたことを特徴とするデータ処理装置。
Priority Applications (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247154A JP2942449B2 (ja) | 1993-10-01 | 1993-10-01 | データ処理装置 |
| DE69432445T DE69432445T2 (de) | 1993-05-27 | 1994-05-27 | Verbesserter Prozessor für Adressierung |
| EP02076028A EP1229440B1 (en) | 1993-05-27 | 1994-05-27 | Program converting unit and processor improved in address management |
| EP04075265A EP1416374A3 (en) | 1993-05-27 | 1994-05-27 | Program converting unit and processor improved in address management |
| EP02076025A EP1229439A3 (en) | 1993-05-27 | 1994-05-27 | Program converting unit and processor improved in address management |
| DE69434967T DE69434967T2 (de) | 1993-05-27 | 1994-05-27 | Programmumsetzungseinheit und verbesserter Prozessor für Adressierung |
| EP01202455A EP1164479B1 (en) | 1993-05-27 | 1994-05-27 | Program converting unit |
| EP94303862A EP0626641B1 (en) | 1993-05-27 | 1994-05-27 | Processor improved in address management |
| DE69434971T DE69434971T2 (de) | 1993-05-27 | 1994-05-27 | Programmumsetzungseinheit |
| US08/587,338 US5809306A (en) | 1993-05-27 | 1996-01-16 | Variable address length compiler and processor improved in address management |
| US09/662,484 USRE41959E1 (en) | 1993-05-27 | 2000-09-14 | Variable address length compiler and processor improved in address management |
| US10/991,367 USRE40498E1 (en) | 1993-05-27 | 2004-11-19 | Variable address length compiler and processor improved in address management |
| US11/607,889 US20080320454A1 (en) | 1993-05-27 | 2006-12-04 | Variable address length compiler and processor improved in address management |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247154A JP2942449B2 (ja) | 1993-10-01 | 1993-10-01 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07104997A JPH07104997A (ja) | 1995-04-21 |
| JP2942449B2 true JP2942449B2 (ja) | 1999-08-30 |
Family
ID=17159245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5247154A Expired - Lifetime JP2942449B2 (ja) | 1993-05-27 | 1993-10-01 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2942449B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01169537A (ja) * | 1987-12-24 | 1989-07-04 | Fujitsu Ltd | マイクロプロセッサ |
-
1993
- 1993-10-01 JP JP5247154A patent/JP2942449B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07104997A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4777588A (en) | General-purpose register file optimized for intraprocedural register allocation, procedure calls, and multitasking performance | |
| JPH06332792A (ja) | データ処理装置及びそのデータ読み出し制御回路，データ書き込み制御回路 | |
| JP3203401B2 (ja) | データ処理装置 | |
| US7546442B1 (en) | Fixed length memory to memory arithmetic and architecture for direct memory access using fixed length instructions | |
| JPS62197830A (ja) | デ−タ処理システム | |
| JP2970821B2 (ja) | データ処理装置 | |
| JP2773471B2 (ja) | 情報処理装置 | |
| US5307300A (en) | High speed processing unit | |
| US4991083A (en) | Method and system for extending address space for vector processing | |
| KR19990036893A (ko) | 다중 어드레싱 모드를 실행하는 프로세서 구조 및 그 설계방법 | |
| EP1220100B1 (en) | Circuit and method for hardware-assisted software flushing of data and instruction caches | |
| JP2942449B2 (ja) | データ処理装置 | |
| JP2553200B2 (ja) | 情報処理装置 | |
| JP2915680B2 (ja) | Ｒｉｓｃプロセッサ | |
| EP1235139B1 (en) | System and method for supporting precise exceptions in a data processor having a clustered architecture | |
| JPH0666052B2 (ja) | メモリ内容を機械レジスタに自動的に写像する計算機 | |
| JP2987281B2 (ja) | プロセッサ | |
| JP2671161B2 (ja) | レジスタ干渉チェック方式 | |
| JPH0452986B2 (ja) | ||
| JP2622026B2 (ja) | 中央処理装置におけるレジスタ書込制御方式 | |
| JPH0546389A (ja) | 並列処理装置 | |
| JP3123545B2 (ja) | データ処理装置 | |
| JPH03204029A (ja) | 情報処理装置 | |
| JPS6149695B2 (ja) | ||
| JPH1011287A (ja) | マイクロプロセッサのアドレス出力装置及びプログラム変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |