JPH01169537A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段（１図） 作用 実施例 一実施例 他の実施例 発明の効果 ［概要］ マイクロプロセッサに関し、 命令セットの数を実質的に多くし、しかも、オペレーシ
ョンコード長を短かくして処理速度を高速にすることを
目的とし、 命令コードを記憶する命令レジスタ（１）と、記憶され
た該命令コードを解読する命令デコーダと、解読結果に
基づいて命令を実行するための各種制御信号及びタイミ
ング信号を出力するコントローラと、を有するマイクロ
プロセッサにおいて、該命令によって処理すべきデータ
長を示す情報を記憶するデータ長レジスタを付設し、該
命令デコーダは、該データ長レジスタの内容を参照して
該命令レジスタの内容を解読するように構成する。

［産業上の利用分野］ 本発明は処理データ長の種類を指示するデータ長レジス
タを備えたマイクロプロセッサに関する。

［従来の技術］ マイクロプロセッサ（以下、ＭＰＵという。）には次の
ことが要求される。

■命令セットの数を多くして、各種処理が少ステップで
行えるようにすること。

■オペレーションコード長を短くして、オブジェクトサ
イズを小さくし、かつ、処理速度を高速にすること。

この■の要求を満たそうとすると、オペレーションコー
ド長が長くなり、■の要求に反する。また、■の要求を
満たそうとすると、命令セットの数が限定され、■の要
求に反する。

このような問題点は、特に４ビツトや８ビツト等の短語
長ＭＰＵにおいて重大である。

■の要求を満たすべく、例えば総てのオペレージタンコ
ードを１語長にすると、４ビツトＭ　Ｐ　Ｕの場合には
命令セットの数が１６個に制限され、８ビツトＭＰＵの
場合には２５６個に制限される。

本発明の目的は、上記問題点に鑑み、命令セットの数を
実質的に多くでき、しかも、オペレーションコード長を
短かくして処理速度を高速にすることができるマイクロ
プロセッサを提供することにある。

［問題点を解決するための手段］ 第１図は本発明の原理説明図である。

図中、ｌは命令レジスタであり、命令コードを記憶する
もの、２は命令デコーダであり、該命令コードを解読す
るもの、３はコントローラであり、該解読結果に基づい
て該命令を実行するための各種制御信号及びタイミング
信号をＡＬＵ、アキュームレータまたは各種レジスタ等
の構成要素に対し出力するもの、４はデータ長レジスタ
であり、該命令によって処理すべきデータ長を示す情報
を記憶するものである。データ長レジスタの内容は、例
えば専用の命令により書き換えられる。

該命令デコーダ２は、該データ長レジスタ４の内容を参
照して該命令レジスタ１の内容を解読する。

［作用］ プログラム作成の際には、データ長レジスタ４の内容を
、処理すべきデータ長に応じ、イニシャライズルーチン
において、予め設定しておき、その後は、この設定値を
変更する必要が無い限り、データ長をなんら考慮するこ
となくプログラムを作成する。

このプログラムの実行の際には、例えばデータ長を設定
する命令コードが解読されると、コントローラ３からの
制御信号及びタイミング信号に基づいてデータ長レジス
タ４の内容がこの設定値に書き換えられる。その後、デ
ータ長が関係した命令、例えば転送命令、加算命令また
は減算命令等については、この設定されたデータ長のア
キュームレータ、レジスタまたはメモリが操作される。

ここで、マイクロプロセッサの処理対象としてのデータ
には、ビット、ニブル、バイト、ワード、・・・という
ように多数のデータ長のものがある。

従来のマイクロプロセッサでは、１つのオペレージコン
に対しデータ長の種類の数だけの命令を設けていたので
、同種の命令が多数存在し、実質的な命令の数は少なか
った。しかし、本発明では、このような同種の命令は１
個だけ設ければよく、そのうえ、データ長を区別するた
めのコードを命令コードの中に設ける必要がないので、
上記■及び■の要求を満足させることができる。

例えば、富士連装、型式ＭＢ８９７００の８ビツトワン
チツプマイクロコンピユータに本発明を適用すれば、２
５６個の１バイト命令の内、４４個も省略することがで
き、したがって、多バイト命令を！バイト命令にし、か
つ、従来は命令コードを割り当てることができなかった
命令を追加することもできる。しかも、このような命令
に対してもデータ長レジスタの内容との組み合わせが考
えられるので、実質的には４４個よりはるかに多い１バ
イト命令を追加できることになる。

なお、−殻内に、マイクロプロセッサが適用される制御
対象や演算対象等によって、主にまたは常に８ビツトデ
ータを用いたり、主にまたは常に１６ビブトデータを用
いたりするので、データ長レジスタの内容を１回設定し
ておけば、その後はほとんど書き換える必要がない。

したがって、オブジェクトサイズも小さくできる。

［実施例］ （Ａ）−実施例 第２図は本発明が適用されたワンチップマイクロコンピ
ュータの要部ブロック図である。

図中、■は命令レジスタであり、ＲＯＭ５に格納された
プログラムの内、図示しないプログラムカウンタにより
指定されたアドレスの命令コードが取り出されてこれに
格納され、この命令の実行が終了するまで該命令コード
を保持するしの、２は命令デコーダであり、命令レジス
タ１に格納されている命令コードを解読するもの、３は
コントローラであり、外部から供給されるクロック信号
に基づき、命令デコーダ２による解読結果に応じて、こ
の命令の実行に必要な総ての制御信号及びタイミング信
号を各構成要素に供給するものである。

例えば命令コードが汎用レジスタＲ０〜Ｒ１間の転送命
令の場合には、コントローラ３はマルチプレクサ６を制
御して転送元と転送先の汎用レジスタを順次選択させる
。命令コードがストア命令の場合には、アキュームレー
タ９の内容を内部データバスＤＢを介しＲＡＭｌ０の所
定アドレスへ格納させる。命令コードが入力命令の場合
には入出力ボート１１を入力モードにし、入出力ボート
ｌ■に取り込まれたデータを内部データバスＤＢを介し
アキュームレータ９へ格納させる。命令コードがアキュ
ームレータ９と汎用レジスタＲ０〜Ｒ？のいづれかとの
演算命令の場合には、アキュームレータ９の内容をテン
ポラリアキュームレータ１２に一時格納させるとともに
、マルチプレクサ６を制御して所定の汎用レジスタを選
択させ、この汎用レジスタの内容をテンポラリレジスタ
１３へ一時格納させる。次に、ＡＬＵ　１４を制御して
テンポラリアキュームレータ１２の内容とテンポラリレ
ジスタＩ３の内容とを演算させ、その演算結果を内部デ
ータバスＤＢを介しアキュームレータ９へ格納させ、演
算結果が正であるか負であるか等に応じてフラグ１５を
セットしまたはリセットする。

４はデータ長レジスタであり、オペランドのデータ長を
記憶するものである。

ここで、このワンチップマイクロコンピュータは８ビツ
トマイクロコンピユータであり、汎用レジスタアレイ７
の各々は８ビツト構成であり、アキュームレータ９、テ
ンポラリアキュームレータＩ２及びテンポラリレジスタ
１３は１６ビツト構成であるとする。また、汎用レジス
タＲ０〜Ｒ１はそれぞれ独立に使用することができると
ともに、汎用レジスタＲ０とＲ４、Ｒ１とＲ３、Ｒ１と
Ｒｓ、ＲｓとＲ７をそれぞれベアにして１６ビツト構成
のレジスタとしても使用できるものとする。

命令セットの中には、データ長レジスタ４の内容を書き
換える命令があり、この命令は主にイニシャライズルー
チンにおいて用いられる。この命令がＲＯＭ５から取り
出されて命令レジスタ■に格納され、命令デコーダ２に
より解読されると、コントローラ３により、データ長レ
ジスタ４は命令レジスタｌに書き込まれたコードに応じ
て書き換えられ、その後の処理におけるオペランドのデ
ータ長が設定される。

最も簡単な場合として、データ長レジスタ４が第３図（
Ａ）に示す如く、１ビツトにより構成されている場合を
説明する。

このデータ長レジスタ４ａが０の場合には、汎用レジス
タＲ０〜Ｒ７はそれぞれ独立の８ビットレジスタとして
用いられる。

データ長レジスタ４λが菫の場合には、上記の如くペア
レジスタとして用いられ、例えば汎用レジスタＲ０を指
定すると、ＲｏとＲ４とが接続された１６ビツト構成の
ベアレジスタが用いられる。

したがって、例えばアキュームレータ９と汎用レジスタ
Ｒ０との加算命令（１バイト命令）“ＡＤＤ　　Ａ、Ｒ
６’がＲＯＭ５から命令レジスタｌに取り出された場合
には、命令デコーダ２は、データ長レジスタ４の内容が
０のときはアキュームレータ９の下位８ビツトと汎用レ
ジスタＲ０との加算命令であると解読してその結果をコ
ントローラ３へ供給する。コントローラ３は、アキュー
ムレータ９の下位８ビツトをテンポラリアキュームレー
タ１２へ移送させ、マルチプレクサ６を制御して汎用レ
ジスタＲ０の内容をテンポラリレジスタＩ３の下位８ビ
ツトへ移送させ、次にＡＬＵ１４を制御してテンポラリ
アキュームレータ１２の内容とテンポラリレジスタ１３
の内容を加算させ、その演算結果を、内部データバスＤ
Ｂを介しアキュームレータ９へ移送させる。

また、上記ｌバイト命令“ＡＤＤ　　Ａ、Ｒｎ”におい
て、データ長レジスタ４の値が１の場合には、命令デコ
ーダ２はアキュームレータＩ２と汎用レジスタペアＲ０
、Ｒ４との１６ビツト加算命令であると解読し、その解
読結果をコントローラ３へ供給する。コントローラ３は
アキュームレータ９の全１６ビツトの内容をテンポラリ
アキュームレータ１２へ移送させ、マルチプレクサ６を
制御してこのベアレジスタの１６ビツトの内容をテンポ
ラリレジスタ１３へ移送し、ＡＬＵ１４を制御してテン
ポラリアキュームレータ■２の内容とテンポラリレジス
タ１３の内容を加算させ、その１６ビツト演算結果を、
内部データバスＤＢを介しアキュームレータ９へ移送さ
せる。

減算命令、比較命令、論理演算命令及び転送命令等につ
いても上記同様である。

したがって、データ長のみ異なる同種の処理は、同一の
命令コードにより行うことができ、短い命令語長を用い
て、しかも命令セットの数を実質的に増やすことができ
る。

（Ｂ）他の実施例 なお、上記の例では、汎用レジスタアレイ７の総てにつ
いてデータ長レジスタ４ａの内容が影響する場合を説明
したが、例えば汎用レジスタアレイ７のうち、Ｒ０〜Ｒ
９及びＲ４〜Ｒ１のみがデータ長レジスタ４ａの内容に
関係し、汎用レジスタＲ３とＲ７については、従来のよ
うに、異なる命令により、シングルレジスタとして用い
ることもベアレジスタとして用いることもできるように
構成してもよい。

また、第３図（Ｂ）に示す如く、データ長レジスタ４ｂ
を４ビツトで構成し、そのビットｂ＋（ｉ＝Ｏ〜３）が
０のときにはＲ１，Ｒａｆｔがそれぞれシングルレジス
タとして用いられ、ｂ、がｌのときにはＲ４とＲ４６１
とがベアレジスタとして用いられるように構成してもよ
い。

さらに、第３図（Ｃ）に示す如く、データ長レジスタ４
ｃの内容が“ｏｏｏ”のときにはビット処理、”００１
”のときにはニブル処理、“０１０”のときにはバイト
処理、“０１１°のときには２バイト処理、“１００′
のときは４バイト処理・・・であると解読するように構
成してもよい。

例えばデータ長レジスタ４Ｃの内容が“１００“で、命
令レジスタｌの内容が汎用レジスタＲ６からＲＡＭｌ０
への転送命令である場合には、命令デコーダ２は、汎用
レジスタＲ，、Ｒ１、Ｒｏ、Ｒ６の内容をＲＡＭｌ０の
所定アドレスから４バイトにわたるアドレスへ転送させ
る命令であると解読する。

したがって、■命令で４バイトも転送でき、高速処理が
可能になる。

他の例として、データ長レジスタ４ｃの内容が“０００
”であり、命令レジスタｌの内容がアキュームレータ９
と汎用レジスタＲ０との論理積をとる命令である場合に
は、命令デコーダ２は、例えば、アキュームレータ９の
最下位ビットと、汎用レジスタＲ０の最下位ビットとの
論理積をとる命令であると解読する。このような処理は
、このワンチップマイクロコンピュータをシーケンサと
して用いる場合に有効である。

また、電卓の計算のような用い方をする場合には、デー
タ長レジスタ４Ｃの値を１にすることによりニブル処理
を容易に行うことができる。

すなわち、１１１類のワンチップマイクロコンピュータ
であっても、データ長レジスタ４の内容を書き換えるこ
とにより、各種用途に合った用い方をすることができる
。

また、データ長レジスタをメモリマツピングされたレジ
スタとして構成してもよい。この場合、データ長レジス
タの書き換えは通常の転送命令で実現できる。専用の命
令を設ける必要がないため、その分、他の有効な命令を
追加することが可能となる。

［発明の効果コ 本発明に係るマイクロプロセッサでは、命令レジスタの
内容とデータ長レジスタの内容との組み合わせにより命
令を解読するようになっているので、各種データ長のオ
ペランドに対し、１種のオペレーションには１つの命令
コードのみを設ければよく、実質的な命令数を極めて多
くでき、そのうえ、データ長を区別するコードを命令コ
ードに設ける必要がないのでオペレーションコードを短
くすることができ、同一サイズのＲＯＭに、より多くの
処理内容を持つプログラムを格納することが可能となり
、さらに、処理速度を高速にすることができるという優
れた効果を奏する。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例に係るワンチップマイクロコ
ンピュータの要部構成ブロック図、第３図は汎用レジス
タとデータ長レジスタとの関係を説明する図である。 図中 ■・命令レジスタ ２：命令デコーダ ３：コントローラ ４：データ長レジスタ Ｒ０〜Ｒ７：汎用レジスタ 発明の原理図 第１図

Claims (1)

1. 【特許請求の範囲】 命令コードを記憶する命令レジスタ（１）と、記憶され
   た該命令コードを解読する命令デコーダ（２）と、 解読結果に基づいて命令を実行するための各種制御信号
   及びタイミング信号を出力するコントローラ（３）と、 を有するマイクロプロセッサにおいて、 該命令によって処理すべきデータ長を示す情報を記憶す
   るデータ長レジスタ（４）を付設し、該命令デコーダ（
   ２）は、該データ長レジスタ（４）の内容を参照して該
   命令レジスタの内容を解読することを特徴とするマイク
   ロプロセッサ。