KR100317466B1 - 서미스터 소자의 제조 방법 - Google Patents

서미스터 소자의 제조 방법 Download PDF

Info

Publication number
KR100317466B1
KR100317466B1 KR1019990035375A KR19990035375A KR100317466B1 KR 100317466 B1 KR100317466 B1 KR 100317466B1 KR 1019990035375 A KR1019990035375 A KR 1019990035375A KR 19990035375 A KR19990035375 A KR 19990035375A KR 100317466 B1 KR100317466 B1 KR 100317466B1
Authority
KR
South Korea
Prior art keywords
thermistor
substrate
thermistor element
ptc
none
Prior art date
Application number
KR1019990035375A
Other languages
English (en)
Other versions
KR20000017525A (ko
Inventor
가와하라다카히코
나가오요시타카
아베요시아키
오카모토데츠카즈
나비카야스히로
히로타도시하루
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR20000017525A publication Critical patent/KR20000017525A/ko
Application granted granted Critical
Publication of KR100317466B1 publication Critical patent/KR100317466B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals

Abstract

본 발명은 저저항 및 소형의 서미스터 소자를 효율성 좋게 제조할 수 있는 방법을 제공하는 것을 목적으로 한다.
본 발명의 서미스터 소자의 제조 방법에 따르면, 원료 분말을 시트 성형함으로써 얻어진 서미스터 그린 기판(1)의 한면에, 개개의 서미스터 소자로 분할하기 위한 홈(2, 3)을 형성하고, 서미스터 그린 기판(1)을 소성하여 서미스터 모기판을 얻고, 얻어진 서미스터 모기판의 양면에 스퍼터링에 의하여 전극을 형성하고, 전극 형성후에 서미스터 모기판을 홈(2, 3)을 따라서 분할함으로써 개개의 서미스터 소자를 얻는다.

Description

서미스터 소자의 제조 방법{Method for manufacturing thermistor element}
본 발명은 전자 회로에 있어서의 과전류에 대한 보호 및 온도 보상 등에 사용되는 서미스터 소자의 제조 방법에 관한 것으로, 더욱 상세하게는, 양 주면에 전극이 형성된 서미스터 소자의 제조 방법의 개량에 관한 것이다.
종래, 정의 저항 온도 특성을 갖는 서미스터 소자, 즉 PTC 서미스터 소자가 전자 회로에 있어서의 과전류 보호 등에 널리 사용되고 있다. 도 8은 종래의 PTC 서미스터 소자의 한 예를 나타내는 사시도이다. PTC 서미스터 소자(31)는 정의 저항 온도 특성을 갖는 반도체 세라믹스로 이루어지는 원판형상의 서미스터 기판(32)을 갖는다. 서미스터 기판(32)의 상면에 2층으로 이루어지는 전극(33)이 형성되어 있으며, 하면에도 전극(33)과 대향하도록 다른 전극(도시하지 않음)이 형성되어 있다.
상기 PTC 서미스터 소자(31)의 제조는, 이하와 같이 하여 행해지고 있다. 먼저, 서미스터 기판(32)을 구성하는 원료 분말을 프레스기에 투입하고, 건식 프레스성형에 의하여 원판 형상의 성형체를 얻는다. 이와 같이 하여 얻어진 다수의 성형체를 소성용 용기로서의 상자에 넣고, 대기중에서 소성하고, 원판형상의 서미스터 기판(32)을 얻는다.
그 후, 서미스터 기판(32)의 양 주면에, 무전해 도금에 의하여 Ni로 이루어지는 Ni 전극막(33a)을 형성한다. 이 경우, Ni 전극막(33a)은 서미스터 기판(32)의 양 주면 및 측면에 형성된다. 그 후, 측면에 형성된 Ni 전극막을 연삭기를 사용하여 연삭하고, 양 주면에만 Ni전극막(33a)이 형성된다. 게다가, Ni 전극막(33a)상에 Ag 페이스트를 스크린 인쇄함으로써, 갭 영역(A)을 갖는 제 2 Ag전극막(33b)을 적층함으로써 전극(33)이 구성되어 있다. 이것은 서미스터 기판(32)과의 오믹 접촉을 달성하기 위하여, 먼저 기재로서 Ni 전극막(33a)을 형성하고, 전극(33) 및 하면의 전극의 솔더링성을 높이기 위하여, 외측에 Ag전극막(33b)을 형성하기 위함이다.
그런데, 최근 PTC 서미스터 소자(31)에 있어서는, 저저항화가 강하게 요구되고 있다. PTC 서미스터 소자(31)의 저저항화를 도모하기 위해서는, 서미스터 기판(32)의 주면의 면적을 크게 하는 것, 및 서미스터 기판(32)의 두께를 얇게 하는 것이 필요하다.
그러나, 상술한 종래의 제조 방법에서는, 서미스터 기판(32)은 건식 프레스 성형법으로 얻어지고 있다. 건식 프레스 성형법에서는, 원료 분말을 성형하여 성형체를 얻는 경우, 얻어진 성형체의 두께를 그다지 얇게 할 수는 없으며, 0.4㎜이하의 서미스터 기판(32)을 얻는 것은 현실적으로는 매우 곤란하였다.
따라서, 예를 들면 BaTiO3를 주체로 한 비저항이 5.2Ω·㎝인 원료 분말을 사용하여 0.15Ω의 저항값을 실현하기 위해서는, 서미스터 기판(32)의 두께를 0.5㎜로 한 경우, 서미스터 기판(32)의 주면의 면적은 169㎟정도로 하여야만 하였다. 즉, 서미스터 기판(32)의 평면 형상이 직사각형인 경우에는, 한 변의 길이를 13㎜정도로 하여야 하므로, PTC 서미스터 소자(31)의 칫수가 매우 커지지 않을 수 없었다.
게다가, 상기 전극(33)의 형성시에는, 오믹 접촉을 달성하기 위하여, 먼저 Ni를 무전해 도금하여 기재로서의 전극막을 형성하였으나, 이와 같이 하여 형성된 Ni로 이루어지는 전극막은 서미스터 기판(32)과의 오믹 접촉이 충분히 안정되지 않으며, 이에 따라서 저항값이 상승하였다. 즉, 상기와 같은 칫수의 PTC 서미스터 소자를 구성한 경우, 상기 무전해 도금에 의하여 형성된 전극막의 오믹 접촉성의 불안정성에 의하여 0.1Ω이상 저항값이 증대하고, 실제로는 0.2Ω이하의 PTC 서미스터 소자(31)를 얻는 것은 매우 곤란하였다.
본 발명의 목적은 상술한 종래 기술의 결점을 해소하고, 더욱 낮은 저항값의 서미스터 소자를 안정되고 효율성 좋게 제조하는 것을 가능하게 하는 서미스터 소자의 제조 방법을 제공하는데 있다.
도 1a 및 도 1b는 본 발명의 한 실시예에서 준비되는 서미스터 그린 기판의 평면도 및 부분 확대 단면도이다.
도 2는 본 발명의 한 실시예에서 준비되는 홈 형성전의 서미스터 그린 기판을 나타내는 사시도이다.
도 3은 도 1에 나타낸 서미스터 그린 기판을 소성한 후에, 양면에 전극을 형성한 상태를 나타내는 부분 노치 확대 단면도이다.
도 4는 본 발명의 한 실시예에서 얻어진 서미스터 소자의 정면도이다.
도 5는 도 4에 나타낸 서미스터 소자의 외관을 나타낸 사시도이다.
도 6은 PTC 서미스터 소자의 특성으로서의 PTC 저항값 비약 비율을 설명하기 위한 도이다.
도 7은 실시예에 있어서, 서미스터 그린 기판의 두께를 변화시킨 경우의 최종적으로 얻어지는 PTC 서미스터 소자의 저항값의 변화를 나타낸 도이다.
도 8은 종래의 PTC 서미스터 소자의 한 예를 나타내는 사시도이다.
도 9는 본원의 실시예에 있어서의 홈선단의 내각(內角)을 나타낸 설명도이다.
(도면의 주요 부분에 있어서의 부호의 설명)
1: 서미스터 그린 기판 1A: 서미스터 모기판
1B: 서미스터 기판 2,3: 홈
4: Cr막 5: Ni-Cu막
6: Ag막 7: PTC 서미스터 소자
8, 9: 전극
청구항 1에 기재된 발명에 따른 서미스터 소자의 제조 방법은, 개개의 서미스터 소자로 분할하기 위한 복수개의 홈이 한면에 형성된 서미스터 그린 기판을 준비하는 공정과, 상기 서미스터 그린 기판을 소성하고, 서미스터 모기판을 얻는 공정과, 상기 서미스터 모기판의 양면에 전극을 형성하는 공정과, 상기 전극이 형성된 서미스터 모기판을 상기 홈을 따라서 분할하여 개개의 서미스터 소자를 얻는 공정을 포함하는 것을 특징으로 한다.
청구항 2에 기재된 발명에서는, 상기 서미스터 그린 기판을 얻는 공정이, 세라믹 슬러리를 시트 성형함으로써 행해지고, 또한 상기 서미스터 그린 기판의 두께가 0.4㎜이하가 된다.
청구항 3에 기재된 발명에서는, 상기 전극 형성 공정이 스퍼터링에 의하여 행해진다.
청구항 4 및 청구항 5에 기재된 발명에서는, 상기 서미스터 소자로서 PTC 서미스터 소자가 제조된다.
(발명의 실시 형태)
이하, 도면을 참조하여 본 발명의 한 실시예에 따른 PTC 서미스터 소자의 제조 방법을 설명하겠다.
먼저, BaTiO3계의 PTC 서미스터 기판을 구성하기 위한 하소 원료 분말에 수용성 바인더를 첨가하고, 세라믹 슬러리를 준비하였다. 이 세라믹 슬러리를 독터 블레이드법에 의하여 시트 성형함으로써, 0.36㎜ 두께의 그린 시트를 얻었다. 이 그린 시트를, 110×110㎜의 평면 형상을 갖도록 절단하고, 도 2에 나타낸 서미스터 그린 기판(1)을 얻었다.
이어서, 도 1a에 나타낸 바와 같이, 상기 서미스터 그린 기판(1)의 상면에, 컷터를 사용하여 복수개의 홈(2, 3)을 형성하였다. 복수개의 홈(2, 3)은 도 1b에 단면도로 나타낸 바와 같이, 단면 V자 형상을 가지며, 그 깊이가 0.1㎜가 되도록 구성되어 있다.
또한, 복수개의 홈(2)과 복수개의 홈(3)은 서로 직교하는 방향으로 연장되어 있다. 게다가, 복수개의 홈(2)에 대해서는, 서미스터 기판(1)의 상면에 있어서, 한쪽 단부(1a)로부터 7.5㎜의 위치에 최초의 홈(2)을 형성하고, 나머지 홈(2)에 대해서는, 홈(2)과 홈(2)사이의 피치가 9.5㎜가 되도록 형성하였다. 마찬가지로 하여, 복수개의 홈(3)에 대해서도, 서미스터 기판(1)의 단부(1a)와 직교하는 단부(1b)로부터 7.5㎜ 떨어진 위치에 최초의 홈(3)을 형성하고, 나머지 홈(3)과 홈(3)사이의 피치가 9.5㎜가 되도록 형성하였다.
상기와 같이 하여, 9.5㎜×9.5㎜의 직사각형의 복수의 영역이 매트릭스 형상으로 배치된 서미스터 그린 기판(1)을 얻었다.
이어서, 상기 서미스터 그린 기판(1)을 소성용의 상자에 넣고, 가열함으로써 바인더를 제거하는 공정을 행한 후, 1350℃까지 N2분위기하에서 소성하고, 그 후 O2분위기하에서 실온까지 냉각하였다. 이와 같이 하여, 서미스터 모기판을 얻었다.
또한, 종래의 PTC 서미스터 소자의 제조시에 있어서는, 건식 프레스 성형으로 얻어진 성형체를 소성할 때, 대기중에서 소성을 행하고 있었으나, 본 실시예에서는, 최고 소성 온도까지 승온한 경우, 질소 가스 분위기하에서 소성을 행하고,최고 온도부터 냉각할 때까지의 공정에 있어서는, 상기와 같이 산소 가스 분위기하에서 행하였다. 이것은 질소 가스 분위기하에서 승온함으로써, 서미스터 기판(7)의 결정 입자를 크게 할 수 있으며, 이에 따라서 비저항을 더욱 낮게 할 수 있기 때문이며, 또한 냉각 공정에 있어서 산소 가스 분위기를 사용하는 것은, 입계를 재산화함으로써 정의 저항 온도 특성을 양호하게 발휘시키기 위함이다.
상기와 같이 하여 얻어진 서미스터 모기판의 양면에, 오믹 접촉을 달성하는 전극막으로서, 스퍼터링에 의하여 두께 0.15㎛의 Cr막을 형성하였다. 그 후, 스퍼터링에 의하여, Cr막상에 두께 0.4㎛의 Ni-Cu막을 형성하고, 다시 스퍼터링에 의하여 두께 0.5㎛의 Ag막을 형성하였다. 이와 같이 하여 형성된 전극 구조를, 도 3에 확대 부분 노치 단면도로 나타낸다.
도 3에 있어서, 참조번호 1A는 소성에 의하여 얻어진 상기 서미스터 모기판을 나타낸다. 서미스터 모기판(1A)의 상면에 있어서는, Cr막(4), Ni-Cu막(5) 및 Ag막(6)이 적층되어 있다. 마찬가지로, 서미스터 모기판(1A)의 하면에 있어서도, Cr막(4), Ni-Cu막(5) 및 Ag막(6)이 적층되어 있다.
게다가, 서미스터 모기판(1A)의 상면에 있어서는, 홈(2, 2)이 형성되어 있는 영역에 있어서도, 홈(2)의 내벽을 따르도록, 상기 Cr막(4), Ni-Cu막(5) 및 Ag막(6)으로 이루어지는 적층막이 형성되어 있다. 특히 도시하지 않았지만, 홈(3)이 형성되어 있는 부분에 있어서도, 마찬가지로 적층막이 홈(3)의 내부에 이르도록 형성되어 있었다.
이어서, 상기 서미스터 모기판(1A)을 홈(2, 3)을 따라서 분할하였다. 즉, 도3의 일점쇄선 B, B을 따른 부분에서 절단함으로써, 홈(2, 2)을 따라서 서미스터 모기판(1A)을 분할함과 아울러, 도시되어 있지 않은 홈(3, 3)을 따라서 서미스터 모기판(1A)을 분할하였다. 이와 같이 하여, 개개의 서미스터 소자를 얻었다. 얻어진 서미스터 소자를, 도 4에 정면도로 나타내고, 도 5에 사시도로 나타낸다.
서미스터 소자(7)에서는, 상기와 같이 하여 서미스터 모기판(1A)이 분할됨으로써, 서미스터 기판(1B)이 구성되어 있다. 또한, 서미스터 기판(1B)의 상면 및 하면에는 각각 전극(8, 9)이 형성되어 있다. 전극(8, 9)은 상술한 Cr막(4), Ni-Cu막(5) 및 Ag막(6)을 적층한 구조를 갖는다.
상기와 같이 하여, 외형 칫수가 8×8×0.3㎜인 PTC 서미스터 소자(7)가 얻어진다.
이 PTC 서미스터 소자(7)의 실온에 있어서의 저항값을 측정한 바, 0.15Ω이었다.
또한, PTC 서미스터 소자(7)의 PTC 저항값 비약 비율은 4.5이었다. 여기서, PTC 저항값 비약 비율이란, 도 6에 나타낸 바와 같이, PTC 서미스터 소자의 온도가 상승한 경우의 저항값 변화 곡선에 있어서의 최대 저항값 RMAX의 최소 저항값 RMIN에 대한 비율의 지수를 나타내는 것으로 하고, 상기 저항값 RMAX/RMIN이 105이면 PTC 저항값 비약 비율은 5가 된다.
따라서, PTC 저항값 비약 비율이 클수록, 저항값의 상승에 따른 전류 제한 작용이 크다는 것을 의미한다.
상기와 같이 본 실시예에서는, 세라믹 슬러리를 시트 성형한 후, 소성함으로써 서미스터 모기판(1A)을 얻고 있기 때문에, 최종적으로 서미스터 기판(1B)의 두께를 0.3㎜로 매우 얇게 하는 것이 가능하게 되어 있다. 게다가, 전극(8, 9)이 상기와 같이 스퍼터링법에 의하여 형성되어 있으므로, 최초로 형성되는 Ni막(4)의 서미스터 기판(1B)에 대한 오믹 접촉의 안정성을 높일 수가 있다.
따라서, 상기와 같이 8㎜×8㎜의 크기의 평면 형상을 갖는 PTC 서미스터 소자(7)에 있어서, 그 저항값을 0.15Ω으로 낮게 할 수 있음과 아울러, PTC 저항값 비약 비율을 4.5로 높이는 것이 가능해진다.
비교를 위하여, 종래법에 따라서 상기 실시예와 동일한 재료를 사용하고, PTC 서미스터 소자를 제작하였다. 즉 상기와 동일한 원료 분말을 사용하고 건식 프레스 성형법에 의하여 성형체를 얻고, 상기 성형체를 소성함으로써 8×8×0.5㎜의 서미스터 기판을 얻었다. 이 서미스터 기판의 양 주면에 Ni막 및 Ag막을 각각, 무전해 도금법 및 베이킹은에 의하여 형성하고, 종래예의 PTC 서미스터 소자를 얻었다. 이 종래예의 PTC 서미스터 소자에서는, 건식 프레스 성형법을 사용하고 있기 때문에, 서미스터 기판의 두께는 그다지 얇게 할 수 없으며, 상기와 같이 0.5㎜정도가 한계이다. 이와 같이 하여 얻어진 종래예의 PTC 서미스터 소자에서는, 실온에서의 저항값은 0.23Ω으로 높고, 또한 PTC 저항값 비약 비율에 대해서도 3.5에 그쳤다.
또한, 종래법에 따라서, 더욱 저저항값의 PTC 소자를 얻기 위해서는, 서미스터 기판의 칫수를 변경하였다. 즉 서미스터 기판으로서, 건식 프레스법에 의하여얻어진 성형체를 소성함으로써, 12×12×0.5㎜의 서미스터 기판을 사용하여 종래의 PTC 서미스터 소자를 제작하였다. 그 결과, 저항값은 0.17Ω이며, 또한 PTC 저항값 비약 비율은 4이었다. 즉 12×12㎜의 큰 평면 형상을 갖는 서미스터 기판을 사용했음에도 불구하고, 실시예의 PTC 서미스터 소자보다도 실온에 있어서의 저항값은 높고, 또한 PTC 저항값 비약 비율에 대해서도 낮았다.
따라서, 본 실시예에 의하면, 더욱 두께가 얇은 서미스터 기판을 얻을 수가 있으며, 이에 따라서 PTC 서미스터 소자의 저저항화를 도모할 수 있음을 알 수 있으며, 스퍼터링에 의하여 전극막을 형성하기 때문에, 오믹 접촉의 안정성을 높임으로써도 저항값의 저감을 도모할 수 있음을 알 수 있다.
PTC 서미스터 소자(7)에 있어서의 서미스터 기판(1B)의 두께를 여러가지로 변경하고, 그 외의 조건은 상기와 동일하게 하여 여러가지 서미스터 소자를 제작하고, 저항값을 측정하였다. 결과를 도 7에 나타낸다. 도 7에 있어서, 횡축은 소성전의 서미스터 그린 기판의 두께를, 종축은 최종적으로 얻어진 PTC 서미스터 소자(7)의 저항값을 나타낸다.
도 7로부터 알 수 있는 바와 같이, 준비하는 서미스터 그린 기판의 두께를 0.36㎜이하로 함으로써, 0.15Ω이하의 저항값의 PTC 서미스터 소자(7)가 얻어지는 것을 알 수 있다.
상술한 실시예에서는, PTC 서미스터 소자의 제조 방법에 대하여 설명하였으나, 본 발명은 부의 저항 온도 특성을 갖는 서미스터 소자, 즉 NTC 서미스터 소자의 제조 방법에도 적용할 수가 있다.
또한, 상기 홈(2, 3)의 깊이에 대해서는, 상기 실시예에서는 0.1㎜로 하였으나, 특히 한정되는 것은 아니며, 0.07∼2㎜정도의 범위로 적절히 변경할 수가 있다. 또한 홈(2, 3)의 단면 형상에 대해서도, V자형상에 한정되지 않으며, U자형상 등 적절한 형상으로 할 수가 있으나, 분할을 용이하게 하기 위해서는, V자형상으로 하는 것이 바람직하며, 특히 홈 선단의 내각이 30∼40도 정도인 V자형상 홈으로 하는 것이 바람직하다.
상기 실시예에서는, 오믹 접촉을 달성하는 전극으로서, Cr막(4)을 형성하였으나, 오믹 접촉이 얻어지는 한, Cr에 한정되는 것은 아니며, Al, Ni-Cr, Ti 등의 적절한 금속 재료를 사용할 수가 있다.
또한, 최외층의 전극막에 대해서도, Ag대신에, 솔더링성이 양호한 적절한 금속, 예를 들면 Cu, Ni, Au, Pt등을 사용할 수가 있다.
표 1은 홈의 각도와 두께의 값에 의하여, 소성후의 크랙, 브레이크 성공율, 마이그레이션 발생에 관하여 실험한 결과를 나타내고 있다. 이 경우, 각도란, 도 9에 나타낸 바와 같이 홈 선단의 내각이다. 또한 홈의 깊이 = 홈 가장깊은부/서미스터 기판 두께×100로 구할 수 있다. 소성후의 크랙이란, n=100인 기판에서의 크랙 확률이며, 파괴 성공율이란, n=100인 기판에서의 성공 확률이다. 또한, 마이그레이션에 대해서는 고온 연속 통전 1000시간후의 마이그레이션에 따른 쇼트 불량 발생의 유무를 조사하였다.
표 1로부터 알 수 있는 바와 같이, 본원에 있어서 홈의 각도는 10도∼80도, 깊이는 10∼90의 범위가 바람직하다고 말할 수 있다.
각도 두께 소성후 크랙 브레이크 성공율 마이그레이션
5° 5 0 30 없음
10 0 80 없음
30 0 100 없음
50 0 100 없음
90 0 100 없음
95 25 100 없음
10° 5 0 45 없음
10 0 100 없음
30 0 100 없음
50 0 100 없음
90 0 100 없음
95 32 100 없음
30° 5 0 55 없음
10 0 100 없음
30 0 100 없음
50 0 100 없음
90 0 100 없음
95 28 100 없음
60° 5 0 50 없음
10 0 100 없음
30 0 100 없음
50 0 100 없음
90 0 100 없음
95 38 100 없음
80° 5 0 25 없음
10 0 100 없음
30 0 100 없음
50 0 100 없음
90 0 100 없음
95 26 100 없음
90° 5 0 30 없음
10 0 100 없음
30 0 100 발생
50 0 100 없음
90 0 100 발생
95 25 100 발생
청구항 1에 기재된 발명에 따른 서미스터 소자의 제조 방법에 의하면, 복수개의 홈이 한면에 형성된 서미스터 그린 기판을 소성하여 서미스터 모기판을 얻은 후에, 서미스터 모기판의 양면에 전극을 형성하고, 상기 서미스터 모기판을 홈을 따라서 분할함으로써 개개의 서미스터 소자가 얻어진다. 따라서, 서미스터 그린 기판을 준비하는 공정부터 개개의 서미스터 소자로 분할하는 공정까지를 모기판의 상태로 행할 수 있기 때문에, 서미스터 소자의 양산성을 효과적으로 높일 수가 있다.
청구항 2에 기재된 발명에서는, 세라믹 슬러리를 시트 성형함으로써 서미스터 그린 기판을 얻기 때문에, 서미스터 그린 기판의 두께를 0.4㎜이하로 매우 얇게 할 수 있으며, 이에 따라서 최종적으로 얻어지는 개개의 서미스터 소자의 저저항값화를 도모할 수가 있다. 즉 종래의 PTC 서미스터의 제조 방법에서는, 서미스터 기판을 얻기 위하여 건식 프레스 성형법이 사용되고 있었기 때문에, 그 기판의 두께는 0.5㎜이하로 할 수가 없으며, 저저항값화에 한계가 있었다. 이에 비하여, 청구항 2에 기재된 발명에서는, 세라믹 슬러리를 시트 성형함으로써 서미스터 그린 기판을 얻는 것이기 때문에, 상기와 같이 종래에 얻을 수 없었던 두께가 얇은 서미스터 그린 기판을 구성할 수가 있다.
청구항 3에 기재된 발명에서는, 전극이 스퍼터링에 의하여 형성되므로, 서미스터 기판에 오믹 접촉하는 전극막을 형성할 때, 오믹 접촉의 안정성을 효과적으로 높일 수가 있다. 즉 종래의 PTC 서미스터의 제조 방법에서는, 오믹 접촉되는 전극이, 무전해 도금법에 의하여 형성되고 있었기 때문에, 오믹 접촉의 안정성이 충분하지 않으며, 저항값 상승의 원인이 되고 있었다. 이에 비하여, 청구항 3에 기재된 발명에서는, 전극의 오믹 접촉성이 양호하기 때문에, 더욱 한층 저저항값의 서미스터 소자를 제공하는 것이 가능해진다.
청구항 4 및 청구항 5에 기재된 발명에서는, 서미스터 소자로서 PTC 서미스터 소자가 얻어지며, 따라서 종래에 얻을 수 없었던 저저항값의 PTC 서미스터 소자를 효율성 좋게 생산하는 것이 가능해진다.

Claims (5)

  1. 개개의 서미스터 소자로 분할하기 위한 복수개의 홈이 한면에 형성된 서미스터 그린 기판을 준비하는 공정과,
    상기 서미스터 그린 기판을 소성하고, 서미스터 모기판을 얻는 공정과,
    상기 서미스터 모기판의 양면에 전극을 형성하는 공정과,
    상기 전극이 형성된 서미스터 모기판을 상기 홈을 따라서 분할하여 개개의 서미스터 소자를 얻는 공정을 포함하는 것을 특징으로 하는 서미스터 소자의 제조 방법.
  2. 제 1항에 있어서, 상기 서미스터 그린 기판을 얻는 공정이, 세라믹 슬러리를 시트 성형함으로써 행해지고, 또한 상기 서미스터 그린 기판의 두께가 0.4㎜이하인 것을 특징으로 하는 서미스터 소자의 제조 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 전극 형성 공정이 스퍼터링에 의하여 행해지는 것을 특징으로 하는 서미스터 소자의 제조 방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 서미스터 소자가 PTC 서미스터 소자인 것을 특징으로 하는 서미스터 소자의 제조 방법.
  5. 제 3항에 있어서, 상기 서미스터 소자가 PTC 서미스터 소자인 것을 특징으로 하는 서미스터 소자의 제조 방법.
KR1019990035375A 1998-08-26 1999-08-25 서미스터 소자의 제조 방법 KR100317466B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10-240560 1998-08-26
JP10240560A JP2000068115A (ja) 1998-08-26 1998-08-26 サーミスタ素子の製造方法

Publications (2)

Publication Number Publication Date
KR20000017525A KR20000017525A (ko) 2000-03-25
KR100317466B1 true KR100317466B1 (ko) 2001-12-22

Family

ID=17061352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990035375A KR100317466B1 (ko) 1998-08-26 1999-08-25 서미스터 소자의 제조 방법

Country Status (3)

Country Link
JP (1) JP2000068115A (ko)
KR (1) KR100317466B1 (ko)
TW (1) TW540070B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160109385A (ko) 2015-03-11 2016-09-21 이건테크놀로지 주식회사 Ptc 서미스터 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132182A (ja) * 1992-10-19 1994-05-13 Tdk Corp 微小電子部品の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132182A (ja) * 1992-10-19 1994-05-13 Tdk Corp 微小電子部品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160109385A (ko) 2015-03-11 2016-09-21 이건테크놀로지 주식회사 Ptc 서미스터 및 그 제조 방법

Also Published As

Publication number Publication date
TW540070B (en) 2003-07-01
KR20000017525A (ko) 2000-03-25
JP2000068115A (ja) 2000-03-03

Similar Documents

Publication Publication Date Title
KR100204345B1 (ko) 더어미스터
JP2833242B2 (ja) Ｎｔｃサーミスタ素子
KR20130084852A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JPH07335478A (ja) 積層セラミック電子部品の製造方法
JP2003110238A (ja) ガラスセラミック多層基板の製造方法
KR100317466B1 (ko) 서미스터 소자의 제조 방법
JP2000021679A (ja) 積層セラミックコンデンサ
US7125600B2 (en) Setter, method for manufacturing ceramic substrate, and ceramic substrate
JPH10144504A (ja) チップ型サーミスタ及びその製造方法
JP3284873B2 (ja) チップ型サーミスタの製造方法
JP2003109805A (ja) チップ型サーミスタの製造方法
JP3622853B2 (ja) サーミスタ
JP2840834B2 (ja) Ｎｔｃサーミスタ素子
JP2000124008A (ja) 複合チップサーミスタ電子部品およびその製造方法
JP3622852B2 (ja) サーミスタの製造方法
JP3493812B2 (ja) セラミック電子部品の製造方法
JPH08255704A (ja) チップサーミスタ及びその製造方法
JP2575411B2 (ja) クロスコンダクタの製造方法
JPH08181514A (ja) 高周波用セラミックス部品の製造方法
JPH0982504A (ja) チップ型サーミスタ及びその製造方法
KR101333259B1 (ko) 저항가변소자 및 그 제조 방법
JP2005306672A (ja) 積層セラミック基板の製造方法
KR101333258B1 (ko) 저항 가변 소자 및 그 제조방법
JP2000082606A (ja) チップ型サーミスタ及びその製造方法
JPH09260210A (ja) 複合電子部品の製造方法およびこれに用いる分割積層品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 18

EXPY Expiration of term