KR100314481B1 - 데이타신장장치 - Google Patents

데이타신장장치 Download PDF

Info

Publication number
KR100314481B1
KR100314481B1 KR1019930009576A KR930009576A KR100314481B1 KR 100314481 B1 KR100314481 B1 KR 100314481B1 KR 1019930009576 A KR1019930009576 A KR 1019930009576A KR 930009576 A KR930009576 A KR 930009576A KR 100314481 B1 KR100314481 B1 KR 100314481B1
Authority
KR
South Korea
Prior art keywords
data
storage means
output
zero
address
Prior art date
Application number
KR1019930009576A
Other languages
English (en)
Other versions
KR940006351A (ko
Inventor
미야네도시끼
Original Assignee
구사마 사부로
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구사마 사부로, 세이코 엡슨 가부시키가이샤 filed Critical 구사마 사부로
Publication of KR940006351A publication Critical patent/KR940006351A/ko
Application granted granted Critical
Publication of KR100314481B1 publication Critical patent/KR100314481B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Complex Calculations (AREA)

Abstract

일정시간 주기동안 단일 데이타 단위에 대한 신장 동작을 실행하는 데이타 신장 장치에 제공된다.
제로 길이 데이타는 적산 수단(103)에 입력된다.
선택 수단(106a,106b)은 각각 상기 적산 수단(103) 또는 판독 번지 발생기(104) 출력이나, 수치 데이타(102) 또는 제로 데이타(107)를 기억 수단(108a, 108b)에 출력한다. 적산 수단(103) 출력이 기억 수단(108a,108b)에 입력될 때, 제로 데이타(107) 또는 수치 데이타(102)는 저장된다. 판독 번지 발생기(104) 출력이 입력될 때, 데이타는 판독되고 제로 데이타(107)는 저장된다.

Description

데이타 신장 장치
제 1 도는 본 발명에 따른 데이타 신장 장치의 바람직한 실시예의 블록도.
제 2 도는 바람직한 실시예에서 계산수단의 동작설명에 이용된 테이블 도면.
제 3 도는 종래 기술에 대한 블록도.
제 4 도는 본 발명에 대한 바람직한 실시예와 종래 기술 설명에 이용된 입력 데이타 테이블 도면.
제 5 도는 본 발명에 대한 바람직한 실시예와 종래 기술의 기억 수단용 번지 테이블 도면.
제 6 도는 본 발명에 대한 바람직한 실시예와 종래 기술의 기억 수단으로의 신장후에 데이타를 나타내는 데이타 테이블 도면.
제 7 도는 본 발명에 대한 바람직한 실시예와 종래 기술의 기억 수단에서의 데이타 판독 순서를 나타내는 테이블 도면.
제 8 도는 본 발명에 대한 바람직한 실시예와 종래 기술의 기억 수단으로부터 판독된 데이타를 나타내는 테이블 도면.
* 도면의 부호에 대한 간단한 설명
103 : 계산수단 106a,106b : 선택수단
104 : 판독 번지 발생기 108a,108b : 기억수단
307 : 카운터
(발명의 배경)
1. 발명분야
본 발명은 각 데이타 블럭에 연속적인 제로의 길이와 수치 데이타를 포함하는 데이타를 신장하는 데이타 신장 장치에 관한 것이다.
2. 종래 기술의 설명
각 데이타 블럭에 연속적인 제로의 길이(제로 길이 데이타)와 수치 데이타로 구성된 신장 데이타에 대한 신장 장치는 종래 기술의 예로서 제 3 도에 도시된다. 제 3 도에 따라, 선택 수단(303)은 입력된 수치 데이타(301) 또는 제로 데이타(302)중의 하나를 선택한다. 선택 수단(311a,311b)은 판독 번지 발생기(304) 또는 기입 번지에 발생기(305)에서 나온 출력중의 하나를 선택한다. 기억 수단(312a,312b)은 선택 수단(311a,311b)에 의해 출력된 번지에 선택 수단(303)의 출력을 저장하거나, 선택 수단(311a,311b)에 의해 출력된 번지의 데이타를 출력한다. 비교기(309)는 그 입력들, 즉, 제로 길이 데이타(306)와 카운터의 출력(307)을 비교한다. 제어기(310)에 대한 입력들은 데이타 검사 플래그(308)와 비교기(309)에서 나온 출력이다. 제어기(310)는 제어 신호를 선택 수단(303,311a,311b), 판독 번지 발생기(304), 기입 번지 발생기(305), 카운터(307), 및 기억 수단(312a,312b)으로 출력하고, 신장 완료 플래그(313)를 외부 디바이스로 또한 출력한다.
본 장치의 동작은 아래와 같다. 수치 데이타와 제로 길이 데이타는 각기 4비트이고, 각 데이타 블럭은 8 x 8 비트인 것으로 가정한다. 기억 수단(312a,312b)의 기억 용량은 한 블럭이고, 카운터(307)의 디폴트(default)값은 제로이다. 본 장치는 제 4 도에서 도시된 입력 데이타를 이용하여 설명된다.
기억 수단(312a,312b)의 번지는 제 5 도에 도시된다.
제 3 도에 따라, 상기 데이타 검사 플래그(308)(복원 완료 플래그)는 제어기(310)에 입력되고, 그후 제어기(310)는 데이타 신장 동작을 시작하기 위해 제어신호를 각각의 블럭으로 출력한다. 첫번째 수치 데이타(301)의 값은 1 이고, 제로 길이 데이타(306)의 값은 0 이다. 상기 카운터의 초기 값이 또한 제로이기 때문에, 비교기(309)는 제어기(310)에 부합 플래그(match flag)를 즉시 출력한다. 제어기(310)에서 출력된 제어 신호에 근거하여, 수치 데이타(301)는 선택 수단(303)으로부터 선택되어 출력되고, 기입 번지 발생기(305)에서 나온 0 번지 출력은 선택 수단(311a)에 선택되어 기억 수단(312a)에 입력된다. 상기 제어 신호는 제어기(310)으로부터 출력되고, 상기 수치 데이타(301), 즉 1은 기억 수단(312a)의 0 번지에 기억된다. 신장 완료 플래그(313)는 외부 디바이스에 역시 출력되고, 초기화 제어 신호는 제어기(310)로부터 카운터(307)로 출력된다. 그후, 데이타 검사 플래그(308)는 입력되고, 동일한 데이타 신장 동작은 반복된다. 다음의 수치 데이타(301)와 제로 길이 데이타(306) 입력값은 각각 3 과 7 이다. 선택 수단(303)은 카운터(307)의 출력값이 7이 될때까지 제로 데이타(302)를 계속 선택하여 출력한다. 1 번지로부터 카운트된 번지는 기입 번지 발생기(305)로부터 카운터(307)에 동기된 출력으로서 출력되고, 선택 수단(311a)을 통해 기억 수단(312a)에 입력된다. 상기 제어 신호는 제어기(310)로부터 기억 수단(312a)으로 출력되고, 0은 기억 수단(312a)의 번지(1-7)에 저장된다. 카운터(307) 출력이 제로 길이 데이타(306)에 부합될 때, 부합 플래그는 비교기(309)로부터 제어기(310)에 입력된다. 제어기(310)로부터 출력된 제어 신호에 근거하여, 상기 선택 수단(303)은 수치 데이타(301)를 선택하여 기억 수단(312a)으로 출력된다. 기입 번지 발생기(305)의 8 번지에 저장된 데이타는 출력되어, 선택 수단(311a)의 출력으로서 기억 수단(312a)에 입력된다. 제어기(310)로부터 출력된 제어 신호에 근거하여, 수치 데이타(301) 값, 즉, 3 은 기억 수단(312a)의 8 번지에 기억된다. 동시에, 신장 완료 플래그(313)는 제어기(310)로부터 외부 디바이스로 출력되고, 상기 초기화 제어 신호는 제어기(310)로부터 카운터(307)로 출력된다. 이러한 동일한 동작은, 데이타가 63 번지에 기입될 때까지, 기억 수단(312a)의 수용량까지 반복된다.
상기 신장 동작에 의해 기억 수단(312a)의 모든 번지에 저장된 수치 데이타의 데이타 상태가 제 6 도에 도시된다. 기억 수단(312a)을 이용한 신장 동작을 완료한 후, 기억 수단(312a)은 판독 동작으로 이동하고, 기입 번지 발생기(305)는 제어기(310)에서 출력된 제어 신호에 의해 0 으로 초기화된다.
메모리에서 판독되는 데이타의 지그잭 스캔 순서는 제 7 도에 도시된다. 지그잭 스캔 순서의 번지는 판독 번지 발생기(304)에 의해 발생되고, 선택 수단(311a)을 통해 기억 수단(312a)에 입력된다.
기억 수단(312a)에서 판독된 데이타는 제 8 도에 도시된다. 기억 수단(312a)이 판독 동작을 실행하는 동안에, 기억 수단(312b)은 신장 동작을 실행한다. 기억 수단(312a)의 판독 동작이 완료된 후, 기억 수단(312b)은 판독 동작으로 전환하고 기억 수단(312a)은 데이타 신장 동작으로 전환한다.
이처럼 상기 신장 동작은 기억 수단(312a, 와 312b)의 동작을 번갈아 전환하면서 진행한다.
이와같이 설명된 종래 기술에 따른 데이타 신장 장치에서, 주어진 데이타 블럭에 대한 신장 동작은 연속하는 제로의 길이에 의존한다. 이는 신장 장치로 데이타 전달 동안 타이밍의 제어를 어렵게 하고, 데이타 신장 장치에 앞선 단에 데이타를 전달하는 버퍼 또는 다른 수단을 필요로 하고, 결과적으로 더 크고 더 복잡한 디바이스가 된다.
(발명의 개요)
그래서, 본 발명의 목적은 단일 신장 동작이 일정 시간 구간동안에 완료되도록, 제로들을 신장하는 동작을 없애고 오직 수치 데이타만을 기억함으로써 데이타 신장을 할 수 있게 하는 것이다.
이러한 목적을 위하여, 하나의 일정 시간 구간동안 데이타 신장 동작을 완료하는 본 발명에 따른 데이타 신장 장치는, 제로의 길이에 일치하는 값을 계산하는 적산 수단, 소정의 순서에 따라 판독 번지를 생성하는 판독 번지 발생기, 상기 적산 수단 출력 또는 상기 판독 번지 발생기 출력중의 하나를 선택하고, 상기 수치 데이타 또는 상기 제로 데이타중의 하나를 선택하는 둘 또는 그 이상의 선택 수단, 및 상기 선택 수단 출력에서 계산된 값에 의해 정해진 기입 번지에 제로 데이타 또는 수치 데이타를 기억하고, 판독 발생기의 출력 번지로부터 데이타를 판독하여, 이 데이타 판독후 즉시 동일 번지에 제로 데이타를 기억하는 두 블럭 단위 또는 그 이상의 단위로 이루어지는 기억 수단을 구비한다.
본 발명은 상세한 아래 설명과 첨부된 도면으로 더 잘 이해될 것이다.
(바람직한 실시예의 설명)
본 발명의 바람직한 실시예는 첨부 도면과 함께 후술되며, 제 1 도는 본 발명에 따른 데이타 신장 장치의 블럭도이다.
제 1 도에 있어서, 적산 수단(103)은 외부 소스로부터 입력된 제로 길이 데이타(101)에 1 을 더하여 이 데이타를 계산한다. 판독 번지 발생기(104)는 소정의 순서에 따라 판독 번지를 발생한다. 선택 수단(106a,106b)중의 하나는 적산 수단(103), 판독 번지 발생기(104), 또는 제어기(105)로부터의 출력된 데이타를 선택하여 출력하고, 또 하나의 선택 수단은 외부 소스로부터의 입력된 수치 데이타(102) 또는 제로 데이타(107)를 선택하여 출력한다. 기억 수단(108a 또는 108b)은 적산 수단(103), 판독 번지 발생기(104), 또는 선택 수단(106a,106b)에 선택된 제어기(105)의 출력으로 지정된 번지에, 선택 수단(106a,106b)에 의해 선택된 수치 데이타(102) 또는 제로 데이타(107)를 저장하거나, 또는 선택 수단 (106a,106b)에 의해 선택된 판독 번지 발생기(104)의 출력으로 지정된 데이타를 판독한다.
적산 수단(103)의 출력 신호는 제어기(105)에 입력되고, 이 제어기(105)는 적산 수단(103), 판독 번지 발생기(104), 선택 수단(106a,106b), 및 기억 수단(108a,108b)에 제어 신호를 출력하거나, 또는 외부 디바이스에 데이타 정지 신호(109)를 출력한다.
이 데이타 신장 장치의 동작은 제 4 도에 도시된 입력 데이타를 이용하여 후술된다. 상기 종래 기술에 대해 설명한 바와 같이, 수치 데이타와 제로 길이 데이타는 각기 4 비트이고, 각 데이타 블럭은 8 x 8 비트인 것으로 한다. 기억 수단(108a,108b)의 기억용량은 한 블럭이고, 적산 수단(103)의 초기화 값은 -1이다.
신장 동작이 시작되기 전에, 선택 수단(106a,106b)은 제어기(105) 출력과 제로 데이타(107)를 선택한다. 제어기(105) 출력은 0 번지 내지 63 번지를 헤아리는데 이용되는 신호이다. 결과적으로, 0 은 기억 수단(108a,108b)의 0-63 번지에 저장되어, 기억 수단(108a,108b)을 초기화한다.
초기화가 이루어진 후에 신장 동작이 시작되게 된다.
0 인 값은 제로 길이 데이타(101)로서의 입력이고, 1 인 값은 수치 데이타(102)로서의 입력이다. 상기 적산 수단(103)은 제로 길이 데이타, 계산된 값, 그리고 1 을 통합하여, 계산된 결과로 0 을 출력한다. 상기 선택 수단(106a)은 적산 수단(103) 출력 또는 수치 데이타(102)를 선택하여 기억 수단(108a)으로 출력한다. 선택 수단(106a)에 선택된 수치 데이타(102)는 기억 수단(108a)에 의해, 선택 수단(106a)에 의해 선택된 적산 수단(103) 출력으로 지정된 번지에 저장된다. 데이타 저장 후에, 다음의 입력 데이타는 외부 소스로부터 입력된다. 만일, 제로 길이 데이타(101) 값이 7 이고 수치 데이타(102) 값이 3 인 입력이라면, 제로 길이 데이타, 계산된 값, 그리고 1 을 이용하는 적산 수단(103)에 의한 통합 동작에 따라 통합된 출력값은 8 로 된다.
선택 수단(106a)은 적산 수단(103)을 출력 또는 수치 데이타(102)중 하나를 선택하여 기억 수단(108a)으로 출력한다.
기억 수단(108a)은, 선택 수단(106a)에 선택된 수치 데이타(102)인 3 을, 선택 수단(106a)에 선택된 적산 수단(103) 출력에 의해 지정된 번지, 즉 8 번지에 저장한다.
이러한 동작은 기억 수단(108a)에 의한 신장이 완료될 때까지 반복된다.
이러한 신장 동작에 의해 선택 수단(106a)을 거쳐 기억 수단(108a)으로 수치 데이타(102)와 적산 수단(103) 출력 데이타 입력이 제 2 도에 도시되어 있다. 데이타 신장 후에 기억 수단(108a)의 기억 상태는 제 5 도에 도시된 것과 동일하다. 신장 동작이 완료된 후, 적산 수단(103)은 제어기(105)로부터 제어 신호에 의해 -1 인 값으로 다시 초기화된다.
그후 기억 수단(108a)은 데이타 판독 동작을 이행된다.
이때, 선택 수단(106a)은 판독 번지 발생기(104) 출력 또는 제로 데이타(107)중의 하나를 선택하여 출력한다. 판독 번지 발생기(104)는 제 7 도에 도시된 지그잭 스캔순서의 번지를 출력한다. 이 판독 동작동안, 기억 수단(108a)은 효과적으로 한 주기에 두번 동작한다. 즉, 한 판독 번지로부터 데이타를 판독한 후에, 0 는 그 번지에 저장되어 시분할 처리에 의해 기억 수단(108a)을 초기화함으로써, 판독 동작이 완료될 때 0 이 모든 번지에 저장되도록 한다. 기억 수단(108b)을 이용한 데이타 신장은 기억 수단(108a)에 의해 실행된 판독 동작에 병행하여 실행된다. 만일, 기억 수단(108b)의 신장 동작이 기억 수단(108a)의 판독 동작이 완료되기 전에 완료된다면, 데이타 정지 신호(109)는 외부 디바이스로 출력되고 신장 동작은 정지된다. 기억 수단(108a) 판독 동작이 완료된 후에, 기억 수단(108a)은 신장 동작으로 스위칭되고 기억 수단(108a)은 데이타 판독 동작으로 스위칭되며, 데이타 정지 신호(109)는 취소된다.
신장 동작은 이처럼 기억 수단(108a,108b)에 의해 실행되는 동작들을 번갈아 스위칭함으로써 실행될 수도 있다.
주어진 데이타 블럭에 대한 신장 동작은 설명된 본 발명에 의해 일정 주기 시간에 실행될 수 있음이 분명해진다.
상기 실시예에서 데이타 블럭 단위는 8 x 8 비트로 설명되나, 동일한 효과는 다른 사이즈의 블럭 단위를 이용하여 얻어질 수 있다. 더우기, 소정의 순서(지그잭 스캔 순서)가 상기 판독 동작에 이용되는 반면, 소정의 순서는 데이타 기입동작에도 이용된다. 제로 데이타가 외부 소스로부터 자유로이 기입될 수 있을 때에도 적용된다.
그리하여 버퍼는 신장 장치에 앞서 요구되지 않고, 한 데이타 블럭에 대한 신장 동작 속도가 상술된 볼 발명에 의해 일정하기 때문에, 회로 크기는 작아지고 간략화될 수 있다.
이와 같이, 본 발명이 설명된 대로 동일한 사실이 여러 방법으로 다양화될수도 있음이 분명해진다. 예를 들어, 한 기능 블럭과 다른 블럭간의 각 데이타 포맷은 병렬 또는 직력 포맷일 수 있다. 다른 수정안은 복수 데이타 신장 장치가 접속도도록 3 논리(tri-logic)로부터 기억 수단(108a,108b)을 구성하는 것이다. 이런 변형들은 본 발명의 정신과 범위로부터의 출발로서 간주되지 않으며, 이러한 모든 수정안들은 당업자가 인식하는 바와 같이 다음 청구범위의 범위내에 포함되는 것이다.

Claims (3)

  1. 계속해서 제로의 길이와 수치 데이타를 교대로 조합하여 값의 출현순을 구성한 압축 데이타를 신장하는 데이타 신장 장치에 있어서, 일련의 데이타 신장 동작전에 미리 제로가 기록된 기억수단과 초기치가 -1이고, 상기 계속해서 제로 길이 데이타를 입력하고, 전회의 적산으로 유지된 값과 입력된 상기 계속해서 제로 길이 데이타를 적산하여 이것에 1을 더한 값을 유지하고, 해당 유지한 값을 출력하는 적산수단과, 각각의 회수의 상기 적산동작에 의해 상기 적산수단의 상기 유지값이 갱신될 때마다, 상기 적신수단으로부터 출력된 값을 상기 기억수단의 기입 번지로서, 상기 수치 데이타를 상기 기억 수단으로 기입하는 기입 수단을 구비한 것을 특징으로 하는 데이타 신장 장치.
  2. 제 1 항에 있어서, 소정의 순서로 상기 기억수단의 판독번지를 발생하는 판독 번지 발생부를 더 구비하고, 선택수단에는 상기 판독번지 발생부로부터의 출력과 상기 적산수단으로부터의 출력이 또한 접속되고, 상기 기억 수단으로부터 데이타를 판독하는 때에는 상기 판독 번지를 선택 출력하고, 상기 수치 데이타를 기입할 때에는 상기 적산수단으로부터의 출력을 선택 출력하는 것을 특징으로 하는 데이타 신장 장치.
  3. 제 2 항에 있어서, 상기 선택 수단 및 상기 기억수단을 각각 적어도 2이상 구비하고, 상기 기억수단으로부터 데이타를 판독할 때에는, 상기 판독 번지 발생부에 의해 지정된 1의 번지로부터 데이타를 판독한 후에 상기 번지에 제로를 기입하고, 제 1 기억 수단으로부터의 신장된 데이타의 판독과 제 2 기억 수단에 대한 수치 데이타 기입은 병행하여 행해지는 것을 특징으로 하는 데이타 신장 장치.
KR1019930009576A 1992-06-01 1993-05-31 데이타신장장치 KR100314481B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14033392A JP3136191B2 (ja) 1992-06-01 1992-06-01 デ−タ伸張装置
JP92-140333 1992-06-01

Publications (2)

Publication Number Publication Date
KR940006351A KR940006351A (ko) 1994-03-23
KR100314481B1 true KR100314481B1 (ko) 2001-12-28

Family

ID=15266390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009576A KR100314481B1 (ko) 1992-06-01 1993-05-31 데이타신장장치

Country Status (3)

Country Link
US (1) US5553260A (ko)
JP (1) JP3136191B2 (ko)
KR (1) KR100314481B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2728003B2 (ja) * 1995-02-21 1998-03-18 日本電気株式会社 ゼロラン展開回路およびゼロラン展開方法
US5867732A (en) * 1996-03-15 1999-02-02 Adaptec, Inc. Hardware method for verifying that an area of memory has only zero values
US5991861A (en) * 1996-03-15 1999-11-23 Adaptec, Inc. Method of enabling and disabling a data function in an integrated circuit
US5881250A (en) * 1996-03-15 1999-03-09 Adaptec, Inc. Host adapter system including an integrated PCI buffer controller and XOR function circuit
KR100588894B1 (ko) * 2004-05-06 2006-06-09 주식회사 대우일렉트로닉스 픽업 유닛의 대물렌즈 먼지 제거장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237460A (en) * 1990-12-14 1993-08-17 Ceram, Inc. Storage of compressed data on random access storage devices

Also Published As

Publication number Publication date
KR940006351A (ko) 1994-03-23
JPH06120840A (ja) 1994-04-28
JP3136191B2 (ja) 2001-02-19
US5553260A (en) 1996-09-03

Similar Documents

Publication Publication Date Title
US4839856A (en) Memory access control circuit
KR100314481B1 (ko) 데이타신장장치
KR910019049A (ko) 반도체 집적회로 장치 및 그것을 사용한 디지탈 처리장치.
EP0463640B1 (en) Memory device for simulating a shift register
JPH0454909B2 (ko)
KR100558492B1 (ko) 반도체 메모리 장치 및 이 장치의 테스트 패턴 데이터발생방법
US5089987A (en) Refresh control circuit
JPS63244245A (ja) 並列アクセス可能な多次元メモリ装置
US4638454A (en) Digital data storage apparatus
US6370610B1 (en) Apparatus for swapping input values into corresponding output values
US5270981A (en) Field memory device functioning as a variable stage shift register with gated feedback from its output to its input
JPH0718174Y2 (ja) 任意波形発生器
KR890010908A (ko) 프레임 메모리 회로
JP2502857B2 (ja) 信号処理装置
US20030009499A1 (en) Arithmetic unit and receiver unit
JPH0785261A (ja) 鏡像処理装置
JP3281898B2 (ja) メモリ搭載半導体装置及びメモリテスト方法
KR920022839A (ko) 디지탈 스틸 카메라의 데이타 기록장치
JPH01308978A (ja) パターンデータ発生回路
KR970001369B1 (ko) 어드레스 디코더 장치
JPS58184188A (ja) デイスプレイデ−タの読み出し・書き込み方式
JPH07225261A (ja) 半導体試験装置用パターン発生器
JPH06273490A (ja) デジタル・パターン発生装置
KR920001962A (ko) 비트 이미지 데이타 압축방법 및 그 장치
JPH02194719A (ja) 符号発生器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091022

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee