KR100309634B1 - 전기이중층커패시터 - Google Patents

전기이중층커패시터 Download PDF

Info

Publication number
KR100309634B1
KR100309634B1 KR1019980011117A KR19980011117A KR100309634B1 KR 100309634 B1 KR100309634 B1 KR 100309634B1 KR 1019980011117 A KR1019980011117 A KR 1019980011117A KR 19980011117 A KR19980011117 A KR 19980011117A KR 100309634 B1 KR100309634 B1 KR 100309634B1
Authority
KR
South Korea
Prior art keywords
pair
electrodes
sub
double layer
layer capacitor
Prior art date
Application number
KR1019980011117A
Other languages
English (en)
Other versions
KR19980080894A (ko
Inventor
마사코 이나가와
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980080894A publication Critical patent/KR19980080894A/ko
Application granted granted Critical
Publication of KR100309634B1 publication Critical patent/KR100309634B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10—Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H01G11/12—Stacked hybrid or EDL capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H01G11/28—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features arranged or disposed on a current collector; Layers or phases between electrodes and current collectors, e.g. adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66—Current collectors
    • H01G11/72—Current collectors specially adapted for integration in multiple or stacked hybrid or EDL capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78—Cases; Housings; Encapsulations; Mountings
    • H01G11/80—Gaskets; Sealings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 전기 이중층 캐패시터에 관한 것으로서, 이는 큰 방전 전류로 동작하거나 사용될 때 명백한 용량 감소를 방지한다. 이러한 용량은 적어도 하나의 기본 셀과 적어도 하나의 기본 셀중 단부에 전기 접속된 한쌍의 외부 단자를 포함한다. 적어도 하나의 기본 셀 각각은 관형 내부 공간 및 개구 단부를 갖는 관형의 전기적으로 절연된 가스켓, 가스켓의 내부 공간내에 배치된 한쌍의 극성화 전극, 한쌍의 전극 사이에 배치되며 가스켓의 내부 공간에 배치된 다공성 분리기, 및 가스켓의 개구 단부를 닫기 위해서 배치된 한쌍의 콜렉터를 포함한다. 전해질 용액은 가스켓의 내부 공간내에 저장된다. 용액은 전극쌍에 흡수된다. 전극쌍 각각은 분리기의 대향하는 표면과 접촉된 내부 표면과 콜렉터 쌍중 대응하는 것과 접촉하는 외부 표면을 갖는다. 전극쌍 각각은 콜렉터 쌍을 따라서 연장되는 적어도 하나의 인터페이스를 갖는 적층된 서브 전극에 의해서 형성된다. 적어도 하나의 인터페이스는 전해질 용액의 이온이 확산되게 한다.

Description

전기 이중층 캐패시터
본 발명은 일반적으로 전기 이중층 캐패시터에 관한 것으로서, 특히, 활성화된 탄소와 같은 극성화 고체 물질로된 포지티브 및 네가티브 극성화 전극을 갖는 전기 이중층 캐패시터에 관한 것이다.
전기 이중층 캐패시터는 고체(즉, 극성화 전극) 및 전해질 용액의 인터페이스에서 발생된 전기 이중층을 이용하는 캐패시터에 관한 것이다. 이러한 캐패시터는, 패럿(F) 단위의 큰 용량이 쉽게 실현되는 특징이 있는데, 이는 보통의 캐패시터에서 유전체층과 같은 전기 이중층이 거의 분자 직경을 갖는 다는 사실에 기인한다.
도1 및 도2는 종래의 전기 이중층 캐패시터를 도시한다.
도2에 도시된 바와같이, 이러한 종래의 전기 이중층 캐패시터(108)는 사각형 판 형상의 기본 셀(105)을 포함하는 적층 구조(106)를 갖는다. 이러한 기본 셀(105)은 셀(105)에 수직인 방향으로 적층되며 전기적으로 계단형으로 접속된다. 그러한 기본 셀(105)은 적층 장치이다.
한 쌍의 외부 단자 판(108)이 적층된 구조(106)의 최외곽 기본 셀(105)로 부착된다. 스페이서로 사용되는 한 쌍의 고무 판(도시되지 않음)이 외부 단자 판(108)의 쌍으로 부착된다. 한 쌍의 가압판(107)이 한쌍의 고무 판으로 부착된다.
종래의 볼트(도시되지 않음)가, 구조(106)의 네 개의 코너에서 구조(106)로 기본 셀(10)의 적층 구조(106), 외부 단자 판(108), 한쌍의 고무판, 및 한쌍의 가압판(107)을 침투시키기 위해서 삽입된다. 너트(도시되지 않음)는 볼트를 따라서 적층된 기본 셀(105)을 가압하기 위해서 접속 볼트의 양 단부에 형성된 나사에 결합되며, 따라서 적층된 기본 셀(105), 외부 단자 판(108), 한쌍의 고무판 및 압력하에서 한쌍의 압력판(107)을 유지 또는 결합한다.
인가된 압력으로 인해서, 인접한 기본 셀(105)상의 접촉 저항 및 최외곽 기본 셀(105) 및 대응하는 단자 판(108)상의 접촉 저항은 낮게 유지된다.
도1에 도시된 바와같이, 각각의 기본 셀(105)은 한쌍의 사각 관형, 포지티브 및 네가티브 극성화 전극(104), 비 전자 도전성, 다공성 막 형태의 분리기(102), 전기적으로 절연성인 관형의 가스켓(103), 및 한쌍의 전기적으로 도전성의 막 형태의 콜렉터(101)를 포함한다.
황산 수용액과 같은 전해질 용액은 극성의 전극(104)으로 흡수된다. 분리기(102)는 한쌍의 전극(104) 사이에 샌드위치된다. 한쌍의 전극(104) 및 분리기(102)는 가스켓(103)의 관형 내부 공간(116)에 배치된다. 콜렉터(101)는 그 개구 단부로 가스켓(103)의 양 단부상에 배치된다.
전해질 용액(113)은 가스켓(103)의 관형 내부 공간(116)에 저장된다. 한쌍의 전극(104) 및 분리기(102)는 전해질 용액(113)내에 잠긴다. 이러한 용액(113)은 가스켓(103) 및 한쌍의 콜렉터(101)에 의해서 밀봉된다.
각각의 전극(104)으로 고정되는 한쌍의 콜렉터(101)는, 전기적으로 도전성인 고무 또는 전기적으로 도전성인 탄소 분말을 포함하는 플라스틱으로 이루어진다. 한쌍의 콜렉터(101)는 기본 셀(105)의 단자 판으로서 사용될 뿐만 아니라 가스켓(103)과 함께 전해질 용액(113)을 위한 밀폐 부재로서 사용된다.
한쌍의 극성화 전극(104)은 예를들면, 고체 활성화된 탄소/폴리아센 합성 물질로 이루어지며, 이는 1992년 일본국에서 공개된 비심사 특허 공보 제 4-288361호에 발표되어 있다. 한쌍의 전극(104)은 분리기(102)를 통해서 서로 대향한다.
분리기(102)는 납-산 배터리에 사용된 다공성 유리 섬유로 이루어지며, 이는 비 전자 도전성 및 이온 투과성이다.
한쌍의 외부 단자 판(108)은 적층 구조(106)의 기본 셀(105)의 최외곽 콜렉터(101)로 부착된다.
일반적으로, 전술된 기본 셀(105)은 독립적으로 전하 저장(즉, 캐패시터) 기능을 나타내며 그 결과로서 단일 셀(105)은 전기 이중층 캐패시터로서 사용될 수 있다. 그러나, 실제로, 다수의 기본 셀(105)은 계단식으로 접속되어 도2에 도시된 바와같이, 적층 구조(106)를 구성한다. 이러한 적층 구조(106)의 목적은 전기 이중층 캐패시터(109)가 사용되는 전자 회로를 위한 공급 전압에 대해서 충분한 유전 강도를 제공하는 것이다.
근년에 들어서, 전기 이중층 캐패시터의 신규 응용 분야는 증가하는 용량 및 감소하는 등가 시리즈 저항(ESR)으로 인해서 발견 및 연구되고 있다. 예를들어, 전기 이중층 캐패시터는 납-산 배터리와 함께 자동차의 스타터 모터를 구동하기 위한 보조 전원으로서, 여러 시스템의 순간적 차단을 처리하기 위한 보조 전원으로서, 그리고 태양 전지를 보조하기 위한 보조 전원으로서 사용된다.
이러한 신규의 응용 분야에서, 전기 이중층 캐패시터가 가능한 한 길게 전원을 공급하는 것이 요구된다. 전기 이중층 캐패시터에 큰 방전 전류에서도 충분히 긴 동작 기간을 보장하는 것이 필요하다.
이러한 관점에서, 도1 및 2에 도시된 종래의 전기 이중층 캐패시터(109)는 만족스럽게 큰 용량을 갖지 않는다. 각각의 극성화 전극(104)의 두께가 증가되면, 용량은 증가될 수 있다. 그러나, 이 경우에, 전극(104)의 마이크로 기공내에 존재하는 전해질 용액(113)의 이온은, 전하 과정을 통해서 극성화 전극(104)내에 존재하는 전기 전하와 함께 전기 이중층을 형성하며, 이는 방전 과정 동안에 마이크로 기공으로부터 더 긴 길이로 이동하는 것이 필요하다.
이것은 다음과 같은 문제를 야기시킨다. 즉, 콜렉터(101) 근방의 전극(104)의 마이크로 기공내에 존재하는 이온이 나머지 이온의 이동 또는 확산을 따르는 것이 불가능한데, 이는 콜렉터(101) 근방에 존재하는 이온이 마이크로 기공으로부터 전극(104)의 마이크로 기공을 통해서 분리기(102)로 갑자기 확산시키는 것이 어렵기 때문이다. 다시 말해서, 콜렉터(101) 근방에 배치된 마이크로 기공내에 존재하는 이온은 큰 전류에서 방전 처리를 위해서 사용되지 않는다.
따라서, 마이크로 기공내에 존재하는 확산율 또는 속도는 방전 처리에서 비율 결정 인수가 되며, 따라서 종래의 전기 이중층 캐패시터(109)의 용량을 확실히 감소하게된다. 이것은 캐패시터 기능의 열화를 야기시킨다.
캐패시터 기능 열화라는 이러한 문제를 해결하기 위해서, 개선된 전기 이중층 캐패시터가 개발되었는데, 이는 1991년 9월 공개된 일본국 미심사 특허 공보 제 3-201519호에 공개되어 있다.
도3은 일본국 미심사 특허 공보 제 3-201519호에 개시된 개선된 전기 이중층 캐패시터(105')의 기본 셀중 하나를 도시한다.
도3의 전기 이중층 캐패시터(105')에서, 한쌍의 극성화 전극(104')은 도1의 한쌍의 극성화 전극(104) 대신에 사용된다.
극성화 전극(104') 각각은 다양한 밀도를 갖는 제1 및 제2 활성 탄소로 이루어진 다공성 소결 물질로 형성되며, 여기서 각각의 제1 및 제2 활성 탄소는 소결된 활성 탄소 입자로 이루어진다. 한쌍의 전극(104')은, 더 높은 밀도를 갖는 제2 활성 탄소가 한쌍의 콜렉터(101)와 접촉하며 낮은 밀도를 갖는 제1 활성 탄소가 분리기(102)와 접촉하는 방식으로 배치된다.
극성화 전극(104')은 제1 분말의 활성 탄소 입자의 층과 소결 몰드내의 제2 분말 활성 탄소 입자의 층을 적층하는 단계와, 몰드내에서 열을 가하고 압력하에서 제1 및 제2 분말의 층을 소결하는 단계에 의해서 생산된다. 제1 및 제2 분말의 활성 탄소는 평균 입자 크기에서 다양하다.
도3에 도시된 기본 셀(105')을 이용하는 개선된 전기 이중층 캐패시터에서, 전술된 캐패시터 기능 열화 문제는 도1에 도시된 극성화 전극(104)에 대해서 극성화 전극(104')의 두께를 증가시키지 않고도 해결된다. 그러나 이경우에, 방전 처리동안에, 전기 이중층을 형성한 전해질 용액(113)내의 이온의 필요한 이동 거리는 감소되지 않는다. 그러므로, 획득가능한 개선점은 만족스럽지 않다.
이에 더해서, 도3에 도시된 기본 셀(105')을 이용하는 개선된 전기 이중층 캐패시터에서, 극성화 전극(104')은 소결 몰드내의 제1 및 제2 활성 탄소 입자의 분말 층을 연속적으로 형성하므로서 그리고 열과 압력하에서 제1 및 제2 분말 층을 소결하므로서 생산된다. 그러므로, 극성화 전극(104')은 볼록해지거나 금이가는 경향이 있거나, 또는 소결 처리중에 제1 및 제2 분말의 수축 정도에서 차이로 인해서 분리되는 경향이 있다. 따라서, 조립 수율은 낮아진다.
더욱이, 극성화 전극(104')을 형성하는 활성 탄소 입자가 직경이 기껏해야 수백 마이크로미터이므로, 육안으로는 높고 낮은 밀도 측면 사이를 구별하는 것이 어렵다. 그러한 어려움을 피하기 위해서, 어떤 마크가 전극(104')의 높거나 낮은 밀도 측면에 제공될 수 있다. 그러나, 이것은 조립 공정에서 마크의 확인 단계를 필요로 하며 불필요한 단계의 추가를 가져온다.
결국, 이러한 캐패시터의 조립 수율뿐 아니라 생산성도 감소된다.
그러므로, 본 발명의 목적은 큰 방전 전류에서 동작 또는 사용할 때 명백한 용량 감소를 방지하는 전기 이중층 캐패시터를 제공하는 것이다.
본 발명의 또 다른 목적은 높은 조립 수율 및 높은 생산성으로 조립하는 것이 가능한 전기 이중층 캐패시터를 제공하는 것이다.
전술된 목적과 특별히 언급되지 않은 다른 목적들은 다음의 설명으로부터 종래 기술에 숙련된 사람이라면 명백히 이해할 수 있다.
본 발명에 따른 전기 이중층 캐패시터는 적어도 하나의 기본 셀 및 적어도 하나의 기본 셀의 단부에 전기적으로 접속된 한쌍의 외부 단자를 포함한다.
적어도 하나의 기본 셀 각각은 관형 내부 공간 및 개구 단부를 갖는 전기적으로 절연된 관형 가스켓, 가스켓의 내부 공간에 배치된 한쌍의 극성화 전극, 한쌍의 전극 사이에 샌드위치되며 가스켓의 내부 공간에 배치된 다공성 분리기, 및 가스켓의 개구 단부에 근접하여 배치된 한쌍의 콜렉터를 갖는다.
전해질 용액은 가스켓의 내부 공간에 저장된다. 이러한 용액은 한쌍의 전극에 흡수된다.
한쌍의 전극 각각은 분리기의 대향하는 표면에 접촉되는 내부 표면과 한쌍의 콜렉터중 하나에 대응하는 것과 접촉하는 외부 표면을 갖는다.
한쌍의 전극 각각은 한쌍의 콜렉터를 따라서 연장되는 적어도 하나의 인터페이스를 갖는 적층된 서브-전극에 의해서 형성된다. 적어도 하나의 인터페이스는 전해질 용액의 이온이 확산되게 한다.
본 발명에 따른 전기 이중층 캐패시터에서, 적어도 하나의 기본 셀의 한쌍의 극성화 전극 각각은 한쌍의 콜렉터를 따라서 연장되는 적어도 하나의 인터페이스를 갖는 적층 서브-전극에 의해서 형성된다. 또한, 서브-전극의 적어도 하나의 인터페이스는 인터페이스를 통해서 한쌍의 전극의 내부 및 외부 사이에서 전해질 용액의 이온이 확산되게 한다.
그러므로, 한쌍의 전극의 마이크로 기공에 존재하는 이온은, 종래의 전하 처리를 통해서 한쌍의 전극내에 존재하는 전기 전하와 함께 전기 이중층을 형성하며, 이는 방전 처리동안에 마이크로 기공으로부터 도1 내지 도3에 도시된 종래의 캐패시터에서와 같이 길게 이동할 필요가 없다. 따라서, 한쌍의 콜렉터 근방에 배치된 한쌍의 전극의 마이크로 기공내에 존재하는 이온은 큰 전류에서 방전 처리하는 동안에도 효율적으로 사용되는 것이 가능하다.
결국, 큰 방전 전류의 동작 또는 사용중에 명백한 용량 감소가 방지된다.
또한, 도3에 도시된 전술된 종래의 캐패시터와는 달리, 각각의 서브-전극은 동일 특성을 갖는 동일 물질에 의해서 조립될 수 있다. 그러므로, 서브-전극은 볼록해지거나 금이가지 않는 경향이 있거나, 또는 소결 처리동안에 물질의 수축 정도로 인해서 분리되지 않는 경향이 있다. 따라서, 조립 수율 감소가 발생되지 않는다.
도3에 도시된 전술된 종래의 캐패시터와는 달리, 서브-전극의 구분 단계 또는 마크의 확인 단계가 조립 공정 동안에 필요하지 않다. 그 결과로서, 본 발명에 따른 전기 이중층 캐패시터는 높은 생산성으로 조립하는 것이 가능하다.
그러나, 부가적인 전기 이중층 또는 층들이 적층 서브-전극의 적어도 하나의 인터페이스에서 형성될 수 있으므로, 용량이 더 높아지는 부가적인 장점이 있다.
본 발명에 따른 캐패시터의 바람직한 실시예에서, 적층된 서브-전극은 두께가 같거나 다르다.
본 발명에 따른 캐패시터의 또 다른 바람직한 실시예에서, 적층된 서브-전극은 기공 크기가 같거나 다르다.
본 발명에 따른 캐패시터의 또 다른 바람직한 실시예에서, 서브-전극은 동일 물질 또는 다른 물질로 이루어진다.
본 발명에 따른 캐패시터의 또 다른 바람직한 실시예에서, 서브-전극의 반대 표면 각각은 대강 10 마이크로 미터 또는 그 이상의 표면 거칠기를 갖는다.
본 발명에 따른 캐패시터의 또 다른 바람직한 실시예에서, 서브-전극의 대향하는 표면중 하나는 오목부를 갖으며 서브-전극의 대향하는 표면중 다른 것은 돌출부를 갖는다. 오목부 및 돌출부는 완전히 함께 결합된다.
본 발명에 따른 캐패시터의 또 다른 바람직한 실시예에서, 서브-전극의 대향하는 표면 각각은 오목부를 갖는다. 서브-전극의 오목부는 서브-전극의 인터페이스에서 간격을 형성하도록 결합된다.
도1은 도2의 라인 1-1을 따르는, 종래의 전기 이중층 캐패시터의 기본 셀의 수직 횡단면도.
도2는 도1에 도시된 기본 셀을 포함하는 종래의 전기 이중층 캐패시터의 사시도.
도3은 도2의 라인 1-1을 따르는, 또 다른 종래의 전기 이중층 캐패시터의 기본 셀의 수직 횡단면도.
도4는 도15의 라인 Ⅳ-Ⅳ을 따르는, 본 발명의 제1 실시예에 따른 전기 이중층 캐패시터의 기본 셀에 대한 수직 횡단면도.
도5는 도4의 위치 Ⅴ인 도4의 제1 실시예에 따른 전기 이중층 캐패시터의 극성화 서브-전극의 인터페이스의 확대된 개략적 부분 횡단면도.
도6은 도15의 라인 Ⅳ-Ⅳ을 따르는, 본 발명의 제2 실시예에 따른 전기 이중층 캐패시터의 기본 셀의 수직 횡단면도.
도7은 도6의 위치 Ⅶ인 것으로, 도6의 제2 실시예에 따른 전기 이중층 캐패시터의 극성화 서브-전극의 인터페이스의 확대된, 개략적 부분 횡단면도.
도8은 도15의 라인 Ⅳ-Ⅳ을 따르는, 본 발명의 제3 실시예에 따른 전기 이중층 캐패시터의 기본 셀의 수직 횡단면도.
도9는 도15의 라인 Ⅳ-Ⅳ을 따르는, 본 발명의 제4 실시예에 따른 전기 이중층 캐패시터의 기본 셀의 수직 횡단면도.
도10은 도15의 라인 Ⅳ-Ⅳ을 따르는, 본 발명의 제5 실시예에 따른 전기 이중층 캐패시터의 기본 셀의 수직 횡 단면도.
도11은 도15의 라인 Ⅳ-Ⅳ을 따르는, 본 발명의 제6 실시예에 따른 전기 이중층 캐패시터의 기본 셀의 수직 횡 단면도.
도12는 도15의 라인 Ⅳ-Ⅳ을 따르는, 본 발명의 제7 실시예에 따른 전기 이중층 캐패시터의 기본 셀의 수직 횡 단면도.
도13은 도15의 라인 Ⅳ-Ⅳ을 따르는, 본 발명의 제8 실시예에 따른 전기 이중층 캐패시터의 기본 셀의 수직 횡 단면도.
도14는 도15의 라인 Ⅳ-Ⅳ을 따르는, 본 발명의 제9 실시예에 따른 전기 이중층 캐패시터의 기본 셀의 수직 횡 단면도.
도15는 도4 내지 도14에 도시된 제1 내지 제 9 실시예에 따른 기본 셀중 하나를 이용하는 전기 이중층 캐패시터의 사시도.
*도면의 주요 부분에 대한 부호의 설명*
2: 막 형상의 분리기 3: 가스켓
4: 극성화 전극 5: 기본 셀
13: 전해질 용액 16: 내부 공간
제1 실시예
도4, 5 및 15는 본 발명의 제 1 실시예에 따른 전기 이중층 캐패시터를 도시한다.
도15에 도시된 바와같이, 제1 실시예에 따른 전기 이중층 캐패시터(9)는 사각형 관형 기본 셀(5)을 포함하는 적층 구조(6)를 갖는다. 이러한 기본 셀(5)은 셀(5)에 수직인 방향으로 적층되며, 계단식으로 전기 접속된다. 기본 셀(5) 각각은 적층 단위이다.
한쌍의 외부 단자 판(8)은 적층 구조(6)의 최외각 기본 셀(5)로 부착된다. 스페이서로서 사용되는 한쌍의 고무판(도시되지 않음)은 한쌍의 외부 단자 판(8)으로 부착된다. 한쌍의 압축 판(7)은 한쌍의 고무판으로 부착된다.
종래의 볼트(도시되지 않음)가, 구조(6)의 네 개의 코너에서 구조(6)로 기본 셀(5)의 적층 구조(6), 외부 단자 판(8), 한쌍의 고무판, 및 한쌍의 가압판(7)을 침투시키기 위해서 삽입된다. 너트(도시되지 않음)는 볼트를 따라서 적층된 기본 셀(5)을 가압하기 위해서 접속 볼트의 양 단부에서 형성된 나사로 결합되며, 따라서 적층된 기본 셀(5), 외부 단자 판(8), 한쌍의 고무판 및 압력하에서 한쌍의 압력판(7)을 유지 또는 결합한다.
인가된 압력으로 인해서, 인접한 기본 셀(5)상의 접촉 저항 및 최외곽 기본 셀(5) 및 대응하는 단자 판(8)상의 접촉 저항은 낮게 유지된다.
도4에 도시된 바와같이, 각각의 기본 셀(5)은 한쌍의 사각 관형, 포지티브 및 네가티브 극성화 전극(4), 비 전자 도전성, 다공성 막 형태의 분리기(2), 전기적으로 절연성의 관형의 가스켓(3), 및 한쌍의 전기적으로 도전성의 막 형태의 콜렉터(1)를 포함한다.
전해질 용액(13)은 가스켓(3)의 관형 내부 공간(16)에 주사 및 저장된다. 한쌍의 전극(4) 및 분리기(2)는 전해질 용액(13)에 잠긴다. 용액(13)은 가스켓(3) 및 한쌍의 콜렉터(1)에 의해서 밀봉된다. 전해질 용액(13)은 극성화 전극(4)으로 흡수된다.
분리기(2)는 한쌍의 전극(4) 사이에서 샌드위치된다. 한쌍의 전극(4) 및 분리기(2)는 가스켓(3)의 관형 내부 공간(16)으로 배치된다. 콜렉터(1)는 그 개구 단부를 닫기 위해서 가스켓(3)의 양 단부에 배치된다.
한쌍의 콜렉터(1)는 각 전극(4)으로 고정된다. 한쌍의 콜렉터(1)는 기본 셀(5)의 단자 판으로서 뿐 아니라 가스켓(3)과 함께 전해질 용액(13)에 대한 밀봉 부재로도 사용된다.
한쌍의 외부 단자판(8)은 적층 구조(6)의 기본 셀(5)의 최외각 콜렉터(1)로 부착된다.
한쌍의 극성화 전극(4)은 고체 활성 탄소로 이루어지며, 이는 페놀 수지와 같은 결합제로 활성 탄소 분말을 혼합하므로서 생산된다. 다른 물질 및 생산 방법이 전극(4)을 위해서 사용될 수 있다. 분리기(2)는 납-산 배터리에 사용된 다공성 유리 섬유로 이루어지며, 이는 비전자 도전성 및 이온 투과성이다. 콜렉터(1)는 전기적으로 도전성인 탄소 분말을 포함하는 전기적으로 도전성인 부틸 고무로 이루어진다. 가스켓(3)은 아크릴로니트릴-부타디엔-스티렌(ABS) 수지로 이루어진다.
전해질 용액(13)으로서, 희석된 황산의 30 중량 %의 수용액이 이러한 실시예에서 사용된다.
도4에 도시된 바와같이, 각각의 포지티브 및 네가티브 극성화 전극(4)은 두개의 적층된 서브-전극(4a,4b)으로 형성된다. 서브-전극(4a)은 분리기(2)와 접촉되며 서브-전극(4b)은 콜렉터(1)와 접촉된다.
서브-전극(4a,4b)은 페놀릭-시스템 활성-탄소 분말(70 중량 %) 및 결합재로서 사용되는 페놀릭 수지 분말(30 중량 %)의 혼합물과 동일 물질에 의해서 형성된다. 서브-전극(4a,4b)은 결합, 그레뉼화를 통해서 조립되며, 공지된 방법으로 이러한 혼합물의 처리를 형성한다. 그후, 형성된 혼합물은 공지된 소결 처리로 가게되며 따라서 서브-전극(4a,4b)을 생산한다.
서브-전극(4a,4b)은 동일 크기 및 형태와 동일 두께를 가지며, 그 일례는 다음과 같다.
서브-전극(4a,4b)은 70 밀리미터(길이 L), 50 밀리미터(폭,W), 1 밀리미터(두께 t)를 갖는다. 가스켓(3)의 내부 크기는 74 밀리미터(길이 L), 54 밀리미터(폭, W) 및 2.2 밀리미터(두께 t)이다.
인터페이스(11)의 서브-전극(4a,4b)의 대향하는 표면(10a,10b)은 동일 표면 거칠기(Ra)를 갖는다. 예를들어, 거칠기(Ra)는 대개 5,8,9,9.5,10,10.5, 또는 15 마이크로미터이다.
적층된 구조(6)에 대해 적층되는 기본 셀(5)의 수는 예를들면, 18로서, 여기서 저항 전압은 15 볼트로 설정된다.
제1 실시예에 따른 전기 이중층 캐패시터(9)는 공지된 공정을 통해서 조립될 수 있는데, 이는 전극(4) 각각이 적층된 서브-전극(4a,4b)과 대치되는 것을 제외하고 조립된다.
제1 실시예에 따른 전기 이중층 캐패시터(9)에서, 기본 셀(5)의 한쌍의 극성화 전극(4) 각각은 두 개의 적층된 서브-전극(4a,4b)으로 형성되며, 한쌍의 콜렉터(1)를 따라서 연장되는 인터페이스(112)를 갖는다.
도5에 도시된 바와같이, 인터페이스(11)의 서브-전극(4a,4b)의 대향하는 표면(10a, 10b)은 거칠게 되며, 좁고 불규칙한 간격 또는 간격들이 인터페이스(11)에 형성된다. 그러므로, 서브-전극(4a,4b)의 인터페이스(11)는 전해질 용액의 이온이 인터페이스(11)를 통해서 한쌍의 전극(4)의 내부 및 외부 사이에서 확산되게 한다.
그러므로, 한쌍의 전극(4)의 마이크로 기공에 존재하는 이온은, 종래의 전하 처리를 통해서 한쌍의 전극(4)에서 존재하는 전기 전하와 함께 전기 이중층을 형성하며, 이는 도1내지 도3에 도시된 종래의 캐패시터의 길이와 같이 긴 길이로 방전 처리동안에 마이크로 기공으로부터 들어가도록 이동할 필요가 없다. 따라서, 한쌍의 콜렉터(1) 근방에 배치된 한쌍의 전극의 마이크로 기공내에 존재하는 이온은 크 전류에서 방전 처리를 위해서도 효율적으로 사용될 수 있다.
그 결과로서, 명백한 용량 감소가 큰 방전 전류에서 동작 또는 사용될 때 방지된다.
또한, 도3에 도시된 바와같이 전술된 종래의 캐패시터와는 달리, 각각의 서브-전극(4a,4b) 각각은 동일 특성을 갖는 물질에 의해서 조립된다. 그러므로, 서브-전극(4a,4b)은 볼록하거나 금이가지 않는 경향이 있거나, 소결 처리동안에 물질의 수축 정도로 인해서 분리되지 않는 경향이 있다. 따라서, 조립 수율 감소가 발생되지 않는다.
도3에 도시된 전술된 종래의 캐패시터와는 달리, 서브-전극(4a,4b)의 구별 단계나 마크 확인 단계가 조립 처리동안에 필요치 않다. 그 결과, 제1 실시예에 따른 전기 이중층 캐패시터(9)는 높은 생산성으로 조립하는 것이 가능하다.
더욱이, 부가적인 전기 이중층 또는 층들이 적층 서브-전극(4a,4b)의 인터페이스(11)에 형성될 수 있으므로, 용량이 더 높아지는 부가적인 장점이 있다.
제2 실시예
도6 및 도7은 본 발명의 제2 실시예에 따른 전기 이중층 캐패시터를 도시한다.
이러한 실시예는 서브-전극(4c,4d)이 서로 평균 기공 크기에 있어서 다른 것을 제외하고는 제1 실시예에서와 같다. 여기서, 서브-전극(4c)은 5 마이크로 미터의 평균 기공을 갖는다. 서브-전극(4d)은 1 마이크로 미터의 평균 기공 크기를 갖는다.
도7에 도시된 바와같이, 서브 전극(4c)은 매트릭스(14c)내에서 큰 기공을 가지며 한편 서브-전극(4d)은 매트릭스(14d)내에서 작은 기공(12d)을 갖는다. 기준 번호(10c, 10d)는 서브-전극(4c,4d)의 대향하는 표면을 표시한다.
제2 실시예에 따른 전기 이중층 캐패시터(9)에서, 제1 실시예에서와 같은 장점이 있음이 명백하다.
제3 실시예
도8은 본 발명의 제3 실시예에 따른 전기 이중층 캐패시터를 도시한다.
이러한 실시예는 서브-전극(4e, 4f)이 서로 다른 물질로 형성되는 것을 제외하고는 제1 실시예와 같다. 여기서, 서브-전극(4e)은 페놀릭-시스템 활성 탄소 입자에 의해서 형성된다. 서브-전극(4f)은 코코넛 껍질 가루-시스템 활성 탄소 입자에 의해서 형성된다. 기준 번호(10e,10f)은 서브-전극(4e,4f)의 대향하는 표면을 표시한다.
제3 실시예에 다른 전기 이중층 캐패시터(9)에서, 제1 실시예에서와 같은 장점이 있다.
제4 실시예
도9는 본 발명의 제4 실시예에 따른 전기 이중층 캐패시터를 도시한다.
이러한 실시예는 서브-전극(4g,4h)이 서로 다른 두께를 갖는 것을 제외하고는 제1 실시예와 같다. 여기서, 서브-전극(4g)은 페놀릭-시스템 활성 탄소 입자에 의해서 형성된다. 서브-전극(4g)은 1.5 마이크로 미터의 두께를 갖는다. 서브-전극(4h)은 0.5 마이크로 미터의 두께를 갖는다. 기준 번호(10g,10h)는 서브-전극(4g,4h)의 대향하는 표면을 표시한다.
제4 실시예에 따른 전기 이중층 캐패시터(9)에서, 제1 실시예에서와 같은 장점이 있다.
제5 실시예
도10은 본 발명의 제5 실시예에 따른 전기 이중층 캐패시터를 도시한다.
이 실시예는 서브-전극(41)이 대향하는 표면(10i)에서 오목부를 가지며 대향하는 표면(10j)에서 돌출부를 갖는 것을 제외하고는 제1 실시예에서와 같다. 돌출부와 오목부의 형태와 크기는 대강 서로 결합되도록 설정된다.
0.05 밀리미터의 높이를 갖는, 돌출부는 서브-전극(4i)의 길이 축을 따라서 규칙적으로 형성되며 5 밀리미터의 피치로 평행하게 측면으로 배치된다.
0.05 밀리미터의 피치를 갖는, 오목부는 서브-전극(4i)의 길이 축을 따라서 규칙적으로 형성되며 5 밀리미터의 피치로 평행하게 측면으로 배치된다.
본 실시예에 따른 전기 이중층 캐패시터(9)에서, 제1 실시예에서와 같은 장점이 있음이 명백하다.
제6 실시예
도 11은 본 발명의 제6 실시예에 따른 전기 이중층 캐패시터를 도시한다.
이 실시예는 서브-전극(41)이 대향하는 표면(10k)에서 오목부를 가지며 대향하는 표면(10l)에서 돌출부를 갖는 것을 제외하고는 제1 실시예에서와 같다. 돌출부와 오목부의 형태와 크기는 서로 같아서, 인터페이스(11)에서 공동 간격을 형성한다.
0.05 밀리미터의 깊이를 갖는, 서브-전극(4k,4l) 각각의 오목부는 서브-전극(4k,4l)의 길이축을 따라서 규칙적으로 형성되며, 5 밀리미터에서 평행하게 측면으로 배치된다. 간격(15a)은 사각형 횡 단면을 가지며 깊이는 0.1 밀리미터이다.
제6 실시예에 따른 전기 이중층 캐패시터(9)에서, 제1 실시예와 같은 장점이 있음이 명백하다.
제7 실시예
도12는 본 발명의 제7 실시예에 따른 전기 이중층 캐패시터를 도시한다.
이러한 실시예는 서브-전극(4m)이 그 대향하는 표면(10m)에서 오목부를 가지며 그 대향하는 표면(10n)에서 돌출부를 갖는 것을 제외하고는 제6 실시예와 같다. 오목부의 형태와 크기는 서로 같아서, 인터페이스(11)에서 공동 간격(15b)을 형성한다.
각각의 서브-전극(4m,4n)의 오목부는 최대 깊이가 0.1 밀리미터로서, 길이 방향 축으로 서브-전극(4m,4n)을 따라서 규칙적으로 형성되며 5 밀리미터 피치로 평행하게 측면으로 배치된다. 간격(15b)은 원형 횡단면을 갖으며 직경은 0.2 밀리미터이다.
제7 실시예에 따른 전기 이중층 캐패시터(9)에서, 제1 실시예와 같은 장점이 있음이 분명하다.
제8 실시예
도13은 본 발명의 제8 실시예에 따른 전기 이중층 캐패시터를 도시한다.
이러한 실시예는 서브-전극(4o,4p)이 톱니 형태의 대향하는 표면(10o,10p)을 갖는 것을 제외하고는 제8 실시예와 같다. 대체로 간격은 인터페이스(11)에서 형성된다.
각각의 톱니의 횡단면은 바닥 측면이 5 밀리미터이며 높이가 0.1 밀리미터인 삼각형이다.
톱니는 전체적으로 또는 부분적으로 대향하는 표면(10o,10p)에 배치될 수 있다.
제8 실시예에 따른 전기 이중층 캐패시터(9)에서, 제1 실시예와 같은 장점이 있음이 명백하다.
제9 실시예
도14는 본 발명의 제9 실시예에 따른 전기 이중층 캐패시터를 도시한다.
이러한 실시예는 극성화 전극(4) 각각이 적층 서브-전극(4q1 내지 4qn)에 의해서 형성되는 것을 제외하고는 제1 실시예와 같으며, 여기서 n은 2 보다 큰 자연수이다.
기준 번호(11a1 내지 11an)는 적층된 서브-전극(4q1 내지 4qn)중 인접한 두 개 사이의 인터페이스이다.
제9 실시예에 따른 전기 이중층 캐패시터(9)에서, 제1 실시예에서와 동일한 장점이 있음이 명백하다.
검사
발명자는 본 발명의 제 1 내지 8 실시예 및 도3에 도시된 종래의 것에 따른 전기 이중층 캐패시터의 장점을 확인하기 위해서 다음의 검사를 수행하였다.
이러한 캐패시터의 용량은 1, 10 및 10 암페어(A)의 방전 전류에서 측정되었다.
신뢰성 검사는 다음 방법으로 수행되었다.
캐패시터는 전압 15V를 인가할 때 1000 시간동안 섭씨 70도에서 구동되었으며 그것들이 완전히 방전되었을 때, 용량이 측정되었으며, 초기 용량 값(즉, ΔC/C(%))에 대한 용량의 변화와 초기 ESR 값(즉,ΔE/E(%))에 대한 ESR의 변화가 얻어졌다.
ESR은 AC 네 개의 프로브 방법을 이용하여 1 킬로 헤르쯔에서 임피던스를 측정하고, 임피던스의 실수부를 계산하므로서 얻어졌다.
각각의 실시예 및 종래의 것에 대한 샘플을 검사하는 횟수는 30회이다.
검사의 결과는 아래 기술된 표 1에 도시되며, 여기에 30 샘플에 대한 평균값이 삽입된다.
번호 표면 거칠기(마이크로 미터) 용 량 신뢰성 검사
1A 10A 100A ΔC/C ΔE/E
1 10 1.5 95 77 -21.5 +35.4
1 5 1.4 80 45 -24.8 +35.2
1 8 1.5 82 47 -23.7 +29.8
1 9 1.5 81 46 -24.2 +30.5
1 9.5 1.4 83 49 -22.9 +34.8
1 10.5 1.5 98 80 -23.5 +32.5
1 15 1.5 100 87 -24.2 +33.3
2 1.8 100 88 -20.6 +34.8
3 1.0 94 80 -3.5 +8.5
4 1.3 98 79 -22.9 +34.9
5 1.6 100 90 -21.8 +29.9
6 1.5 100 85 -21.5 +30.5
7 1.3 98 81 -23.4 +32.4
COMV 1.0 80 40 -25.6 +38.9
표 1에 도시된 바와같이, 제1 내지 제8 실시예에 따른 용량 값은, 제3 실시예를 제외하고는, 종래의 캐패시터의 1.3 내지 1.8 배의 크기까지 증가된다. 이것은 서브-전극의 대향하는 표면이 캐패시터 동작에 기여하기 때문이다.
제3 실시예의 용량 값이 종래의 것과 대강 같은 이유는 서브-전극(4d)이 코코넛 껍질 분말 시스템 활성 탄소로 이루어져 있기 때문이다. 이러한 활성 탄소는 천연 코코넛 껍질로부터 만들어지며, 따라서 마이크로 기공의 크기 및 수는 제어하기가 어렵다. 보통은, 획득 가능한 용량이 페놀릭-시스템 활성 탄소의 약 70 퍼센트로 하향하는 경향이 있다.
종래의 것과 대강 같은 제3 실시예의 용량 값은 서브-전극의 대향하는 표면이 캐패시터 동작에 기여한다는 사실에 의해서 실현된다.
종래의 것에서, 10A 및 100A와 같은 큰 방전 전류에서 용량 값은 80% 내지 40%로 낮추어진다. 역으로, 10A 및 100A 와 같은 큰 방전 전류에서 용량 값은 제3 실시예를 제외하고는, 제1 내지 제 8 실싱예에서 10A에서 95% 이상 또는 100A에서 77% 이상이다.
제3 실시예에서, 서브-전극(4c, 4d)의 대향하는 표면은 10 마이크로 미터 이하의 표면 거칠기를 갖는다. 이 경우에, 서브-전극(4c, 4d)의 반대 표면의 인터페잇(11)에서 발생된 간격은 극도로 좁아진다. 따라서, 전해질 용액(13)의 이온은 방전 처리에서 간격을 통과하기가 어렵다.
신뢰성 검사에 대해서, 용량 및 ESR의 충전 비(ΔC/C(%) 및 ΔE/E(%))는, 제 3 실시예를 제외하고는, 종래의 것과 대강 같다.
제3 실시예에서, 서브-전극(4d)은 코코넛 껍질 분말-시스템 활성 탄소로 이루어진다.
페놀릭-시스템 활성 탄소가 활성 탄소의 마이크로 기공의 표면상에서 더 활성 기능 그룹을 가지므로, 활성 기능 그룹은 화학적으로 반응하는 경향이 있으며, 가스를 발생한다. 이러한 가스는 접촉 저항을 증가시키기 위해서 기본 셀(5)의 적층 구조(6)를 확장시킨다. 그러나, 서브-전극(4d)은 코코넛 껍질 분말 시스템 활성 탄소로 이루어지며 따라서 가스는 발생되기 어렵다. 이것은 신뢰성 검사의 양호한 결과로 유도한다.
본 발명의 바람직한 형태가 기술되었지만, 당업자라면 본 발명의 사상에서 벗어나지 않는 한 변형이 가능함을 알 수 있다. 그러므로, 본 발명의 범위는 다음의 청구범위에 의해서만 결정된다.
본 발명을 실시하므로서 큰 방전 전류에서 동작 또는 사용할 때 명백한 용량 감소를 방지하는 전기 이중층 캐패시터를 제공하게 되며, 또한 높은 조립 수율 및 높은 생산성으로 조립하는 것이 가능하게 된다.

Claims (9)

  1. 적어도 하나의 기본 셀과, 적어도 하나의 기본 셀의 외부 측면에 전기 접속되는 한 쌍의 외부 단자를 포함하는 전기 이중층 커패시터에 있어서, 상기 적어도 하나의 기본 셀 각각은
    a) 관형 내부 공간 및 개구 단부를 갖는 관형 전기 절연 개스킷;
    b) 상기 개스킷의 내부 공간에 배치된 한 쌍의 분극성 전극;
    c) 상기 한 쌍의 분극성 전극 사이에서 샌드위치되며, 상기 개스킷의 내부 공간을 분리시키기 위해 상기 개스킷의 내부 공간에 배치된 다공성 분리기;
    d) 상기 개스킷의 각 개구 단부를 폐쇄하기 위해 배치된 한 쌍의 콜렉터;
    e) 상기 개스킷의 내부 공간에 저장되며, 상기 한 쌍의 분극성 전극에 흡수되는 전해질 용액을 구비하며, 상기 한 쌍의 분극성 전극 각각은 상기 분리기의 대향 표면과 접촉하는 내부 표면과 상기 한 쌍의 콜렉터중 대응하는 콜렉터와 접촉하는 외부 표면을 가지며, 상기 한 쌍의 분극성 전극 각각은 상기 한 쌍의 콜렉터를 따라서 연장되고 계면(界面)이 거친 적어도 하나의 인터페이스를 갖는 적층된 서브-전극에 의해서 형성되고, 상기 적어도 하나의 인터페이스는 상기 전해질 용액의 이온이 상기 적어도 하나의 인터페이스를 통해 상기 한 쌍의 전극의 내측 및 외측 사이에서 확산되게 하는 전기 이중층 커패시터.
  2. 제1항에 있어서, 상기 적층된 서브-전극은 두께가 동일한 전기 이중층 커패시터.
  3. 제1항에 있어서, 상기 적층된 서브-전극은 두께가 상이한 전기 이중층 커패시터.
  4. 제1항에 있어서, 상기 서브-전극은 평균 기공 크기가 상이한 전기 이중층 커패시터.
  5. 제1항에 있어서, 상기 서브-전극은 다른 재료로 제조된 전기 이중층 커패시터.
  6. 제1항에 있어서, 상기 서브-전극의 대향 표면 각각은 대략 10 마이크로미터 이상의 표면 거칠기를 갖는 전기 이중층 커패시터.
  7. 제1항에 있어서, 상기 서브-전극의 대향 표면중 하나는 오목부를 가지고 상기 서브-전극의 대향 표면중 다른 것은 돌출부를 가지며, 상기 오목부 및 상기 돌출부는 완전히 서로 결합되는 전기 이중층 커패시터.
  8. 제1항에 있어서, 상기 서브-전극의 대향 표면 각각은 오목부를 가지며, 상기 서브-전극의 상기 오목부는 상기 서브-전극의 상기 인터페이스에서 간격을 형성하도록 결합되는 전기 이중층 커패시터.
  9. 제1항에 있어서, 상기 서브-전극의 대향 표면 각각은 단면이 톱니 형상인 전기 이중층 커패시터.
KR1019980011117A 1997-03-31 1998-03-31 전기이중층커패시터 KR100309634B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-096512 1997-03-31
JP9096512A JPH10275748A (ja) 1997-03-31 1997-03-31 電気二重層コンデンサ

Publications (2)

Publication Number Publication Date
KR19980080894A KR19980080894A (ko) 1998-11-25
KR100309634B1 true KR100309634B1 (ko) 2001-12-17

Family

ID=14167193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980011117A KR100309634B1 (ko) 1997-03-31 1998-03-31 전기이중층커패시터

Country Status (3)

Country Link
US (1) US6021039A (ko)
JP (1) JPH10275748A (ko)
KR (1) KR100309634B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006107138A1 (en) * 2005-04-08 2006-10-12 Bong Sup Kang Multi-reflecting device and backlight unit and display device having the multi-reflecting architecture

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69735728T2 (de) * 1997-12-18 2007-04-12 Nauchno-Proizvodstvennoe Predpriyatie "Eksin" Kondensator mit elektrischer Doppelschicht
WO2000022637A1 (en) * 1998-10-13 2000-04-20 Select Molecular Technologies Corporation High capacitance energy storage device
JP2000286165A (ja) * 1999-03-30 2000-10-13 Nec Corp 電気二重層コンデンサおよびその製造方法
JP2001102273A (ja) * 1999-09-29 2001-04-13 Nec Corp 電気二重層コンデンサ
CA2518067A1 (en) * 2003-03-05 2004-09-16 William B. Duff, Jr. Electrical charge storage device having enhanced power characteristics
WO2005036574A1 (ja) * 2003-10-10 2005-04-21 Japan Gore-Tex Inc. 電気二重層キャパシタ用電極とその製造方法、および電気二重層キャパシタ、並びに導電性接着剤
US20070128472A1 (en) * 2005-10-27 2007-06-07 Tierney T K Cell Assembly and Casing Assembly for a Power Storage Device
JP4878881B2 (ja) * 2006-03-17 2012-02-15 日本ゴア株式会社 電気二重層キャパシタ用電極および電気二重層キャパシタ
JP4839940B2 (ja) * 2006-04-18 2011-12-21 パナソニック株式会社 電気二重層キャパシタ
US20090035657A1 (en) * 2006-10-23 2009-02-05 Buiel Edward R Electrode for Hybrid Energy Storage Device and Method of Making Same
US8202653B2 (en) * 2006-10-23 2012-06-19 Axion Power International, Inc. Electrode with reduced resistance grid and hybrid energy storage device having same
CN101563741B (zh) * 2006-10-23 2011-11-30 阿克逊动力国际公司 混合储能装置及其制造方法
US7881042B2 (en) * 2006-10-26 2011-02-01 Axion Power International, Inc. Cell assembly for an energy storage device with activated carbon electrodes
EP2127038A1 (en) * 2007-02-16 2009-12-02 Universal Supercapacitors LLC Electrochemical supercapacitor/lead-acid battery hybrid electrical energy storage device
US20090103242A1 (en) * 2007-10-19 2009-04-23 Axion Power International, Inc. Electrode with Reduced Resistance Grid and Hybrid Energy Storage Device Having Same
FR2927727B1 (fr) * 2008-02-19 2017-11-17 Batscap Sa Ensemble de stockage d'energie electrique multibobines.
FR2927728A1 (fr) * 2008-02-19 2009-08-21 Batscap Sa Ensemble de stockage d'energie electrique multipistes.
US7821771B2 (en) * 2008-04-11 2010-10-26 Northern Lights Semiconductor Corp. Apparatus for storing electrical energy
US8246860B2 (en) * 2009-10-23 2012-08-21 Tsinghua University Carbon nanotube composite, method for making the same, and electrochemical capacitor using the same
US9142354B2 (en) * 2010-10-20 2015-09-22 Chun-Yen Chang High energy density and low leakage electronic devices
US9607764B2 (en) 2010-10-20 2017-03-28 Chun-Yen Chang Method of fabricating high energy density and low leakage electronic devices
KR20130024123A (ko) * 2011-08-30 2013-03-08 삼성전기주식회사 전극, 및 이를 포함하는 전기 화학 캐패시터
US11830672B2 (en) 2016-11-23 2023-11-28 KYOCERA AVX Components Corporation Ultracapacitor for use in a solder reflow process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0399420A (ja) * 1989-09-13 1991-04-24 Fujitsu Ltd 電子ビーム露光装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3576878D1 (de) * 1984-07-17 1990-05-03 Matsushita Electric Ind Co Ltd Polarisierbarer elektrodenkoerper, verfahren zu seiner herstellung und elektrischer doppelschichtkondensator mit dem polarisierbaren elektrodenkoerper.
JPH0748453B2 (ja) * 1989-08-23 1995-05-24 いすゞ自動車株式会社 電気二重層コンデンサ
CA2023551C (en) * 1989-09-07 1994-05-10 Ken Kurabayashi Electric double layer capacitor
JPH0748464B2 (ja) * 1989-09-12 1995-05-24 いすゞ自動車株式会社 電気二重層コンデンサ
JPH07118435B2 (ja) * 1989-12-28 1995-12-18 いすゞ自動車株式会社 電気二重層コンデンサ
JPH03201517A (ja) * 1989-12-28 1991-09-03 Isuzu Motors Ltd 電気二重層コンデンサ
JPH03234016A (ja) * 1990-02-09 1991-10-18 Isuzu Motors Ltd 電気二重層コンデンサ
JPH0791449B2 (ja) * 1990-03-23 1995-10-04 日本電気株式会社 活性炭／ポリアセン系材料複合体とその製造方法、及び電気二重層コンデンサとその複合部品
US5381303A (en) * 1992-05-20 1995-01-10 Matsushita Electric Industrial Co., Ltd. Electric double layer capacitor and method for manufacture thereof
JPH0684701A (ja) * 1992-09-07 1994-03-25 Matsushita Electric Ind Co Ltd 電気二重層キャパシタおよびその製造方法
JPH0697003A (ja) * 1992-09-14 1994-04-08 Matsushita Electric Ind Co Ltd 電極体、その製造法及び電気二重層キャパシタ
US5867363A (en) * 1992-09-18 1999-02-02 Pinnacle Research Institute, Inc. Energy storage device
JPH08138978A (ja) * 1994-11-02 1996-05-31 Japan Gore Tex Inc 電気二重層コンデンサとその電極の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0399420A (ja) * 1989-09-13 1991-04-24 Fujitsu Ltd 電子ビーム露光装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006107138A1 (en) * 2005-04-08 2006-10-12 Bong Sup Kang Multi-reflecting device and backlight unit and display device having the multi-reflecting architecture
US7760290B2 (en) 2005-04-08 2010-07-20 Bong Sup Kang Multi-reflecting device and backlight unit and display device having multi-reflecting architecture

Also Published As

Publication number Publication date
KR19980080894A (ko) 1998-11-25
JPH10275748A (ja) 1998-10-13
US6021039A (en) 2000-02-01

Similar Documents

Publication Publication Date Title
KR100309634B1 (ko) 전기이중층커패시터
KR100343244B1 (ko) 2장 이상의 적층 집전체 시트로 구성된 집전체를 구비한 전기2중층 커패시터
KR970067420A (ko) 전기적 이중층 캐패시터 및 그 제조 방법
CN1998101A (zh) 低阻抗分层电池设备及其制造方法
CZ107397A3 (cs) Dvouvrstvový kondenzátor
US6301093B1 (en) Electrochemical capacitor
JPH11135369A (ja) 電気二重層コンデンサ
JP3070486B2 (ja) 電気二重層コンデンサ
US5781403A (en) Electric double layer capacitor having hydrophobic powdery activated charcoal
KR20040100991A (ko) 전기 이중층 커패시터 및 전기 이중층 커패시터 적층체
KR20170125229A (ko) 복합 전극 구조를 갖는 에너지 저장 커패시터
JP3085250B2 (ja) 電気二重層コンデンサ
JP2002043180A (ja) 電気二重層コンデンサ
JP4637325B2 (ja) 電気二重層コンデンサ
KR102013994B1 (ko) 슈퍼 커패시터 및 그 제조방법
KR100535190B1 (ko) 축전 소자 및 그 제조 방법
JP4518625B2 (ja) 電気二重層コンデンサ
JP2001284172A (ja) 電気二重層コンデンサ
KR100342069B1 (ko) 왕겨활성탄을 원료로한 분극성 전극의 제조방법 및 그분극성 전극을 적용한 전기이중층 캐패시터
KR100644528B1 (ko) 적층형 전기 이중층 캐패시터의 제조방법
JP4627874B2 (ja) 電気二重層コンデンサ
JP3784205B2 (ja) 電気二重層コンデンサ
RU2160940C1 (ru) Конденсатор с двойным электрическим слоем
JP4513465B2 (ja) 電気二重層キャパシタとその製造方法
KR20220100289A (ko) 슈퍼커패시터 전극 및 그것을 구비한 슈퍼커패시터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee