KR20220100289A - 슈퍼커패시터 전극 및 그것을 구비한 슈퍼커패시터 - Google Patents

슈퍼커패시터 전극 및 그것을 구비한 슈퍼커패시터 Download PDF

Info

Publication number
KR20220100289A
KR20220100289A KR1020210002571A KR20210002571A KR20220100289A KR 20220100289 A KR20220100289 A KR 20220100289A KR 1020210002571 A KR1020210002571 A KR 1020210002571A KR 20210002571 A KR20210002571 A KR 20210002571A KR 20220100289 A KR20220100289 A KR 20220100289A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
metal thin
supercapacitor
case
Prior art date
Application number
KR1020210002571A
Other languages
English (en)
Inventor
강수현
정한기
황명준
Original Assignee
비나텍주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비나텍주식회사 filed Critical 비나텍주식회사
Priority to KR1020210002571A priority Critical patent/KR20220100289A/ko
Publication of KR20220100289A publication Critical patent/KR20220100289A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/26Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78Cases; Housings; Encapsulations; Mountings
    • H01G11/80Gaskets; Sealings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 슈퍼커패시터 전극 및 그것을 구비한 슈퍼커패시터에 관한 것으로, 본 발명은 양극 및 음극 사이에 분리막이 적층된 적층체가 롤링된 전극 소자; 상단이 개구되어 개구를 통해 내부에 상기 전극 소자가 내장되는 케이스; 상기 케이스 내부에 주입된 전해액; 상기 케이스의 상단 개구에 결합되어 케이스를 밀봉시키는 개스킷; 및 상기 전극 소자의 양극과 음극에 각각 연결되어 상기 개스킷 외부로 돌출되는 두 개의 리드선들을 포함하며, 상기 양극과 음극은 각각, 금속박막; 활성탄을 포함하며, 상기 금속박막의 양측면에 각각 구비되는 전극물질층을 포함하며, 상기 금속박막은 전극물질층이 접촉되는 표면에 단위 면적당 55 ~ 65%의 기공들이 분포되고, 상기 기공의 크기(pit)는 두께의 10 ~ 15%인 것을 특징으로 한다. 본 발명에 따르면, 전극을 구성하는 집전체의 표면면적을 극대화하여 저항을 감소시키고 전극물질층과의 결착력을 높이게 된다.

Description

슈퍼커패시터 전극 및 그것을 구비한 슈퍼커패시터{SUPERCAPACITOR ELECTRODE AND SUPERCAPACITOR HAVING THE SAME}
본 발명은 슈퍼커패시터 전극 및 그것을 구비한 슈퍼커패시터에 관한 것이다.
일반적으로 슈퍼커패시터는 전기이중층 커패시터(Electric Double Layer Capacitor; EDLC), 슈퍼커패시터(Super-capacitor) 또는 울트라커패시터(Ultra-capacitor)라고도 일컬어진다. 슈퍼커패시터는 전극 및 도전체와, 그것에 함침된 전해질 용액의 계면에 각각 부호가 다른 한 쌍의 전하층(전기이중층)이 생성된 것을 이용하는 것으로, 충전/방전 동작의 반복으로 인한 열화가 매우 작아 보수가 필요없는 소자이다.
이와 같은 슈퍼커패시터는 일반적으로 전해액이 함침된 양극 및 음극의 두 전극과, 이러한 두 전극 사이에 개재되어 이온(ion) 전도만 가능케 하고 절연 및 단락 방지를 위한 다공성 재질의 세퍼레이터(separator)와, 전해액의 누액을 방지하고 절연 및 단락방지를 위한 개스킷(gasket), 그리고 이들을 포장하는 도전체로서의 금속 캡으로 구성된 단위셀을 갖는다. 위와 같이 구성된 단위슈퍼커패시터셀은 한 개 이상(통상, 코인형의 경우 2∼6개)을 직렬로 적층하고 양극과 음극의 두 리드선(일명, 단자이라고도 함)을 조합하여 모듈화되고 그 모듈이 다수 개 연결된 팩 형태로 제작하여 에너지 저장용 축전지, 전기자동차 등에 적용되고 있다.
슈퍼커패시터의 양극 및 음극은 집전체인 금속박막과 그 금속박막에 활물질이 도포된 전극물질층으로 구성된다. 전극물질층을 구성하는 활물질은 활성탄, 도전재, 바인더 등이 혼합된다. 한편, 양극의 활성탄을 리튬전이금속산화물로 대체하여 사용하기도 한다.
이와 같은 슈퍼커패시터의 용량은 전극의 내부 저항 및 전극의 기공 분포 등의 요소에 따라 결정된다. 특히, 슈퍼커패시터는 일반 커패시터에 비하여 용량이 큰 장점이 있으나, 상대적으로 큰 출력저항을 갖고 있다. 따라서, 슈퍼커패시터의 출력저항을 감소시키기 위한 연구 개발이 진행되고 있다. 일예로, 집전체인 금속박막을 에칭처리를 하여 전극물질층이 도포된 집전체의 표면에 기공들을 형성함에 의해 집전체의 표면면적을 증가시켜 저항을 감소시키는 노력이 진행되고 있다. 그러나 집전체의 기공들이 크게 되면 단위 면적당 기공들이 차지하는 영역이 넓게 되어 집전체의 표면적이 크게 증가하지 않을 뿐만 아니라 마이크로단위의 두께를 갖는 집전체인 금속박막에 손상이 발생되고, 에칭처리에 의해 기공들이 형성되므로 기공들의 크기 균일도가 일정하지 못하게 되는 문제점이 있다.
본 발명의 목적은, 전극을 구성하는 집전체의 표면면적을 극대화하여 저항을 감소시키고 전극물질층과의 결착력을 높이는 슈퍼커패시터 전극 및 그것을 구비한 슈퍼커패시터가 제공된다.
상기 목적을 달성하기 위하여, 양극 및 음극 사이에 분리막이 적층된 적층체가 롤링된 전극 소자; 상단이 개구되어 개구를 통해 내부에 상기 전극 소자가 내장되는 케이스; 상기 케이스 내부에 주입된 전해액; 상기 케이스의 상단 개구에 결합되어 케이스를 밀봉시키는 개스킷; 및 상기 전극 소자의 양극과 음극에 각각 연결되어 상기 개스킷 외부로 돌출되는 두 개의 리드선들을 포함하며, 상기 양극과 음극은 각각, 금속박막; 활성탄을 포함하며, 상기 금속박막의 양측면에 각각 도포된 전극물질층을 포함하며, 상기 금속박막은 전극물질층이 접촉되는 표면에 단위 면적당 55 ~ 65%의 기공들이 분포되고, 상기 기공의 크기(pit)는 두께의 10 ~ 15%인 것을 특징으로 하는 슈퍼커패시터가 제공된다.
상기 금속박막의 두께는 20마이크로미터이며, 상기 기공의 크기는 2~3마이크로미터인 것이 바람직하다.
상기 금속박막은 알루미늄을 포함하는 것이 바람직하다.
또한, 금속박막; 활성탄을 포함하며, 상기 금속박막의 양측면에 각각 도포된 전극물질층을 포함하며, 상기 금속박막은 전극물질층이 접촉되는 표면에 단위 면적당 55 ~ 65%의 기공들이 분포되고, 상기 기공의 크기(pit)는 두께의 10~15%인 것을 특징으로 하는 슈퍼커패시터 전극이 제공된다.
상기 금속박막의 기공 분포는 60%이고 기공 크기는 2~3마이크로미터인 것이 바람직하다.
본 발명은 전극을 구성하는 집전체의 표면면적을 극대화하여 계면저항을 감소시키고 전극물질층과의 결착력을 높여 출력성능을 대폭 향상시키게 된다. 또한, 전기적 에칭 기술을 이용하여 집전체의 기공 균일도를 높이고 기공 크기를 조절할 수 있게 되어 제품의 균일도를 향상시키게 된다.
도 1은 본 발명에 따른 슈퍼커패시터의 일실시예를 도시한 분해사시도,
도 2는 집전체의 표면 기공 크기가 5~10마이크로미터이고 기공 분포가 30%일 때 집전체 단면 SEM분석 경과 이미지,
도 3은 집전체의 표면 기공 크기가 2~3마이크로미터이고 기공 분포가 60%일 때 집전체 단면 SEM분석 경과 이미지.
이하, 본 발명에 따른 슈퍼커패시터 전극 및 그것을 구비한 슈퍼커패시터의 실시예를 첨부도면을 참조하여 설명한다.
도 1은 본 발명에 따른 슈퍼커패시터의 일실시예를 도시한 분해사시도이다.
도 1에 도시한 바와 같이, 본 발명에 따른 슈퍼커패시터의 일실시예는, 전극 소자(10), 케이스(20), 전해액(미도시), 개스킷(30), 두 개의 리드선들(40)을 포함한다.
전극 소자(10)의 일예로, 전극 소자(10)는 균일한 폭과 길이를 갖는 음극(11)과, 그 음극(11)보다 길이가 긴 양극(12)과, 음극(11)의 크기보다 크게 형성되며 음극(11)과 양극(12) 사이에 위치하는 제1 분리막(13)을 포함하며, 음극(11)과 양극(12) 사이에 제1 분리막(13)이 위치한 적층체가 롤링(권취)되어 환봉체 형상으로 형성된다. 전극 소자(10)는 음극(11)과 양극(12) 사이에 제1 분리막(13)이 위치하고 양극 외측으로 제2 분리막(14)이 더 구비되어 환봉체 형상으로 롤링될 수도 있다.
음극(11)의 일예로, 음극(11)은 집전체인 금속박막(1)과, 그 금속박막(1)의 양측면에 각각 구비되며 활성탄을 포함하는 전극물질층(2)을 포함한다. 금속박막(1)의 일예로, 금속박막(1)은 알루미늄 박막인 것이 바람직하다. 금속박막(1)의 전극물질층(2)이 접촉되는 양쪽 표면에 각각 기공들이 구비된다. 기공의 크기(pit)는 금속박막(1) 두께의 10 ~ 15%인 것이 바람직하다. 일예로, 금속박막(1)의 두께는 20마이크로미터이고 그 금속박막(1)의 양쪽 표면에 각각 형성되는 기공의 크기는 2~3마이크로미터이다. 기공의 크기는 금속박막의 표면에서 기공의 깊이를 나타내며, 기공의 깊이는 기공의 직선거리와 같다. 기공의 직선거리는 금속박막(1)의 표면상에서 기공의 중심을 지나는 최장 직선거리를 의미한다. 기공의 크기가 2~3마이크로미터인 것은 기공의 깊이가 2~3마이크로미티이며 또한 기공의 최장 직선거리가 2~3마이크로미티인 것이다.
금속박막(1)은 전극물질층(2)이 접촉되는 양쪽 표면에 단위 면적당 55 ~ 65%의 기공들이 분포되는 것이 바람직하다. 보다 바람직하게는 60%이다. 금속박막(1)은 전기적 에칭기술에 의해 제작되는 것이 바람직하다. 전기적 에칭의 일예로, 산화물 마스크가 형성된 알루미늄 박막을 에칭용액에 침지시킨 후 설정된 전류밀도(mA/cm2)를 설정된 시간동안 인가하여 수행되며, 에칭용액은 염산을 기본으로 하고, 이에 황산, 질산, 에틸렌글리콜 등을 더 첨가하여 사용할 수도 있다. 알루미늄 박막을 설정된 시간 동안 에칭을 한 후 알루미늄 박막으로부터 산화물 마스크를 제거한다. 전극물질층(2)은 활성탄 분말, 바인더, 도전재 및 분산매를 혼합한 활성탄 혼합물을 금속박막(1)의 양쪽 표면에 코팅하거나 활성탄 혼합물을 롤러로 밀어 시트 상태로 만들고 그 시트를 금속박막(1)의 양쪽 표면에 붙여서 형성한다. 활성탄 분말은 일반적으로 전극 제조에 사용되는 활성탄이 것이 바람직하다. 바인더는 폴리테트라플루오르에틸렌(polytetrafluoroethylene),폴리비닐리덴플로라이드(polyvinylidenefloride) 등이 될 수 있다. 도전재는 전자 전도성 재료인 것이 바람직하다. 분산매는 유기용매 또는 물 등이 될 수 있다.
양극(12)의 일예로, 양극(12)은 집전체인 금속박막(1)과, 그 금속박막(1)의 양측면에 각각 구비되며 활성탄을 포함하는 전극물질층(2)을 포함한다. 금속박막(1)의 일예로, 금속박막(1)은 알루미늄 박막인 것이 바람직하다. 금속박막(1)의 전극물질층(2)이 접촉되는 양쪽 표면에 각각 기공들이 구비된다. 기공의 크기(pit)는 금속박막(1) 두께의 10 ~ 15%인 것이 바람직하다. 일예로, 금속박막(1)의 두께는 20마이크로미터이고 그 금속박막(1)의 양쪽 표면에 각각 형성되는 기공의 크기는 2~3마이크로미터이다. 금속박막(1)은 전극물질층(2)이 접촉되는 양쪽 표면에 단위 면적당 55 ~ 65%의 기공들이 분포되는 것이 바람직하다. 보다 바람직하게는 60%이다. 금속박막(1)은 전기적 에칭기술에 의해 제작되는 것이 바람직하다. 전극물질층(2)의 일예로, 전극물질층(2)은 활성탄 분말, 바인더, 도전재 및 분산매를 혼합한 활성탄 혼합물을 금속박막(1)의 양쪽 표면에 코팅하거나 활성탄 혼합물을 롤러로 밀어 시트 상태로 만들고 그 시트를 금속박막(1)의 양쪽 표면에 붙여서 형성한다. 활성탄 분말은 일반적으로 전극 제조에 사용되는 활성탄이 것이 바람직하다. 바인더는 폴리테트라플루오르에틸렌(polytetrafluoroethylene),폴리비닐리덴플로라이드(polyvinylidenefloride) 등이 될 수 있다. 도전재는 전자 전도성 재료인 것이 바람직하다. 분산매는 유기용매 또는 물 등이 될 수 있다. 전극물질층(2)의 다른 일예로, 전극물질층(2)은 리튬산화물을 포함할 수도 있다.
제1,2 분리막(13)(14)은 각각 양극(12)과 음극(11)의 전열시키며 단락을 방지한다. 제1,2 분리막(13)(14)은 각각 폴리에틸렌 부직포, 폴리프로필렌 부직포, 폴리에스테르 부직포, 폴리아크릴로니트릴 다공성 격리막, 폴리(비닐리덴 플루오라이드) 헥사플루오로프로판 공중합체 다공성 격리막, 셀룰로스 다공성 격리막, 크라프트지 또는 레이온 섬유 등이 될 수 있다.
케이스(20)는 내부에 전극 소자(10)가 내장된다. 케이스(20)의 일예로, 케이스(20)는 상단이 개구되고 하단이 막힌 원통 형상으로 형성된다. 케이스(20)는 알루미늄을 포함하는 것이 바람직하다.
전해액은 케이스(20)의 내부 주입되어 케이스(20)의 내부에 채워진다. 전해액의 일예로, 전해액은 리튬염과, 그 리튬염을 용해시키는 용매를 포함하며, 용매는 환상 카보네이트계 용매, 쇄상 카보네이트계 용매, 에스테르계 용매, 에테르계 용매, 니트릴계 용매, 아미드계 용매 등이 될 수 있다.
개스킷(30)은 케이스(20)의 상단 개구에 결합되어 컬링 및 비딩 가공을 통해 케이스(20)를 밀봉시킨다. 개스킷(30)은 고무재질을 포함하는 것이 바람직하다.
두 개의 리드선들(40)은 전극 소자(10)의 양극(12)과 음극(11)에 각각 연결되며 개스킷(30)을 관통하여 개스킷(30)의 외부로 돌출된다.
아래의 실시예들은 전극의 금속박막(1) 표면에 형성되는 기공의 크기와 기공의 분포도에 따라 슈퍼커패시터의 저항값(DC-ESR) 및 전기용량(Capacitance)을 시험한 것이다. 각 실시예에 사용된 슈퍼커패시터는 외경은 18mm이고 길이가 40mm이고, 고온부하조건(인가전압 2.7V, 온도 65℃)에서 수행되었다.
(실시예 1)
집전체 표면 기공 크기는 5~10마이크로미터이고 기공의 비율(분포도)이 30%인 집전체가 구비된 슈퍼커패시터를 고온부하조건에서 시험을 진행하였다. 시험결과 초기 DC-ESR이 15.5밀리오옴이고 1000시간 경과 후 DC-ESR이 20.5밀리오옴이 측정되고, 초기 용량은 61.5페러데이이고 1000시간 경과 후 52.8 페러데이가 측정되었다.
(실시예 2)
집전체 표면 기공 크기는 5~10마이크로미터이고 기공의 비율(분포도)이 60%인 집전체가 구비된 슈퍼커패시터를 고온부하조건에서 시험을 진행하였다. 시험결과 초기 DC-ESR이 14.4밀리오옴이고 1000시간 경과 후 DC-ESR이 18.9밀리오옴이 측정되고, 초기 용량은 61.6페러데이이고 1000시간 경과 후 53.6 페러데이가 측정되었다.
(실시예 3)
집전체 표면 기공 크기는 5~10마이크로미터이고 기공의 비율(분포도)이 80%인 집전체가 구비된 슈퍼커패시터를 고온부하조건에서 시험을 진행하였다. 시험결과 초기 DC-ESR이 15.9밀리오옴이고 1000시간 경과 후 DC-ESR이 21.2밀리오옴이 측정되고, 초기 용량은 61.0페러데이이고 1000시간 경과 후 51.9 페러데이가 측정되었다.
(실시예 4)
집전체 표면 기공 크기는 8~9마이크로미터이고 기공의 비율(분포도)이 60%인 집전체가 구비된 슈퍼커패시터를 고온부하조건에서 시험을 진행하였다. 시험결과 초기 DC-ESR이 16.1밀리오옴이고 1000시간 경과 후 DC-ESR이 22.3밀리오옴이 측정되고, 초기 용량은 60.8페러데이이고 1000시간 경과 후 51.2 페러데이가 측정되었다.
(실시예 5)
집전체 표면 기공 크기는 2~3마이크로미터이고 기공의 비율(분포도)이 60%인 집전체가 구비된 슈퍼커패시터를 고온부하조건에서 시험을 진행하였다. 시험결과 초기 DC-ESR이 13.3밀리오옴이고 1000시간 경과 후 DC-ESR이 18.5밀리오옴이 측정되고, 초기 용량은 62.0페러데이이고 1000시간 경과 후 52.8 페러데이가 측정되었다.
(실시예 6)
집전체 표면 기공 크기는 4~6마이크로미터이고 기공의 비율(분포도)이 60%인 집전체가 구비된 슈퍼커패시터를 고온부하조건에서 시험을 진행하였다. 시험결과 초기 DC-ESR이 14.4밀리오옴이고 1000시간 경과 후 DC-ESR이 18.5밀리오옴이 측정되고, 초기 용량은 62.2페러데이이고 1000시간 경과 후 53.3 페러데이가 측정되었다.
위의 시험결과들을 정리하면 아래의 [표 1]와 같다.


실시예
집전체 고온부하테스트(2.7V/ 65°C)
DC-ESR Capacitance
기공크기
(
Figure pat00001
m)
기공비율
(%)
0hr
(m
Figure pat00002
)
1000hr
(m
Figure pat00003
)
초기값대비증가율
(%)
0hr
(F)
1000hr
(F)
초기값대비감소율
(%)
실시예 1
5~10 30 15.5 20.5 132.4 61.5 52.8 85.9
실시예 2
5~10 60 14.4 18.9 131.0 61.6 53.6 87.1
실시예 3
5~10 80 15.9 21.2 133.3 61.0 51.9 85.1
실시예 4
8~9 60 16.1 22.3 138.5 60.8 51.2 84.2
실시예 5
2~3 60 13.3 18.5 139.7 62.0 52.8 85.1
실시예 6
4~6 60 14.4 18.5 128.5 62.2 53.3 85.7
위 [표 1]에서 알 수 있듯이, 실시예 1를 기준으로 하였을 때 실시예 2는 실시예 1과 기공 크기는 동일하고 기공 비율을 60%로 증가시켰을 때 집전체의 표면적 증가로 인하여 초기 DC-ESR이 7% 감소하였으며 용량은 비슷하였다. 고온부하테스트(2.7V/65℃) 1000시간 진행한 결과 DC-ESR의 증가율이 개선되었음(132% → 131%)을 알 수 있다. 그러나 실시예 3에서와 같이 기공 비율을 80%로 증가시켰을 때는 초기 DC-ESR이 3% 증가하였음을 알 수 있다. 또한, 실시예 4에서와 같이, 기공 비율을 60%이고 기공 크기를 8~9㎛ 로 조절하였을 때 초기 DC-ESR이 4% 증가하였으며, 실시예 6에서와 같이, 기공 크기를 4~6㎛ 로 조절하였을 때 초기 DC-ESR이 7% 감소하였으며, 실시예 5에서와 같이, 기공 크기를 2~3㎛ 로 조절하였을 때 초기 DC-ESR이 14% 감소하였음을 알 수 있다(도 2와 도 3 참조).
위 결과를 토대로 기공 크기가 2~3㎛이고, 기공 분포 비율이 60%일 때 집전체와 전극물질층(2) 사이의 접촉면적을 극대화시켜 계면저항을 낮출 수 있으며, 출력성능이 대폭 향상됨을 알 수 있다.
이와 같이, 본 발명은 전극을 구성하는 집전체의 표면면적을 극대화하여 계면저항을 감소시키고 전극물질층(2)과의 결착력을 높여 출력성능을 대폭 향상시키게 된다. 또한, 전기적 에칭 기술을 이용하여 집전체의 기공 균일도를 높이고 기공 크기를 조절할 수 있게 되어 제품의 균일도를 향상시키게 된다.
10; 전극 소자 20; 케이스
30; 개스킷 40; 리드선

Claims (4)

  1. 금속박막;
    활성탄을 포함하며, 상기 금속박막의 양측표면에 각각 도포된 전극물질층을 포함하며,
    상기 금속박막은 전극물질층이 접촉되는 표면에 단위 면적당 55 ~ 65%의 기공들이 분포되고, 상기 기공의 크기(pit)는 두께의 10~15%인 것을 특징으로 하는 슈퍼커패시터 전극.
  2. 제1항에 있어서, 상기 금속박막의 두께는 20마이크로미터이며, 상기 기공의 크기는 2~3마이크로미터인 것을 특징으로 하는 슈퍼커패시터 전극;
  3. 제1항에 있어서, 상기 금속박막은 알루미늄을 포함하는 것을 특징으로 하는 슈퍼커패시터 전극.
  4. 양극 및 음극 사이에 분리막이 적층된 적층체가 롤링된 전극 소자;
    상단이 개구되어 개구를 통해 내부에 상기 전극 소자가 내장되는 케이스;
    상기 케이스 내부에 주입된 전해액;
    상기 케이스의 상단 개구에 결합되어 케이스를 밀봉시키는 개스킷; 및
    상기 전극 소자의 양극과 음극에 각각 연결되어 상기 개스킷 외부로 돌출되는 두 개의 리드선들을 포함하며,
    상기 양극과 음극은 각각,
    금속박막;
    활성탄을 포함하며, 상기 금속박막의 양측면에 각각 도포된 전극물질층을 포함하며,
    상기 금속박막은 전극물질층이 접촉되는 표면에 단위 면적당 55 ~ 65%의 기공들이 분포되고, 상기 기공의 크기(pit)는 두께의 10 ~ 15%인 것을 특징으로 하는 슈퍼커패시터.
KR1020210002571A 2021-01-08 2021-01-08 슈퍼커패시터 전극 및 그것을 구비한 슈퍼커패시터 KR20220100289A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210002571A KR20220100289A (ko) 2021-01-08 2021-01-08 슈퍼커패시터 전극 및 그것을 구비한 슈퍼커패시터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210002571A KR20220100289A (ko) 2021-01-08 2021-01-08 슈퍼커패시터 전극 및 그것을 구비한 슈퍼커패시터

Publications (1)

Publication Number Publication Date
KR20220100289A true KR20220100289A (ko) 2022-07-15

Family

ID=82400968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210002571A KR20220100289A (ko) 2021-01-08 2021-01-08 슈퍼커패시터 전극 및 그것을 구비한 슈퍼커패시터

Country Status (1)

Country Link
KR (1) KR20220100289A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102702559B1 (ko) 2023-09-15 2024-09-04 비나텍 주식회사 저저항 접속 구조를 갖는 슈퍼커패시터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102702559B1 (ko) 2023-09-15 2024-09-04 비나텍 주식회사 저저항 접속 구조를 갖는 슈퍼커패시터

Similar Documents

Publication Publication Date Title
US10644324B2 (en) Electrode material and energy storage apparatus
KR100921345B1 (ko) 캐패시터-이차전지 구조의 하이브리드형 전극조립체
KR100309634B1 (ko) 전기이중층커패시터
US10818441B2 (en) Electrode graphite film and electrode divider ring for an energy storage device
CN112602229A (zh) 具有碳涂覆隔离层的混合锂离子电容器电池及其制造方法
US9190221B2 (en) Aqueous-based electric double-layer capacitor
US20020089807A1 (en) Polymer electrochemical capacitors
US9330855B2 (en) Aqueous-based electric double-layer capacitor
KR101635763B1 (ko) 울트라커패시터 전극용 조성물, 이를 이용한 울트라커패시터 전극의 제조방법 및 상기 제조방법을 이용하여 제조된 울트라커패시터
KR20170125229A (ko) 복합 전극 구조를 갖는 에너지 저장 커패시터
KR20220100289A (ko) 슈퍼커패시터 전극 및 그것을 구비한 슈퍼커패시터
JP2004288586A (ja) 電気化学素子用セパレータ
KR101860755B1 (ko) 전기적 안정성이 우수한 울트라커패시터 전극용 조성물, 이를 이용한 울트라커패시터 전극의 제조방법 및 상기 제조방법을 이용하여 제조된 울트라커패시터
KR20100003571A (ko) 보조전극을 갖는 쿼지 바이폴라 전기화학셀
KR102188237B1 (ko) 전해액 함침성이 우수한 전극을 제조할 수 있는 슈퍼커패시터 전극용 조성물, 이를 이용한 슈퍼커패시터 전극의 제조방법 및 상기 제조방법을 이용하여 제조된 슈퍼커패시터
KR20190030973A (ko) 에너지 저장장치
KR101494622B1 (ko) 전극 밀도가 개선되는 슈퍼커패시터 전극용 조성물 및 이를 이용한 슈퍼커패시터 전극의 제조방법
KR20180110335A (ko) 울트라커패시터 전극용 조성물, 이를 이용한 울트라커패시터 전극의 제조방법 및 상기 제조방법을 이용하여 제조된 울트라커패시터
KR101936044B1 (ko) 고온 슈퍼커패시터용 전극, 그 제조방법 및 상기 고온 슈퍼커패시터용 전극을 적용한 고온 슈퍼커패시터
KR100955233B1 (ko) 적층형 전기이중층 커패시터
KR100969405B1 (ko) 에너지 저장장치
KR20200125082A (ko) 에너지 저장장치
KR101771012B1 (ko) 울트라 커패시터의 리튬 이온 도핑 방법
KR20190053342A (ko) 슈퍼 커패시터 및 그 제조방법
KR102561404B1 (ko) 전기이중층 커패시터용 전해액, 이를 이용한 전기이중층 커패시터 및 그 제조방법

Legal Events

Date Code Title Description
AMND Amendment
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination
J201 Request for trial against refusal decision