KR100309257B1 - 교환기에서 멀티 채널데이터 그룹 스위칭 방법 및 그 장치 - Google Patents

교환기에서 멀티 채널데이터 그룹 스위칭 방법 및 그 장치 Download PDF

Info

Publication number
KR100309257B1
KR100309257B1 KR1019990064883A KR19990064883A KR100309257B1 KR 100309257 B1 KR100309257 B1 KR 100309257B1 KR 1019990064883 A KR1019990064883 A KR 1019990064883A KR 19990064883 A KR19990064883 A KR 19990064883A KR 100309257 B1 KR100309257 B1 KR 100309257B1
Authority
KR
South Korea
Prior art keywords
group
memory
connection
exchange
read address
Prior art date
Application number
KR1019990064883A
Other languages
English (en)
Other versions
KR20010064650A (ko
Inventor
엄재욱
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019990064883A priority Critical patent/KR100309257B1/ko
Priority to US09/750,153 priority patent/US6785271B2/en
Priority to CNB001366890A priority patent/CN1166248C/zh
Publication of KR20010064650A publication Critical patent/KR20010064650A/ko
Application granted granted Critical
Publication of KR100309257B1 publication Critical patent/KR100309257B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/55Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using wired logic circuitry
    • H04Q3/555Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using wired logic circuitry being comprised by electro-magnetic devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0421Circuit arrangements therefor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103Memory
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106Microprocessor, CPU
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13213Counting, timing circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13214Clock signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292Time division multiplexing, TDM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13305Transistors, semiconductors in general
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1332Logic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 타임스위치에서 제어소프트웨어의 명령에 의해 선택적으로 단일 채널교환과 복수 채널교환을 수행할 수 있도록 하기 위하여, 카운터가 입력 타임슬롯을 임시저장하는 음성메모리의 기록 주소; 연결메모리로부터 단일채널 교환의 변위값을 읽기 위한 연결메모리 읽기주소; 현재 입력슬롯의 번호를 나타내는 타임슬롯 번호; 및 그룹연결 메모리의 읽기주소 생성부로 입력되는 그룹연결메모리 이전 읽기 주소를 생성하는 단계(a); 상기 단계(a)에서 생성된 음성메모리 기록주소에 따라, 입력 타임슬롯을 저장하는 단계(b); 상기 단계(a)에서 생성된 그룹연결메모리 이전 읽기주소로부터 그룹연결메모리 읽기주소 생성부에서 그룹연결메모리 읽기주소를 생성하는 단계(c); 제어소프트웨어가 그룹연결 변위와 그룹연결 설정신호, 그리고 단일연결 변위를 계산하여, 그룹연결 변위와 그룹연결 설정신호는 그룹연결메모리 제어주소에 따라 그룹연결메모리에 기록하고, 단일연결 변위는 연결메모리 제어주소에 따라 연결메모리에 기록하는 단계(d); 상기 단계(c)에서 생성된 그룹연결메모리 읽기주소와 상기 단계(a)에서 생성된 연결메모리 읽기주소를 사용하여 각각 그룹연결 변위와 그룹연결 설정신호, 그리고 단일연결 변위를 읽어 출력하는 단계(e); 상기 단계(e)의 출력값 중 그룹연결 설정 신호를 선택기의 제어신호로 사용하여, 상기한 그룹연결 설정 신호가 활성화된 경우 그룹연결 변위를 선택하고, 활성화되지 않은 경우 단일연결 변위를 선택하는 단계(f); 상기 단계(f)에서 선택한 변위값과 타임슬롯 번호를 덧셈기를 이용하여 더하여 음성메모리의 읽기주소를 생성하는 단계(g); 및 상기 단계(g)에서 생성한 음성메모리 읽기주소에 해당하는 음성메모리로부터 타임슬롯을 출력하는 단계(h)를 포함하는 것을 특징으로 한다. 본 발명에 의한 교환기에서 멀티 채널데이터 그룹 스위칭 방법 및 그 장치에 의할 때, 제어소프트웨어에서의 한번의 그룹교환 명령으로 하드웨어 수준에서 그룹교환의 수행이 가능하다. 따라서, PSTN 교환기는 기본채널 용량인 64Kbps 이상의 트래픽을 수용하는데 있어서, 실질적으로 하나의 채널을 제어하는 것과 동일한 제어의 단순성을 제공한다. 상기한 단순성으로 인하여, 종래의 교환기에서 복수채널 서비스를 수용하는데 따르는 제어소프트웨어의 복잡성 및 관리 데이터를 줄임으로써, PSTN 교환기에서 복수채널 서비스의 효율성을 향상시킬 수 있다.

Description

교환기에서 멀티 채널데이터 그룹 스위칭 방법 및 그 장치{A Method for Group Switching of Multi-Channel Data in Switching System and Apparatus Therefor}
본 발명은 공중전화망(PSTN: Public Switch Telephone Network, 이하 'PSTN'이라 칭한다)의 스위칭 블록(Switch Block)에 관한 것으로, 특히 한 개 이상의 채널을 결합시켜 구현하는 복수채널(Multi-channel) 서비스를 제공함에 있어 복수 채널 데이터를 효과적으로 교환(Switching)하기 위한 방법 및 그 장치에 관한 것이다.
종래에는 본 발명과 같이 하드웨어 수준에서 복수채널을 교환하는 방법이 존재하지 않지만, 하드웨어와 소프트웨어의 상호작용에 의해 복수채널을 교환하는 방법이 있다. 종래의 방법은 하나의 채널 단위로만 교환을 수행하는 하드웨어 교환기를 제어소프트웨어가 제어 및 관리하여 복수 채널 데어터의 교환이 가능하도록 한다.
도1은 종래의 복수 채널 데이터의 교환방식을 나타낸다. 도1에 나타나 있듯이, 종래의 복수 채널 데이터 교환기는 교환기의 하드웨어 부분으로 카운터(Counter)(2), 음성메모리(SM: Speech Memory)(1), 연결메모리(CM: Connection Memory)(3), 상위프로세서 정합부(4)를 포함하며, 소프트웨어 부분으로 상위 프로세서 내의 제어소프트웨어(5)로 구성되어 있다. 각각의 구성요소를 설명하면 다음과 같다.
음성메모리(1)는 입력 타임 슬롯(TS: Time Slot) 데이터가 타임 스위칭되기 전 임시로 저장되는 장소이다. 음성메모리(1)에 타임슬롯 데이터가 저장되는 주소와 저장된 데이터가 출력되는 주소는 카운터(2)에 의하여 결정된다. 즉, 카운터(2)는 입력 타임슬롯의 음성메모리(1)가 기록되는 기록 주소(Write Address)와, 음성메모리(1)에 저장된 데이터와 출력 타임슬롯을 연결하는 연결메모리(3)의 연결 정보를 읽어내는 읽기 주소(Read Address)를 생성한다. 연결메모리(3)는 상위프로세서 정합부(4)로부터 수신한 연결 정보를 저장하고 있다가 카운터(2)로부터 수신한 읽기 어드레스에 따라 데이터를 출력하는 기능을 한다. 출력하는 데이터의 내용은 음성메모리(1)의 주소인데, 음성메모리(1)의 주소가 출력되면, 해당 주소에 저장되었던 입력 데이터가 출력되어 출력 타임슬롯으로 교환된다. 도1에 나타나 있듯이, 음성메모리(1)와 연결메모리(3)로 DPRAM(Data Programmable Random Access Memory)를 사용한다. 상위프로세서 정합부(4)는 상위프로세서 제어버스로부터 수신한 명령을 연결메모리(3)에 기록하는 역할을 한다. 즉, 상위 프로세서 내의 제어소프트웨어(5)는 상위프로세서 정합부(4)를 통하여 연결메모리(3)에 명령을 기록할 수 있는데, 이것에 의하여 제어소프트웨어(5)가 타임 스위치 하드웨어를 제어한다.
상기한 구성요소들이 연동하기 위하여 각 구성요소는 입력을 받아 일정한 출력값을 전달한다. 도1에 나타나 있듯이, 입출력값은 신호선으로 나타나 있다. IN_HW(INput High Way)는 클럭(Clock) 신호에 동기된 입력 하이웨이를 나타낸다. 입력 하이웨이(IN_HW)는 교환기에서 교환되기 위하여 교환기로 입력되는 데이터이다. OUT_HW(OUTput High Way)는 클럭에 동기된 출력 하이웨이를 나타낸다. 출력 하이웨이(OUT_HW)는 음성메모리(1)에 저장된 데이터가 교환기에 의하여 교환되어 출력되는 데이터를 나타낸다. 한 클럭의 주기동안 하나의 타임슬롯이 음성메모리(1)에 저장되고, 저장된 하나의 타이슬롯이 출력된다. 따라서, 클럭은 교환기의 시스템 클럭으로 한 개의 타임슬롯이 차지하는 시간과 동일한 주기를 갖는다. SM_WA(Speech Memory Writing Address)는 입력 타임슬롯 데이터가 음성메모리(1)에 기록되는 주소를 나타낸다. 현재의 PSTN에서처럼 한 프레임에 1024개의 슬롯이 다중화된다고 가정하면, 음성메모리 기록주소(SM_WA)는 0에서 1023까지 순차적으로 증가하며 순환한다. SM_RA(Speech Memory Raed Address)는 음성메모리(1)에 저장된 데이터를 읽기위해 연결메모리(3)가 출력하는 주소값으로서, 제어소프트웨어가 기록한 내용을 매프레임마다 출력한다. CM_RA(Connection Memory Read Address)는 연결메모리(3)에 저장되어 있는 음성메모리 읽기주소(SM_RA)를 순차적으로 읽기 위한 읽기 주소다. 연결메모리 읽기주소(CM_RA)도 0에서 1023까지 순차적으로 증가하며 순환한다. CM_CA(Connection Memory Control Address)는 제어소프트웨어(5)가 연결 데이터를 연결메모리(3)에 읽거나 쓰기 위한 연결메모리(3)의 주소이다. CM_CD(Connection Memory Control Data)는 제어소프트웨어(5)가 연결메모리(3)에 쓰거나 연결메모리(3)로부터 읽어들이는 연결데이터이다. C_BUS(Control BUS)는 상위 프로세스 내의 제어소프트웨어(5)의 명령을 상위프로세서 정합부(4)로 전달하는데 사용되는 버스이다.
상기한 구성요소와 입출력값으로 구성되는 종래의 발명에 의한 복수채널의 교환방식은 다음과 같다. 설명을 위하여 PSTN의 가입자가 4개의 복수채널을 사용하는 경우를 가정한다.
도2는 종래 타임스위치의 입출력 값의 시간 순서를 나타낸다. 도2에 나타나 있듯이, 가입자가 4개의 타임슬롯이 필요한 복수채널 서비스를 요청하면 4개의 타임슬롯이 입력 하이웨이(IN_HW)에 할당된다. 할당된 타임슬롯의 번호는 4번부터 7번까지다. 4개의 타임슬롯 입력신호는 타임슬롯 번호 16번부터 19번까지 출력 타임슬롯으로 교환되어야 한다. 이 목적을 구현하기 위한 타임스위치의 하드웨어와 소프트웨어의 동작은 다음과 같다.
먼저 제어소프트웨어(5)는 차상위 프로세서로부터 입력 하이웨이(IN_HW)의 타임슬롯 4번부터 7번까지의 데이터를 출력 하이웨이(OUT_HW) 타임슬롯 16번에서 19번까지 교환하라는 명령을 수신한다.
이러한 명령에 기초하여, 제어소프트웨어(5)는 연결메모리(3)에 연결 정보를 기록할 주소와 연결 데이터를 결정한다. 도3은 타임스위치의 음성메모리(1)와 연결메모리(3)의 주소와 기록내용을 나타낸다. 입력 하이웨이(IN_HW)를 통하여 그룹교환의 목적으로 입력된 타임슬롯의 데이터 !!, @@, ##, $$는 음성메모리(1)의 4번부터 7번에 걸쳐 저장되어 있다. 그리고, 출력 하이웨이(OUT_HW) 타임슬롯 16번에서 19으로 그룹교환이 이루어지기 위하여, 연결메모리(3)의 주소 16에서 19번에 그룹교환될 데이터가 보관되어 있는 음성메모리(1)의 주소 4번에서 7번이 각각 기록되게 된다. 즉, 연결메모리(3)의 주소는 출력 타임슬롯의 번호를 나타내고, 연결메모리(3)의 저장내용은 출력 타임슬롯에 출력되어야 하는 데이터를 저장하고 있는 음성메모리(1)의 주소를 나타내는 포인터이다.
결정된 연결 데이터에 대한 주소는 제어버스(C_BUS)를 통하여 타임 스위치에 해당 주소에 해당 데이터를 기록하라는 명령을 내린다. 제어버스(C_BUS)를 통한 명령은 상위프로세스 정합부로 전달되고, 상위프로세스 정합부는 제어버스(C_BUS)로부터 수신한 연결정보를 연결메모리 제어주소(CM_CA), 연결메모리 제어데이터(CM_CD) 신호선을 이용하여 연결메모리(3)에 기록한다(도3참조). 입력 하이웨이(IN_HW)의 타임슬롯 4번부터 7번까지의 데이터는 카운터(2)로부터 출력되는 음성메모리(1)의 기록 주소인 음성메모리 기록주소(SM_WA)에 의하여 매프레임마다 음성메모리(1)의 4번부터 7번까지의 자리에 기록된다(도3참조).
도2는 종래 발명에 의한 교환 순서도를 나타내는데, 상기한 방법에 의하여 신호선이 어떠한 값을 갖는지 잘 나타내고 있다. 입력 하이웨이(IN_HW)를 통하여 그룹교환을 위하여 입력된 !!, @@, ##, $$는 자신의 타임 슬롯 번호와 동일한 번지인 음성메모리(1)의 4, 5, 6, 7번지에 각각 저장된다. 타임슬롯이 이동하여 타임슬롯의 번호가 16, 17, 18, 19이면, 연결메모리(3)는 제어소프트웨어(5)가 기록한 음성메모리(1)의 읽기주소가 각각 4, 5, 6, 7임을 매 타임 슬롯마다 출력한다. 이 출력은 음성메모리 읽기주소(SM_RA)로 음성메모리(1)에 입력되고 출력 하이웨이(OUT_HW)의 16, 17, 18, 19번 타임슬롯에 !!, @@, ##, $$가 출력된다.
상기한 종래 발명에 의한 복수 채널 데이터의 교환은 제어소프트웨어(5)에서 타임스위치 하드웨어에 해당 멀티 채널의 수만큼 기록(Write)동작을 반복해야 한다. 즉, 연결메모리 읽기주소(CM_RA)의 값이 16에서 19일 때, 각각 음성메모리(1)의 주소 4에서 7번까지의 데이터를 읽으라는 명령을 네 번 반복해서 내려야 한다. 또한, 복수 채널에 대하여 각각의 채널별 연결정보를 이용하여 제어소프트웨어(5)에서 관리하여야 하는 등, 하나의 채널을 스위칭하기 위한 하드웨어를 사용하여 복수 채널을 구현하는데 따르는 제어소프트웨어(5)가 필요 이상 복잡해지며, 필요 이상의 데이터를 발생시키는 문제점을 안고 있다.
본 발명은 상기와 같은 종래 발명인 단일 채널을 교환하기 위한 하드웨어를 이용하여 복수채널의 교환을 지원하는 방법의 문제점을 해결하고자, 하드웨어 수준에서 그룹 교환을 구현한다. 상기한 종래 발명의 단일 채널 교환기는 복수 채널의 교환시 제어소프트웨어(5)의 명령에 의해 모든 절차가 진행되며, 이러한 방법은 상기한 제어소프트웨어(5)의 복잡성의 증가와 과다한 데이터의 발생의 문제점을 야기시켰다. 본 발명은 이러한 제어소프트웨어(5)에 의한 복수 채널 교환에서 하드웨어 수준의 복수 채널 교환을 구현한다. 본 발명에 의할 때, 스위치 하드웨어를 제어하는 제어소프트웨어(5)는 실질적으로 단일 채널교환을 제어하는 것과 동일한 단순성으로 복수 채널을 교환할 수 있다. 따라서, 제어소프트웨어(5)의 복잡도 및 관리 데이터의 양을 줄일 수 있으며, 공중전화망 교환기에서 서비스 효율을 증가시킬 수 있다.
도1은 종래의 타임 스위치(Time Switch)의 구조 및 제어경로를 나타낸다.
도2는 종래의 타임 스위치의 입력 신호와 출력신호의 시간순서를 나타낸다.
도3은 종래 타임 스위치의 메모리 데이터의 내용을 나타낸다.
도4는 본 발명에 의한 타임 스위치의 구조 및 제어경로를 나타낸다.
도5는 본 발명에 의한 타임 스위치의 입력 신호와 출력신호의 시간순서를 나타낸다.
도6은 본 발명에 의한 타임 스위치의 메모리 데이터의 내용을 나타낸다.
※ 도면의 주요부분에 대한 부호설명
1: 음성메모리 2: 카운터
3: 연결메모리 4: 상위프로세서 정합부
6: 그룹연결메모리 읽기주소 생성부
7: 그룹연결메모리 8: 덧셈기
상기한 문제점을 해결하기 위하여, 본 발명은 타임스위치에서 제어소프트웨어(5)의 명령에 의해 선택적으로 단일 채널교환과 복수 채널교환을 수행할 수 있도록 하기 위하여, 음성메모리(1), 카운터(2), 연결메모리(3), 그룹연결메모리 읽기주소(GCM_RA) 생성부, 선택기(8)(MUX), 덧셈기(9)(Adder), 상위프로세스 정합부를 포함하는데, 카운터가 입력 타임슬롯을 임시저장하는 음성메모리의 기록 주소; 연결메모리로부터 단일채널 교환의 변위값을 읽기 위한 연결메모리 읽기주소; 현재입력슬롯의 번호를 나타내는 타임슬롯 번호; 및 그룹연결 메모리의 읽기주소 생성부로 입력되는 그룹연결메모리 이전 읽기 주소를 생성하는 단계(a); 상기 단계(a)에서 생성된 음성메모리 기록주소에 따라, 입력 타임슬롯을 저장하는 단계(b); 상기 단계(a)에서 생성된 그룹연결메모리 이전 읽기주소로부터 그룹연결메모리 읽기주소 생성부에서 그룹연결메모리 읽기주소를 생성하는 단계(c); 제어소프트웨어가 그룹연결 변위와 그룹연결 설정신호, 그리고 단일연결 변위를 계산하여, 그룹연결 변위와 그룹연결 설정신호는 그룹연결메모리 제어주소에 따라 그룹연결메모리에 기록하고, 단일연결 변위는 연결메모리 제어주소에 따라 연결메모리에 기록하는 단계(d); 상기 단계(c)에서 생성된 그룹연결메모리 읽기주소와 상기 단계(a)에서 생성된 연결메모리 읽기주소를 사용하여 각각 그룹연결 변위와 그룹연결 설정신호, 그리고 단일연결 변위를 읽어 출력하는 단계(e); 상기 단계(e)의 출력값 중 그룹연결 설정 신호를 선택기의 제어신호로 사용하여, 상기한 그룹연결 설정 신호가 활성화된 경우 그룹연결 변위를 선택하고, 활성화되지 않은 경우 단일연결 변위를 선택하는 단계(f); 상기 단계(f)에서 선택한 변위값과 타임슬롯 번호를 덧셈기를 이용하여 더하여 음성메모리의 읽기주소를 생성하는 단계(g); 및 상기 단계(g)에서 생성한 음성메모리 읽기주소에 해당하는 음성메모리로부터 타임슬롯을 출력하는 단계(h)를 포함하는 것을 특징으로 한다.
종래의 발명에서는 상기한 바와 같이 그룹 교환을 하는 경우, 그룹 교환이 되는 채널의 개수만큼 상위 프로세서에서 명령을 내려야 했지만, 본 발명에 의하는 경우, 상위 프로세서에서 그룹 교환을 위한 한번의 명령으로 교환기의 하드웨어에서 자체적으로 그룹교환이 이루어진다. 따라서, 발생되는 제어신호가 현저히 감소하며, 제어소프트웨어(5)의 복잡도가 현저히 감소하게 된다.
이하 첨부된 도면을 바탕으로 본 발명에 의한 교환기에서 멀티 채널데이터 그룹 스위칭 방법 및 그 장치에 관하여 설명한다.
도4는 본 발명의 상기한 구성요소를 나타낸다. 음성메모리(1)는 종래의 발명에 의한 교환기의 음성메모리(1)와 동일한 기능을 한다. 즉, 교환되어질 데이터가 임시로 머무는 장소이다. 카운터(2)도 종래의 발명에 의한 교환기의 카운터(2)와 동일한 역할을 한다. 즉, 입력 클럭에 의하여 입력 타임슬롯 번호와 동기된 0에서부터 1023까지 순차적으로 증가하는 출력을 만든다. 종래의 발명에서는 카운터(2)의 출력값이 연결메모리(3) 읽기 주소인 연결메모리 읽기주소(CM_RA)와 음성메모리(1) 쓰기 주소인 음성메모리 기록주소(SM_WA)를 생성하였지만, 본 발명에서는 덧셈기(9)에 입력되는 현재의 타임슬롯 번호(TS_NO), 그룹연결메모리 읽기주소 생성부(6)로 입력되는 그룹연결메모리 이전 읽기주소(PGCM_RA: Pre-Group Connection Memory Read Address)를 더 생성한다. 연결메모리(3)는 상위프로세서 정합부(4)로부터 수신한 일반 연결 정보를 해당 주소에 기록하고 기록된 정보를 연결메모리(3) 읽기 주소인 연결메모리 읽기주소(CM_RA)에 의하여 순차적으로 출력한다. 출력값인 연결메모리 단일연결변위(C_OFST)는 현재 슬롯 위치에서 단일채널 교환의 옵셋(offset) 값이다. 그룹연결메모리(7)는 상위프로세스 정합부(4)로부터 수신한 그룹 연결 정보를 해당 주소에 기록하고 기록된 정보를 그룹연결메모리 읽기주소(GCM_RA)에 의하여 순차적으로 출력한다. 출력값인 그룹연결 변위(GC_OFST)는현재 타임슬롯의 위치에서 복수 채널 교환의 옵셋(offset) 값이다. 그룹연결메모리 읽기주소(GCM_RA)를 생성하는 장소인 그룹연결메모리 읽기주소 생성부(6)는 카운터(2)의 출력인 그룹연결메모리 이전 읽기주소(PGCM_RA)를 그룹연결메모리 읽기주소(GCM_RA)로 변환하는 부분으로 그룹교환에서 그룹의 크기에 의하여 결정된다. 선택기(8)는 그룹연결메모리(7)로부터 수신한 그룹연결 요구상태를 나타내는 그룹연결 설정(GC_ON: Group Connection ON) 신호를 기준으로 그룹연결메모리(7)와 연결메모리(3)의 출력값인 그룹연결 변위(GC_OFST), 단일연결 변위(C_OFST)를 선택한다. 선택된 값은 현재 슬롯 위치에 대한 출력값의 슬롯 위치의 상대적인 변위를 나타낸다. 도4에서는 옵셋(OFFSET)으로 표시되어 있다. 덧셈기(9)는 카운터(2)로부터 수신한 슬롯 번호(TS_NO)와 선택기(8)로부터 수신한 옵셋 값을 더하여 음성메모리(1)의 읽기 주소인 음성메모리 읽기주소(SM_RA)를 생성한다. 상위프로세스 정합부(4)는 제어버스(C_BUS)를 통하여 상위프로세스의 제어소프트웨어(5)와 통신하며, 제어소프트웨어(5)로부터 수신한 연결정보를 연결메모리(3) 또는 그룹연결메모리(7)에 기록한다. 제어소프트웨어(5)의 읽기 요청시에는 연결메모리(3) 또는 그룹연결메모리(7)의 데이터를 읽어들여 제어버스(C_BUS)를 통하여 제어소프트웨어(5)에 송신한다. 제어소스트웨어(5)는 타임 스위치의 하드웨어 구성요소인 연결메모리(3)와 그룹연결메모리(7)에 연결 정보를 읽고 쓰는 방법으로 타임스위치를 제어 및 관리한다.
도4에 도시된 본 발명의 구성요소들은 입출력값을 교환하여 연동한다. 입출력값들은 신호선으로 표시되어 있는데, 이를 설명하면 다음과 같다. 타임슬롯번호(TS_NO: Time Slot NOnumber), 그룹연결메모리 이전 읽기주소(PGCM_RA), 음성메모리 기록주소(SM_WA), 연결메모리 읽기주소(CM_RA)는 모두 카운터(2)의 출력값으로 동일하며, 0에서 1023까지 순차적으로 증가하며 순환하는 값을 갖는다. 그룹연결메모리 읽기주소(GCM_RA)는 그룹연결메모리(7)의 읽기 주소이다. 복수 채널의 요구가 4개인 경우, 그룹연결메모리 이전 읽기주소(PGCM_RA) 신호를 2비트 오른쪽으로 이동(2 bit shift right)하여 그룹연결메모리 읽기주소(GCM_RA)가 생성된다. 그룹연결 설정(GC_ON: Group Connection ON)은 복수 채널의 교환 요구가 있는지 여부를 표시한다. '1'이면 복수 채널요구에 의해 그룹 연결의 상태를 나타내고, '0'이면 단일 채널요구가 있는 단일 연결을 나타낸다. 이 값에 의하여 선택기(8)가 선택적으로 옵셋값을 결정한다. 단일연결 변위(C_OFST: Connection OFfSeT)는 연결메모리(3)의 출력이며, 제어소프트웨어(5)가 연결메모리(3)에 기록한 데이터이다. 이 값은 출력 타임슬롯을 기준으로 한 입력 타임슬롯의 변위를 나타낸다. 그룹연결 변위(GC_OFST: Group Connection OFfSeT)는 그룹연결메모리(7)의 출력이며 제어소프트웨어(5)가 그룹연결메모리(7)에 기록한 값이다. 이 값은 출력 타임슬롯을 기준으로 한 입력 타임슬롯의 변위를 나타낸다. 옵셋(OFFSET)은 그룹연결 설정(GC_ON) 신호에 의하여 그룹연결 변위(GC_OFST)와 단일연결 변위(C_OFST)중 선택된 신호로, 실질적으로 음성메모리(1)로부터 출력값을 읽어들이는 주소인 음성메모리 읽기주소(SM_RA)를 생성하는데 사용되는 변위이다. 입력 데이터들의 계속인 입력 하이웨이(IN_HW), 출력 신호의 계속인 출력 하이웨이(OUT_HW), 시스템 클럭은 하나의 타임슬롯을 주기로 하는 클럭(CLOCK), 음성메모리(1) 기록 주소인 음성메모리기록주소(SM_WA), 연결메모리(3) 읽기 주소인 연결메모리 읽기주소(CM_RA), 음성메모리(1) 읽기 주소인 음성메모리 읽기주소(SM_RA), 연결메모리(3) 연결 주소인 연결메모리 제어주소(CM_CA)는 종래의 발명에 의한 교환기에서의 신호선과 동일하다. 그룹연결메모리 읽기주소(GCM_RA)와 그룹연결메모리 제어데이터(GCM_CD: Group Connection Memory Control Address)는 그룹연결메모리(7)에서의 읽기주소와 제어데이터이다.
이하에서, 종래의 발명의 설명에서와 같이 4개의 복수 채널 교환 요구가 있는 것을 가정하고 본 발명의 실시예에 대하여 설명한다. 본 발명에 의한 교환기의 복수 채널 교환 요구에 대한 동작은 도5와 도6에 잘 나타나 있다. 종래의 발명에 의한 교환기와 비교를 위하여, 동일한 조건을 가정한다. 즉, 입력 데이터가 입력 하이웨이(IN_HW)의 4번에서 7번까지의 타임 슬롯에 할당되어 있고, 타임스위치에 의하여 출력 하이웨이(OUT_HW)의 타임슬롯 16번에서 19번까지 교환되어야 한다고 가정한다. 4번에서부터 7번까지의 타임슬롯은 그룹 교환에 있어서, 그룹교환번호 1에 해당되며, 16번에서 19번까지 타임슬롯은 그룹 교환에 있어서, 그룹교환번호 4에 해당한다. 그룹교환번호는 그룹메모리 읽기주소 생성부(6)에 의해 생성되는데, 본 발명의 실시예에서처럼 4개의 복수 채널을 요구하는 경우, 카운터(2)의 출력 신호를 2 비트 오른쪽으로 이동시켜 얻을 수 있다. 기타 다른 개수의 복수 채널과 결합방법이 변하는 경우, ROM, RAM 또는 기타 다른 논리회로를 이용하여 구현할 수 있다. 기타 다른 논리회로의 구현은 당업자에게 잘 알려져 있으므로 설명을 생략한다.
먼저 제어소프트웨어(5)는 차상위 프로세스로부터 입력 하이웨이(IN_HW)의 슬롯 번호 4에서 7을 출력 하이웨이(OUT_HW) 번호 16에서 19로 교환하라는 명령을 수신한다. 그룹교환번호로는 교환번호 1에서 교환번호 4로의 교환이 된다. 제어소프트웨어(5)는 그룹연결메모리(7)에 연결 정보를 기록할 어드레스와 연결 데이터를 결정한다. 입력 그룹교환번호는 1번이며, 출력 그룹교환번호는 4번이다. 이때, 그룹교환을 위한 변위값(offset)은 다음의 수학식 1로 표현된다.
옵셋=[1(IN_HW의 그룹교환번호)-4(OUT_HW의 그룹교환번호)]×4(그룹크기)
따라서, 본 발명에 의한 실시예에서, 옵셋값은 수학식 1에 의하여 (1 - 4)×4 = -12가 된다. 기록되어야 할 어드에스는 4번지 제어신호가 이동하는 제어버스(C_BUS)를 통하여 그룹연결메모리(7)에 옵셋값과 그룹교환번호를 저장할 것을 명령한다. 상기 명령을 수신한 상위 프로세스 정합부는 제어버스(C_BUS)로부터 수신한 연결관련 정보를 신호선인 그룹연결메모리 제어주소(GCM_CA)와 그룹연결메모리 제어데이터(GCM_CD)를 통하여 그룹연결메모리(7)에 기록한다. 도6에 나타나 있듯이, 그룹연결메모리(7)의 구조는 옵셋값과 그룹연결 설정(GC_ON_) 값을 동시에 기록할수 있도록 2개의 필드로 구성되어 있다. 본 발명의 실시예에서, 그룹교환번호 4인 주소에 그룹 교환을 나타내는 그룹연결 설정(GC_ON)이 1로 설정되어 있고, 그때 옵셋값인 -12가 기록되어 있다. 도6에 나타나 있듯이, 음성메모리(1)에는 매프레임마다 음성메모리 기록주소(SM_WA)에 의하여 4번에서 7번까지의 타임슬롯에 그룹교환되어질 데이터가 기록된다. 그룹연결메모리(7)는 그룹연결메모리읽기주소(GCM_RA)에 의하여 타임슬롯 번호 16에서 19번인 시간에 그룹연결 변위(GC_OFST) 값으로 -12를 출력하고, 그룹연결 설정(GC_ON) 값으로는 '1'을 출력한다. 선택기(8)는 타임슬롯 번호 16에서 19번인 시간에 입력 그룹연결 변위(GC_OFST)인 -12를 옵셋(OFFSET)값으로 출력한다. 덧셈기(9)는 현재의 타임슬롯 번호(TS_NO)와 옵셋값을 더하여 타임슬롯이 16에서부터 19인 시간에 음성메모리(1)의 읽기 주소로서 음성메모리 읽기주소(SM_RA)로 4, 5, 6, 7을 출력한다(도5참조). 음성메모리(1)는 음성메모리 읽기주소(SM_RA)에 의하여 타임슬롯 16부터 19인 시간에 각각 주소 4, 5, 6, 7에 기록된 데이터 !!, @@, ##, $$를 출력한다. 종래의 발명에 의하는 경우, 복수 채널의 교환을 요구하는 경우, 채널의 수많큼 제어소프트웨어(5)가 쓰기 동작을 반복해야 했다. 그러나, 본 발명은 상기한 방법에 의하여 한번의 명령으로 그룹 교환을 수행한다.
이상에서 설명한 바와 같이 본 발명에 의한 교환기에서 멀티 채널데이터 그룹 스위칭 방법 및 그 장치에 의하면, 제어소프트웨어에서의 한번의 그룹교환 명령으로 하드웨어 수준에서 그룹교환의 수행이 가능하다. 따라서, PSTN 교환기는 기본채널 용량인 64Kbps 이상의 트래픽을 수용하는데 있어서, 실질적으로 하나의 채널을 제어하는 것과 동일한 제어의 단순성을 제공한다. 상기한 단순성으로 인하여, 종래의 교환기에서 복수채널 서비스를 수용하는데 따르는 제어소프트웨어의 복잡성 및 관리 데이터를 줄임으로써, PSTN 교환기에서 복수채널 서비스의 효율성을 향상시킬 수 있다.

Claims (4)

  1. 교환기에서 멀티 채널데이터 그룹 스위칭 방법에 있어서,
    카운터가 입력 타임슬롯을 임시저장하는 음성메모리의 기록 주소; 연결메모리로부터 단일채널 교환의 변위값을 읽기 위한 연결메모리 읽기주소; 현재 입력슬롯의 번호를 나타내는 타임슬롯 번호; 및 그룹연결 메모리의 읽기주소 생성부로 입력되는 그룹연결메모리 이전 읽기 주소를 생성하는 단계(a);
    상기 단계(a)에서 생성된 음성메모리 기록주소에 따라, 입력 타임슬롯을 저장하는 단계(b);
    상기 단계(a)에서 생성된 그룹연결메모리 이전 읽기주소로부터 그룹연결메모리 읽기주소 생성부에서 그룹연결메모리 읽기주소를 생성하는 단계(c);
    제어소프트웨어가 그룹연결 변위와 그룹연결 설정신호, 그리고 단일연결 변위를 계산하여, 그룹연결 변위와 그룹연결 설정신호는 그룹연결메모리 제어주소에 따라 그룹연결메모리에 기록하고, 단일연결 변위는 연결메모리 제어주소에 따라 연결메모리에 기록하는 단계(d);
    상기 단계(c)에서 생성된 그룹연결메모리 읽기주소와 상기 단계(a)에서 생성된 연결메모리 읽기주소를 사용하여 각각 그룹연결 변위와 그룹연결 설정신호, 그리고 단일연결 변위를 읽어 출력하는 단계(e);
    상기 단계(e)의 출력값 중 그룹연결 설정 신호를 선택기의 제어신호로 사용하여, 상기한 그룹연결 설정 신호가 활성화된 경우 그룹연결 변위를 선택하고, 활성화되지 않은 경우 단일연결 변위를 선택하는 단계(f);
    상기 단계(f)에서 선택한 변위값과 타임슬롯 번호를 덧셈기를 이용하여 더하여 음성메모리의 읽기주소를 생성하는 단계(g); 및
    상기 단계(g)에서 생성한 음성메모리 읽기주소에 해당하는 음성메모리로부터 타임슬롯을 출력하는 단계(h)를 포함하는 것을 특징으로 하는 교환기에서 멀티 채널데이터 그룹 스위칭 방법.
  2. 제1항에 있어서, 상기 단계(d)에서 그룹연결 변위를 계산하는 단계는,
    입력 하이웨이의 그룹교환번호에 단일교환시 교환되는 타임슬롯의 수를 곱하는 단계(a');
    출력 하이웨이의 그룹교환번호에 그룹교환시 교환되는 타임슬롯의 수를 곱하는 단계(b'); 및
    상기 (a')단계에서 계산된 값에서 상기 단계(b')에서 계산된 값을 뺀 후, 그룹교환시 교환되는 타임슬롯의 수를 곱하는 단계(c')를 거쳐 계산되는 것을 특징으로 하는 교환기에서 멀티 채널데이터 그룹 스위칭 방법.
  3. 제1항에 있어서,
    상기한 제어소트트웨어는 그룹교환시 그룹교환을 위한 그룹교환 변위 및 그룹교환 설정신호에 대하여 한번 명령함으로써 하드웨어 수준에서 그룹교환되는 것을 특징으로 하는 교환기에서 멀티 채널데이터 그룹 스위칭 방법.
  4. 입력 타임 슬롯 데이터가 타임 스위칭을 위하여 저장되는 음성메모리;
    일반 연결 정보를 기록하고 현재 슬롯에서 단일 채널 교환의 옵셋(offset)값을 출력하는 연결메모리;
    그룹 연결 정보를 기록하고 현재 슬롯 위치에서 복수 채널 교환의 옵셋(offset) 값을 출력하는 그룹연결메모리;
    그룹 교환에서 그룹의 크기에 의하여 상기 그룹연결메모리 읽기주소를 생성하는 그룹연결메모리 읽기주소 생성부;
    상기 연결 메모리의 읽기 주소, 상기 음성 메모리의 쓰기 주소, 현재의 타임 슬롯 번호 및 상기 그룹연결메모리 읽기주소 생성부로 입력되는 그룹연결메모리 이전 읽기주소를 생성하는 카운터;
    상기 그룹연결메모리로부터 수신한 그룹연결 요구상태를 나타내는 그룹연결 설정신호를 기준으로 상기 그룹연결메모리의 출력값인 복수 채널 교환의 옵셋값 또는 상기 연결메모리의 출력값인 단일 채널 교환의 옵셋값을 선택하는 선택기; 및
    상기 카운터로부터 생성된 슬롯 번호와 상기 선택기로부터 수신한 옵셋 값을 더하여 상기 음성메모리의 읽기 주소를 생성하는 덧셈기를 포함하는 것임을 특징으로 하는 교환기에서 멀티 채널데이터 그룹 스위칭 장치.
KR1019990064883A 1999-12-29 1999-12-29 교환기에서 멀티 채널데이터 그룹 스위칭 방법 및 그 장치 KR100309257B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990064883A KR100309257B1 (ko) 1999-12-29 1999-12-29 교환기에서 멀티 채널데이터 그룹 스위칭 방법 및 그 장치
US09/750,153 US6785271B2 (en) 1999-12-29 2000-12-29 Group switching system for multiple-channel data
CNB001366890A CN1166248C (zh) 1999-12-29 2000-12-29 多信道数据的群交换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990064883A KR100309257B1 (ko) 1999-12-29 1999-12-29 교환기에서 멀티 채널데이터 그룹 스위칭 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR20010064650A KR20010064650A (ko) 2001-07-09
KR100309257B1 true KR100309257B1 (ko) 2001-09-28

Family

ID=19632140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990064883A KR100309257B1 (ko) 1999-12-29 1999-12-29 교환기에서 멀티 채널데이터 그룹 스위칭 방법 및 그 장치

Country Status (3)

Country Link
US (1) US6785271B2 (ko)
KR (1) KR100309257B1 (ko)
CN (1) CN1166248C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI294730B (en) * 2005-07-01 2008-03-11 Benq Corp Seamless wlan channel migration
EP3264544B1 (en) 2016-06-28 2020-01-01 ams AG Driving circuit to generate a signal pulse for operating a light-emitting diode

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940013061A (ko) * 1992-11-19 1994-06-25 정용문 타임스위치의 메모리 억세스회로
JPH0730933A (ja) * 1993-06-24 1995-01-31 Hitachi Ltd 通話路スイッチ
JPH07193844A (ja) * 1993-12-27 1995-07-28 Nec Corp 時間スイッチ
US5592479A (en) * 1994-06-30 1997-01-07 Hyundai Electronics Industries Co., Ltd. Time switching device having identical frame delay and a method thereof in a full-electronic exchange
KR19980080498A (ko) * 1997-03-21 1998-11-25 폴반더슨 피브리 채널 스위칭 시스템과 방법
JPH1132383A (ja) * 1997-06-09 1999-02-02 Fujitsu Ltd 時分割スイッチ
KR19990038833A (ko) * 1997-11-07 1999-06-05 윤종용 동기전송모드 표준 전 채널을 스위칭하기 위한 전전자교환기의 공간분할 스위치 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4093827A (en) * 1976-02-17 1978-06-06 Thomson-Csf Symmetrical time division matrix and a network equipped with this kind of matrix
CA1205587A (en) * 1982-10-04 1986-06-03 Hitachi, Ltd. Time-division switching unit
CA1311818C (en) * 1987-12-29 1992-12-22 Nec Corporation Time division switching for multi-channel calls using two time switch memories acting as a frame aligner

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940013061A (ko) * 1992-11-19 1994-06-25 정용문 타임스위치의 메모리 억세스회로
JPH0730933A (ja) * 1993-06-24 1995-01-31 Hitachi Ltd 通話路スイッチ
JPH07193844A (ja) * 1993-12-27 1995-07-28 Nec Corp 時間スイッチ
US5592479A (en) * 1994-06-30 1997-01-07 Hyundai Electronics Industries Co., Ltd. Time switching device having identical frame delay and a method thereof in a full-electronic exchange
KR19980080498A (ko) * 1997-03-21 1998-11-25 폴반더슨 피브리 채널 스위칭 시스템과 방법
JPH1132383A (ja) * 1997-06-09 1999-02-02 Fujitsu Ltd 時分割スイッチ
KR19990038833A (ko) * 1997-11-07 1999-06-05 윤종용 동기전송모드 표준 전 채널을 스위칭하기 위한 전전자교환기의 공간분할 스위치 장치

Also Published As

Publication number Publication date
KR20010064650A (ko) 2001-07-09
CN1302170A (zh) 2001-07-04
US20010006521A1 (en) 2001-07-05
CN1166248C (zh) 2004-09-08
US6785271B2 (en) 2004-08-31

Similar Documents

Publication Publication Date Title
US4485468A (en) Control word generation method and source facilities for multirate data time division switching
JP2520585B2 (ja) 時分割通話路における時間スイツチ
US3984643A (en) Method and apparatus for establishing a plurality of simultaneous conferences in a PCM switching system
CA1248248A (en) Method of switching time slots in a tdm-signal and arrangement for performing the method
KR100309257B1 (ko) 교환기에서 멀티 채널데이터 그룹 스위칭 방법 및 그 장치
US5351238A (en) Method of controlling a frame phase of a time-division switch and frame phase variable time-division switch
CA2052409C (en) Sub-rate time switch
US5629932A (en) 12×12 STS-1 switch
US6160807A (en) Timeslot interchange network
KR100413055B1 (ko) 타임 스위치 스테이지 및 스위치
RU2180992C2 (ru) Переключатель с однобитовым разрешением
US6269097B1 (en) Time switch with the control memory
JP2921286B2 (ja) デジタルトーン発生回路
JP2765887B2 (ja) データ多重方式
KR200317545Y1 (ko) 데이터 순차 출력 장치를 구비한 시간 스위치
JPH0417597B2 (ko)
JP2928321B2 (ja) メモリスイッチ制御方式
JP2914289B2 (ja) 時分割スイッチの制御方式
JPS6219120B2 (ko)
JP2803661B2 (ja) スペクトラム拡散用符号発生装置
JP3130343B2 (ja) データ位相変換方式
JP2970475B2 (ja) 時分割スイッチ
JPS61193594A (ja) 時間スイツチ回路
JPH0512919B2 (ko)
JPH0620195B2 (ja) 速度変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110810

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee