KR100302280B1 - 미세배선패턴의 형성방법 - Google Patents

미세배선패턴의 형성방법 Download PDF

Info

Publication number
KR100302280B1
KR100302280B1 KR1019990004309A KR19990004309A KR100302280B1 KR 100302280 B1 KR100302280 B1 KR 100302280B1 KR 1019990004309 A KR1019990004309 A KR 1019990004309A KR 19990004309 A KR19990004309 A KR 19990004309A KR 100302280 B1 KR100302280 B1 KR 100302280B1
Authority
KR
South Korea
Prior art keywords
sputtering
electrode
sputter
film
wiring pattern
Prior art date
Application number
KR1019990004309A
Other languages
English (en)
Other versions
KR19990068241A (ko
Inventor
미조우치기요츠구
츠지히로시
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP696098A external-priority patent/JPH11200036A/ja
Priority claimed from JP696198A external-priority patent/JPH11200037A/ja
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR19990068241A publication Critical patent/KR19990068241A/ko
Application granted granted Critical
Publication of KR100302280B1 publication Critical patent/KR100302280B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/20—Manufacture of screens on or from which an image or pattern is formed, picked up, converted or stored; Applying coatings to the vessel
    • H01J9/22—Applying luminescent coatings
    • H01J9/227—Applying luminescent coatings with luminescent material discontinuously arranged, e.g. in dots or lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2217/00—Gas-filled discharge tubes
    • H01J2217/38—Cold-cathode tubes
    • H01J2217/49—Display panels, e.g. not making use of alternating current
    • H01J2217/492—Details
    • H01J2217/49207—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 스퍼터링과 패터닝에 의한 미세배선패턴의 형성방법에 있어서, 스퍼터링장치에서의 애노드전극과 캐소드전극의 전위차를 570V 이하로 함으로써, 스플래시에 기인하는 배선결함이 없는 것을 제공한다. 특히, 평면표시장치용 어레이기판의 제조방법에 있어서, 고정세화와 대형화를 달성하기 위해 알루미늄계 금속으로 이루어진 미세배선을 형성하는 방법에 있어서, 스플래시에 기인하는 배선결함이 없는 것을 제공한다.

Description

미세배선패턴의 형성방법{FORMING METHOD OF FINE WIRING PATTERN}
본 발명은 평면표시장치용 어레이기판 등에 이용되는 미세배선패턴의 형성방법에 관한 것이다.
근래, CRT 디스플레이를 대신하는 표시장치로서 평면표시장치가 활발하게 개발되고 있다. 그 중에서도, 액정표시장치는 박형, 경량, 저소비전력 등의 이점으로부터 주목되고 있다.
예컨대, 각 표시화소마다 스위치소자가 배치된 광투과형의 액티브 매트릭스 (active matrix)형의 액정표시장치를 예로 들어 설명한다. 액티브 매트릭스형 액정표시장치는, 어레이(array)기판과 대향기판과의 사이에 배향막을 매개로 액정층이 보지(保持)되어 이루어지고 있다. 어레이기판은, 유리나 석영 등의 투명절연기판상에 복수개의 신호선과 주사선이 격자모양으로 배치되고, 각 교점부분에 비정질실리콘(amorphous silicon; 이하, a-Si:H라 약칭함) 등의 반도체피막을 이용한 박막트랜지스터(이하, TFT라 약칭함)가 접속되어 있다. 그리고, TFT의 게이트전극은 주사선에, 드레인전극은 신호선에 각각 전기적으로 접속되고, 더욱이, 소스전극은 화소전극을 구성하는 투명도전재료, 예컨대 ITO(Indium-Tin-Oxide)에 전기적으로 접속되어 있다.
이러한 액티브 매트릭스형 액정표시장치는, 노트 PC, 자동차 자동조종장치 (Car Navigation Device), 초소형 TV 등에 있어서 널리 이용되고 있다.
그러나, 평면표시장치의 용도 및 시장을 더 확대하기 위해서는, 고정세(高精細)하면서 대형의 평면표시장치가 요구되게 되었다.
고정세화를 달성하기 위해서는 화소의 피치(화소의 중심점간의 거리)를 작게 하지 않으면 안되고, 개구율을 유지하기 위해서는 배선폭 및 간격이 작은 미세패턴을 형성할 필요가 있다. 본 명세서에 있어서, 컬러표시를 행하는 경우에, 화소는 각 색의 도트를 가리키는 것으로, 예컨대 적색(red), 녹색(green), 청색(blue)의 각 도트를 가리키는 것으로 한다. 또, 화소의 중심점간의 거리가 표시패널의 긴 쪽 방향과 폭방향에서 다른 경우에, 화소피치는 이들 중 짧은 쪽의 것을 가리키는 것으로 한다.
예컨대, 대각치수 20인치에서 UXGA(화면의 행수와 열수로 결정되는 화소의 규모를 나타내는 것으로, Ultra XGA급; 1600×3×1200화소)를 달성하기 위해서는, 화소피치를 약 0.25㎜로 할 필요가 있다. 이때, 배선폭 및 배선간의 간격(각각 가장 좁은 곳)은, 광이용효율을 높이도록 충분한 개구율을 확보하기 위해, 각각 약 30㎛ 이하 및 100㎛ 이하로 설정하는 것이 바람직하다. 또, 대각치수 20.8인치에서 QUXGA(화면의 행수와 열수로 결정되는 화소의 규모를 나타내는 것으로, UXGA보다 위; 3200×3×2400화소)를 달성하기 위해서는, 화소피치를 약 0.132㎜로 하고, 배선폭을 15㎛로 하는 것이 바람직하다.
한편, 배선의 폭을 작게 하면서 표시패널의 대형화를 달성하기 위해서는, 전송해야 할 파형의 열화를 방지하기 위해 배선을 저저항의 금속으로 구성할 필요가 있는데, 이러한 금속으로서 알루니늄이 적합하다는 것이 알려져 있다.
그렇지만, 스퍼터링(sputtering)법에 의해 균일한 두께의 금속층을 퇴적할 때에, 동일 금속으로 이루어진 덩어리모양의 이물질이 부착되어 금속층의 미소결함을 형성하여 미세배선패턴에 있어서 배선불량을 일으킨다. 스퍼터링시에 직경이 5㎛ 이상의 덩어리모양의 이물질[스플래시(splash)]이 부착한 금속층에 대해, 배선폭이 30㎛ 이하, 또는 배선간의 간격이 60㎛ 이하인 미세배선을 패터닝한 경우에는 배선결함이 보인다. 도 18에는 스플래시의 형성에 대해 모식적으로 나타낸다.
특히, 스퍼터링에 의해 알루미늄 금속층을 형성하는 경우에는, 종래의 액정표시장치에 있어서 일반적이었던 몰리브덴 등을 이용하는 경우에 비해 스플래시의 발생이 현저하였다. 더욱이, 알루미늄 금속층의 힐록[hillock; 열공정에 의한 팽출(膨出)]을 방지하기 위해, 네오디뮴(Neodymium) 등을 첨가하는 것이 제안되어 있지만(일본 특개평 7-45555호 공보), 이 경우에는 스플래시가 더 현저하게 증가한 다.
한편, 일본 특개평 8-37186호 공보에는, 스퍼터링에 의해 알루미늄 금속층을 형성할 때에, 힐록을 방지할 목적으로 3∼50mTorr(약 0.4∼6.7Pa), 바람직하게는 10mTorr(1.3Pa) 전후의 아르곤가스 분위기중에서 스퍼터링을 행하는 것이 기재되어 있다. 이에 따라, 아르곤이 알루미늄층에 취입되어 아르곤을 0.1∼6.5원자% 함유하는 알루미늄 합금이 형성된다고 하고 있다. 그러나, 이러한 특정의 압력의 아르곤가스 분위기하에서 스퍼터링을 행한다고 하는 것만으로는 스플래시를 방지할 수 없었다.
본 발명은 상기 문제점을 감안하여 발명된 것으로, 스퍼터링과 패터닝에 의한 미세배선패턴의 형성방법에 있어서, 스플래시에 기인하는 배선결함이 없는 미세배선패턴의 형성방법을 제공하는 것을 목적으로 하고 있다.
도 1은 실시예에서 이용한 스퍼터링장치를 나타낸 모식적인 단면 사시도,
도 2는 스퍼터링장치의 애노드·캐소드간 전압과 스플래시의 발생수의 관계를 나타낸 그래프,
도 3은 스퍼터링장치의 출력과 애노드·캐소드간 전압의 관계를 나타낸 그래프(그래프중에 스플래시 발생영역을 사선으로 나타냄),
도 4는 표시장치용 어레이기판상의 미세배선패턴을 모식적으로 나타낸 부분확대 평면도,
도 5는 표시장치용 어레이기판의 TFT 형성영역의 적층구조를 모식적으로 나타낸 종단면도,
도 6은 변형예에서 이용한 스퍼터링장치에서의 스퍼터실의 기본구성 및 기본배선을 모식적으로 나타낸 개념도,
도 7은 제1변형예에 따른 스퍼터실의 기본구조에 대해 모식적으로 나타낸 종단면 사시도,
도 8은 제1변형예에 따른 스퍼터링장치 및 그 부속장치의 레이아웃을 모식적으로 나타낸 평면도,
도 9는 제1변형예의 스퍼터링장치에 대한, 아크방전이 발생했을 때의 스퍼터전압 및 스퍼터전류(애노드·캐소드간의 전류)의 경시변화를 나타낸 차트,
도 10은 전력차단장치를 갖추지 않은 비교예의 스퍼터링장치에 대한, 아크방전이 발생했을 때의 스퍼터전압 및 스퍼터전류(애노드·캐소드간의 전류)의 경시변화를 나타낸 차트,
도 11은 아크방전의 차단시간을 15마이크로초 정도로 한 비교예에 대한, 아크방전이 발생했을 때의 스퍼터전압 및 스퍼터전류(애노드·캐소드간의 전류)의 경시변화를 나타낸 차트,
도 12는 어레이기판의 TFT 형성영역의 적층구조를 모식적으로 나타낸 종단면도,
도 13은 어레이기판의 TFT 형성영역의 주변에 대한 모식적인 평면도,
도 14는 제2변형예의 DC 마그네트론 스퍼터링장치에서의 스퍼터실의 기본구성에 대해 모식적으로 나타낸 종단면 사시도,
도 15는 제2변형예에 따른 스퍼터 마그네트의 수평왕복운동 및 상하운동을 행하는 장치에 대해 모식적으로 나타낸 스퍼터실 상부에 대한 절개 사시도,
도 16은 제2변형예에 따른 스퍼터 마그네트의 수직구동을 행하는 제어구동계통을 나타낸 블럭도,
도 17은 비교예의 DC 마그네트론 스퍼터링장치에서의 스퍼터전압의 변동에 대해 나타낸 그래프,
도 18은 스플래시에 대해 설명하기 위한 모식적인 도면이다.
＜도면부호의 설명 ＞
1 --- 스퍼터실, 2 --- 스퍼터 마그네트,
3 --- 유리기판, 11 --- 아크방전 차단장치,
12 --- DC전원, 13 --- 제1전극,
14 --- 제2전극, 14a --- 실린더,
15 --- 어스선, 16 --- 베이킹 플레이트,
17 --- 시일드, 18 --- 캐소드 커버,
19 --- 절연판, 20 --- 마그네트 지지다리,
22 --- 수평보울트축 샤프트, 23 --- 마그네트 지지판,
23a --- 너트구멍, 24 --- 가동프레임,
24a --- 우측 수직판부분, 24b --- 액자틀모양의 부분,
24c --- 좌측 수직판부분, 24d --- 수평판부분,
24e --- 레일모양의 돌기, 25 --- 마그네트실,
25A --- 수평이동장치, 25B --- 수직이동장치,
26 --- 서보모터, 27 --- 지지판,
27a --- 레일수납부, 28 --- 밑판(마그네트실),
29 --- 수직보울트축 샤프트, 31 --- 주사선,
32 --- 게이트절연막, 33 --- 화소전극,
34 --- 반도체피막, 35 --- 채널보호막,
36 --- 저저항 반도체막, 37 --- 3층 구조막,
37a --- 소스전극, 37b --- 드레인전극,
38 --- 배향막, 41 --- 로드록실,
42 --- 로보트 암, 43 --- 중앙반송실,
44 --- 예비가열실, 46 --- 가스봄브,
47 --- 플로우 컨트롤러, 51 --- 스퍼터전압계,
52 --- 기준전압 발생회로, 53 --- 비교기,
54 --- 증폭기, 55 --- 서보모터 구동회로,
100 --- 어레이기판, 101 --- 유리기판(어레이기판),
111 --- 주사선, 110 --- 신호선,
112 --- 박막 트랜지스터(TFT), 115 --- 제1게이트절연막,
117 --- 제2게이트절연막, 119 --- 반도체피막,
122 --- 채널보호막, 124 --- 저저항 반도체막,
126 --- 3층 구조막, 126b --- 소스전극,
126a --- 드레인전극, 127 --- 층간절연막,
131 --- 화소전극, 160 --- 배선부,
162 --- 신호선패드, 201 --- 제1전극,
202 --- 스퍼터 마그네트, 203 --- 냉각수 유로,
205 --- 제2전극, 211 --- 스퍼터링 챔버,
213 --- 진공배기로.
본 발명의 미세배선패턴의 형성방법은, 절연기판상에 알루미늄 또는 알루미늄을 70원자% 이상 함유한 합금으로 이루어진 박막을 스퍼터링에 의해 퇴적시키는 공정과, 상기 박막을 패터닝하여 미세배선패턴을 형성하는 공정을 갖춘 미세배선패턴의 형성방법에 있어서, 상기 스퍼터링은 애노드전극과 캐소드전극 사이의 전위차가 570V 이하의 조건으로 설정되는 것이다.
이러한 구성에 의해, 스플래시에 기인하는 배선결함이 발생하지 않는다.
청구항 2 기재의 미세패턴의 형성방법에 있어서는, 상기 미세배선패턴은, 배선폭이 30㎛ 이하이거나, 또는 배선간의 간격이 60㎛ 이하이다.
청구항 3 기재의 미세패턴의 형성방법에 있어서는, 상기 미세배선패턴이 네오디뮴(Nd), 이트륨(Y) 또는 가돌리늄(Gd)을 이들 첨가금속의 합계로 0.3∼5.0원자 % 함유한 알루미늄 합금으로 이루어진 것을 특징으로 한다.
이러한 구성에 의해, 힐록의 발생이 방지됨과 더불어 스플래시에 기인하는 배선불량이 발생하지 않는다.
본 발명의 다른 태양에 있어서는, 반응실내에 기판을 배치하고, DC 스퍼터링에 의해 박막을 퇴적하는 박막의 제조방법은, 캐소드·애노드전극간의 전압강하의 검출에 의해 아크방전의 발생을 검지하는 검지스텝과, 상기 검지에 기초하여 상기 아크방전의 발생후 1마이크로초 이내에 상기 캐소드·애노드전극간에 전압을 인가하는 전력공급을 차단하는 전력차단스텝 및, 상기 전력차단후 5∼15마이크로초 후에 상기 전력공급을 재개하여 스퍼터링을 다시 개시하는 재개시스텝을 갖춘 것을 특징으로 한다.
이러한 구성에 의해, 아크방전(arc discharge)에 의한 스플래시의 발생을 방지할 수 있고, 이에 따라 어레이기판의 수율을 향상시킬 수 있는 동시에, 스퍼터실의 유지보수 종료로부터 제품제조 재개까지에 요하는 시간[다운 타임(down time)]을 대폭적으로 감소시킬 수 있다.
본 발명의 더욱 다른 태양에 있어서는, 타게트전극과 기판간에 소정의 스퍼터전압을 인가함과 더불어 스퍼터 마그네트를 상기 타게트전극에 대해 평행하게 왕복운동시켜 DC 스퍼터링에 의해 기판상에 박막을 퇴적하는 박막의 제조방법에 있어서, 상기 스퍼터전압이 그 기준전압으로부터 변동한 것을 검지했을 때에, 상기 스퍼터 마그네트를 상기 스퍼터전압의 변동을 저감하도록 상기 타게트전극에 대해 거의 수직방향으로 이동시켜서 상기 스퍼터 마그네트와 상기 타게트전극과의 거리를 조정하는 것을 특징으로 한다.
이러한 구성에 의해, 스퍼터전압을 용이하게 일정하게 유지할 수 있고, 이에 따라 스플래시에 기인하는 배선결함이 억제됨과 더불어, 박막의 막질을 균일하게 할 수 있다. 특히, 대면적의 기판상에 박막을 성막하기 위해 스퍼터 마그네트의 왕복운동기구를 갖춘 DC 스퍼터링장치에 있어서, 왕복운동의 양단에서 타게트의 주연부(周緣部)를 차폐하는 시일드(shield)의 작용에 의한 스퍼터전압의 상승을 충분히 억제할 수 있고, 생성되는 박막의 막질을 균일하게 할 수 있다.
이 태양을 장치의 관점에서 설명하면, DC 스퍼터링장치는, 내부에 기판이 배치가능한 처리실과, 이 처리실내에 배치되는 타게트전극, 이 타게트전극에 대해 평행하게 왕복운동 가능하게 지지되는 스퍼터 마그네트, 스퍼터전압을 검출하는 전압검출수단, 상기 스퍼터 마그네트를 상기 타게트전극에 대해 거의 수직방향으로 이동시켜서 상기 스퍼터 마그네트와 상기 타게트전극의 거리를 조정하는 마그네트-타게트간 거리 조정부 및, 상기 스퍼터전압의 변동을 상기 마그네트-타게트간 거리 조정부를 제어하여 저감시키는 마그네트-타게트간 거리 제어부를 구비한다.
또는, DC 스퍼터링장치가, 내부에 기판이 배치가능한 처리실과, 이 처리실내에 배치되는 타게트전극, 이 타게트전극의 주연부에 배치되어 상기 타게트전극에 대한 플라즈마의 충돌을 방지하는 울짱(柵)모양의 시일드, 상기 타게트전극에 대해 평행하게 왕복운동 가능하게 지지되는 스퍼터 마그네트, 이 스퍼터 마그네트를 상기 타게트전극에 대해 거의 수직방향으로 이동시켜서 상기 스퍼터 마그네트와 상기 타게트전극의 거리를 조정하는 마그네트-타게트간 거리 조정부 및, 상기 스퍼터 마그네트가 상기 울짱모양의 시일드에 의해 상기 타게트전극이 차폐되는 영역에 위치되는 사이, 상기 스퍼터 마그네트와 상기 타게트전극의 거리를 축소시키도록 상기 마그네트-타게트간 거리 조정부를 제어하는 마그네트-타게트간 거리 제어부를 구비한다.
(실시예)
본 발명에 따른 미세배선패턴의 형성방법에 대하여, 액티브 매트릭스형 액정표시장치용 어레이기판의 제조에 관한 실시예에 의거 도 1∼도 5를 참조하여 설명한다.
먼저, 본 실시예에 따른 스퍼터링의 장치 및 방법에 대해 도 1∼도 3을 참조하여 설명한다.
도 1에는 본 실시예에서 이용한 스퍼터링장치에 대해 모식적으로 나타낸다.
이 스퍼터링장치는, 대면적 기판용의 DC 마그네트론 스퍼터링장치(일본 진공기술사제 SHD450형)이다.
스퍼터링장치의 대향하는 한쪽의 전극인 제1전극(201)은 타게트재료로 구성된 평판형이고, 제1전극(201)의 아랫쪽에는 영구자석 및 전자석으로 이루어진 스퍼터 마그네트(202)가 배치되어 있다. 제1전극(201) 및 스퍼터 마그네트(202)에 접하여 냉각수 유로(203)가 구비되어 스퍼터링중의 과도한 승온을 방지한다.
제1전극(201)의 윗쪽에는 이것에 마주 향하도록 유리기판(101)을 보지하는 제2전극(205)이 설치된다. 스퍼터링 챔버(sputtering chamber; 211)는 진공배기로 (213)로부터 진공배기되고, 가스도입구멍으로부터 아르곤(Ar)가스가 도입된다. 가스도입량과 진공배기의 밸런스를 적절히 유지함으로써 챔버(211)내의 가스압력이 조정된다. 대면적의 유리기판(101)은 그 하면의 거의 전면에 거의 균일한 금속막이 퇴적되도록 배치되고, 제1전극(201)은 제1전극(201)상의 스퍼터링영역에 유리기판(101)의 하면 전체를 순차적으로 소인(掃引)하게 된다.
제1전극(201)의 전극재료로서는, 예컨대 알루미늄-네오디뮴합금(Al-Nd)으로, 네오디뮴의 함유 몰(mole)수(몰단위의 원자의 수)가 알루미늄과 네오디뮴의 합금 전체의 몰수(몰단위의 원자의 수)의 2%인 것을 이용했다. 이후, 이것을 Al-Nd막(2원자% Nd)이라고 표기한다.
다음으로, 스퍼터링의 조건과 스플래시의 발생수의 관계에 대해 얻어진 데이터를 도 2 및 도 3의 그래프에 의거 설명한다. 상기 장치를 이용하여 상기 유리기판의 한쪽면 전면에 상기 Al-Nd(2원자% Nd)로 이루어진 100∼400㎚ 두께의 막을 퇴적한 후, 현미경 관찰에 의해 5㎛ 이상의 직경을 갖는 덩어리모양의 부착물(스플래시)의 수를 계수했다.
도 2에는 제1전극(201)과 제2전극(205) 사이의 전압, 즉 애노드·캐소드간 전압과 스플래시 발생수의 관계를 나타낸다.
스플래시의 계수는, 각 전압에 있어서 6∼9매의 유리기판(대각 12인치)에 대해 행하고, 평방센티미터당의 수로 환산한 범위치 그래프로 나타냈다. 아르곤가스의 압력은 각 전압에 있어서 0.4∼1.3Pa로 변화시켰다.
이 스퍼터링시에 사용한 장치조건은 아래 표와 같다.
도 2 및 도 3의 데이터를 취득한 경우의 스퍼터링의 장치조건
유리기판(101)의 크기 종횡 300㎜×400㎜
제1전극(201)의 크기 종횡 120㎜×570㎜
제1전극(210)과 유리기판(101)의 거리 70㎜
제1전극(201)과 스퍼터 마그네트(202)의 거리 55㎜
스퍼터 마그네트(202) 표면에서의 자속밀도 200Gauss
전력밀도 22W/㎠
제1전극(201) 근방에서의 전류밀도 1.6×10-3∼2.83×10-3A/㎠
도 2로부터 알 수 있는 바와 같이, 애노드·캐소드간 전압과 스플래시의 수는 명료한 정(正)의 상관관계를 이루고, 570V 이하의 영역에서는 스플래시가 거의발견되지 않았다.
도 3에는 스퍼터링장치의 출력과 애노드·캐소드간 전압의 관계를 나타낸다.
아르곤가스의 압력을 0.4 및 1.3Pa로 설정하고, 스퍼터링장치의 출력치를 5∼25kW의 범위에서 변화시켰다. 동일 출력치에서의 애노드·캐소드간 전압치에는 변동이 있으므로, 4∼8매의 유리기판상에 스퍼터링을 행한 경우의 플로트(plot)를 전점표시방식(全点表示方式)으로 나타낸다. 그래프 상반부의 사선영역은 스플래시 발생영역을 나타낸다. 도면에 나타낸 바와 같이, 아르곤가스 분위기의 압력을 0.4 Pa로 한 경우, 10kW정도에 있어서도 스플래시가 인지되었지만, 아르곤가스 분위기의 압력을 1.3Pa로 한 경우에는 25kW의 출력치에 있어서도 스플래시가 인지되지 않았다.
스퍼터링장치의 출력치는, 도시한 출력범위에 있어서 스퍼터링장치에 의한 금속막 퇴적속도에 거의 비례하는 것으로, 본 실시예의 스퍼터링장치에 있어서는 20kW정도 또는 그 이상의 출력치이면 충분한 퇴적속도가 얻어져 제조공정상 문제가 없다.
도 3의 결과로부터, 이상에 설명한 바와 같이 애노드·캐소드간 전압에 대해 570V를 넘지 않도록 낮게 유지함으로써, 아르곤분위기의 압력을 어느 정도 더 높인다면, 금속막의 퇴적속도를 충분히 높게 유지하면서 스플래시를 완전히 방지할 수 있음을 알 수 있었다.
도면에는 나타내지 않았지만, 아르곤가스 분위기의 압력이 1.3Pa 이상이면, 스플래시의 발생이 없는 영역에 있어서 25kW정도의 충분한 출력치가 얻어졌다.또, 아르곤가스 분위기의 압력이 1.4Pa를 넘으면, 퇴적되는 금속막의 치밀성을 저하시키기 때문에 바람직하지 않다.
다음에는 상기의 스퍼터링장치 및 방법을 이용하는 표시장치용 어레이기판의 제조방법에 대해 도 4∼도 5에 기초하여 설명한다.
도 4는 액정표시장치용의 어레이기판(100)의 개략 평면도를 나타낸 것으로, 도중의 하측이 액정표시장치의 화면 상측에 위치하는 것이고, 도중 하측으로부터 상측으로 향하여 주사선이 순차 선택되는 것이다. 또, 도 5는 어레이기판의 TFT(112) 형성영역의 적층구조를 모식적으로 나타낸 종단면도이다.
어레이기판(100)은 대각치수가 20인치이고, 유리기판(101)상에 배치되는 1200개의 주사선(111)을 포함하며, 각 주사선(111)의 일단은 유리기판(101)의 한 단변(端邊)측으로 인출되고, 경사배선부를 거쳐 주사선패드에 전기적으로 접속된다.
어레이기판(100)은 유리기판(101)상에 주사선(111)과 거의 직교하는 4800개의 신호선(110)을 포함하고, 각 신호선(110)은 유리기판(101)의 다른 한 단변측으로 인출되며, 경사배선부(160)를 거쳐 신호선패드(162)에 전기적으로 접속된다. 여기에서, 주사선(111)은 Al을 주성분으로 하는 금속막으로 이루어지고, 신호선 (110)은 Mo(몰리브덴)을 주성분으로 하는 제1금속막과 Al을 주성분으로 하는 제2금속막 및 Mo를 주성분으로 하는 제3금속막의 3층 구조로 되어 있다.
주사선(111)과 신호선(110)의 교점부분 근방에는 TFT(112)가 배치되어 있다. 또, 이 TFT(112)에 접속되는 ITO로 이루어진 화소전극(131)이 주사선(111) 및 신호선(110)상에 층간절연막(127)을 매개로 배치되어 있다.
주사선(111) 및 신호선(110)의 배선폭(W)은 4∼30㎛, TFT(112)의 소스전극 (126b)과 드레인전극(126a)의 간격(G)은 4∼25㎛, 화소피치(P)는 0.083㎜이다.
다음으로, 이 어레이기판(100)의 제조공정 전반에 대해 도 5를 참조하여 상세히 설명한다.
(1) 제1공정
플라즈마 CVD에 의해 SiOx막으로 표면이 피복된 유리기판(101)을 이용한다.
유리기판(101)에, 상기 스퍼터링장치를 이용하여 Al-Nd막(2원자% Nd)을 300㎚의 막두께, Mo막을 50㎚의 막두께로 퇴적시킨다.
알루미늄합금으로서는, 예컨대 Al-Y(Y가 2원자%), Al-Gd(Gd가 2원자%), Al-Sc(Sc가 2원자%) 등도 가능하다. 알루미늄합금에서의 알루미늄함량이 70원자% 이상이면 충분히 저저항의 배선이 얻어지고, 이들 네오디뮴(Nd) 등의 첨가원자의 함유몰%는 0.3∼5%이면 힐록을 충분히 방지할 수 있다.
이 적층막상에, 포토리소그래피(photolithography)를 이용하여 주사선패턴과 보조용량배선의 일부를 형성하고, 인산, 초산, 질산의 혼합산을 이용하여 35도 이하의 테이퍼형상으로 에칭해서 주사선과 보조용량배선 패턴을 완성시킨다(제1패터닝).
(2) 제2공정
제1공정후, 유리기판(101)을 300℃ 이상으로 가열한 후, 상압 플라즈마 CVD법에 의해 175㎚ 두께의 산화실리콘막(SiOx막)으로 이루어진 제1게이트절연막(115)을 퇴적한 후, 더욱이 감압 플라즈마 CVD법에 의해 175㎚ 두께의 질화실리콘막으로 이루어진 제2게이트절연막(117), 50㎚ 두께의 a-Si:H로 이루어진 반도체피막(119) 및 200㎚ 두께의 질화실리콘막으로 이루어진 채널보호막(122)의 층을 연속적으로 대기에 쏘이는 일없이 성막한다.
(3) 제3공정
제2공정후, 주사선(111)을 마스크로 한 이면노광기술에 의해 주사선(111)에 자기정합적으로 채널보호막(122)의 층을 패터닝하고, 더욱이 TFT영역에 대응하도록 제2마스크 패턴을 이용하여 노광하며, 현상, 패터닝(제2패터닝)을 거쳐 섬모양의 채널보호막(122)을 제작한다. 이 패터닝을 위해서는, 4불화탄소와 산소의 혼합가스에 의한 화학적 드라이 에칭을 이용한다.
(4) 제4공정
제3공정후, 양호한 저항성 접촉(ohmic contact)이 얻어지도록 노출하는 반도체피막(119) 표면을 불산(HF)계 용액으로 처리하고, 플라즈마 CVD법에 의해 불순물로서 인을 함유한 30㎚ 두께의 n+a-Si:H로 이루어진 저저항 반도체막(124)의 층을 퇴적한다.
이후, 상기의 스퍼터링장치 및 방법에 의해 Mo를 주성분으로 하는 제1금속막과 Al-Nd막(2원자% Nd)의 제2금속막 및 Mo를 주성분으로 하는 제3금속막의 3층 구조로 이루어진 300㎚ 두께의 3층 구조막(126)을 더 퇴적한다. Al-Nd막(2원자% Nd)은, 제1공정에 대해 설명한 것과 완전히 마찬가지로, Al-Y 등이라도 좋고, 첨가금속의 몰%가 0.3%∼5.0%이면 마찬가지로 이용할 수 있다.
(5) 제5공정
제4공정후, 제3마스크 패턴을 이용하여 노광, 현상한 후, 3층 구조막(126)은 웨트 에칭(wet etching)에 의해, 저저항 반도체피막(124)의 층 및 반도체피막(119)은 플라즈마 에칭(plasma etching)에 의해 패터닝한다(제3패터닝). 플라즈마 에칭은, 질화실리콘막으로 이루어진 제1게이트절연막(115) 혹은 제2게이트절연막(117)과 채널보호막(122)의 에칭선택비를 제어함으로써 행한다.
이러한 패터닝에 의해, 소스전극(126b) 및 드레인전극(126a)과, 이들의 아랫쪽의 저저항 반도체막(124)의 섬형상부분이 일체로 작성된다.
(6) 제6공정
제5공정후, 그 위에 200㎚ 두께의 질화실리콘막으로 이루어진 층간절연막 (127)을 퇴적한다.
(7) 제7공정
제6공정후, 그 위에 100㎚ 두께의 ITO막을 스퍼터에 의해 퇴적하고, 제5마스크 패턴을 이용하여 노광, 현상, 드라이 에칭(dry etching)에 의한 패터닝(제5패터닝)을 거쳐 화소전극(131)을 제작한다.
이상과 같이 하여 얻어진 표시장치용 어레이기판에 있어서는, 배선폭을 30㎛ 이하로 하고, 화소피치를 0.25㎜ 이하로 한 경우에도 스플래시에 기인한다고 생각되는 배선불량이 관찰되지 않았다.
상기 실시예에 있어서는, 분위기가스로서 아르곤가스를 이용했지만, 크립톤(Kr)이나 네온(Ne)가스를 이용해도 거의 마찬가지이다.
상기한 조건은, 본 발명의 일례이고, 본 발명자 등에 의해 각종 조건에서의 본 발명에 따른 효과가 확인되어 있는 바, 그 조건의 일부를 다음에 예시해 둔다.
스퍼터링의 장치조건
조건2 조건3
유리기판(101)의 크기 종횡 360㎜×465㎜ 종횡 550㎜×650㎜
제1전극(201)의 크기 종횡 120㎜×530㎜ 종횡 120㎜×900㎜
제1전극(201)과 유리기판(101)의 거리 70㎜ 70㎜
제1전극(201)과 스퍼터 마그네트(202)의 거리 55㎜ 38㎜
스퍼터 마그네트(202) 표면에서의 자속밀도 200Gauss 200Gauss
전력밀도 24W/㎠ 36W/㎠
제1변형예
제1변형예에 대해 도 6∼도 13 및 표 3∼5를 참조하여 설명한다. 이 변형예의 마그네트론방식의 DC 스퍼터링장치에 대해 도 6∼도 8을 참조하여 설명한다.
도 6은 DC 스퍼터링장치의 스퍼터실에 대한 극히 모식적인 배선접속도이다. 진공챔버로 구성되는 스퍼터실(1)은 0.6Pa로 감압되어 있고, 스퍼터가스로서 아르곤(Ar)가스가 도입되어 있다. 대향하는 한쌍의 전극(13,14)은 일정의 전력을 공급하는 DC전원(12)에 접속되어 있다. 이 한쌍의 전극(13,14) 사이에 전압이 인가되면, 스퍼터 마그네트(2)의 작용에 의해 제1전극(13)의 표면에 마그네트론방전에 의한 플라즈마가 발생한다. 플라즈마화에 의해 양이온으로 된 아르곤가스가 전장(電場)에 의해 가속되어 제1전극(13)에 충돌하고, 이에 따라 타게트원자가 스퍼터되어 기판(3)상에 박막을 형성한다. 본 변형예에 있어서는, DC전원(12)에 의해 애노드·캐소드간에 정상 스퍼터링시에는 약 550V의 전압이 인가되고 있고, DC전원(12)의 양극측이 어스선(15)에 접속하고 있다.
DC전원(12)과 스퍼터실의 전극(13,14) 사이에는 아크방전 차단장치(11)가 구비된다. 이 아크방전 차단장치(11)는, 아크방전이 개시될 때의 애노드·캐소드간 전압(스퍼터전압)의 급격한 강하를 검지하기 위한 전압계 등의 서지전압 검지장치와, 서지전압이 검지된 경우에 소정 시간이내에 급속히 전력공급을 차단하는 차단회로 및, 정밀한 소정 시간후에 전력공급의 재개를 행하는 전력공급 재개회로를 구비한다.
이에 따라, 본 실시예의 방법에 있어서는, 전압의 이상의 발생 즉 아크방전의 발생으로부터 1마이크로초이내에 전력공급을 차단하고, 이후 5∼15마이크로초 후에 전력공급을 재개하도록 설정되어 있다.
도 7은 스퍼터실(1)의 기본구조에 대해 모식적으로 나타낸 종단면 사시도로, 이 도면에 나타낸 바와 같이 제2전극(14)상의 유리기판(3)과 대향배치되는 평판모양의 제1전극(13)으로서, 유리기판(3)과 동정도의 면적의 것이 이용되고 있다. 도시의 예에 있어서, 스퍼터 마그네트(2)로서는, 전후에 긴 각봉(角棒)모양의 3개조가 수평으로 배치된 다리의 하면에 고착된 것이 이용되고 있다. 또, 도중에 실선으로 나타낸 바와 같이, 스퍼터 마그네트(2)가 스퍼터공정중에 좌우로 왕복운동된다. 대면적(본 변형예에 있어서는 550㎜×650㎜)의 유리기판(3)상에 퇴적되는 박막의 막두께분포를 균일하게 하기 위함이다. 본 변형예에 있어서는, 제1전극(13)과 스퍼터 마그네트(2)간의 거리는 약 55㎜로 설정되어 있다.
여기에서, 제1전극(13)은 동제의 베이킹 플레이트(baking plare; 16)에 용접되어 보지되어 있고, 제1전극(13)의 주연부와 그 4주위의 베이킹 플레이트(16)가 노출하는 부분은 울짱모양의 시일드(17)에 의해 덮여 있다. 시일드(17)는 베이킹 플레이트(16)에 이온이 충돌하여 형성되는 박막에 동이 혼입되는 것을 방지함과 더불어, 제1전극(13)의 스퍼터재료가 베이킹 플레이트(16) 등에 퇴적되어 박리되는 것에 의한 파티클(먼지입자)의 발생을 방지하는 것이다.
스퍼터링실(1)은 매엽식으로 구성되어 있다. 즉, 유리기판(3)이 1매씩 장치되고, 그 위에 박막이 퇴적된다. 기판재치대로서의 제2전극(14)에 대한 유리기판 (3)의 장치 및 취출은 제2전극(14)이 내려진 상태에서 행해진다. 그리고, 제2전극 (14)은 상하이동 가능한 실린더(14a)상에 접속되어 지지되어 있다.
도 8에는 이 스퍼터링장치 및 그 부속장치의 레이아웃(layout)을 모식적인 평면도로 나타낸다. 평면도에 있어서, 개략 정6각형의 중앙반송실(43)을 둘러싸도록 거의 장방형의 챔버가 6개 배치된다. 6개의 챔버는, 2개의 로그록(load-lock)실(41; 진공예비실), 1개의 예비가열실(44) 및 3개의 스퍼터링실(1)이다. 이들 챔버의 출입구는 중앙반송실(43)의 각 측벽과 일체로 구성되어 있다.
중앙반송실(43) 및 예비가열실(44)이 스퍼터실(1)과 동일의 진공도로 감압되어 있고, 외부와의 수도(受渡: 주고 받음)는 로드록실(41)에서의 감압 또는 대기벤트(atmospheric vent; 대기압으로의 복귀)를 거쳐 행해진다. 외부와 로드록실(41) 사이의 유리기판(3)의 장치 및 취출은 복수의 유리기판(3)이 카셋트에 탑재된 상태에서 행해진다. 스퍼터링가스인 아르곤가스는 가스봄브(gas bombe; 46)로부터 플로우 컨트롤러(47)를 거쳐 스퍼터링실(1)로 공급된다. 한편, 중앙반송실(43)의 로보트 암(robot arm; 42)에 의해 유리기판(3)이 로드록실(41)→예비가열실(44)→스퍼터링실(1)→로드록실(41)의 순으로 이송된다. 본 변형예에서는, 유리기판(3)이 예비가열실(44)에서 200℃로 가열되어 스퍼터실(1)로 이송된다.
표 3에는 이상에 설명한 DC 스퍼터링장치를 이용하여 550㎜×650㎜의 유리기판상에, 두께 300㎚의 몰리브덴-텅스텐합금의 박막(몰리브덴 50중량%, 이하, Mo-W막이라 표기함)을 형성한 경우, 및 동일 두께의 알루미늄의 박막(이하, Al막이라 표기함)을 퇴적한 경우에 대해, 스플래시의 수를 계측한 결과를 나타낸다. 또, 참고를 위해 본 변형예의 아크방전 차단회로를 이용하지 않은 경우도 참고예로서 예시한다.
스플래시의 수(개수/550㎜×650㎜ 기판)
본 변형예 참고예
아크방전 차단회로 있음 없음
박막
Mo-W막 0.9개/기판 2.1개/기판
Al막 0.3개/기판 0.9개/기판
표 3에 나타낸 바와 같이, Mo-W막 및 Al막의 어느 경우에도, 본 변형예의 아크방전 차단장치를 이용한 경우, 스플래시의 수가 더욱 현저히 감소했다.
도 9 및 도 10의 차트는 각각 Mo-W막을 성막한 경우의 상기 변형예 및 참고예에 대한, 아크방전이 발생했을 때의 스퍼터전압 및 스퍼터전류(애노드·캐소드간의 전류)의 경시변화(經時變化)를 나타낸 것이다.
도 9에 나타낸 본 변형예의 차트에 있어서는, 아크방전의 발생에 의한 스퍼터전압 절대치의 급격한 감소(도면에서는 부(負)로 설정된 캐소드전극 전위의 급격한 상승으로서 나타냄)의 개시로부터, 1마이크로초이내에 전력공급이 차단되어(지연시간 tlag＜1μsec) 스퍼터전류가 급저하하고 있다. 5마이크로초의 차단후, 전력공급이 재개되면(차단시간 toff=5μsec), 재개후 약 15마이크로초이내에 스퍼터전류가 안정한 것으로 되고 있다.
도 10에 나타낸 비교예의 차트에 있어서는, 아크방전에 의한 스퍼터전류의 피크가 보이고, 아크방전 종료의 100마이크로초 후에도 스퍼터전류가 안정하지 않음을 알 수 있다.
도 11에는 Mo-W막의 성막에 있어서 아크방전의 차단시간을 15마이크로초 정도로 한 비교예에 대한 상기와 마찬가지의 차트를 나타낸다. 차트에 나타낸 바와 같이, 전력차단시간이 15마이크로초보다 길어진 경우에는, 아크방전이 반복하여 발생했기 때문에, 최초의 아크방전의 종료로부터 100마이크로초 후에도 스퍼터전류 및 스퍼터전압은 전혀 안정해지지 않았다.
도면에는 나타내지 않았지만, 전력공급의 차단시간을 4마이크로초 이하로 한 경우에는, 아크방전이 다시 발생하는 등으로 하여 스퍼터전류의 안정에 상당한 시간을 필요로 했다. 아크방전이 완전히 종식되지 않았기 때문이라고 생각된다.
한편, 전력공급의 차단개시가 아크방전의 발생으로부터 1마이크로초 후보다 지연된 경우에는, 지연됨에 따라 기판당의 스플래시의 수가 증가했다. 이는 아크방전이 본격적으로 일어나기 시작했기 때문이라고 생각된다. 전력공급의 차단이지연되면, 또 전력공급 재개후의 스퍼터전류의 안정화에도 상당한 시간을 필요로 했다.
본 변형예에 있어서는, 분위기가스로서 아르곤가스를 이용했지만, 이 외에도 크립톤(Kr)가스를 이용해도 거의 마찬가지이다.
표 4에는 본 변형예의 방법에 따른 프리스퍼터링(pre sputtering) 처리공정의 경감에 대해 나타낸다.
프리스퍼터링처리란, 타게트전극의 교환과 같은 스퍼터실의 정기 유지보수 후에, 타게트전극 표면에서의 산화막이나 흡착수와 같은 오염층을 제거하는 것, 또는 타게트 표면을 안정화하는 것을 목적으로 한 예비스퍼터링이다.
프리스퍼터링공정의 경감
본 변형예 참고예
아크방전 차단회로 있음 없음
소용 유리기판수*1 90매 200매
소용 시간(다운 타임)*2 3.8시간 8시간
*1 직경이 5㎛ 이상의 파티클이 30개이내로 되기까지에 요하는 프리
스퍼터링용 유리기판의 매수.
*2 정기 유지보수후, 제품에 대한 박막제조를 개시하기 까지에 요하
는 시간.
표 4에 나타낸 바와 같이, 본 변형예의 DC 스퍼터링장치에 의하면, Al막을 상기 유리기판에 성막하는 경우에, 직경이 5㎛ 이상의 파티클이 30개이내로 되기까지에 요하는 프리스퍼터링용 유리기판의 매수가 약 90매였다. 이에 대해, 아크방전 차단회로를 갖추지 않은 비교예에 있어서는 약 200매를 필요로 했다. 이러한 프리스퍼터링용 유리기판의 매수의 감소에 대응하여, 정기 유지보수후, 제품에 대한 박막제조를 개시하기 까지에 요하는 시간(다운 타임)은, 비교예의 8시간에 비해 본 변형예에서는 3.8시간으로 대폭적으로 단축되었다.
이와 같이 스퍼터링공정에서의 운전효율을 대폭적으로 향상시킬 수 있기 때문에, 기판당의 공정비용을 대폭적으로 저감할 수 있다.
다음에, 본 실시예의 방법에 의해 표시장치용 어레이기판을 작성한 구체예에 대해 도 12∼도 13 및 표 5를 참조하여 설명한다.
도 12는 어레이기판의 TFT 형성영역의 적층구조를 모식적으로 나타낸 종단면도이고, 도 13은 동영역의 주변에 대한 모식적인 평면도이다.
먼저, 어레이기판의 제조공정의 상세(詳細)에 대해 제1∼제6공정의 순으로 설명한다.
(1) 제1공정
플라즈마 CVD에 의해 SiOx막을 피복한 유리기판(3)을 이용한다.
550㎜×650㎜의 유리기판(3)에, 상기에 설명한 방법에 의해 Mo-W막을 300㎚의 막두께로 퇴적시킨다.
이 적층막상에, 포토리소그래피를 이용하여 게이트전극을 포함하는 주사선층의 패턴을 형성한다(제1패터닝). 이때의 에칭은 게이트전극을 피복하는 게이트절연막의 커버리지(특히 단차면의 피복)가 양호하게 되도록, 약 30도의 테이퍼형상을 단차면에 형성하도록 CDE(Chemical Dry Etching)에 의해 행한다.
(2) 제2공정
플라즈마 CVD법에 의해 300㎚ 두께의 산화실리콘막(SiOx막)으로 이루어진 게이트절연막(32)을 퇴적한 후, 50㎚ 두께의 a-Si:H로 이루어진 반도체피막(34) 및 200㎚ 두께의 질화실리콘막으로 이루어진 채널보호막(35)의 층을 연속적으로 대기에 쏘이는 일없이 성막한다.
(3) 제3공정
주사선(31)을 마스크로 한 이면노광기술에 의해 주사선(31)에 자기정합적으로 채널보호막(35)의 층을 패터닝하고, 더욱이 TFT영역에 대응하도록 제2마스크 패턴을 이용하여 노광하며, 현상, 패터닝(제2패터닝)을 거쳐 섬모양의 채널보호막 (35)을 제작한다.
(4) 제4공정
양호한 저항성 접촉이 얻어지도록 노출한 반도체피막(34) 표면을 불산(HF)계 용액으로 처리하고, 플라즈마 CVD법에 의해 불순물로서 인을 함유한 30㎚ 두께의 n+a-Si:H로 이루어진 저저항 반도체막(36)의 층을 퇴적한다.
(5) 제5공정
그 위에 100㎚ 두께의 ITO막을 스퍼터에 의해 퇴적하고, 제3마스크 패턴을 이용하여 노광, 현상, 드라이 에칭에 의한 패터닝을 거쳐 화소전극(33)을 제작한다(제3패터닝).
(6) 제6공정
이후, 상기의 스퍼터링장치 및 방법에 의해 Mo(몰리브덴)을 주성분으로 하는 50㎛ 두께의 제1금속막과, 알루미늄(Al)을 주성분으로 하는 350㎛ 두께의 제2금속막 및, Mo를 주성분으로 하는 50㎛ 두께의 제3금속막으로 이루어진 3층 구조막(37)을 퇴적한다. 그리고, 제4마스크 패턴을 이용하여 노광, 현상한 후, 소스전극(37 a) 및 드레인전극(37b)을 포함하는 패턴을 작성한다(제4패터닝). 최후로, 배향막 (38)이 전면에 형성된다.
표 5에는, 이상과 같이 하여 얻어진 표시장치용 어레이기판에 대해 불량률을 측정한 결과를 나타낸다.
작성한 표시장치용 어레이기판의 쇼트불량률
본 변형예 참고예
아크방전 차단회로 있음 없음
층간 쇼트에 의한 불량률*1 1.2% 1.7%
공통쇼트에 의한 불량률*2 1.5% 2.0%
*1 게이트전극을 포함하는 도전층과 드레인전극을 포함하는 도전층의
사이.
*2 대향기판상의 공통전극(common electrode)과의 전기적 접촉.
표 5에 나타낸 바와 같이, 얻어진 표시장치용 어레이기판에 있어서는, 게이트전극과 드레인전극이 전기적으로 단락되는 층간쇼트에 의한 불량률이 1.2%로, 마찬가지의 조건으로 아크방전 차단장치를 이용하지 않고 제조한 참고예의 어레이기판의 불량률 1.7%에 비해 0.5% 더 적은 것으로 할 수 있었다.
또, 실시예의 어레이기판으로부터 밀봉재도포, 대향전극기판의 접합 및 액정재료봉입의 공정에 의해 액정표시패널을 완성한 경우에, 공통쇼트(common short)에 의한 불량률이 1.5%로, 참고예의 어레이기판으로부터의 액정표시패널에서의 공통쇼트에 의한 불량률 2.0%에 비해, 마찬가지로 0.5% 적은 것으로 할 수 있었다.
제2변형예
본 발명의 제2변형예에 대해 도 14∼도 17을 참조하여 설명한다.
도 14는 본 변형예의 DC 마그네트론 스퍼터링장치에서의 스퍼터실(1)의 기본구조에 대해 모식적으로 나타낸 종단면 사시도이다.
스퍼터실(1)의 아랫쪽에는 기판보지대로서의 제2전극(14)이 구비되고, 그 위에 박막이 퇴적되는 대면적의 유리기판(3; 550㎜×650㎜)이 재치(載置)된다. 스퍼터실(1)의 윗쪽에는 제1전극(13)이 베이킹 플레이트(16)의 하면에 용접에 의해 고착된다.
도중의 화살표로 나타낸 바와 같이, 스퍼터실(1) 상부의 마그네트실(25)에 있어서, 스퍼터 마그네트(2)가 스퍼터공정중 좌우의 수평방향으로 왕복운동을 행한다. 또, 왕복운동의 양단부, 즉 울짱모양의 시일드에 대응하는 영역에 온 때에는 아랫쪽으로 내려지고, 이 양단부를 벗어난 때에는 원래의 높이로 복귀하는 상하운동을 행한다.
스퍼터 마그네트(2)가 시일드(17)에 차폐되면, 플라즈마면적의 감소에 의해 방전임피던스가 상승하게 되는 것이지만, 이때에 스퍼터 마그네트(2)를 타게트전극으로 되는 유리기판(3) 측으로 내림으로써, 방전임피던스의 상승을 회피할 수 있다. 그 결과, 스퍼터실(1)의 애노드·캐소드간에 작용하는 전력이 정전력 제어방식이어도, 스퍼터전압의 변동을 충분히 억제할 수 있다.
스퍼터실(1)의 구성은, 상기와 같이 스퍼터 마그네트가 상하운동을 행하는 이외는 제1변형예에 있어서 도 7을 참조하여 설명한 것과 완전히 마찬가지이다.
또, 스퍼터링장치 및 그 부속장치의 레이아웃은 제1변형예에 있어서 도 8을 참조하여 설명한 것과 완전히 마찬가지이다.
도 15는 상기와 같은 스퍼터 마그네트의 수평왕복운동 및 상하운동을 행하는 장치의 구성에 대해 모식적으로 나타내기 위한, 스퍼터실(1) 상부의 마그네트실 (25)에 대한 절개 사시도이다.
도 15에는 제1전극(13)을 고착한 베이킹 플레이트(16)로부터 위의 부분이 나타내어져 있다. 베이킹 플레이트(16)의 상면에는 테프론(teflon)제의 절연판(19)을 매개로 마그네트실(25)의 밑판(28)이 배치된다. 이 밑판(28)은 마그네트실(25)의 측벽 및 천정을 이루는 케이스인 캐소드 커버(18)와 일체로 형성되어 있다.
스퍼터 마그네트(2)가 고착된 마그네트 지지다리(20)는, 마그네트(2)를 좌우로 왕복운동시키는 수평이동장치(25A)와, 마그네트(2)의 높이를 조정하는 수직이동장치(25B)가 직렬로 접속된 지지구동구조를 매개로, 캐소드 커버(18)로부터 매달리도록 하여 지지된다.
수평이동장치(25A)는, 서보모터(21)와, 이것에 직결(直結)하는 수평보울트축 샤프트(22), 이들을 보지하는 상하가동 프레임(24) 및, 수평보울트축 샤프트(22)와 나합(螺合)하는 너트구멍(23a)을 중앙에 갖춘 마그네트 지지판(23)으로 이루어진다. 마그네트 지지판(23)은 하면이 마그네트 지지다리(20)의 상면에 고착되어 수평보울트축 샤프트(22)로부터 마그네트 지지다리(20)를 매단다.
상하가동 프레임(24)에는, 서보모터(21)와 수평보울트축 샤프트(22)의 오른쪽단을 지지하는 우측 수직판부분(24a)과, 수평보울트축 샤프트(22)의 왼쪽단을 지지하는 좌측 수직판부분(24c) 및, 이들 수직판부분(24a,24c)의 하단끼리를 접속하는 액자틀모양의 부분(24b)이 구비된다.
서보모터(21)가 작동하여 수평보울트축 샤프트(22)가 회전되면, 마그네트 지지판(23)이 왼쪽 또는 오른쪽으로 이동된다. 이때, 마그네트 지지다리(20)의 상면과 액자틀모양의 부분(24b)의 가까운 쪽 및 안쪽의 부분이 접동(摺動)된다.
수직이동장치(25B)는, 캐소드 커버(18)에 고정된 서보모터(26)와, 이것에 직결하는 수직보울트축 샤프트(29) 및, 이 수직보울트축 샤프트(29)와 나합하는 너트구멍을 중앙에 갖춘 상하가동 프레임의 수평판부분(24d)을 포함한다. 이 수평판부분(24d)은 오른쪽단이 상기의 좌측 수직판부분(24c)의 상단과 접속되어 있다.
서보모터(26)가 작동하여 수직보울트축 샤프트(29)가 회전되면, 상하가동 프레임(24) 전체가 올려지거나 또는 내려진다.
이와 같이, 상하가동 프레임(24) 및 수평이동장치(25A)의 전체와, 스퍼터 마그네트(2) 및 마그네트 지지다리(20)가 모두 1개의 수직보울트축 샤프트(29)에 의해 매달려 있고, 게다가 상하가동 프레임(24)이 그 왼쪽단 부분의 수직판부분(24c)에 매달려 있다.
그래서, 상하가동 프레임(24)에 대하여 시계방향의 회전모멘트를 흡수하기 위해, 버팀목의 역할을 하는 지지판(27)이 마그네트실(25)의 왼쪽벽과 상하가동 프레임(24)의 좌측 수직판부분(24c)과의 사이에 대어진다. 지지판(27)은 캐소드 커버(18)에 고착되고, 그 선단의 레일수납부(27a)가 좌측 수직판부분(24c)의 왼쪽면에 설치된 수직방향의 레일모양의 돌기(24e)에 끼워 맞춰지게 된다.
상하가동 프레임(24)이 상하이동될 때에는, 이들 레일모양의 돌기(24e)와 레일수납부(27a)가 접동된다. 이러한 가이드·지지기구가 수직이동장치(25B)에 갖추어짐으로써, 상하이동시 등에서의 상하가동 프레임(24)의 가로어긋남이 방지된다.
이상에서 설명한 바와 같이, 본 변형예의 마그네트 이동장치(25A,25B)에 따르면, 수평방향 및 수직방향으로의 이동이 서보모터에 의한 회전구동에 따라서 행해지기 때문에 정밀한 위치제어가 가능하다.
또, 수평이동장치(25A)를 수직이동장치(25B)에 의해 매달아 상하이동을 행함과 더불어, 상하가동 프레임(24)의 가로어긋남을 방지하는 가이드기구를 설치하는 구성으로 했기 때문에, 마그네트의 상하이동을 가장 간단한 장치로 행할 수 있고, 게다가 수평이동 및 수평위치의 설정에 대해 전혀 악영향을 미치는 일이 없다. 따라서, 수직이동장치를 부가해도 그를 위한 비용을 최소한으로 할 수 있는 동시에, 이동장치의 신뢰성 및 내구성을 높게 유지할 수 있다.
도 16에는 수직구동을 행하기 위한 전기적인 구동계통을 나타낸다. 스퍼터전압을 계측하는 스퍼터전압계(51)가 DC전원과 스퍼터실(1)의 제1 및 제2전극간에 설치되어 DC 스퍼터링장치의 가동중에 스퍼터전압의 연속 계측을 행한다. 한편, 기준전압 발생회로(52)에는 미리 통상운전시의 바람직한 스퍼터전압이 기준전압치로서 설정입력된다. 비교기(53)에 있어서는, 이들 스퍼터전압계(51)로부터의 출력치 및 기준전압 발생회로(52)로부터의 출력치가 항상 입력되어 기준전압치에 대한 스퍼터전압의 증감치가 출력된다. 비교기(53)로부터의 출력은 증폭기(54)에 의해 증폭되어 서보모터(26)를 구동하는 서보모터 구동회로(55)에 입력된다. 이렇게 하여, 스퍼터전압계(51)의 변동폭에 따라서 서보모터(26)가 구동된다. 회전구동은, 스퍼터전압이 기준전압보다 높은 경우에는 상하가동 프레임 전체를 내리는 방향으로 이루어지고, 반대의 경우에는 역방향으로 이루어진다. 이러한 스퍼터전압의 변동의 검지로부터 서보모터(26)의 구동개시까지에 요하는 시간은 마이크로초의 단위이다.
다음으로, 어레이기판용의 유리기판(3)상에 TFT의 게이트선 및 주사선을 형성하기 위한 몰리브덴-텅스텐합금의 박막(몰리브덴 50중량%, 이하, Mo-W막이라 표기함)을 300㎚의 두께로 퇴적시킨 구체예에 대해 설명한다.
박막을 퇴적시킬 때에, 스퍼터전압의 기준접압을 550V로 설정하고, 스퍼터가스로서 아르곤(Ar)가스를 이용하며, 스퍼터실(1)내의 감압도는 0.6Pa로 했다. 제2전극(14)의 온도는 200℃로 설정했다. 또, 막두께를 균일하게 하기 위해 스퍼터 마그네트(2)를 3회 왕복운동시켰다.
표 6에는 박막퇴적중의 스퍼터전압의 변동 및 얻어진 박막의 시이트저항(면적저항률: sheet resistivity)의 분포에 대해 측정한 결과를 나타낸다. 또한, 도 17의 그래프에는 참고예의 스퍼터링장치에서의 스퍼터전압의 뿔모양의 변동에 대해 모식적으로 나타낸다.
스퍼터전압의 변동폭 및 시이트저항 측정결과
본 변형예 참고예
스퍼터 마그네트의 수직구동 있음 없음
스퍼터전압의 뿔모양 변동의 폭 10V미만 100∼150V
시이트저항과 그 변동 0.44Ω/□±6.4% 0.47Ω/□±9.9%
표의 결과로부터 알 수 있는 바와 같이, 본 변형예의 방법에 따르면, 스퍼터전압의 변동폭을 더욱이 1/10미만으로 할 수 있고, 그 결과 시이트저항의 변동을 약 2/3로까지 저감할 수 있었다. 시이트저항의 변동이 보다 작은 것은 박막의 막질이 보다 균일하다는 것을 의미한다. 시이트저항 그 자체도 감소하고 있지만, 이것은 스퍼터전압의 상승에 의한 시이트저항의 상승이 없는 분량만큼 평균치가 내려가고 있기 때문이다.
또, 표 1에 따른 상기 구체예와 마찬가지의 스퍼터링의 방법을 이용하여 주사선 및 게이트선을 포함하는 제1금속층을 형성하고, 그 외는 종래법에 따라 평면표시장치용 어레이기판을 작성한 바, 막질불량에 의한 에칭형상불량도 없어 높은 제조수율을 확보할 수 있었다.
이상 설명한 바와 같이, 스퍼터전압의 변동을 검지하여 스퍼터 마그네트와 타게트전극간의 거리를 자동적으로 조정하는 기구를 설치함으로써, 스퍼터링에 의해 제조되는 박막의 막질의 균일성을 대폭적으로 향상시킬 수 있었다.
본 변형예에 있어서는, 스퍼터전압의 변동을 검지하여 스퍼터 마그네트를 상승시키는 구성으로 했지만, 스퍼터 마그네트의 왕복운동의 단부에 왔을 때만 스퍼터 마그네트를 내리도록, 수평이동장치(25A)의 움직임에 맞추어 수직이동장치(25B)를 구동하는 구성으로 할 수도 있다.
또, 이때 제1전극(13)으로서의 타게트재료의 소모에 따른 마그네트-타게트간 거리의 변동에 대해서는, 일정기간마다 스퍼터전압의 변동을 검출하여 수직이동장치(25B)에서의 높이위치의 설정을 변경함으로써 대응할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 스퍼터링과 패터닝에 의한 미세배선패턴의 형성방법에 있어서, 스플래시에 기인하는 배선결함이 없는 미세배선패턴의 형성방법을 제공할 수 있다.

Claims (8)

  1. 절연기판상에 알루미늄 또는 알루미늄을 70원자% 이상 함유한 합금으로 이루어진 박막을 스퍼터링에 의해 퇴적시키는 공정과, 상기 박막을 패터닝하여 미세배선패턴을 형성하는 공정을 갖춘 미세배선패턴의 형성방법에 있어서,
    상기 스퍼터링은 애노드전극과 캐소드전극 사이의 전위차가 570V 이하의 조건으로 설정되는 것을 특징으로 하는 미세배선패턴의 형성방법.
  2. 제1항에 있어서, 상기 미세배선패턴의 배선은, 배선폭이 30㎛ 이하이거나, 또는 배선간의 간격이 60㎛ 이하인 것을 특징으로 하는 미세배선패턴의 형성방법.
  3. 제2항에 있어서, 상기 미세배선패턴이 네오디뮴(Nd), 이트륨(Y) 또는 가돌리늄(Gd)을 이들 첨가금속의 합계로 0.3∼5.0원자% 함유한 알루미늄 합금으로 이루어진 것을 특징으로 하는 미세배선패턴의 형성방법.
  4. 제2항에 있어서, 상기 미세배선패턴이, 평면표시장치용 어레이기판에 있어서 배열되는 복수의 화소에 구동신호를 공급하기 위한 배선인 것을 특징으로 하는 미세배선패턴의 형성방법.
  5. 제4항에 있어서, 상기 화소의 피치가 0.36㎜ 이하인 것을 특징으로 하는 미세배선패턴의 형성방법.
  6. 제2항에 있어서, 스퍼터링분위기가 압력 0.4 이상이면서1.4Pa를 넘지 않는 것을 특징으로 하는 미세배선패턴의 형성방법.
  7. 제5항에 있어서, 스퍼터링분위기가 아르곤분위기인 것을 특징으로 하는 미세배선패턴의 형성방법.
  8. 제2항에 있어서, 상기 절연기판의 면적이 300㎜×400㎜ 이상인 것을 특징으로 하는 미세배선패턴의 형성방법.
KR1019990004309A 1998-01-14 1999-01-14 미세배선패턴의 형성방법 KR100302280B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP613698 1998-01-14
JP1998-006136 1998-01-14
JP696098A JPH11200036A (ja) 1998-01-16 1998-01-16 薄膜の製造方法、及びこのためのスパッタリング装置
JP1998-006961 1998-01-16
JP1998-006960 1998-01-16
JP696198A JPH11200037A (ja) 1998-01-16 1998-01-16 薄膜の製造方法、及びこのためのスパッタリング装置

Publications (2)

Publication Number Publication Date
KR19990068241A KR19990068241A (ko) 1999-08-25
KR100302280B1 true KR100302280B1 (ko) 2001-09-26

Family

ID=27277024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990004309A KR100302280B1 (ko) 1998-01-14 1999-01-14 미세배선패턴의 형성방법

Country Status (3)

Country Link
US (1) US6461485B2 (ko)
KR (1) KR100302280B1 (ko)
TW (1) TW460599B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SI2561860T1 (en) * 2002-05-31 2018-05-31 Titan Pharmaceuticals, Inc. An implantable polymeric device for prolonged release of buprenorphine
TW574407B (en) * 2002-06-18 2004-02-01 Hannstar Display Corp Magnetron oscillatory scanning-type sputtering device
JP4036154B2 (ja) * 2002-09-12 2008-01-23 セイコーエプソン株式会社 配線構造の製造方法、電気光学装置の製造方法、電気光学装置および電子機器
DE60304745T2 (de) * 2002-12-18 2007-01-25 Cardinal Cg Co., Eden Prairie Plasmaunterstützte filmabscheidung
KR100686494B1 (ko) * 2002-12-30 2007-02-23 엘지.필립스 엘시디 주식회사 금속막 증착을 위한 스퍼터와 스퍼터를 이용한 액정 표시장치의 제조법
TW594317B (en) * 2003-02-27 2004-06-21 Hannstar Display Corp Pixel structure of in-plane switching liquid crystal display device
AU2004228017C1 (en) 2003-03-31 2010-06-03 Titan Pharmaceuticals, Inc. Implantable polymeric device for sustained release of dopamine agonist
ZA200509063B (en) * 2003-05-30 2007-03-28 Titan Pharmaceuticals Inc Impiantable polymeric device for sustained release of nalmefene
US20050133361A1 (en) * 2003-12-12 2005-06-23 Applied Materials, Inc. Compensation of spacing between magnetron and sputter target
TWI226082B (en) * 2003-12-16 2005-01-01 Promos Technologies Inc Physical vapor deposition process and apparatus thereof
US7513982B2 (en) * 2004-01-07 2009-04-07 Applied Materials, Inc. Two dimensional magnetron scanning for flat panel sputtering
US8500975B2 (en) * 2004-01-07 2013-08-06 Applied Materials, Inc. Method and apparatus for sputtering onto large flat panels
US20060049040A1 (en) * 2004-01-07 2006-03-09 Applied Materials, Inc. Apparatus and method for two dimensional magnetron scanning for sputtering onto flat panels
US20060081464A1 (en) * 2004-10-19 2006-04-20 Kobelco Research Institute, Inc. Backing plates for sputtering targets
US7550382B2 (en) * 2005-05-31 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, evaluation method of semiconductor device, and semiconductor device
WO2016077549A1 (en) * 2014-11-12 2016-05-19 Proportional Technologies, Inc. Moving magnet assembly to increase the utility of a rectangular magnetron sputtering target
WO2016170844A1 (ja) * 2015-04-21 2016-10-27 ソニー株式会社 通信装置、および、通信装置の制御方法
JP6571389B2 (ja) * 2015-05-20 2019-09-04 シャープ株式会社 窒化物半導体発光素子およびその製造方法
CN105506548B (zh) * 2016-03-01 2018-05-25 京东方科技集团股份有限公司 一种掩膜板修复装置、修复方法及蒸镀系统
US10439589B2 (en) * 2016-06-24 2019-10-08 Samsung Electro-Mechanics Co., Ltd. Bulk acoustic wave resonator and filter including the same
RU2676719C1 (ru) * 2018-02-14 2019-01-10 Федеральное государственное бюджетное учреждение науки Институт электрофизики Уральского отделения Российской академии наук Способ низкотемпературного нанесения нанокристаллического покрытия из альфа-оксида алюминия

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734245A (ja) * 1993-07-22 1995-02-03 Matsushita Electric Ind Co Ltd スパッタリング装置
JPH0931644A (ja) * 1995-07-26 1997-02-04 Olympus Optical Co Ltd 薄膜の製造方法及び薄膜
JPH09302464A (ja) * 1996-05-10 1997-11-25 Rohm Co Ltd 高周波スパッタ装置および複合酸化物の薄膜形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5976875A (ja) * 1982-10-22 1984-05-02 Hitachi Ltd マグネトロン型スパッタ装置とそれに用いるターゲット
US4891112A (en) * 1985-11-12 1990-01-02 Eastman Kodak Company Sputtering method for reducing hillocking in aluminum layers formed on substrates
DE3800449A1 (de) * 1988-01-09 1989-07-20 Leybold Ag Verfahren und einrichtung zur herstellung magnetooptischer, speicher- und loeschfaehiger datentraeger
US5718813A (en) * 1992-12-30 1998-02-17 Advanced Energy Industries, Inc. Enhanced reactive DC sputtering system
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
EP0639655B1 (en) * 1993-07-28 2000-09-27 Asahi Glass Company Ltd. Method and apparatus for sputtering
JP2917820B2 (ja) 1994-07-25 1999-07-12 株式会社神戸製鋼所 半導体装置用電極又は配線材料
US5777710A (en) * 1995-04-28 1998-07-07 Canon Kabushiki Kaisha Electrode substrate, making the same, liquid crystal device provided therewith, and making the same
JP3305212B2 (ja) * 1995-11-09 2002-07-22 キヤノン株式会社 液晶素子用の基板、液晶素子、およびそれらの製造方法
US5823361A (en) * 1996-02-06 1998-10-20 Progressive System Technologies, Inc. Substrate support apparatus for a substrate housing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734245A (ja) * 1993-07-22 1995-02-03 Matsushita Electric Ind Co Ltd スパッタリング装置
JPH0931644A (ja) * 1995-07-26 1997-02-04 Olympus Optical Co Ltd 薄膜の製造方法及び薄膜
JPH09302464A (ja) * 1996-05-10 1997-11-25 Rohm Co Ltd 高周波スパッタ装置および複合酸化物の薄膜形成方法

Also Published As

Publication number Publication date
TW460599B (en) 2001-10-21
KR19990068241A (ko) 1999-08-25
US20010009222A1 (en) 2001-07-26
US6461485B2 (en) 2002-10-08

Similar Documents

Publication Publication Date Title
KR100302280B1 (ko) 미세배선패턴의 형성방법
KR101085271B1 (ko) 표시 디바이스용 Ａｌ 합금막, 표시 디바이스 및 스퍼터링 타깃
US7553754B2 (en) Electronic device, method of manufacture of the same, and sputtering target
US7952123B2 (en) Thin film transistor substrate and display device
US8422207B2 (en) Al alloy film for display device, display device, and sputtering target
KR20060092145A (ko) 디스플레이 장치 및 그의 제조용 스퍼터링 타겟
CN102097369A (zh) 显示装置的阵列基板
KR20130121959A (ko) 표시 장치 또는 반도체 장치용 Al 합금막, Al 합금막을 구비한 표시 장치 또는 반도체 장치 및 스퍼터링 타깃
US20080272685A1 (en) Dispay unit
JP2004212557A (ja) 表示装置とその作製方法
KR102599939B1 (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
JPH11200037A (ja) 薄膜の製造方法、及びこのためのスパッタリング装置
JP2008179850A (ja) アモルファスｉｔｏ膜の成膜方法およびその装置
KR100915160B1 (ko) 반도체 박막, 박막 트랜지스터, 그것들의 제조 방법 및반도체 박막의 제조 장치
JP2009010053A (ja) 表示装置およびスパッタリングターゲット
JP2717233B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
KR100710801B1 (ko) 균일한 막질 형성을 위한 스퍼터링 장치
JPH11200036A (ja) 薄膜の製造方法、及びこのためのスパッタリング装置
JP4038293B2 (ja) 微細配線パターンの形成方法
Ohno Thin‐Film PVD: Materials, Processes, and Equipment
JP2715282B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
KR19990088213A (ko) 투명도전막
KR20200054859A (ko) 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
JP2652364B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPH04256324A (ja) 薄膜半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170623

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee