JP2917820B2 - 半導体装置用電極又は配線材料 - Google Patents
半導体装置用電極又は配線材料Info
- Publication number
- JP2917820B2 JP2917820B2 JP17282694A JP17282694A JP2917820B2 JP 2917820 B2 JP2917820 B2 JP 2917820B2 JP 17282694 A JP17282694 A JP 17282694A JP 17282694 A JP17282694 A JP 17282694A JP 2917820 B2 JP2917820 B2 JP 2917820B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- hillock
- wiring material
- atomic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置用電極又は配
線材料に関し、詳細には液晶ディスプレイ用半導体装置
である薄膜トランジスタの電極又は配線材料として好適
に用いることができる半導体装置用電極又は配線材料に
関するものである。
線材料に関し、詳細には液晶ディスプレイ用半導体装置
である薄膜トランジスタの電極又は配線材料として好適
に用いることができる半導体装置用電極又は配線材料に
関するものである。
【０００２】
【従来の技術】液晶ディスプレイにおいて薄膜トランジ
スタはスイッチング素子として機能しており、上記薄膜
トランジスタを製造するにあたっては、ガラス等の絶縁
基板上に電極及び配線材料として金属材料を薄膜状に被
覆形成し、これをフォトリソグラフィーやエッチング等
の方法により所望の電極及び配線形状にパターニングし
た後、２５０〜４００℃という比較的高い温度に加熱し
て、アモルファスシリコンを積層し薄膜トランジスタと
する方法が採用されている。
スタはスイッチング素子として機能しており、上記薄膜
トランジスタを製造するにあたっては、ガラス等の絶縁
基板上に電極及び配線材料として金属材料を薄膜状に被
覆形成し、これをフォトリソグラフィーやエッチング等
の方法により所望の電極及び配線形状にパターニングし
た後、２５０〜４００℃という比較的高い温度に加熱し
て、アモルファスシリコンを積層し薄膜トランジスタと
する方法が採用されている。
【０００３】一般の半導体装置であるＩＣやＬＳＩ等の
電極又は配線材料としては、ＳｉやＣｕを含有するＡｌ
合金又は純Ａｌ等のＡｌ系材料が用いられている。但
し、Ａｌ系材料を上記薄膜トランジスタの電極又は配線
材料として用いると、アモルファスシリコンを積層する
際の加熱によって、電極又は配線の表面にヒロックと呼
ばれる突起部が形成される。上記ヒロックが電極又は配
線の表面にあると、その上に薄膜トランジスタを構成す
る各層を平行に積層することができず、また高さによっ
ては上記ヒロックの先端が上側の層を突き抜けて、電気
的短絡が発生することもあり、スイッチング素子として
の信頼性を著しく損なうことになる。上記ヒロックが発
生する原因としては、電極又は配線材料として用いられ
るＡｌ系材料の熱膨張率と、基板である絶縁材料の熱膨
張率との間に大きな差があり、アモルファスシリコンを
積層するときの加熱によって、熱膨張率の高いＡｌ系材
料の内部に応力が発生して表面にヒロックとして突出す
るものと考えられる。
電極又は配線材料としては、ＳｉやＣｕを含有するＡｌ
合金又は純Ａｌ等のＡｌ系材料が用いられている。但
し、Ａｌ系材料を上記薄膜トランジスタの電極又は配線
材料として用いると、アモルファスシリコンを積層する
際の加熱によって、電極又は配線の表面にヒロックと呼
ばれる突起部が形成される。上記ヒロックが電極又は配
線の表面にあると、その上に薄膜トランジスタを構成す
る各層を平行に積層することができず、また高さによっ
ては上記ヒロックの先端が上側の層を突き抜けて、電気
的短絡が発生することもあり、スイッチング素子として
の信頼性を著しく損なうことになる。上記ヒロックが発
生する原因としては、電極又は配線材料として用いられ
るＡｌ系材料の熱膨張率と、基板である絶縁材料の熱膨
張率との間に大きな差があり、アモルファスシリコンを
積層するときの加熱によって、熱膨張率の高いＡｌ系材
料の内部に応力が発生して表面にヒロックとして突出す
るものと考えられる。
【０００４】従って上記薄膜トランジスタ用の電極及び
配線材料としては、熱膨張率が比較的小さいＴａ，Ｔ
ｉ，Ｍｏ，Ｃｒ等の高融点金属が使用されてきた。しか
しながら、上記高融点金属は、薄膜形状での比抵抗値が
大きく［例えば、Ｔａで約１８０，Ｔｉで約８０，Ｍｏ
で約５０，Ｃｒで約５０（μΩ・ｃｍ）］、近年大型化
する傾向にある液晶ディスプレイにおいては、高い比抵
抗値が電気信号の遅延につながるので好ましくない。
配線材料としては、熱膨張率が比較的小さいＴａ，Ｔ
ｉ，Ｍｏ，Ｃｒ等の高融点金属が使用されてきた。しか
しながら、上記高融点金属は、薄膜形状での比抵抗値が
大きく［例えば、Ｔａで約１８０，Ｔｉで約８０，Ｍｏ
で約５０，Ｃｒで約５０（μΩ・ｃｍ）］、近年大型化
する傾向にある液晶ディスプレイにおいては、高い比抵
抗値が電気信号の遅延につながるので好ましくない。
【０００５】そこでやはり比抵抗の小さいＡｌ系材料の
利用が見直されており、Ａｌ系材料の耐ヒロック性を改
善する技術が検討されている。
利用が見直されており、Ａｌ系材料の耐ヒロック性を改
善する技術が検討されている。
【０００６】例えば特開平５−１００２４８号公報に
は、ＡｌにＴａやＴｉを含有させた合金の薄膜をスパッ
タリングにより基板上に形成した配線が耐ヒロック性に
優れており、上記配線を２５０〜５００℃の温度で熱処
理することによって、比抵抗を２０μΩ・ｃｍ以下まで
小さくできることが開示されている。
は、ＡｌにＴａやＴｉを含有させた合金の薄膜をスパッ
タリングにより基板上に形成した配線が耐ヒロック性に
優れており、上記配線を２５０〜５００℃の温度で熱処
理することによって、比抵抗を２０μΩ・ｃｍ以下まで
小さくできることが開示されている。
【０００７】また、Solid Thin Films [N.Peacock, 156
(1988), 173]には、イオンプレーティングにより、Ａ
ｒ，Ｂ，Ａｓ等のイオンをＡｌ薄膜に打ち込んで耐ヒロ
ック性を向上させる技術が開示されている。しかしなが
ら、イオンプレーティングによる薄膜表面の改質方法で
は、加熱時に生じる内部応力によって発生するヒロック
を完全に抑制できるものではなく、特に、電極又は配線
の側面方向に突出するヒロック（以下、サイドヒロック
という）が発生してしまう。この様なサイドヒロックが
発生すると、電極又は配線が隣設電極又は配線と接触し
て短絡することもあり好ましくない。また上記イオンの
打ち込みエネルギーが小さいと、打ち込んだイオンが加
熱時に飛び出す脱ガスが生じて、イオンプレーティング
の効果が低減する。一方前記イオンの打ち込みエネルギ
ーが大き過ぎると、イオン打ち込みによる表面あれが発
生して好ましくない。
(1988), 173]には、イオンプレーティングにより、Ａ
ｒ，Ｂ，Ａｓ等のイオンをＡｌ薄膜に打ち込んで耐ヒロ
ック性を向上させる技術が開示されている。しかしなが
ら、イオンプレーティングによる薄膜表面の改質方法で
は、加熱時に生じる内部応力によって発生するヒロック
を完全に抑制できるものではなく、特に、電極又は配線
の側面方向に突出するヒロック（以下、サイドヒロック
という）が発生してしまう。この様なサイドヒロックが
発生すると、電極又は配線が隣設電極又は配線と接触し
て短絡することもあり好ましくない。また上記イオンの
打ち込みエネルギーが小さいと、打ち込んだイオンが加
熱時に飛び出す脱ガスが生じて、イオンプレーティング
の効果が低減する。一方前記イオンの打ち込みエネルギ
ーが大き過ぎると、イオン打ち込みによる表面あれが発
生して好ましくない。
【０００８】
【発明が解決しようとする課題】本発明は上記事情に着
目してなされたものであって、電極又は配線とした際の
上面だけではなく側面も含む全表面における耐ヒロック
性に優れ、しかも比抵抗の低い半導体装置用電極又は配
線材料の提供を目的とするものである。
目してなされたものであって、電極又は配線とした際の
上面だけではなく側面も含む全表面における耐ヒロック
性に優れ、しかも比抵抗の低い半導体装置用電極又は配
線材料の提供を目的とするものである。
【０００９】
【課題を解決するための手段】上記目的を達成した本発
明の半導体装置用電極又は配線材料とは、Ｔａ，Ｔｉ，
Ｎｄ，Ｇｄ，Ｆｅ，Ｃｏ，Ｎｉよりなる群から選択され
る１種以上を含有すると共に、Ａｒを１〜６．５原子％
含有するＡｌ基合金よりなることを要旨とするものであ
る。Ａｒ以外の合金化元素としては、Ｔａ，Ｔｉ，Ｎ
ｄ，Ｇｄが好ましく、ＴａまたはＮｄであるとより好ま
しい。
明の半導体装置用電極又は配線材料とは、Ｔａ，Ｔｉ，
Ｎｄ，Ｇｄ，Ｆｅ，Ｃｏ，Ｎｉよりなる群から選択され
る１種以上を含有すると共に、Ａｒを１〜６．５原子％
含有するＡｌ基合金よりなることを要旨とするものであ
る。Ａｒ以外の合金化元素としては、Ｔａ，Ｔｉ，Ｎ
ｄ，Ｇｄが好ましく、ＴａまたはＮｄであるとより好ま
しい。
【００１０】
【作用】本発明者らは、スパッタリング法に汎用される
Ａｒガスに着目し、Ａｌ薄膜を形成するにあたって、こ
れまで薄膜中への取込みを不純物の混入とみなされてい
たＡｒを、むしろＡｌ薄膜に積極的に含有させることに
よって、Ａｌ薄膜の特性がどのように影響を受けるかに
ついて調べた。その結果、通常のＡｌ薄膜形成時におけ
るＡｒの含有率は０．０６原子％程度であるが、Ａｒ含
有率を増加させることによって、意外にもＡｌ合金薄膜
の比抵抗を増加させることなく、ヒロック密度を低下で
きることを見出し、本発明に想到した。
Ａｒガスに着目し、Ａｌ薄膜を形成するにあたって、こ
れまで薄膜中への取込みを不純物の混入とみなされてい
たＡｒを、むしろＡｌ薄膜に積極的に含有させることに
よって、Ａｌ薄膜の特性がどのように影響を受けるかに
ついて調べた。その結果、通常のＡｌ薄膜形成時におけ
るＡｒの含有率は０．０６原子％程度であるが、Ａｒ含
有率を増加させることによって、意外にもＡｌ合金薄膜
の比抵抗を増加させることなく、ヒロック密度を低下で
きることを見出し、本発明に想到した。
【００１１】スパッタリング法によって、Ａｌ薄膜中に
Ａｒを含有させることにより、ＴａやＴｉ等の合金化元
素を含有させる場合と同様、Ａｌの拡散を抑制して、そ
の結果ヒロックの生成を抑制できるものであるが、上記
ＴａやＴｉの場合は、Ｔａ，Ｔｉの含有率が増加するに
つれて、薄膜の比抵抗が増加した。しかしながらＡｒの
場合には、比抵抗の増加を招かず、しかも特別に熱処理
を施さなくても比抵抗が低いという好ましい結果が得ら
れた。
Ａｒを含有させることにより、ＴａやＴｉ等の合金化元
素を含有させる場合と同様、Ａｌの拡散を抑制して、そ
の結果ヒロックの生成を抑制できるものであるが、上記
ＴａやＴｉの場合は、Ｔａ，Ｔｉの含有率が増加するに
つれて、薄膜の比抵抗が増加した。しかしながらＡｒの
場合には、比抵抗の増加を招かず、しかも特別に熱処理
を施さなくても比抵抗が低いという好ましい結果が得ら
れた。
【００１２】またイオンプレーティング法によりＡｒを
Ａｌ薄膜表面に打ち込む方法では、電極又は配線の上面
だけが改質され易く側面にサイドヒロックが発生する
が、本発明方法によれば、Ａｒが電極又は配線の側面部
にも含有されることから、サイドヒロックの抑制に対し
ても充分な効果を発揮する。
Ａｌ薄膜表面に打ち込む方法では、電極又は配線の上面
だけが改質され易く側面にサイドヒロックが発生する
が、本発明方法によれば、Ａｒが電極又は配線の側面部
にも含有されることから、サイドヒロックの抑制に対し
ても充分な効果を発揮する。
【００１３】本発明の電極及び配線材料において、Ａｒ
の含有率は１〜６．５原子％とする必要がある。１原子
％未満では、耐ヒロック性の向上効果が充分に得られ
ず、一方６．５原子％を超えるとＡｌ薄膜を形成する際
の成膜速度が著しく低下し、また膜表面が粗面化される
ので好ましくない。尚、Ａｒ含有率の上限値としては
３．５原子％が好ましく、２．０原子％以下がより望ま
しい。
の含有率は１〜６．５原子％とする必要がある。１原子
％未満では、耐ヒロック性の向上効果が充分に得られ
ず、一方６．５原子％を超えるとＡｌ薄膜を形成する際
の成膜速度が著しく低下し、また膜表面が粗面化される
ので好ましくない。尚、Ａｒ含有率の上限値としては
３．５原子％が好ましく、２．０原子％以下がより望ま
しい。
【００１４】上記Ａｒ含有率は、スパッタリング時のＡ
ｒガス圧を増減することによって制御することができ
る。本発明の電極及び配線材料を製造するにあたり、Ａ
ｒ含有率を１〜６．５原子％に制御するには、真空容器
内のＡｒガス圧を１０〜５０ｍｔｏｒｒにしてスパッタ
リングすればよい。
ｒガス圧を増減することによって制御することができ
る。本発明の電極及び配線材料を製造するにあたり、Ａ
ｒ含有率を１〜６．５原子％に制御するには、真空容器
内のＡｒガス圧を１０〜５０ｍｔｏｒｒにしてスパッタ
リングすればよい。
【００１５】尚、本発明の半導体装置用電極及び配線材
料は、少なくともＡｒを１〜６．５原子％含有するＡｌ
基合金であればよく、Ａｒ以外の合金化元素として、Ｔ
ａ，Ｔｉ，Ｎｄ，Ｇｄ，Ｆｅ，Ｃｏ，Ｎｉの１種以上を
含有する場合には、ヒロックの生成抑制に効果的であ
る。
料は、少なくともＡｒを１〜６．５原子％含有するＡｌ
基合金であればよく、Ａｒ以外の合金化元素として、Ｔ
ａ，Ｔｉ，Ｎｄ，Ｇｄ，Ｆｅ，Ｃｏ，Ｎｉの１種以上を
含有する場合には、ヒロックの生成抑制に効果的であ
る。
【００１６】
【実施例】実施例１ 溶解・鋳造法で製作した２．０原子％のＴａを含有する
Ａｌ−Ｔａ合金をターゲットとして用い、ＤＣマグネト
ロンスパッタリング法により、厚さ０．５ｍｍのガラス
基板上に、厚さ３００ｎｍの薄膜を形成した。尚スパッ
タリングによって、該薄膜を形成するにあたっては、真
空容器内のＡｒ圧を２〜５０ｍｔｏｒｒの範囲で変化さ
せて、上記薄膜中のＡｒ含有率を調べた。結果は図１に
示す。
Ａｌ−Ｔａ合金をターゲットとして用い、ＤＣマグネト
ロンスパッタリング法により、厚さ０．５ｍｍのガラス
基板上に、厚さ３００ｎｍの薄膜を形成した。尚スパッ
タリングによって、該薄膜を形成するにあたっては、真
空容器内のＡｒ圧を２〜５０ｍｔｏｒｒの範囲で変化さ
せて、上記薄膜中のＡｒ含有率を調べた。結果は図１に
示す。
【００１７】次に、フォトリソグラフィーにより、上記
薄膜を１０μｍ幅のストライプパターンに形成した。１
×１０-6ｔｏｒｒ以下の真空中で、３００℃にて１時間
加熱する熱処理を施して試験片とした。該試験片を用い
て、顕微鏡による表面観察を行い、単位面積（１０μｍ
幅ストライプパターンで長さ１００μｍ）当たりに見ら
れるヒロック（高さ４００Å以上の突起物）を数えた。
この様にして算出したヒロック密度とＡｒ含有率の関係
を図２に示す。また、熱処理を３５０℃と４００℃で行
い、同様の実験を繰り返した。結果は図２に併記する。
薄膜を１０μｍ幅のストライプパターンに形成した。１
×１０-6ｔｏｒｒ以下の真空中で、３００℃にて１時間
加熱する熱処理を施して試験片とした。該試験片を用い
て、顕微鏡による表面観察を行い、単位面積（１０μｍ
幅ストライプパターンで長さ１００μｍ）当たりに見ら
れるヒロック（高さ４００Å以上の突起物）を数えた。
この様にして算出したヒロック密度とＡｒ含有率の関係
を図２に示す。また、熱処理を３５０℃と４００℃で行
い、同様の実験を繰り返した。結果は図２に併記する。
【００１８】いずれの熱処理温度であっても、Ａｒ含有
率の増加によって、ヒロック密度は減少し、特に成膜時
のＡｒ圧が１０ｍｔｏｒｒ以上ではヒロック密度が１個
／１００μｍを大幅に下回り、液晶ディスプレイ用の電
極膜として非常に優れた耐ヒロック性を示すことがわか
る。
率の増加によって、ヒロック密度は減少し、特に成膜時
のＡｒ圧が１０ｍｔｏｒｒ以上ではヒロック密度が１個
／１００μｍを大幅に下回り、液晶ディスプレイ用の電
極膜として非常に優れた耐ヒロック性を示すことがわか
る。
【００１９】また上記試験片を用いて、四端子（探針）
法により、室温における比抵抗を測定した。結果は図３
に示す。いずれの熱処理温度の試験片であっても、Ａｒ
含有率が６．５％以下の範囲であれば、Ａｒ含有率が増
加しても比抵抗はほとんど変化しないことが分かる。
法により、室温における比抵抗を測定した。結果は図３
に示す。いずれの熱処理温度の試験片であっても、Ａｒ
含有率が６．５％以下の範囲であれば、Ａｒ含有率が増
加しても比抵抗はほとんど変化しないことが分かる。
【００２０】実施例２ 組成がＡｌ−１．０原子％Ｔａであるターゲットを用い
て薄膜を形成した以外は、実施例１と同様にしてヒロッ
ク密度を測定した。結果は図４に示す。Ａｒ含有率の増
加によって、ヒロック密度は減少し、液晶ディスプレイ
用の電極膜として非常に優れた耐ヒロック性を示すこと
がわかる。図４のグラフにおいてＡｒ圧が１０ｍｔｏｒ
ｒに変曲点が見られ、１０ｍｔｏｒｒ以上でヒロック密
度は特に小さくなっている。また図１のグラフを参照す
ると、Ａｒ圧が１０ｍｔｏｒｒ以上とは、Ａｒ含有率で
１原子％以上であることが分かる。
て薄膜を形成した以外は、実施例１と同様にしてヒロッ
ク密度を測定した。結果は図４に示す。Ａｒ含有率の増
加によって、ヒロック密度は減少し、液晶ディスプレイ
用の電極膜として非常に優れた耐ヒロック性を示すこと
がわかる。図４のグラフにおいてＡｒ圧が１０ｍｔｏｒ
ｒに変曲点が見られ、１０ｍｔｏｒｒ以上でヒロック密
度は特に小さくなっている。また図１のグラフを参照す
ると、Ａｒ圧が１０ｍｔｏｒｒ以上とは、Ａｒ含有率で
１原子％以上であることが分かる。
【００２１】
【発明の効果】本発明は、以上の様に構成されているの
で、耐ヒロック性に優れ、しかも比抵抗も低い半導体装
置用電極及び配線材料が提供できることとなった。特に
本発明によれば、イオンプレーティング法による表面改
質方法の様にサイドヒロックも発生せず、非常に優れた
耐ヒロック性を発揮する半導体装置用電極及び配線材料
を得ることができる。
で、耐ヒロック性に優れ、しかも比抵抗も低い半導体装
置用電極及び配線材料が提供できることとなった。特に
本発明によれば、イオンプレーティング法による表面改
質方法の様にサイドヒロックも発生せず、非常に優れた
耐ヒロック性を発揮する半導体装置用電極及び配線材料
を得ることができる。
【図１】 Ａｌ合金をスパッタリングして基板上に薄膜
を形成するにあたり、Ａｒ圧と薄膜中のＡｒ含有率の関
係を示すグラフである。
を形成するにあたり、Ａｒ圧と薄膜中のＡｒ含有率の関
係を示すグラフである。
【図２】 Ａｌ合金薄膜のＡｒ含有率とヒロック密度の
関係を示すグラフである。
関係を示すグラフである。
【図３】 Ａｌ合金薄膜のＡｒ含有率と比抵抗の関係を
示すグラフである。
示すグラフである。
【図４】 Ａｌ合金薄膜のＡｒ含有率とヒロック密度の
関係を示すグラフである。
関係を示すグラフである。
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/28 ３０１ Ｈ０１Ｌ 21/28 ３０１Ｌ ３０１Ｍ (72)発明者 吉川 一男 兵庫県神戸市西区高塚台１丁目５番５号 株式会社神戸製鋼所 神戸総合技術研 究所内 (56)参考文献 特開 平２−219224（ＪＰ，Ａ) 特開 昭63−19840（ＪＰ，Ａ) 特開 平３−240944（ＪＰ，Ａ) 特開 昭61−102733（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/336 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/78
Claims (4)
- 【請求項１】 Ｔａ，Ｔｉ，Ｎｄ，Ｇｄ，Ｆｅ，Ｃｏ，
Ｎｉよりなる群から選択される１種以上を含有すると共
に、Ａｒを１〜６．５原子％含有するＡｌ基合金よりな
ることを特徴とする耐ヒロック性に優れた半導体装置用
電極又は配線材料。 - 【請求項２】 Ｔａ，Ｔｉ，Ｎｄ，Ｇｄよりなる群から
選択される１種以上を含有すると共に、Ａｒを１〜６．
５原子％含有するＡｌ基合金よりなることを特徴とする
耐ヒロック性に優れた半導体装置用電極又は配線材料。 - 【請求項３】 Ｔａを含有すると共に、Ａｒを１〜６．
５原子％含有するＡｌ基合金よりなることを特徴とする
耐ヒロック性に優れた半導体装置用電極又は配線材料。 - 【請求項４】 Ｎｄを含有すると共に、Ａｒを１〜６．
５原子％含有するＡｌ基合金よりなることを特徴とする
耐ヒロック性に優れた半導体装置用電極又は配線材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17282694A JP2917820B2 (ja) | 1994-07-25 | 1994-07-25 | 半導体装置用電極又は配線材料 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17282694A JP2917820B2 (ja) | 1994-07-25 | 1994-07-25 | 半導体装置用電極又は配線材料 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0837186A JPH0837186A (ja) | 1996-02-06 |
| JP2917820B2 true JP2917820B2 (ja) | 1999-07-12 |
Family
ID=15949083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17282694A Expired - Lifetime JP2917820B2 (ja) | 1994-07-25 | 1994-07-25 | 半導体装置用電極又は配線材料 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917820B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180096769A (ko) | 2016-01-25 | 2018-08-29 | 가부시키가이샤 코베루코 카겐 | 배선 구조 및 스퍼터링 타깃 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6736947B1 (en) | 1997-12-24 | 2004-05-18 | Kabushiki Kaisha Toshiba | Sputtering target, A1 interconnection film, and electronic component |
| TW460599B (en) | 1998-01-14 | 2001-10-21 | Toshiba Corp | Method for forming fine wiring pattern |
| JP2003089864A (ja) * | 2001-09-18 | 2003-03-28 | Mitsui Mining & Smelting Co Ltd | アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材 |
-
1994
- 1994-07-25 JP JP17282694A patent/JP2917820B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180096769A (ko) | 2016-01-25 | 2018-08-29 | 가부시키가이샤 코베루코 카겐 | 배선 구조 및 스퍼터링 타깃 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0837186A (ja) | 1996-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2733006B2 (ja) | 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット | |
| JP4783525B2 (ja) | 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット | |
| JP3365954B2 (ja) | 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット | |
| KR100638977B1 (ko) | 평면 패널 디스플레이용 Ａｇ기 합금 배선 전극막, Ａｇ기합금 스퍼터링 타겟 및 평면 패널 디스플레이 | |
| JPS60244048A (ja) | 耐エレクトロマイグレーシヨン性を有するアルミニウム合金導体の形成方法 | |
| JP2011523978A (ja) | モリブデン−ニオブ合金、かかる合金を含有するスパッタリングターゲット、かかるターゲットの製造方法、それから製造される薄膜、およびその使用 | |
| JP2951636B2 (ja) | メタライゼーション構造を製造する方法 | |
| Igarashi et al. | Electromigration properties of copper-zirconium alloy interconnects | |
| JP2917820B2 (ja) | 半導体装置用電極又は配線材料 | |
| JPH02137230A (ja) | 集積回路装置 | |
| JP2009532587A (ja) | 三元アルミニウム合金膜およびターゲット | |
| JPS62240738A (ja) | 半導体配線材料用ｎ、ｃ含有アルミニウム合金 | |
| KR100366674B1 (ko) | 반도체장치전극용 Αｌ 합금 박막 및 반도체장치전극용스퍼터링 공정에 의해 Αｌ막을 증착하기위한 스퍼터링타게트 | |
| JP2534434B2 (ja) | 耐酸化性化合物およびその製造方法 | |
| JP4405008B2 (ja) | 液晶ディスプレイ用電極・配線材及びその作製方法 | |
| JP2866228B2 (ja) | 液晶ディスプレイ用半導体装置の製造方法 | |
| JPH10209160A (ja) | 配線及びそれを用いた表示装置 | |
| JPH0448854B2 (ja) | ||
| JPS62240733A (ja) | 半導体配線材料用ｂ含有アルミニウム合金 | |
| Gardner | Layered and homogeneous aluminum alloys for interconnection devices in integrated circuits | |
| JP2809523B2 (ja) | 耐熱性に優れた液晶ディスプレイ用配線電極薄膜材料 | |
| JPH0140511B2 (ja) | ||
| JP2000063971A (ja) | スパッタリングターゲット | |
| JPH06213612A (ja) | 歪抵抗材料とその製造方法および薄膜歪センサ | |
| JPH07286268A (ja) | アルミニウムスパッタリングターゲット及び表示デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990323 |
|
| EXPY | Cancellation because of completion of term |