KR100299895B1 - 비스듬히배열된신호단자들이2차원상으로연장가능한신호선들을통해접속되는기능블록을갖는반도체장치 - Google Patents

비스듬히배열된신호단자들이2차원상으로연장가능한신호선들을통해접속되는기능블록을갖는반도체장치 Download PDF

Info

Publication number
KR100299895B1
KR100299895B1 KR1019980028764A KR19980028764A KR100299895B1 KR 100299895 B1 KR100299895 B1 KR 100299895B1 KR 1019980028764 A KR1019980028764 A KR 1019980028764A KR 19980028764 A KR19980028764 A KR 19980028764A KR 100299895 B1 KR100299895 B1 KR 100299895B1
Authority
KR
South Korea
Prior art keywords
line
signal terminals
lines
conductive lines
level
Prior art date
Application number
KR1019980028764A
Other languages
English (en)
Other versions
KR19990013909A (ko
Inventor
미찌에 다끼구찌
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990013909A publication Critical patent/KR19990013909A/ko
Application granted granted Critical
Publication of KR100299895B1 publication Critical patent/KR100299895B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

다층 배선 구조체 (43) 는 기능 블록 (41) 의 신호 단자들 (44a-44h) 을 다른 기능 블록의 신호 단자들과 전기적으로 접속시키고, 상기 신호 단자들 (44a-44h) 은 기능 블록이 차지하는 영역을 정의하는 측선 (41b) 및 단선 (41a) 에 대해 비스듬히 배열되어, 수직 상호 접속부들 (45a-45h) 은 제 1 레벨 도전선 (46b) 및 제 2 레벨 도전선 (46a) 과의 간섭(interference)없이 신호 단자들을 접속시킴으로써, 수직 상호 접속부들을 감소시키며 기능 블록들간의 영역을 감소시키게 된다.

Description

비스듬히 배열된 신호 단자들이 2차원상으로 연장 가능한 신호선들을 통해 접속되는 기능 블록을 갖는 반도체 장치{SEMICONDUCTOR DEVICE HAVING FUNCTION BLOCKS WITH OBLIQUELY ARRANGED SIGNAL TERMINALS CONNECTED THROUGH TWO-DIMENSIONALLY EXTENSIBLE SIGNAL LINES}
본 발명은 반도체 장치에 관한 것으로, 더욱 자세하게는, 기능 블록들을 선택적으로 접속하기 위한 2차원상으로 연장가능한 신호선을 구비한 반도체 장치에 관한 것이다.
반도체 집적 회로 장치는 복수의 기능 블록을 가지며, 논리셀은 각 기능 블록 내에 내장된다. 논리셀들이 기능 블록 내의 신호선들을 통해 이미 접속된 경우에도, 한 기능 블록 내의 논리셀과 다른 기능 블록 내의 논리셀 사이에는 어떠한 신호선도 존재하지 않게 된다. 이는, 설계자가 기능 블록간의 신호 경로를 개별적으로 결정해야만 함을 의미한다.
일본 특개소 62-120042 호 공보는 상기 기능 블록들간의 전기 접속용 자동 배선 시스템을 개시하며, 도 1 은 상기 일본 특개소 공보에서 개시된 예를 도시한다. 참조 부호 1, 2, 3 및 4 는 각각 기능 블록을 나타내며, 상기 기능 블록 (1 내지 4) 은 반도체 기판 상에 집적된다. 기능 블록 (1 내지 4) 은 신호 단자 (1a 내지 1d, 2a/2b, 3a/3b 및 4a/4b) 를 각각 가지며, 상기 신호 단자 (1a 내지 1d, 2a/2b, 3a/3b 및 4a/4b) 는 다층 배선 구조체 (5) 를 통해 선택적으로 접속된다.
다층 배선 구조체(multi-layered wiring structure) (5) 는 제 1 레벨 도전선 (5a, 5b, 5c, 5d, 5e,5f 및 5g), 제 2 레벨 도전선 (5h, 5j, 5k, 5m, 5n, 5o, 5p 및 5r) 및 수직 상호접속부 (6a, 6b, 6c, 6d, 6e, 6f, 6g, 6h, 6j, 6k 및 6m) 를 포함한다. 제 1 레벨 도전선 (5a 내지 5g) 은 제 2 레벨 도전선 (5h 내지 5r) 에 대해 수직으로 연장되며, 레벨간 절연층(도시안함)은 제 1 레벨 도전선 (5a 내지 5g) 및 제 2 레벨 도전선 (5h 내지 5r) 사이에 삽입된다. 따라서, 제 1 레벨 도전층 (5a 내지 5g) 및 제 2 레벨 도전층 (5h 내지 5r) 은 반도체 기판으로부터의 높이가 서로 다르게 된다. 콘택트홀은 층간 레벨 절연층내에 형성되며, 수직 상호 접속부 (6a 내지 6m) 에 의해서 각각 플러그 된다.
신호 단자 (1a, 1b 및 2a) 는 제 1 레벨 도전선 (5a/5c/5b) 에 각각 접속되며, 제 2 레벨 도전선 (5h/5j) 은 수직 상호접속부 (6a/6d 및 6c) 를 통해 제 1 레벨 도전선 (5a/5b 및 5c) 에 접속된다.
한편, 신호 단자 (1d/1c, 2b, 3a/3b 및 4a/4b) 는 제 2 레벨 도전선 (5q/5o, 5m, 5k/5n 및 5p/5r) 에 각각 접속되며, 제 1 레벨 도전선 (5g/5f/5e 및 5d) 은 수직 상호접속부 (6k/6m, 6j/6h, 6f/6g 및 6d/6e) 를 통해 제 2 레벨 도전선 (5q/5r, 5o/5p, 5m/5n 및 5j/5k) 과 각각 접속된다. 제 1 레벨 도전선 (5d) 은 굽혀질 수 있어, 제 1 레벨 도전선의 한쪽 단부와 수직 상호 접속부 (6d) 가 정렬되게 된다.
신호 단자 (1a/1b 및 2a) 는 제 2 레벨 도전선 (5h 내지 5r) 에 대해 평행하게 연장된 기능 블록 (1/2) 의 측선(side line)상에 배열되며, 다른 신호 단자들 (1c/1d, 2b, 3a/3b 및 4a/4b) 은 제 1 레벨 도전선 (5a 내지 5g) 에 대해 평행하게 연장된 기능 블록 (1 내지 4) 의 단선(end line)상에 배열된다. 도전선 (5a 내지 5r) 은 연장 방향에 따라 제 1 레벨 및 제 2 레벨 상에 선택적으로 형성되며, 수직 상호 접속부 (6a 내지 6m) 는 신호 단자들 (1a 내지 4b) 간의 전기 경로를 완성시킨다.
신호 단자들이 기능 블록의 단선 상에 배열되는 경우, 다층 배선 구조체는 도 2 에서 도시된 바와 같이 신호 단자들을 접속한다. 3 개의 기능 블록들 (11, 12 및 13) 은 반도체 기판 상에 집적된다. 신호 단자들 (11a/11b/11c/11d, 12a/12b/12c/12d 및 13a/13b/13c/13d) 은 기능 블록 (11/12/13) 의 단선들을 따라서 각각 배열되며, 다층 배선 구조체 (14) 는 신호 단자들 (11a 내지 11d) 을 신호 단자들 (12a 내지 12d, 13a 내지 13d) 및 다른 기능 블록(도시안함)의 신호 단자들과 선택적으로 접속시킨다. 다층 배선 구조체는 제 1 레벨 도전선 (15a/15b/15c/15d), 제 2 레벨 도전선 (16a/16b/16c/16d, 17a/17b/17c/17d 및 18a/18b/18c/18d) 및 수직 상호 접속부 (19a/19b/19c/19d, 20a/20b/20c/20d 및 21a/21b/21c/21d) 을 포함한다. 제 2 레벨 도전선 (16a/16b/16c/16d) 은 신호 단자들 (11a/11b/11c/11d)을 신호 단자들 (13a/13b/13c/13d) 에 직접 접속시키며,수직 상호 접속부 (19a/19b/19c/19d)를 통해 제 1 레벨 도전선 (15a/15b/15c/15d) 에 접속된다. 제 1 도전선 (15a/15b/15c/15d) 은 수직 상호 접속부 (20a/20b/20c/20d) 및 제 2 도전선 (18a/18b/18c/18d)을 통해 다른 기능 블록(도시안함)의 신호 단자에 접속되며, 수직 상호 접속부 (21a/21b/21c/21d) 를 통해 제 2 레벨 도전선 (17a/17b/17c/17d) 에 접속된다. 신호단자들 (12a/12b/12c/12d) 은 제 2 레벨 도전선 (17a/17b/17c/17d) 에 각각 접속된다. 따라서, 기능 블록 (11) 은 다층 배선 구조체 (14) 를 통해 전기 신호를 기능 블록 (12/13/...) 에 공급한다. 이러한 경우, 신호 단자들 (11a 내지 11d, 12a 내지 12d 및 13a 내지 13d) 은 기능 블록 (11/12/13) 의 단선 상에만 형성되며, 제 2 레벨 도전선 (16a 내지 16d 및 17a 내지 17d) 은 신호 단자 (11a 내지 11d, 12a 내지 12d 및 13a 내지 13d) 에 접속된다.
한편, 신호 단자들이 기능 블록의 측선 상에 배열되는 경우, 다층 배선 구조체는 도 3 에서 도시된 바와 같이 신호 단자들을 접속한다. 기능 블록 (31/32) 은 반도체 기판 상에 집적되며, 신호 단자들 (31a/31b/31c/31d 및 32a/32b/32c/32d) 은 기능 블록 (31/32) 의 측선 상에 배열된다. 다층 배선 구조체 (33) 는 신호 단자 (31a 내지 31d) 를 신호 단자 (32a 내지 32d) 및 다른 기능 블록(도시안함)의 신호 단자와 접속시킨다.
다층 배선 구조체 (33) 는 제 1 레벨 도전선 (34a/34b/34c/34d), 제 2 레벨 도전선 (35a/35b/35c/35d) 및 수직 상호 접속부 (36a/36b/36c/36d) 를 포함한다. 제 1 레벨 도전선 (34a 내지 34d) 은 신호 단자 (31a 내지 31d) 의 좌측단 및 신호 단자 (32a 내지 32d) 의 우측단에 각각 접속되며, 수직 상호 접속부 (36a 내지 36d) 를 통해 제 2 레벨 도전선 (35a 내지 35d) 에 접속된다. 제 2 레벨 도전선 (35a 내지 35d) 은 전기 신호를 다른 기능 블록(도시안함)의 신호 단자에 전파시킨다.
이러한 경우, 제 2 레벨 도전선들 (35a 내지 35d) 은 0.5 마이크론 (micron) 의 폭으로 되며, 1 마이크론의 최소 간격 (G1) 에 의해 서로 이격된다. 수직 상호 접속부용 (36a 및 36d) 스루 홀 (through-holes) 은 신호 단자 (31a 및 32d) 로부터 적어도 1 마이크론의 간격으로 이격된다. 각 신호 단자들 (31a 내지 31d 및 32a 내지 32d) 은 평방 0.5 마이크론×0.5 마이크론의 정방형 영역을 점유한다. 따라서, 기능 블록 (31) 을 다른 기능 블록 (32) 으로부터 적어도 8 마이크론의 간격으로 이격하는 것이 필요하다.
그러나, 신호 단자 (31e/31f/31g/31h 및 32e/32f/32g/32h) 가 기능 블록 (31/32) 에 각각 부가되는 경우에는, 제 1 레벨 도전선 (34e/34f/34g/34h), 제 2 레벨 도전선 (35e/35f/32g/32h) 및 수직 상호 접속부 (36e/36f/36g/36h) 는 다층 배선 구조체 (33) 내에 더 내장되게 된다.
신호 단자 (31e 내지 31h/32e 내지 32h), 제 2 레벨 도전선 (35e 내지 35h) 및 수직 상호 접속용 (36e 내지 36h) 콘택트홀은 신호 단자들 (31a 내지 31d/32a 내지 32d), 제 2 레벨 도전선 (35a 내지 35d) 및 수직 상호 접속용 (36a 내지 36d) 콘택트홀과 치수가 각각 같다. 기능 블록 (31) 을 다른 기능 블록 (32) 으로부터 적어도 14 마이크론의 간격으로 이격시킬 필요가 있다. 따라서, 간격 (G2) 은 기능 블록 (31/32) 의 측선 상에 배열된 신호 단자와 함께 증가된다.
종래 기술의 다층 배선 구조체는, 다층 배선 구조체가 기능 블록들간의 넓은 영역을 필요로 하는 문제에 부딪힌다. 신호 단자들이 증가되는 경우에는, 도 3 및 4 를 비교함으로써 알 수 있는 바와 같이 문제점이 심각해지게 된다.
따라서, 본 발명의 중대한 목적은, 그 배선 구조체가 간단하며, 종래 기술의 배선 구조체의 점유면적보다 더 좁은 점유 면적을 필요로 하는 반도체 장치를 제공하는 것이다.
도 1 은 일본 특개소 62-120042 호 공보에 개시된 종래 기술 배선 구조체를 도시한 평면도.
도 2 는 종래 기술 배선 구조체의 제 2 예를 도시한 평면도.
도 3 은 종래 기술 배선 구조체의 제 3 예를 도시한 평면도.
도 4 는 제 3 예의 신호 단자들보다 더 많은 신호 단자들을 갖는 종래 기술 배선 구조체를 도시한 평면도.
도 5 는 본 발명에 따른 반도체 집적 회로 장치를 도시한 평면도.
도 6 은 본 발명에 따른 다른 반도체 집적 회로 장치를 도시한 평면도.
도 7 은 본 발명에 따른 또 다른 반도체 집적 회로 장치를 도시한 평면도.
도 8 은 기능 블록들간에 배열된 배선 구조체를 도시한 평면도.
도 9 는 기능 블록들간에 배열된 다른 배선 구조체를 도시한 평면도.
※ 도면의 주요 부분에 대한 부호의 설명
1~4, 11~13, 31/32, 41, 51, 61, 71, 72, 90~92 : 기능 블록
1a~1d, 2a/2b, 3a/3b, 4a/4b, 11a~11d, 12a~12d,
13a~13d, 31a~31h, 32a~32h, 44a~44h, 75a~75d,
76a~76d, 90a~90d, 92a~92d : 신호 단자
5a~5g, 15a~15d, 34a~34h, 46a, 50a, 77a~77d, 95a~95d : 제 1 레벨 도전선
5h~5r, 16a~16d, 17a~17d, 18a~18d, 35a~35h, 46b,
50b/50c, 78a~78d, 96a~96d, 97a~97d : 제 2 레벨 도전선
6a~6m, 19a~19d, 20a~20d, 21a~21d, 36a~36h, 45a~45h,
52a~52h, 74a~74h, 98a~98d, 99a~99d, 100a~100d : 수직 상호 접속부
5, 14, 33, 43, 50, 60, 74, 94 : 배선 구조체
G1 : 제 2 레벨 도전선들간의 최소 간격
Q : 제 2 레벨 도전선들간의 간격
G2 : 기능 블록들간의 간격
X : X 축 방향
Y : Y 축 방향
본 발명자는 종래 다층 배선 구조체에 내재하는 문제점을 생각하여, 신호 단자의 위치가 신호 단자에 접속된 도전선의 연장 방향에 제한을 설정하는 것에 주목하였다. 예를 들어, 신호 단자들 (1a/1b/1c 및 31a 내지 31d) 은 기능 블록의 단선에 대해 평행하게 연장된 도전선에만 접속되며, 상기 신호 단자들 (1c/1d, 2b, 3a/3b, 4a/4b, 11a-11d, 12a-12d 및 13a-13d) 은 기능 블록의 측선에 대해 평행하게 연장된 도전선들에만 접속된다. 설계자가 신호 경로의 방향을 변경하는 경우, 설계자는 신호 단자에 직접 접속된 도전선에 수직인 도전선을 추가하여, 전술한 제한으로 인해 도전선을 증가시킴으로써, 단일 경로에 의해 점유되는 영역도 증가시키게 된다. 본 발명자는 제한을 제거함으로써 좁은 면적을 점유하는 배선 구조체를 달성할 수 있다고 결론지었다.
상기 목적을 달성하기 위해, 본 발명은, 서로 다른 레벨 상에서 연장하는 도전선에 신호 단자들이 접속될 수 있도록, 비스듬히 배열된 신호 단자를 제안한다.
본 발명에 따르면, 전기 신호를 발생하며, 서로 수직인 제 2 가상선에 대해 비스듬히 연장하는 제 1 가상선을 따라 배열되며 다른 기능 블록과의 전기적인 통신에 이용되는 제 1 신호 단자를 갖는 복수의 신호 단자들을 포함하는 적어도 하나의 기능 블록 및 상기 적어도 하나의 기능 블록과 다른 기능 블록간에 전기 신호를 전파하기 위한 제 1 신호 단자에 접속되며, 제 1 레벨상에 배열되며 제 1 가상선에 대해 비스듬히 연장하는 제 1 도전선, 제 1 레벨과 다른 제 2 레벨상에 배열되며 제 1 가상선과 제 1 도전선 모두에 대해 비스듬히 연장하는 제 2 도전선 및 제 1 및 제 2 도전선에 제 1 신호 단자를 선택적으로 접속하는 제 1 상호 접속부를 포함하는 배선 구조체를 구비하는 반도체 장치가 제공된다.
본 발명의 반도체 장치의 특징 및 잇점은 첨부 도면과 함께 다음의 설명으로부터 명확하게 이해할 수 있다.
제 1 실시예
도 5 를 참고하면, 기능 블록 (41) 은 배선 구조체 (43) 와 함께 반도체 기판 (42) 상에 집적된다. 도 5 에 도시되어 있지 않지만, 복수의 논리셀들은 기능 블록 (41) 을 형성하며, 상기 기능 블록 (41) 은 논리셀의 논리 시퀀스를 통해 소정의 작업을 수행하게 된다. 통상적으로, 기능 블록 (41) 은 한 쌍의 단선 (41a) 및 상기 단선 (41a) 에 대해 수직한 한 쌍의 측선 (41b) 을 갖는 직사각형의 영역을 점유한다. 그러나, 기능 블록 (41) 의 단지 한 쿼터 (quarter) 만이 도 5 에 도시되어 있으며, 단선들 중에서 하나의 단선 (41a) 과 측선들 중에서 하나의 측선 (41b) 이 기능 블록 (41) 의 쿼터를 부분적으로 정의한다. 단선 (41a) 은 x 방향으로 연장되며, 측선 (41b) 은 y 방향으로 연장된다.
단선 (41a) 은 지그재그선을 통해 측선 (41b) 에 접속되며, 지그재그선은 직교 좌표계 x-y 에서 비스듬히 연장된다. 제 1 서브라인들(sub-lines) (41c) 은 x 방향으로 서로 이격되어 있으며, 제 2 서브라인들 (41d) 은 y 방향으로 서로 이격되어 있다. 제 1 서브라인 (41c) 은 제 2 서브라인 (41d) 에 선택적으로 접속되어, 단선 (41a) 및 측선 (41b) 간에 비스듬히 연장되는 지그재그 선을 형성하게 된다.
기능 블록 (41) 은 신호 단자들 (44a, 44b, 44c, 44d, 44e, 44f, 44g 및 44h) 을 더 포함하며, 논리셀들은 신호 단자들 (44a 내지 44h) 에 선택적으로 접속되어 배선 구조체 (43) 를 통해 다른 기능 블록(도시안함)과 통신하게 된다.
배선 구조체 (43) 는 수직 상호 접속부들 (45a, 45b, 45c, 45d, 45e, 45f, 45g 및 45h), 제 1 레벨 도전선 (46a), 제 2 레벨 도전선 (46b) 및 다층 레벨간 절연 구조체(multi-layered inter-level insulating structure)를 포함한다. 제 1 레벨 도전선 (46a) 은 y 방향으로 연장되며, 제 2 레벨 도전선 (46b) 은 x 방향으로 연장된다. 도 5 에 도시되어 있지 않지만, 제 1 레벨간 절연층(first inter-level insulating structure) 및 제 2 레벨간 절연층(second inter-level insulating structure)은 반도체 기판 (42) 상에 형성되며, 제 1 레벨간 절연층 및 제 2 레벨간 절연층은 신호 단자들 (44a 내지 44h) 과 제 1 레벨 도전선 (46a) 사이 및 제 1 레벨 도전선 (46a) 과 제 2 레벨 도전선 (46b) 사이에 삽입된다. 즉, 제 1 레벨 도전선 (46a) 은 제 1 레벨간 절연층 상으로 연장되며, 제 2 레벨 도전선 (46b) 은 제 2 레벨간 절연층 상으로 연장된다. 제 1 레벨간 절연층 및 제 2 레벨간 절연층은 다층 레벨간 절연 구조체를 형성한다.
스루 홀은 다층 레벨간 절연 구조체 내에 형성되며, 신호 단자들 (44a 내지 44h) 은 스루 홀에 각각 노출된다. 각 스루 홀은 단지 제 1 레벨간 절연층만을 또는 제 1 레벨간 절연층 및 제 2 레벨간 절연층 모두를 관통하며, 각 수직 상호 접속부 (45a 내지 45h) 는 스루 홀을 채운다. 이러한 이유로, 각 수직 상호 접속부 (45a 내지 45h) 는 관련된 신호 단자들을 제 1 레벨 도전선 (46a) 및/또는 제 2 레벨 도전선 (46b) 에 접속시킨다. 따라서, 신호 단자들 (44a 내지 44h) 은 수직 상호 접속부 (45a 내지 45h) 를 통해 제 1 레벨 도전선 (46a) 과 제 2 레벨 도전선 (46b) 에 선택적으로 접속된다. 따라서, 전기 신호는 신호 단자들 (44a 내지 44h) 로부터, y 방향 및/또는 x 방향으로 전파되며, 수직 상호 접속부 (45a 내지 45h) 는 종래의 배선 구조체보다 감소되게 된다. 수직 상호 접속부의 감소로 인해, 배선 구조체에 의해 점유된 영역이 좁게 되며, 본 발명에 따른 배선 구조체는 종래의 배선 구조체보다 더 간단하게 된다.
제 2 실시예
도 6 은 본 발명을 실시한 다른 반도체 집적 회로 장치를 도시하며, 다른 배선 구조체 (50) 는 상기 반도체 집적 회로 장치에 내장된다. 기능 블록 (51) 은 기능 블록 (41) 과 유사하며, 신호 단자들은 기능 블록 (41) 의 대응하는 신호 단자와 동일한 참조 부호를 상세한 설명없이 붙인다. 신호 단자들 (44a 내지 44h) 은 배선 구조체 (50) 를 통해 다른 기능 블록(도시안함)의 신호 단자에 접속가능하다.
배선 구조체 (50) 는 제 1 레벨 도전선 (50a), 제 2 레벨 도전선 (50b/50c), 제 3 레벨 도전선 (50a) 및 수직 상호 접속부 (52a 내지 52h) 를 포함한다. 단지 제 1 레벨 도전선 (50aa) 만이 도 6 에 도시되어 있지만, 다른 제 1 레벨 도전선 (50a) 은 제 3 레벨 도전선 (50d) 아래로 연장되며, 이러한 이유로, 도 6 에서는 나타나지 않게 된다. 제 1 레벨 도전선 (50a) 및 제 3 레벨 도전선 (50d) 은 x 방향으로 연장되며, 제 2 레벨 도전선 (50b/50c) 은 y 방향으로 연장된다. 배선 구조체 (50) 는 다층 레벨간 절연 구조체(도시안함)내에 둘러 싸이고, 다층 레벨간 절연 구조체는 신호 단자 (44a 내지 44h) 와 제 1 레벨 도전선 (50a) 사이에 삽입된 제 1 레벨 절연층, 제 1 레벨 도전선 (50a) 과 제 2 레벨 도전선 (50b/50c) 사이에 삽입된 제 2 레벨 절연층 및 제 2 레벨 도전선 (50b/50c) 과 제 3 레벨 도전선 (50d) 사이에 삽입된 제 3 레벨간 절연층을 갖는다.
스루 홀(도시안함)은 다층 레벨간 절연 구조체 내에 형성되며, 신호 단자들 (44a 내지 44h) 은 스루 홀에 각각 노출된다. 스루 홀은 수직 상호 접속부들 (52a 내지 52h) 로 각각 채워진다.
신호 단자들 (44a 내지 44d) 과 관련된 스루 홀은 제 1 레벨간 절연층, 제 1 및 제 2 레벨간 절연층 또는 제 1, 제 2 및 제 3 레벨간 절연층을 관통하며, 신호 단자들 (44a 내지 44d) 은 제 1 레벨 도전선 (50a), 제 2 레벨 도전선 (50b) 및/또는 제 3 레벨 도전선 (50d) 에 접속가능하다. 한편, 신호 단자들 (44e 내지 44h) 과 관련된 스루 홀은 제 1 레벨간 절연층 또는 제 1 및 제 2 레벨간 절연층을 관통하며, 신호 단자들 (44e 내지 44h) 은 제 1 레벨 도전선 (50a) 및/또는 제 2 레벨 도전선 (50c) 에 접속가능하다. 따라서, 전기 신호는 신호 단자들 (44a 내지 44h) 로부터 y 방향 및/또는 x 방향으로 전파된다. 제 2 실시예를 구현한 배선 구조체는 제 1 실시예의 모든 이점들을 달성하게 된다.
제 3 실시예
도 7 은 본 발명을 실시하는 또 다른 반도체 집적 회로 장치를 도시한다. 배선 구조체 (60) 는 배선 구조체 (43) 와 유사하며, 라인들(lines) 및 상호 접속부들은 제 1 실시예의 대응하는 부분을 나타내는 동일한 참조 부호를 상세한 설명 없이 붙이고 있다. 배선 구조체 (60) 는 기능 블록 (61) 에 접속되며, 상기 기능 블록 (61) 은, 단선 (61b) 및 측선 (61c) 사이에서 비스듬히 연장하는 지그재그선의 부분을 형성하는 제 2 서브라인 (61a) 을 제외하면 기능 블록 (41) 과 유사하다. 다른 제 2 서브라인 (61b) 이 제 2 서브라인 (41d) 만큼 짧은 경우에도, 제 2 서브라인 (61a) 은 길게 연장되며, 신호 단자들 (44a 내지 44d) 은 다른 신호 단자들 (44e 내지 44h) 로부터 이격된다. 제 1 서브라인 (61c) 은 제 1 서브라인 (41c) 만큼 짧으며, 제 1 서브라인 (61c) 은 제 2 서브라인 (61a/61b) 에 선택적으로 접속된다. 제 1 서브라인 (61c) 및 제 2 서브라인 (61a/61b) 은 단선 (61b) 및 측선 (61c) 사이에서 비스듬히 연장하는 지그재그 선을 형성한다.
배선 구조체 (60) 는 제 1 실시예의 모든 잇점을 달성하게 된다.
예
배선 구조체들 (43, 50 및 60) 중에서 어느 하나의 배선 구조체를 이용하는 경우, 기능 블록들은 아래에서 설명되는 바와 같이 서로 접속된다.
도 8 은 제 1 예를 도시한다. 기능 블록 (71/72) 은 반도체 기판 (73) 상에 다른 기능 블록(도시안함)과 함께 집적되며, 배선 구조체 (74) 는 도 5 에 도시된 배선 구조체 (43) 와 유사하다. 신호 단자들 (75a, 75b, 75c 및 75d) 은 단선 (71a) 과 측선 (71b) 사이에서 비스듬히 배열되며, 신호 단자들 (76a, 76b, 76c 및 76d) 은 단선 (72a) 과 측선 (72b) 사이에서 비스듬히 배열된다.
배선 구조체는 수직 상호 접속부 (74a/74b/74c/74d/74e/74f/74g/74h), 제 1 레벨 도전선 (77a/77b/77c/77d) 및 제 2 레벨 도전선 (78a/78b/78c/78d) 을 포함한다. 신호 단자들 (75a/75b/75c/75d) 은 수직 상호 접속부 (74a/74b/74c/74d) 를 통해 제 1 레벨 도전선 (77a/77b/77c/77d) 및 제 2 레벨 도전선 (78a/78b/78c/78d) 모두에 각각 접속되며, 상기 신호 단자들 (76a/76b/76c/76d) 은 수직 상호 접속부 (74e/74f/74g/74h) 를 통해 제 1 레벨 도전선 (77a/77b/77c/77d) 에 각각 접속된다. 따라서, 신호 단자들 (75a 내지 75d) 은 제 1 레벨 도전선 (77a 내지 77d) 을 통해 전기 신호를 신호 단자들 (76a 내지 76d) 에 공급하며, 제 2 레벨 도전선 (78a 내지 78d) 을 통해 전기 신호를 다른 기능 블록(도시안함)의 신호 단자들에 공급한다.
제 2 레벨 도전선 (78a 내지 78d) 은 1 마이크론의 간격 (Q) 으로 서로 이격되어 있으며, 0.5 마이크론의 폭을 갖는다. 신호 단자와 스루 홀간의 최소 간격은 1 마이크론이며, 인접한 신호 단자들 간의 최소 간격도 1 마이크론이다. 각 신호 단자들 (75a 내지 75d/76a 내지 76d) 은 0.5 마이크론 × 0.5 마이크론이다. 수직 상호 접속부 (74a 내지 74d) 및 수직 상호 접속부 (74e 내지 74h) 는 측선 (71b) 의 좌측상에, 측선 (72b) 의 우측 상에 각각 배열되며, 수직 상호 접속부 (74a 내지 74d) 와 수직 상호 접속부 (74e 내지 74h) 사이에는 소정의 수직 상호 접속부를 필요로 하게 된다. 이러한 이유로, 배선 구조체 (74) 는 기능 블록 (71 및 72) 사이에 어떠한 간격도 필요로 하지 않으며, 기능 블록 (71) 은 기능 블록 (72) 에 인접하게 된다. 도 8 과 도 3 을 비교하면, 본 발명에 따른 배선 구조체 (74) 는 간단하며, 종래의 구조체의 영역보다 더 좁은 영역을 필요로 함을 알 수 있다.
도 9 는 제 2 예를 도시한다. 3 개의 기능 블록 (90, 91 및 92) 은 단일 반도체 기판 (93) 상에 다른 기능 블록(도시안함)과 함께 집적된다. 배선 구조체 (94) 는 기능 블록 (90, 91 및 92) 과 다른 기능 블록을 전기적으로 접속시킨다. 기능 블록 (90, 91 및 92) 은 신호 단자들 (90a/90b/90c/90d, 91a/91b/91c/91d 및 92a/92b/92c/92d) 을 각각 갖는다.
배선 구조체 (94) 는 배선 구조체 (43) 와 유사하며, 제 1 레벨 도전선 (95a/95b/95c/95d), 제 2 레벨 도전선 (96a/96b/96c/96d 및 97a/97b/97c/97d) 및 수직 상호 접속부 (98a/98b/98c/98d, 99a/99b/99c/99d 및 100a/100b/100c/100d) 를 포함한다. 신호 단자들 (90a - 90d) 은 수직 상호 접속부 (98a - 98d), 제 2 레벨 도전선 (96a - 96d) 및 수직 상호 접속부 (99a - 99d) 를 통해 신호 단자들 (91a - 91d) 에 접속되며, 계속해서 제 1 레벨 도전선 (95a - 95d) 및 수직 상호 접속부 (100a - 100d) 를 통해 신호 단자들 (92a - 92d) 에 접속되며, 계속해서 제 2 레벨 도전선 (97a - 97d) 을 통해 다른 기능 블록(도시안함)의 신호 단자에 접속된다. 따라서, 기능 블록 (90) 은 배선 구조체 (94) 를 통해 기능 블록 (91/92) 및 다른 기능 블록에 전기 신호를 공급하게 된다.
도 9 를 도 2 와 비교하면, 종래의 배선 구조체 (14) 는 6세트의 수직 상호 접속부를 필요로 하지만, 본 발명에 따른 배선 구조체 (94) 는 단지 3세트의 수직 상호 접속부만을 필요로 하게 된다. 따라서, 본 발명에 따른 배선 구조체는 종래의 배선 구조체 (14) 보다 간단하며, 종래의 기능 블록들보다 기능 블록들 (90 내지 92) 을 더 근접시키게 된다.
상호 접속부는 서로 다른 레벨 상의 도전선에 선택적으로 접속된다. 물론, 설계자는 서로 다른 레벨 상의 도전선들 중에서 하나의 도전선에 상호 접속부를 접속할 수 없다. 본 발명에 따른 배선 배열은, 예를 들어, ASIC 등의 반은 맞춤인 집적 회로(semi-custom made integrated circuit)에 적합하다.
앞의 설명으로부터 알 수 있는 바와 같이, 본 발명에 따른 배선 구조체는 비스듬히 배열된 신호 단자들을 가지며, 신호 단자들은, 수직 상호 접속부들로 인해 서로 수직으로 연장하는 도전선을 그 사이에 간섭없이 신호 단자들과 접속시킬 수 있게 된다. 따라서, 수직 상호 접속부로 인해, 배선 구조체는 간단해지며, 제조자는 기능 시계들(function clocks)을 고밀도로 배열할 수 있게 된다.
본 발명의 특정한 실시예들이 도시되고 설명되었지만, 본 발명의 정신 및 범위에서 일탈함이 없이 여러 변형 및 변경을 가할 수 있음은 당해 기술 분야에서의 전문가들에게는 명백할 것이다.
각 배선 구조체 (50/60) 는 배선 구조체 (43) 와 유사한 기능 블록들 간의 상호 접속부를 위해 이용될 수 있다.
배선 구조체는 3 층 이상의 도전선을 가질 수도 있다.
제 1 레벨 도전선은 제 2 도전선에 대해 일정한 각도로 연장하며, 일정한 각도는 90 도가 아닐 수도 있다.

Claims (9)

  1. 반도체 장치로서,
    전기 신호를 발생시키며, 다른 기능 블록과 전기적으로 통신하는 데에 이용되는 제 1 신호 단자들 (44a-44h; 44e-44h; 75a-75d/76a-76d; 90a-90d/91a-91d/92a-92d) 을 갖는 복수의 신호 단자들을 포함하는 하나 이상의 기능 블록 (41; 51; 61; 71/72; 90/91/92); 및
    상기 적어도 하나의 기능 블록과 상기 다른 기능 블록사이에서 상기 전기 신호를 전파하기 위한 상기 제 1 신호 단자들에 접속된 배선 구조체 (43; 50; 60; 74; 94) 를 구비하되,
    상기 배선 구조체 (43; 50; 60; 74; 94) 는,
    제 1 레벨 상에 배열되며 제 1 가상선에 대해 비스듬히 연장하는 제 1 도전선 (46b; 50a; 77a-77d; 95a-95d); 및
    상기 제 1 레벨과는 다른 제 2 레벨 상에 배열되며 상기 제 1 가상선과 상기 제 1 도전선 모두에 대해 비스듬히 연장하는 제 2 도전선 (46a; 50b; 78a-78d; 97a-97d) 을 포함하고,
    상기 제 1 신호 단자를 상기 제 1 및 제 2 도전선에 선택적으로 접속하는 제 1 상호 접속부 (45a-45h; 52a-52h; 74a-74h; 98a-98d/99a-99d/100a-100d) 를 더 구비하고,
    상기 제 1 신호 단자는 서로 수직인 제 2 가상선(x/y) 에 대해 비스듬히 연장하는 제 1 가상선을 따라 배열되는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 1 도전선 (46b; 50a; 77a-77d; 95a-95d) 은 상기 제 2 가상선들 중의 하나의 가상선 (x) 에 평행하게 연장하며, 상기 제 2 도전선 (46a; 50b; 78a-78d; 97a-97d) 은 상기 제 2 가상선들 중의 다른 하나의 가상선 (y) 에 평행하게 연장하는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 기능 블록들 (41; 51; 61; 71/72; 90/91/92) 은, 통상적으로, 상기 제 2 가상선들 중의 상기 하나의 가상선 (x) 에 평행한 한 쌍의 단선(end lines) (41a; 61b; 71a/72a) 및 상기 제 2 가상선들 중의 상기 다른 하나의 가상선에 평행한 한 쌍의 측선(side lines) (41b; 61b; 71b/72b) 을 갖는 직사각형 영역을 점유하며, 상기 제 1 가상선은 상기 단선들 중의 하나의 단선과 상기 측선들 중의 하나의 측선 사이로 연장하는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 제 1 가상선은, 각 측선 (41b; 61b; 71b/72b) 보다 짧고 상기 제 2 가상선들 중의 상기 하나의 가상선 (x) 방향으로 서로 이격된 복수의 제 1 서브라인 (41c; 61c) 및 각 단선보다 짧고 상기 제 2 가상선들 중의 상기 다른 가상선 (y) 의 방향으로 서로 이격되며, 상기 복수의 제 1 서브라인에 택일적으로 접속되는 복수의 제 2 서브라인 (41d; 61b) 으로 이루어진 지그재그선 상으로 연장하는 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 복수의 제 2 서브라인들 중의 하나의 서브라인 (61a) 은 상기 복수의 제 2 서브라인들 중의 다른 서브라인들 (61b) 보다 긴 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 제 1 상호 접속부들 중의 하나 이상의 상호 접속부 (74e-74h) 는 상기 제 1 도전선들 중의 하나의 도전선에 접속되는 것을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 제 1 상호 접속부들 중의 다른 상호 접속부 (45a-45h; 74a-74d; 99a-99d/100a-100d) 는 상기 제 1 도전선들 중의 하나의 도전선 및 상기 제 2 도전선들 중의 하나의 도전선에 접속되는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 제 1 상호 접속부들 중의 적어도 하나의 상호 접속부 (98a-98d) 는 상기 제 2 도전선들 중의 하나의 도전선에 접속되는 것을 특징으로 하는 반도체 장치.
  9. 제 1 항에 있어서,
    상기 제 1 레벨 및 상기 제 2 레벨과 다른 제 3 레벨 상에 배열되며, 상기 제 1 도전선들 (50a) 에 평행하게 연장하는 제 3 도전선 (50d); 및
    상기 복수의 신호 단자들 중의 제 2 신호 단자들 (44a-44d) 과 상기 제 1, 제 2 및 제 3 도전선들 (50a/50b/50d) 사이에 선택적으로 접속되는 제 2 상호 접속부들 (52a-52d) 을 더 구비하는 것을 특징으로 하는 반도체 장치.
KR1019980028764A 1997-07-16 1998-07-15 비스듬히배열된신호단자들이2차원상으로연장가능한신호선들을통해접속되는기능블록을갖는반도체장치 KR100299895B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9191541A JPH1140736A (ja) 1997-07-16 1997-07-16 半導体装置
JP97-191541 1997-07-16

Publications (2)

Publication Number Publication Date
KR19990013909A KR19990013909A (ko) 1999-02-25
KR100299895B1 true KR100299895B1 (ko) 2001-10-27

Family

ID=16276397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980028764A KR100299895B1 (ko) 1997-07-16 1998-07-15 비스듬히배열된신호단자들이2차원상으로연장가능한신호선들을통해접속되는기능블록을갖는반도체장치

Country Status (4)

Country Link
US (1) US6218865B1 (ko)
JP (1) JPH1140736A (ko)
KR (1) KR100299895B1 (ko)
CN (1) CN1212460A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8126519B2 (en) * 2007-08-31 2012-02-28 Hewlett-Packard Development Company, L.P. Housing for mobile computing device having construction to slide and pivot into multiple positions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647650A (en) * 1987-06-30 1989-01-11 Toshiba Corp Image reader

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197555A (en) * 1975-12-29 1980-04-08 Fujitsu Limited Semiconductor device
DE3584102D1 (de) * 1984-03-08 1991-10-24 Toshiba Kawasaki Kk Integrierte halbleiterschaltungsvorrichtung.
JPS62120042A (ja) 1985-11-20 1987-06-01 Fujitsu Ltd 自動配線方式
JPH0738414B2 (ja) * 1987-01-09 1995-04-26 株式会社東芝 半導体集積回路
JP2965626B2 (ja) * 1990-06-25 1999-10-18 株式会社東芝 半導体集積回路
EP0466463A1 (en) * 1990-07-10 1992-01-15 Kawasaki Steel Corporation Basic cell and arrangement structure thereof
US5095325A (en) * 1991-02-14 1992-03-10 Peter Carstens Flash adaptor for adjusting the position of a flash relative to a camera while maintaining the flash in a constant angular orientation
JP3030991B2 (ja) * 1991-11-14 2000-04-10 日本電気株式会社 半導体集積回路
US5682107A (en) * 1994-04-01 1997-10-28 Xilinx, Inc. FPGA architecture with repeatable tiles including routing matrices and logic matrices
US5663677A (en) * 1995-03-30 1997-09-02 Lucent Technologies Inc. Integrated circuit multi-level interconnection technique
US5723883A (en) * 1995-11-14 1998-03-03 In-Chip Gate array cell architecture and routing scheme
US5894142A (en) * 1996-12-11 1999-04-13 Hewlett-Packard Company Routing for integrated circuits
JPH10335613A (ja) * 1997-05-27 1998-12-18 Mitsubishi Electric Corp 半導体集積回路装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647650A (en) * 1987-06-30 1989-01-11 Toshiba Corp Image reader

Also Published As

Publication number Publication date
CN1212460A (zh) 1999-03-31
US6218865B1 (en) 2001-04-17
JPH1140736A (ja) 1999-02-12
KR19990013909A (ko) 1999-02-25

Similar Documents

Publication Publication Date Title
CA2171804A1 (en) Crosstalk noise reduction connector for telecommunication system
US5040990A (en) Modular vehicle electronic system
US4682828A (en) Bus bar bridged pc board for transitional termination of multiple cables and method
US5820392A (en) High speed card edge connector
US7968810B2 (en) Electronic signal transmission and switching jack
US5772472A (en) Terminal block for high transmission rates
US5295842A (en) Electric junction box
US5722862A (en) Modular control apparatus having integrated field bus coupling
WO2003045072A3 (en) Telecommunications patch panel
WO2003045073A3 (en) Telecommunications patch panel
WO1980001628A1 (en) A multi-layered back plane for a computer system
CA2133635A1 (en) Electrical connector having reduced cross-talk
US6903390B2 (en) Single metal programmability in a customizable integrated circuit device
BR9102355A (pt) Conectores com estrutura de terra
KR100299895B1 (ko) 비스듬히배열된신호단자들이2차원상으로연장가능한신호선들을통해접속되는기능블록을갖는반도체장치
US6011695A (en) External bus interface printed circuit board routing for a ball grid array integrated circuit package
AU701705B2 (en) Terminal block for high transmission rates
US6981898B2 (en) Connector
US5397861A (en) Electrical interconnection board
CN1169035A (zh) 具有在存储器区域上定线的门阵列互连的集成电路
US6739920B2 (en) Joint connector
US6333472B1 (en) Reduction of crosstalk in data transmission system
JPH05185777A (ja) Ｉｃカード
US6585525B2 (en) Memory modules having conductors at edges thereof and configured to conduct signals to or from the memory modules via the respective edges
JPS6115395A (ja) 半導体チツプ用モジユ−ル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060612

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee