KR100296199B1

KR100296199B1 - 메모리 카드

Info

Publication number: KR100296199B1
Application number: KR1019990011124A
Authority: KR
Inventors: 가마신키치; 오쿠무라요시키; 나가세다케시; 하야시도모히로; 다카마츠야요시히로
Original assignee: 아끼구사 나오유끼; 후지쯔 가부시끼가이샤
Priority date: 1998-07-29
Filing date: 1999-03-31
Publication date: 2001-07-12
Also published as: US6418501B1; JP2000048149A; JP3593460B2; KR20000011228A

Abstract

본 발명은 2개의 인터페이스 규격을 정확하게 실현할 수 있도록 하는 메모리 카드의 제공을 목적으로 한다.

한쪽 인터페이스 규격으로 이용될 때에는 호스트 장치의 단자로부터 접지 또는 오픈 신호를 입력하고, 다른쪽 인터페이스 규격으로 이용될 때에는 그 단자로부터 2치화 신호를 입력하는 입력 단자(11)와, 호스트 장치가 발행하는 신호로부터 어느쪽 규격으로 이용할 것인지에 대한 정보를 취득하는 제1 회로(12)와, 제1 회로(12)가 취득하는 정보에 따라 입력 단자(11)가 접지 또는 오픈 신호를 입력하는 인터페이스 규격으로 이용될 때에는 하이 레벨의 전압을 출력하고, 입력 단자(11)가 2치화 신호를 입력하는 인터페이스 규격으로 이용될 때에는 하이 임피던스를 출력하는 제2 회로(13)와, 제2 회로(13)의 출력 신호와 입력 단자(11) 사이를 접속하는 저항(14)을 구비하도록 구성한다.

Description

메모리 카드{MEMORY CARD}

본 발명은 PCMCIA 인터페이스 규격과 IDE 인터페이스 규격의 2개의 인터페이스 규격을 실현하는 메모리 카드에 관한 것으로, 특히 2개의 인터페이스 규격을 정확하게 실현할 수 있도록 하는 메모리 카드에 관한 것이다.

PCMCIA 인터페이스 규격은 IC 메모리 카드나 I/O 카드의 인터페이스 규격으로서 제공되어 있고, IDE 인터페이스 규격은 하드 디스크의 인터페이스 규격으로서 제공되어 있다.

최근에는, 플래시 메모리 등의 메모리를 탑재하는 메모리 카드의 사용 방법의 예로서, 메모리 카드를 디지털 카메라에 설치하고, 디지털 카메라에 의해 화상 등을 취입하여 기억시키고, 이 기억한 메모리 카드를 퍼스널 컴퓨터의 PCMCIA 사이즈의 슬롯에 다시 설치하여 화상의 편집 및 가공을 행하는 것이 알려져 있다. 따라서, 메모리 카드는 퍼스널 컴퓨터에 설치하여 사용하기 위한 PCMCIA 인터페이스규격과, 디지털 카메라에 설치하여 사용하기 위한 IDE 인터페이스 규격을 실현할 필요가 있고, 이러한 2개의 인터페이스 규격을 실현하는 경우, 그 인터페이스 규격을 정확하게 실현해 나갈 필요가 있다.

PCMCIA 인터페이스 규격과 IDE 인터페이스 규격은 모두 68핀의 핀구성을 갖는 인터페이스 규격이다.

이 2개의 인터페이스 규격을 동일한 메모리 카드로 실현하는데 있어서 특히 문제가 되는 것이 56번 핀이다.

이 56번 핀은 PCMCIA 인터페이스 규격에서는 어드레스(25)의 핀으로서 정의되는데 비하여, IDE 인터페이스 규격에서는 CSEL 신호의 핀으로서 정의되고 있다.

이 CSEL 신호는 IDE 인터페이스 규격에서 호스트 장치로부터 드라이브에 대하여 0계의 드라이브로서 동작하는지 1계의 드라이브로서 동작하는지를 통지하기 위한 신호로서 이용되고 있다.

구체적으로는, 도 12에 도시된 바와 같이, 드라이브측의 56번 핀을 풀업 저항(도면중의 R)을 통해 전원에 접속하는 구성을 채용할 때에, 호스트 장치는 56번 핀으로부터 접지된 CSEL 신호를 출력함으로써 드라이브에 대하여 0계의 드라이브로서 동작하는 것을 통지하고, 56번 핀으로부터 오픈된 CSEL 신호를 출력함으로써 드라이브에 대하여 1계의 드라이브로서 동작하는 것을 통지하게 된다.

따라서, 이 메모리 카드를 PCMCIA 인터페이스 규격으로 이용하는 경우에는 도 13에 도시된 바와 같이 어드레스(25)의 핀으로서 정의되는 56번 핀에 전원에 접속되는 풀업 저항이 접속되도록 되어 있다.

확실히, 메모리 카드를 PCMCIA 인터페이스 규격으로 이용하는 경우, 어드레스(25)의 핀으로서 정의되는 56번 핀에 풀업 저항이 접속되어 있어도 원칙적으로는 어드레스(25)에 전송되는 어드레스 데이터에 악영향을 주지 않는다.

그러나, 어드레스(25)의 핀으로서 정의되는 56번 핀에 풀업 저항이 접속되는 것은 PCMCIA 인터페이스 규격을 정확하게 실현하지 않는 것이므로 바람직하지 않다.

또, 이 풀업 저항이 접속됨에 따라 어드레스(25)에 전송되는 어드레스 데이터의 비트가 왜곡되어 반전될 가능성이 발생되므로, PCMCIA 인터페이스 규격을 충족시키지 않는다고 하는 문제가 있다.

본 발명은 이러한 사정을 감안하여 이루어진 것으로, PCMCIA 인터페이스 규격과 IDE 인터페이스 규격이라는 2개의 인터페이스 규격을 실현하는 구성을 채용하는 경우에 그 2개의 인터페이스 규격을 정확하게 실현할 수 있도록 하는 새로운 메모리 카드의 제공을 목적으로 한다.

도 1은 본 발명의 원리 구성도.

도 2는 본 발명의 메모리 카드의 회로 구성예.

도 3은 PCMCIA 규격의 설명도.

도 4는 PCMCIA 규격의 설명도.

도 5는 IDE 규격의 설명도.

도 6은 IDE 규격의 설명도.

도 7은 호스트 컨트롤러의 회로 구성의 일실시예.

도 8은 선택 회로의 일실시예.

도 9는 선택 회로의 타이밍도.

도 10은 제어 회로의 일실시예.

도 11은 판단 회로의 일실시예.

도 12는 IDE 인터페이스 규격의 설명도.

도 13은 종래 기술의 설명도.

〈도면의 주요부분에 대한 부호의 설명〉

1: 메모리 카드

2: 호스트 장치

10: 메모리 카드 기능

11: 입력 단자

12: 제1 회로

13: 제2 회로

14: 저항

15: 조정 회로

도 1에 본 발명의 원리 구성을 도시한다.

도면중 도면 부호 '1'은 본 발명을 구현한 2개의 인터페이스 규격을 실현하는 메모리 카드이고, 도면 부호 '2'는 본 발명의 메모리 카드(1)를 장착하는 호스트 장치이다.

본 발명의 메모리 카드(1)는 메모리나 컨트롤러 등으로 구성되는 메모리 카드 기능(10)과, 한쪽 인터페이스 규격으로 이용될 때에는 호스트 장치(2)의 단자로부터 접지 또는 오픈 신호를 입력하고, 다른쪽 인터페이스 규격으로 이용될 때에는 그 단자로부터 2치화 신호를 입력하는 입력 단자(11)와, 호스트 장치(2)가 발행하는 신호로부터 어느쪽 규격으로 이용할 것인지에 대한 정보를 취득하는 제1 회로(12)와, 제1 회로(12)가 취득하는 정보에 따라 입력 단자(11)가 접지 또는 오픈 신호를 입력하는 인터페이스 규격으로 이용될 때에는 하이 레벨의 전압을 출력하고, 입력 단자(11)가 2치화 신호를 입력하는 인터페이스 규격으로 이용될 때에는 하이 임피던스를 출력하는 제2 회로(13)와, 제2 회로(13)의 출력 신호와 입력 단자(11) 사이를 접속하는 저항(14)과, 제1 회로(12)가 취득하는 규격 정보에 따라 2개의 인터페이스 규격을 실현하기 위한 조정 처리를 실행하는 조정 회로(15)를 구비한다.

이와 같이 구성되는 본 발명의 메모리 카드(1)에서, 제1 회로(12)는 예컨대 전원 투입시에 파워온 리셋 신호를 사용하여 호스트 장치(2)가 발행하는 신호를 샘플링하여 래치함으로써 어느쪽 규격으로 이용할 것인지에 대한 정보를 취득한다.

제2 회로(13)는 예컨대 제1 회로(12)에 의해 래치된 신호를 제어 신호로서 이용하는 3-상태 버퍼 구성에 따라 입력 단자(11)가 접지 또는 오픈 신호를 입력하는 인터페이스 규격으로 이용될 때에는 하이 레벨의 전압을 출력하고, 입력 단자(11)가 2치화 신호를 입력하는 인터페이스 규격으로 이용될 때에는 하이 임피던스를 출력한다.

이 구성에 따라, 본 발명의 메모리 카드(1)에서는 입력 단자(11)가 접지 또는 오픈 신호를 입력하는 인터페이스 규격으로 이용될 때에는 제2 회로(13)가 출력하는 하이 레벨의 전압에 따라 저항(14)이 풀업 저항으로서 기능하여 입력 단자(11)에 입력되는 접지 또는 오픈 신호를 판별 가능함으로써 정확한 인터페이스 규격을 실현할 수 있게 된다.

그리고, 입력 단자(11)가 2치화 신호를 입력하는 인터페이스 규격으로 이용될 때에는 제2 회로(13)가 출력하는 하이 임피던스에 따라 저항(14)이 존재하지 않게 되어 입력 단자(11)에 입력되는 2치화 신호를 정확히 입력 가능함으로써 정확한 인터페이스 규격을 실현할 수 있게 된다.

이하, 실시 형태에 따라 본 발명을 상세히 설명한다.

도 2에 본 발명의 메모리 카드(1)의 회로 구성의 일예를 도시한다.

이 도면에 도시된 바와 같이, 본 발명의 메모리 카드(1)는 예컨대 플래시 메모리(20)를 탑재하여 퍼스널 컴퓨터(2a)가 발행하는 액세스 요구에 응답하여 이 플래시 메모리(20)로의 액세스 처리를 실행하는 것으로, 이 처리를 실현하기 위해 플래시 메모리(20) 이외에 ROM(22)을 갖는 CPU(21), 플래시 컨트롤러(23), 호스트 컨트롤러(24), 버퍼(25), 버스(26) 등을 구비하고 있다.

이 ROM(22)에는 플래시 메모리(20)로의 액세스를 실현하는 프로그램이 기억되어 있고, CPU(21)는 퍼스널 컴퓨터(2a)가 액세스 요구를 발행하는 경우에 그 프로그램에 따라 플래시 컨트롤러(23)에 대하여 액세스 지시를 발행함으로써 플래시 메모리(20)로의 액세스를 실행하는 처리를 행한다.

플래시 컨트롤러(23)는 CPU(21)로부터 액세스 지시가 발행되는 경우에버스(26)의 버스 사용권을 획득하여 플래시 메모리(20)에 플래시 명령을 발행함으로써 플래시 메모리로(20)로의 액세스를 실행한다. 버퍼(25)는 플래시 메모리(20)에 기록하는 데이터나, 플래시 메모리(20)로부터 독출한 데이터를 격납한다. 호스트 컨트롤러(24)는 퍼스널 컴퓨터(2a) 사이의 인터페이스 처리를 실행한다.

본 발명의 메모리 카드(1)는 퍼스널 컴퓨터(2a)와의 인터페이스 규격으로서 PCMCIA 인터페이스 규격과 IDE 인터페이스 규격의 2개를 실현하고 있다.

이 PCMCIA 인터페이스 규격은 IC 메모리 카드나 I/O 카드의 인터페이스 규격으로서 제공되어 있고, 퍼스널 컴퓨터(2a)와의 사이에 설치하는 68핀 구성의 접속용 단자에 도 3 및 도 4에 도시하는 바와 같은 신호를 할당하는 구성을 채용하고 있다.

한편, IDE 인터페이스 규격은 하드 디스크의 인터페이스 규격으로서 제공되어 있고, 퍼스널 컴퓨터(2a)와의 사이에 설치하는 68핀 구성의 접속용 단자에 도 5및 도 6에 도시하는 바와 같은 신호를 할당하는 구성을 채용하고 있다.

도 4로부터 알 수 있는 바와 같이, PCMCIA 인터페이스 규격에서는 56번 핀에 대하여 어드레스(25)를 할당하는데 비하여, 도 6으로부터 알 수 있는 바와 같이, IDE 인터페이스 규격에서는 56번 핀에 대하여 CSEL 신호를 할당하고 있다.

이 CSEL 신호는 퍼스널 컴퓨터(2a)로부터 메모리 카드(1)에 대하여 0계의 드라이브로서 동작할 것인지 1계의 드라이브로서 동작할 것인지를 통지하기 위한 신호로서 이용되고 있고, 구체적으로는, 도 12에서 설명한 바와 같이, 퍼스널 컴퓨터(2a)는 0계의 드라이브로서 동작하는 것을 통지하는 경우에는 메모리카드(1)에 대하여 접지된 CSEL 신호를 출력하고, 1계의 드라이브로서 동작하는 것을 통지할 때에는 메모리 카드(1)에 대하여 오픈된 CSEL 신호를 출력한다.

또한, 후술하는 바와 같이, 퍼스널 컴퓨터(2a)로부터 메모리 카드(1)에 대하여 PCMCIA 인터페이스 규격으로 동작할 것인지 IDE 인터페이스 규격으로 동작할 것인지를 통지하기 위한 신호로서, 9번 핀이 출력하는 출력 인에이블 신호가 이용된다.

이 9번 핀이 출력하는 출력 인에이블 신호는 PCMCIA 인터페이스 규격에서는 전원 투입시에 하이 레벨을 나타내고, 그 후에는 인에이블의 지시에 응답하여 하이 레벨이나 로우 레벨중 어느 한쪽을 나타내는데 비하여, IDE 인터페이스 규격에서는 전원 투입시에 제한되지 않고 항상 로우 레벨을 나타낸다고 하는 특성을 갖는다.

도 7에 본 발명의 메모리 카드(1)에 구비되는 호스트 컨트롤러(24)의 회로 구성의 일실시예를 도시한다. 여기서, 도면중에 도시하는 「[56]」등은 56번 핀 등을 나타내고 있다.

이 도면에 도시된 바와 같이, 호스트 컨트롤러(24)는 PCMCIA 인터페이스 규격과 IDE 인터페이스 규격의 2개의 규격을 실현하기 위해 제공되는 조정 회로(30)와, PCMCIA 인터페이스 규격에서는 어드레스(25)가 할당되고, IDE 인터페이스 규격에서는 CSEL 신호가 할당되는 56번 핀에 대응되어 설치되며, 56번 핀에 풀업 저항을 접속할 것인지의 여부를 제어하는 제어 회로(40)와, CSEL 신호로 지시되는 드라이브 번호를 사용하여 퍼스널 컴퓨터(2a)가 발행하는 액세스 지시에 따를 것인지의 여부 등을 판단하는 판단 회로(50)를 구비한다.

이 조정 회로(30)에는 퍼스널 컴퓨터(2a)가 발행하는 신호에 따라 PCMCIA 인터페이스 규격으로 동작할 것인지 IDE 인터페이스 규격으로 동작할 것인지를 지시하는 IDEMODE 신호를 생성하여 그것을 도시하지 않은 메모리 제어 기능에 통지하는 선택 회로(31)가 설치되어 있다.

도 8에 이 선택 회로(31)의 일실시예를 도시한다.

이 실시예에 따른 선택 회로(31)는 9번 핀이 출력하는 출력 인에이블 신호를 반전하여 출력하는 인버터 회로(310)와, 로우 액티브의 게이트 단자/소거 단자를 가지며, 파워온 리셋 신호(POR 신호)를 게이트 단자에 입력하고, 인버터 회로(310)의 출력 신호를 소거 단자에 입력하며, 전원 전압을 D 단자에 입력함으로써 IDEMODE 신호를 생성하는 래치 회로(311)로 구성되어 있다.

이와 같이 구성되는 선택 회로(31)에서는 전원 투입 개시로부터 소정 시간 로우 레벨을 나타내는 파워온 리셋 신호를 수신하고, 래치 회로(311)가 게이트 단자에 입력되는 로우 레벨의 신호치에 따라 D 단자에 입력되는 하이 레벨의 신호치의 판독 동작을 행한다.

이 때, 퍼스널 컴퓨터(2a)로부터 IDE 인터페이스 규격이 지시되는 경우에는 상술한 바와 같이 9번 핀이 출력하는 출력 인에이블 신호는 로우 레벨을 나타내고 있으므로, 인버터 회로(310)의 출력 신호는 하이 레벨을 나타내며, 그 결과, 래치 회로(311)는 소거 동작을 행하지 않고 D 단자에 입력되는 하이 레벨의 신호치를 판독하여 하이 레벨을 출력한다.

이 상태에서, 전원 투입 개시로부터 소정의 시간 경과함으로써 파워온 리셋신호가 하이 레벨로 바뀌면, 래치 회로(311)는 D 단자에 입력되는 하이 레벨의 신호치의 판독 동작을 정지하고, 그 결과, 하이 레벨을 계속해서 출력하게 된다.

즉, 선택 회로(31)는 퍼스널 컴퓨터(2a)로부터 IDE 인터페이스 규격이 지시되는 경우에는 도 9의 (a)의 타이밍도에 도시된 바와 같이 하이 레벨을 나타내는 IDEMODE 신호를 출력한다.

또, 이 상태에 있을 때에는 도 9의 (a)중의 점선으로 도시된 바와 같이, 9번 핀이 출력하는 출력 인에이블 신호가 PCMCIA 인터페이스 규격으로 정의되도록 하이 레벨로 바뀌는 경우가 발생하면, 래치 회로(311)는 소거 동작을 행함으로써 로우 레벨을 출력하게 되지만, 파워온 리셋 신호가 하이 레벨이 된 상태이기 때문에, D 단자에 입력되는 하이 레벨의 신호치의 판독은 행해지지 않고, 따라서, 이 후 하이 레벨을 출력하지 않는다.

한편, 래치 회로(311)는 전원 투입 개시시에 파워온 리셋 신호에 따라 D 단자에 입력되는 하이 레벨의 신호치의 판독 동작을 행할 때, 퍼스널 컴퓨터(2a)로부터 PCMCIA 인터페이스 규격이 지시되는 경우에는, 상술한 바와 같이, 9번 핀이 출력하는 출력 인에이블 신호는 하이 레벨을 나타내고 있기 때문에, 인버터 회로(310)의 출력 신호는 로우 레벨을 나타내고, 그 결과 래치 회로(311)는 소거 동작을 행함으로써 로우 레벨을 출력한다.

이 상태에서, 전원 투입 개시로부터 소정 시간 경과함으로써, 파워온 리셋 신호가 하이 레벨로 바뀌면, 래치 회로(311)는 D 단자에 입력되는 하이 레벨의 신호치의 판독 동작을 정지하며, 그 결과, 로우 레벨을 계속해서 출력하게 된다.

즉, 선택 회로(31)는 퍼스널 컴퓨터(2a)로부터 PCMCIA 인터페이스 규격이 지시되는 경우에는 도 9의 (b)의 타이밍도에 도시된 바와 같이 로우 레벨을 나타내는 IDEMODE 신호를 출력한다.

또, 이 상태에 있을 때에, 도 9의 (b)중에 도시된 바와 같이, 9번 핀이 출력하는 출력 인에이블 신호가 로우 레벨로 바뀌어도, 파워온 리셋 신호는 하이 레벨이 된 상태이기 때문에 D 단자에 입력되는 하이 레벨의 신호치의 판독은 행해지지 않고, 따라서, 래치 회로(311)는 로우 레벨을 계속해서 출력하게 된다.

이 선택 회로(31)가 출력하는 IDEMODE 신호를 수신하여 도 7에 도시하지 않는 메모리 제어 기능이 동작하는 동시에 도 7에 도시한 조정 회로(30) 및 제어 회로(40)가 동작한다.

즉, 조정 회로(30)는 도 7에 도시된 바와 같이 AND 회로, OR 회로, 멀티플렉서 회로 및 EOR 회로로 구성되어 있지만, 선택 회로(31)가 출력하는 IDEMODE 신호를 수신하는 AND 회로는 PCMCIA 인터페이스 규격일 때에는 퍼스널 컴퓨터(2a)로부터의 신호를 그대로 통과시키고, IDE 인터페이스 규격일 때에는 그 신호를 차단하도록 동작한다. 또한, OR 회로는 로우 액티브로 동작함으로써 부논리의 논리곱 회로로서 동작하여, AND 회로와 동일하게 PCMCIA 인터페이스 규격일 때에는 퍼스널 컴퓨터(2a)로부터의 신호를 그대로 통과시키고, IDE 인터페이스 규격일 때에는 그 신호를 차단하도록 동작한다.

또한, 멀티플렉서 회로는 PCMCIA 인터페이스 규격일 때에는 0측의 입력 데이터를 선택하여 출력하고, IDE 인터페이스 규격일 때에는 1측의 입력 데이터를 선택하여 출력하도록 동작한다. 또한, EOR 회로는 PCMCIA 인터페이스 규격과 IDE 인터페이스 규격에서 리셋 신호가 반전하고 있다는 특성을 수신하여 PCMCIA 인터페이스 규격일 때에는 퍼스널 컴퓨터(2a)로부터의 리셋 신호를 그대로 통과시키고, IDE인터페이스 규격일 때에는 그 리셋 신호를 반전하도록 동작한다.

이 조정 회로(30)의 동작에 의해, 메모리 카드(1)는 PCMCIA 인터페이스 규격이 지정될 때에는 PCMCIA 인터페이스 규격을 실현하고, IDE 인터페이스 규격이 지정될 때에는 IDE 인터페이스 규격을 실현한다.

다음에, 선택 회로(31)가 출력하는 IDEMODE 신호를 수신하여 동작하는 제어 회로(40)에 대해서 설명한다.

도 10에 제어 회로(40)의 일실시예를 도시한다.

이 실시예에 따른 제어 회로(40)는 선택 회로(31)가 출력하는 IDEMODE 신호를 반전하여 출력하는 반전 회로(400)와, 풀업 저항(402)을 통해 접속되는 하이 레벨의 전압을 입력으로 하고, 반전 회로(400)의 출력 신호를 제어 신호로 하여 출력 신호를 56번 핀에 출력하는 3-상태 버퍼 회로(401)로 구성되어 있다.

이와 같이 구성되는 제어 회로(40)에서, 3-상태 버퍼 회로(401)는 선택 회로(31)가 IDE 인터페이스 규격에 따르도록 지시하는 하이 레벨의 IDEMODE 신호를 출력할 때에는 풀업 저항(402)을 통해 접속되는 하이 레벨의 전압을 출력함으로써 하이 레벨의 전압을 56번 핀에 출력하고, 한편, 선택 회로(31)가 PCMCIA 인터페이스 규격에 따르도록 지시하는 로우 레벨의 IDEMODE 신호를 출력할 때에는 하이 임피던스의 신호를 56번 핀에 출력한다.

이 제어 회로(40)의 출력 신호에 따라 IDE 인터페이스 규격이 이용됨으로써, 퍼스널 컴퓨터(2a)의 56번 핀으로부터 CSEL 신호가 출력될 때에는 그 CSEL 신호가 풀업 저항(402)을 통해 하이 레벨의 전압에 접속되고, 이것에 의해, 퍼스널 컴퓨터(2a)로부터 출력되는 CSEL 신호가 접지되어 있는지 오픈되어 있는지를 검출할 수 있게 된다.

그리고, 이 제어 회로(40)의 출력 신호에 따라 PCMCIA 인터페이스 규격이 이용됨으로써, 퍼스널 컴퓨터(2a)의 56번 핀으로부터 어드레스(25)의 신호가 출력되는 경우에는 그 어드레스(25)의 신호에 풀업 저항(402)이 접속되지 않은 형태가 되고, 이것에 의해, PCMCIA 인터페이스 규격을 정확하게 실현할 수 있게 된다.

도 7에 도시한 판단 회로(50)는 IDE 인터페이스 규격이 이용될 때에는 CSEL 신호로 지시되는 드라이브 번호를 유지함으로써 자기 메모리 카드(1)의 드라이브 번호를 유지하는 동시에, 퍼스널 컴퓨터(2a)가 드라이브 번호를 지정하여 액세스 지시를 발행할 때, 그 유지하는 자기 메모리 카드(1)의 드라이브 번호와 액세스 지시의 드라이브 번호를 비교하여, 그 2개의 드라이브 번호가 일치할 때에는 메모리 제어 기능에 그 취지를 통지하도록 동작한다.

또, 이 판단 회로(50)는 PCMCIA 인터페이스 규격이 이용될 때에는 메모리 카드(1)의 삽입시에 기록되는 카드 번호를 유지함으로써 자기 메모리 카드(1)의 카드 번호를 유지하는 동시에, 퍼스널 컴퓨터(2a)가 카드 번호를 지정하여 액세스 지시를 발행할 때, 그 유지하는 자기 메모리 카드(1)의 카드 번호와, 액세스 지시의 카드 번호를 비교하여, 그 2개의 카드 번호가 일치할 때에는 메모리 제어 기능에 그취지를 통지하도록 동작한다.

도 11에 이 판단 회로(50)의 회로 구성의 일실시예를 도시한다. 또, 이 회로 구성에서는 PCMCIA 인터페이스 규격이 이용될 때 카드 번호 0과 카드 번호 1을 지정할 수 있도록 되어 있다.

이 실시예에 따른 판단 회로(50)는 CSEL 신호로 지시되는 드라이브 번호(0 또는 1)를 유지하는 레지스터(500)와, 액세스 지시일 때에 지정되는 드라이브 번호(0 또는 1)를 유지하거나, 메모리 카드(1)의 삽입시에 기록되는 카드 번호를 유지하는 레지스터(501)와, 레지스터(500)가 유지하는 드라이브 번호와 레지스터(501)가 유지하는 드라이브 번호가 일치하는지의 여부를 검출하는 비교 회로(502)와, 액세스 지시일 때에 지정되는 카드 번호와 레지스터(501)가 유지하는 카드 번호가 일치하는지의 여부를 검출하는 비교 회로(503)와, 선택 회로(31)가 IDE 인터페이스 규격에 따르도록 지시하는 IDEMODE 신호를 출력할 때 비교 회로(502)의 검출 결과를 선택하여 출력하고, 선택 회로(31)가 PCMCIA 인터페이스 규격에 따르도록 지시하는 IDEMODE 신호를 출력할 때 비교 회로(503)의 검출 결과를 선택하여 출력하는 멀티플렉서 회로(504)와, 멀티플렉서 회로(504)의 출력 신호를 유지하여 도시하지 않은 메모리 제어 기능에 통지하는 레지스터(505)로 구성되어 있다.

이 회로 구성에 따라, 판단 회로(50)는 상술한 동작을 실행하게 된다.

이상으로 설명한 바와 같이, 본 발명의 메모리 카드(1)에서, 제어 회로(40)는 선택 회로(31)가 IDE 인터페이스 규격에 따르도록 지시하는 IDEMODE 신호를 출력하면 하이 레벨의 전압을 56번 핀에 출력하고, PCMCIA 인터페이스 규격에 따르도록 지시하는 IDEMODE 신호를 출력하면 하이 임피던스의 신호를 56번 핀에 출력한다.

이 제어 회로(40)의 출력 신호에 따라 IDE 인터페이스 규격이 이용됨으로써, 퍼스널 컴퓨터(2a)의 56번 핀으로부터 CSEL 신호가 출력될 때에는 그 CSEL 신호가 풀업 저항(402)을 통해 하이 레벨의 전압에 접속되고, 이것에 의해, 퍼스널 컴퓨터(2a)로부터 출력되는 CSEL 신호가 접지되어 있는 것인지, 오픈되어 있는 것인지를 검출할 수 있게 된다.

그리고, 이 제어 회로(40)의 출력 신호에 따라 PCMCIA 인터페이스 규격이 이용됨으로써, 퍼스널 컴퓨터(2a)의 56번 핀으로부터 어드레스(25)의 신호가 출력될 때에는 그 어드레스(25)의 신호에 풀업 저항(402)이 접속되지 않은 형태가 되고, 이것에 의해, PCMCIA 인터페이스 규격을 정확하게 실현할 수 있게 된다.

도시한 실시예에 따라 본 발명을 설명하였지만 본 발명은 이것에 한정되는 것이 아니다. 예컨대, 실시예에서는 3-상태 버퍼 회로(401)를 사용하여 하이 레벨의 전압과 하이 임피던스를 출력하는 구성을 채용하였지만, 그 이외의 회로를 사용함으로써 하이 레벨의 전압과 하이 임피던스를 출력할 수도 있다.

또한, 실시예에서는 플래시 메모리를 탑재하는 메모리 카드를 상정하였지만, 그 이외의 메모리를 탑재하는 메모리 카드도 가능하다.

이상 설명한 바와 같이, 본 발명의 메모리 카드에 의하면, 특정 단자에 접지또는 오픈 신호를 입력하는 인터페이스 규격과, 그 특정 단자에 2치화 신호를 입력하는 인터페이스 규격이라는 2개의 인터페이스 규격을 실현하는 경우에, 그 2개의 인터페이스 규격을 정확하게 실현할 수 있게 된다.

따라서, 본 발명의 메모리 카드에 의하면, 인터페이스 규격에 따른 메모리 카드를 제공 가능함으로써, 정확한 데이터를 메모리에 기록할 수 있게 되는 동시에 정확한 데이터를 메모리로부터 독출할 수 있게 된다.

Claims

2개의 인터페이스 규격을 실현하는 메모리 카드에 있어서,

한쪽 인터페이스 규격으로 이용될 때에는 호스트 장치의 단자로부터 접지 또는 오픈 신호를 입력하고, 다른쪽 인터페이스 규격으로 이용될 때에는 상기 단자로부터 2치화 신호를 입력하는 입력 단자와;

호스트 장치가 발행하는 신호로부터 어느쪽 규격으로 이용할 것인지에 대한 정보를 취득하는 제1 회로와;

상기 제1 회로가 취득하는 정보에 따라, 상기 입력 단자가 접지 또는 오픈 신호를 입력하는 인터페이스 규격으로 이용될 때에는 하이 레벨의 전압을 출력하고, 상기 입력 단자가 2치화 신호를 입력하는 인터페이스 규격으로 이용될 때에는 하이 임피던스를 출력하는 제2 회로와;

상기 제2 회로의 출력 신호와 상기 입력 단자 사이를 접속하는 저항을 구비하는 것을 특징으로 하는 메모리 카드.
제1항에 있어서, 상기 제1 회로는 전원 투입시에, 파워온 리셋 신호를 사용하여 호스트 장치가 발행하는 신호를 샘플링하여 래치함으로써 어느쪽 규격으로 이용할 것인지에 대한 정보를 취득하는 것을 특징으로 하는 메모리 카드.
제1항 또는 제2항에 있어서, 상기 제2 회로는 상기 제1 회로가 취득하는 정보를 제어 신호로서 이용하는 3-상태 버퍼로 구성되는 것을 특징으로 하는 메모리 카드.