JPH11212862A - データ処理装置およびデータ処理装置のデータ書換え処理方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 受信バッファがいっぱいとなってタイムアウ
トしてしまう事態を確実に回避することである。 【解決手段】 フラッシュメモリ５に対するデータ書換
え時におけるデータ消去中に、パラレルインタフェース
制御部２がホスト装置に通知するビジー信号の解除タイ
ミングを所定時間遅延させる構成を特徴とする。つま
り、消去手段によるデータ消去中は、ホスト装置から受
信する所定単位の書換えデータの受信間隔を通常モード
時の受信間隔よりも延ばし、検出手段によりデータ消去
終了検出後は、ホスト装置から受信する所定単位の書換
えデータの受信間隔を通常モード時の受信間隔に復帰さ
せる通信制御手段と、を有することを特徴とするデータ
処理装置である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ書き換え可
能な不揮発メモリを有し、ホスト装置から受信したデー
タに基づき不発揮メモリの記憶データの書き換えを制御
するデータ処理装置およびデータ処理装置のデータ書換
え処理方法に関するものである。

【０００２】

【従来の技術】従来の記録装置は、記録装置を制御する
プログラム及び印字のためのフォントデータを不揮発の
マスクＲＯＭ、又はＥＰＲＯＭ内に有し、そこから動作
に必要なプログラムやフォントデータをＣＰＵ等が読み
出して印字処理が実行されるように構成されている。

【０００３】この場合において、プログラム又はフォン
トデータを記憶するマスクＲＯＭ又はＥＰＲＯＭは、プ
リンタ機能のアップによるプログラムの変更や、フォン
トデータの変更が生じた場合は新しいマスクＲＯＭ又は
ＥＰＲＯＭに交換するが、当該マスクＲＯＭ又はＥＰＲ
ＯＭを交換するためには、装置の分解が必要であり、一
般ユーザにはマスクＲＯＭ又はＥＰＲＯＭの交換はでき
ない。また、マスクＲＯＭは基板に直接ハンダ付けで実
装されているため、交換は大変困難でマスクＲＯＭの変
更は制御基板の変更を行っていた。

【０００４】このような状況を省みて、電気的に書き換
え可能な不揮発メモリ、例えばＥＰＲＯＭを有し、プロ
グラム又はフォントデータを電気的に書き換え可能な不
揮発メモリ内に持ち、バージョンアップ等変更が発生し
た場合は、メモリの交換をせずにデータ変更が可能な記
録装置も存在する。

【０００５】

【発明が解決しようとする課題】従来の書き換え可能な
不揮発メモリを有する記録装置は、上記のように構成さ
れているので、書き換え可能な不揮発メモリのデータを
書き換えるとき、書き換えデータは、ホスト装置から所
定の通信媒体を介して入力し、そのデータを書き換え可
能な不揮発メモリに書き込むが、その前に書き換え可能
な不揮発メモリ内のデータの消去を行う。この場合にお
いて、消去の開始は、ホストコンピュータから書き換え
可能な不揮発メモリのデータ消去開始コマンドを入力し
て消去動作に入るため、不揮発メモリのデータ消去中
は、ホストコンピュータとは通信状態にある。

【０００６】一方、ホストコンピュータからの受信デー
タを記憶する受信バッファの容量が少ない小型の記録装
置では、書き換え可能な不揮発メモリの消去中受信バッ
ファがフル状態になり、ホスト装置からのデータの入力
ができず、データ受信の待ち状態になる。書き換え可能
な不揮発メモリの容量が大きくなると、消去時間が長時
間になりこの間ホスト装置との通信が中断状態になり、
通信のタイムアウトが発生して通信が途中で切断される
という問題が発生する。

【０００７】本発明は上記の問題点を解消するためにな
されたもので、本発明の目的は、受信バッファの容量を
拡張することなく、不揮発性記憶手段に対するデータ書
換え時におけるデータ消去中に、ホスト装置からの書換
えデータ受信間隔を所定時間遅延させることができ、そ
の間にデータ消去を終了させることにより、受信バッフ
ァがいっぱいとなってタイムアウトしてしまう事態を確
実に回避することができるデータ処理装置およびデータ
処理装置のデータ書換え処理方法を提供することであ
る。

【０００８】

【課題を解決するための手段】本発明に係る第１の発明
は、所定の通信媒体を介してホスト装置から受信するデ
ータを一時格納する受信バッファを有するデータ処理装
置であって、データの書換えが可能な不揮発性記憶手段
と、前記不揮発性記憶手段に対する書換えモードの設定
に基づいて前記ホスト装置とのデータ受信速度を通常モ
ードよりも低速化させる選択信号を発生する発生手段
と、前記不揮発性記憶手段に記憶されていたデータを消
去する消去手段と、前記消去手段によるデータ消去終了
を検出する検出手段と、前記消去手段によるデータ消去
中は、前記ホスト装置から受信する所定単位の書換えデ
ータの受信間隔を前記通常モード時の受信間隔よりも延
ばし、前記検出手段によりデータ消去終了検出後は、前
記ホスト装置から受信する所定単位の書換えデータの受
信間隔を前記通常モード時の受信間隔に復帰させる通信
制御手段とを有するものである。

【０００９】本発明に係る第２の発明は、前記通信制御
手段は、前記消去手段によるデータ消去中は、前記ホス
ト装置に通知するビジー信号を解除するタイミングを前
記通常モード時よりも所定時間遅延させるものである。

【００１０】本発明に係る第３の発明は、前記通信制御
手段は、前記消去手段によるデータ消去中は、前記ホス
ト装置に通知するビジー信号を解除するタイミングを前
記通常モード時よりも計時される設定時間経過状態に基
づいて所定時間遅延させるものである。

【００１１】本発明に係る第４の発明は、前記通信制御
手段は、前記消去手段によるデータ消去中は、前記ホス
ト装置に通知するビジー信号を解除するタイミングを前
記通常モード時よりも入力されるデータ受信状態に基づ
いて所定時間遅延させるものである。

【００１２】本発明に係る第５の発明は、前記所定単位
の書換えデータは、バイト単位またはパケット単位の書
換えデータとするものである。

【００１３】本発明に係る第６の発明は、所定の通信媒
体を介してホスト装置から受信するデータを一時格納す
る受信バッファを有するデータ処理装置のデータ書換え
処理方法であって、データの書換えが可能な不揮発性記
憶手段に対する書換えモードの設定に基づいて前記ホス
ト装置とのデータ受信速度を通常モードよりも低速化さ
せる選択信号を発生する発生工程と、前記不揮発性記憶
手段に記憶されていたデータを消去する消去工程と、前
記消去工程によるデータ消去終了を検出する検出工程
と、前記消去工程によるデータ消去中は、前記ホスト装
置から受信する所定単位の書換えデータの受信間隔を前
記通常モード時の受信間隔よりも延ばし、前記検出手段
によりデータ消去終了検出後は、前記ホスト装置から受
信する所定単位の書換えデータの受信間隔を前記通常モ
ード時の受信間隔に復帰させる復帰工程とを有するもの
である。

【００１４】

【発明の実施の形態】〔第１実施形態〕図１は、本発明
の第１実施形態を示すデータ通信装置の一例を示す要部
ブロック図であり、例えばホストコンピュータと所定の
通信媒体を介して通信可能な記録装置に適用した場合に
対応する。

【００１５】図において、１はＣＰＵで、図示しないプ
ログラムＲＯＭ，外部メモリに記憶された制御プログラ
ムを実行して、記録処理を総括的に制御する。

【００１６】２はパラレルインタフェース制御部で、記
録装置のホストコンピュータとの通信を制御する。３は
ＤＲＡＭ制御部で、ＤＲＡＭ４に対する書き込み、読み
出しを制御する。５はフラッシュメモリで、書き換え可
能な不揮発メモリで構成され、記録処理に必要なデータ
を記憶する。６はマスクＲＯＭで、フラッシュメモリ５
に記憶されるデータの書き換えのための制御プログラム
を記憶する。なお、その他記録装置に必要な機能は省略
してある。

【００１７】図２は、図１に示したパラレルインタフェ
ース制御部２の詳細構成を説明するブロック図である。

【００１８】図において、１１はフィルタ回路で、ホス
トコンピュータからのストローブ信号ＳＴＢのノイズを
除去する。１２はレジスタで、データバスを介してホス
トコンピュータからのデータをラッチする。

【００１９】１３はＤＭＡ制御回路で、ホストコンピュ
ータから入力したデータをＤＭＡ動作にて図１に示した
ＤＲＡＭ４に書き込む書き込み動作を制御する。１４は
ＡＣＫ制御回路で、ホストコンピュータへの受信応答信
号であるアクノリッジ信号ＡＣＫの生成及びビジー信号
ＢＵＳＹの解除のタイミングを制御する。１５はスロー
ダウン制御回路で、ＢＵＳＹ信号を解除するタイミング
を調整（ＢＵＳＹ信号の解除時間を延ばす）するための
時間を計測する。２１〜２３はＪＫフリップフロップ
（ＪＫＦ／Ｆ）で、ＪＫＦ／Ｆ２１〜２３の端子Ｊはそ
れぞれ接続され、ＪＫＦ／Ｆ２１の端子ＫにはＤＭＡ制
御回路１３の出力が入力され、その出力が端子ＱよりＯ
Ｒゲート２４の一方に入力される。

【００２０】また、ＪＫＦ／Ｆ２２の端子Ｋには、ＡＣ
Ｋ制御回路１４の出力が入力され、端子Ｑよりビジー信
号ＢＵＳＹがホストコンピュータに出力される。さら
に、ＪＫＦ／Ｆ２３の端子Ｋには、スローダウン制御回
路１５の出力が入力され、端子Ｑからスローダウン制御
回路１５とＯＲゲート２４に対して出力信号が送出され
る。なお、ＪＫＦ／Ｆ２３のクリア端子ＣＬには、スロ
ーダウン選択信号が入力される。また、フィルタ回路１
１はインバート出力であり、ストローブ信号ＳＴＢの
「Ｌ」が入力されたとき「Ｈ］を出力する。以下、各部
の動作について説明する。

【００２１】通常に印字データを受信する場合は、ホス
トコンピュータはパラレルインタフェースのデータバス
にデータを出力するとともに、ストローブ信号ＳＴＢと
して「Ｌ」パルスを出力する。記録装置は、フィルタ回
路１１を通過したストローブ信号ＳＴＢでパラレルイン
タフェースのデータバス上のデータをレジスタ１２にラ
ッチする。

【００２２】また、フィルタ回路１１を通過したストロ
ーブ信号ＳＴＢはＪＫＦ／Ｆ２１，２２，２３のＪ端子
に入力されており、ストローブ信号ＳＴＢが入力される
と各ＪＫＦ／Ｆ２１，２２，２３の出力端子（端子Ｑ）
は、「Ｈ」を出力する。

【００２３】この際、ＪＫＦ／Ｆ２２の出力端子（端子
Ｑ）はビジー信号ＢＵＳＹに接続しているため、このビ
ジー信号ＢＵＳＹを用いて記録装置はＢＵＳＹ状態をホ
ストコンピュータに通知する。

【００２４】また、ＪＫＦ／Ｆ２１の出力信号は、ＤＭ
Ａリクエスト信号としてＤＭＡ制御回路１３に入力され
ており、レジスタ１２にラッチされたデータはＤＲＡＭ
４にＤＭＡ転送される。このようにしてＤＭＡ転送が終
了すると、ＤＭＡ制御回路１３は、パルス信号をＪＫＦ
／Ｆ２１の端子Ｋに出力する。端子Ｋに「Ｈ」信号が入
力されると、ＪＫＦ／Ｆ２１は、端子Ｑの出力を「Ｌ」
にする。

【００２５】通常状態では、スローダウン機能が選択さ
れていないため、ＪＫＦ／Ｆ２３の出力（端子Ｑ）は
「Ｌ」である。そのため、ＤＭＡ転送が終了すると、Ｏ
Ｒゲート２４の出力は「Ｈ」から「Ｌ」に変化し、ＡＣ
Ｋ制御回路１４に起動がかかり、ＡＣＫ制御回路１４は
所定の処理を行った後、アクノリッジ信号ＡＣＫを出力
すると共に，ＪＫＦ／Ｆ２２の端子Ｋに「Ｈ」信号を出
力する。

【００２６】ＪＫＦ／Ｆ２２のＫ端子に「Ｈ」が入力さ
れるとＪＫＦ／Ｆ２２の出力は「Ｌ」になり、ビジー信
号ＢＵＳＹが「Ｌ」になりＢＵＳＹ状態が解除される。

【００２７】以下、本実施形態の特徴的構成について図
２等を参照して説明する。

【００２８】上記のように構成された所定の通信媒体を
介してホスト装置から受信するデータを一時格納する受
信バッファを有するデータ処理装置であって、データの
書換えが可能な不揮発性記憶手段（フラッシュメモリ
５）と、前記不揮発性記憶手段に対する書換えモードの
設定に基づいて前記ホスト装置とのデータ受信速度を通
常モードよりも低速化させる選択信号を発生する発生手
段（ＣＰＵ１）と、前記不揮発性記憶手段に記憶されて
いたデータを消去する消去手段（ＣＰＵ１はマスクＲＯ
Ｍ６に記憶された制御プログラムを実行して消去処理す
る）と、前記消去手段によるデータ消去終了を検出する
検出手段（ＣＰＵ１はマスクＲＯＭ６に記憶された制御
プログラムを実行して検出処理する）と、前記消去手段
によるデータ消去中は、前記ホスト装置から受信する所
定単位の書換えデータの受信間隔を前記通常モード時の
受信間隔よりも延ばし、前記検出手段によりデータ消去
終了検出後は、前記ホスト装置から受信する所定単位の
書換えデータの受信間隔を前記通常モード時の受信間隔
に復帰させる通信制御手段（図２に示したパラレルイン
タフェース制御部２のスローダウン制御回路１５によ
る）とを有するので、不揮発性記憶手段に対するデータ
書換え時におけるデータ消去中に、ホスト装置からの書
換えデータ受信間隔を所定時間遅延させることができ、
その間にデータ消去を終了させて、受信バッファがいっ
ぱいとなってタイムアウトしてしまう事態を確実に回避
することができる。

【００２９】また、スローダウン制御回路１５は、ＣＰ
Ｕ１によるデータ消去中は、前記ホスト装置に通知する
ビジー信号ＢＵＳＹを解除するタイミングを前記通常モ
ード時よりも所定時間遅延させるので、受信バッファの
容量を拡張することなく、タイムアウトしない時間分、
ホスト装置から受信する書換えデータの受信間隔を長く
して、フラッシュメモリ５に書き込まれていたデータを
消去するに有効な時間をデータ書換え時におけるデータ
消去処理時間を稼ぎながら、データ消去とデータ書込み
とを確実に行うことができる。

【００３０】さらに、スローダウン制御回路１５は、Ｃ
ＰＵ１によるデータ消去中は、前記ホスト装置に通知す
るビジー信号を解除するタイミングを前記通常モード時
よりも計時される設定時間経過状態に基づいて所定時間
遅延させるので、受信バッファの容量を拡張することな
く、タイムアウトしない時間分を計時しながら、ホスト
装置から受信する書換えデータの受信間隔を長くして、
フラッシュメモリ５に書き込まれていたデータを消去す
るに有効な時間をデータ書換え時におけるデータ消去処
理時間を稼ぎながら、データ消去とデータ書込みとを確
実に行うことができる。

【００３１】また、前記所定単位の書換えデータは、バ
イト単位またはパケット単位の書換えデータとするの
で、フラッシュメモリ５に対するデータ書換え時におけ
るデータ消去中に、ホスト装置からの書換えデータ受信
間隔を所定時間遅延させることができ、その間にデータ
消去を終了させて、バイト単位またはパケット単位の書
換えデータで受信バッファがいっぱいとなってタイムア
ウトしてしまう事態を確実に回避することができる。

【００３２】以下、図３に示すフローチャートを参照し
て、フラッシュメモリ５のデータ書き換え処理動作につ
いて説明する。

【００３３】図３は、本発明に係るデータ通信装置にお
ける第１のデータ処理手順の一例を示すフローチャート
である。なお、（１）〜（７）は各ステップを示し、フ
ラッシュメモリ５のデータ書き換え処理手順に対応す
る。

【００３４】フラッシュメモリ５のデータを書き換える
場合は、まず、記録装置のモード設定をフラッシュメモ
リ５に対して書き換えモードを設定する（１）。フラッ
シュメモリ５に対して書き換えモードに設定されると、
ＣＰＵ１は書き換えの制御プログラムをマスクＲＯＭ６
から読み出し、フラッシュメモリ５への書き換え動作を
行い、ＣＰＵ１はＪＫＦ／Ｆ２３の端子ＣＬに入力すべ
きスローダウン選択信号を「Ｈ」に設定する（２）。こ
のスローダウン選択信号は、図２に示したＪＫＦ／Ｆ２
３のクリア端子ＣＬに接続されているため、スローダウ
ン選択信号が「Ｈ」になると、このＪＫＦ／Ｆ２３が有
効になる。

【００３５】次に、ホストコンピュータからフラッシュ
メモリ５の消去コマンドを受信すると（３）、記録装置
はフラッシュメモリ５の消去動作を開始する（４）。こ
の間も記録装置はホストコンピュータとの通信状態にあ
るためホストコンピュータは書き換えデータを送信して
くる。

【００３６】このようにしてホストコンピュータからフ
ラッシュメモリ５の書き換えデータが送信され、データ
ラッチのためストローブ信号ＳＴＢが記録装置に入力さ
れると、上述した通常のデータ受信のための回路が動作
するとともに、ＪＫＦ／Ｆ２３も動作し、ＪＫＦ／Ｆ２
３の端子Ｑが「Ｈ」信号を出力する。

【００３７】このＪＫＦ／Ｆ２３の出力信号は、スロー
ダウン制御回路１５に入力されており、この信号が
「Ｈ」になると、スローダウン制御回路１５が起動す
る。このようにしてスローダウン制御回路１５が起動す
ると、一定時間を測定し始め、該一定時間の測定が終了
した後、ＪＫＦ／Ｆ２３の端子Ｋを「Ｈ」としてリセッ
トし出力信号（端子Ｑの出力）を「Ｌ」にする。

【００３８】この際、ＪＫＦ／Ｆ２３の出力信号は、Ｏ
Ｒゲート２４に入力されており、この出力信号が「Ｈ」
の状態では、ホストコンピュータからの受信データのＤ
ＲＡＭ４へのＤＭＡ転送が終了しても、ＯＲゲート２４
の出力は「Ｈ」のままであり、ＡＣＫ制御回路１４が起
動せず、ビジー信号ＢＵＳＹは「Ｈ」のままになり、記
録装置はＢＵＳＹ状態をホストコンピュータに通知し続
ける。

【００３９】スローダウン制御回路１５が一定時間を計
測し、ＪＫＦ／Ｆ２３の出力が「Ｌ」になると、ＯＲゲ
ート２４の出力も「Ｌ」になり、ＡＣＫ制御回路１４が
起動しＢＵＳＹ状態が解除される。

【００４０】この際、スローダウン制御回路１５で計測
する上記一定時間を、受信データのＤＲＡＭ４に対する
ＤＭＡ転送が終了する時間より長く、また、ホストコン
ピュータがタイムアウトする時間より短く設定すること
により、ホストコンピュータからの次のデータ受信時間
開始までの時間を遅くすることができる（５）。

【００４１】次に、フラッシュメモリ５のデータの消去
が終了しているかどうかを判定して（６）、フラッシュ
メモリ５のデータの消去が終了していると判定した場合
は、フラッシュメモリ５はデータの消去完了を示す信号
をＣＰＵ１に出力する。

【００４２】次に、ＣＰＵ１は消去終了信号をフラッシ
ュメモリ５から得ると、スローダウン選択信号を「Ｌ」
に設定する（７）。この設定によりスローダウン制御回
路１５は動作しなくなり、以後、通常の速度でデータ受
信動作可能な状態に遷移する。

【００４３】〔第２実施形態〕上記第１実施形態では、
フラッシュメモリ５に対する消去処理中には、ホストコ
ンピュータから受信する書換えデータの受信処理を、通
常の受信処理タイミングとは異なるタイミングで実行す
るように、スローダウン制御回路１５が計時する一定時
間により、ホストコンピュータからの次のデータ受信時
間開始までの時間を遅くする場合について説明したが、
ＣＰＵ１が受信終了信号を出力する時間を、受信データ
のＤＭＡ転送に終了する時間より長くすることによりホ
ストコンピュータからのデータ時間を遅くするように構
成してもよい。以下、その実施形態について説明する。

【００４４】図４は、本発明の第２実施形態を示すデー
タ通信装置の一例を示す要部ブロック図であり、図１に
示したパラレルインタフェース制御部２の他の詳細構成
に対応する。なお、図１と同一のものには同一の符号を
付してある。

【００４５】図において、３１はセレクタで、入力され
るスローダウン選択信号が「Ｌ］の場合には、ＤＭＡ制
御回路１３の出力を選択し、スローダウン選択信号が
「Ｈ」の場合には、ＣＰＵ１からのデータ受信終了信号
を選択し、端子ＺよりＪＫＦ／Ｆ２１の端子Ｋに出力す
る。３２，３３はＡＮＤゲートで、ＡＮＤゲート３２は
スローダウン選択信号とＪＫＦ／Ｆ２１の端子Ｑ（ＤＭ
Ａリクエスト信号が出力される）との論理積出力をデー
タ受信割込み信号としてホストコンピュータに出力す
る。

【００４６】ＡＮＤゲート３３は、スローダウン選択信
号をインバータ３４で反転した出力とＪＫＦ／Ｆ２１の
端子Ｑとの論理積出力をＤＭＡ制御回路１３に出力す
る。

【００４７】なお、フィルタ回路１１はインバータ出力
であり、ストローブ信号ＳＴＢとして「Ｌ」が入力され
たとき「Ｈ」を出力する。以下、通常の印字データ通信
処理について説明する。

【００４８】通常に印字データを受信する場合は、ＣＰ
Ｕ１から出力されるスローダウン選択信号は「Ｌ」が出
力される。この時、ＡＮＤゲート３３の出力はＪＫＦ／
Ｆ２１の出力端子の状態が出力され、ＡＮＤゲート３２
の出力は「Ｌ」固定になる。また、セレクタ３１は端子
Ａが選択される。

【００４９】ホストコンピュータはパラレルインタフェ
ースのデータバスにデータを出力すると共に、ストロー
ブ信号ＳＴＢとして「Ｌ」パルスを出力すると、記録装
置は、フィルタ回路１１を通過したストローブ信号ＳＴ
Ｂでパラレルインタフェースのデータバス上のデータを
レジスタ１２にラッチする。

【００５０】また、フィルタ回路１１を通過したストロ
ーブ信号ＳＴＢはＪＫＦ／Ｆ２１，２２の出力端子は、
「Ｈ」を出力する。ＪＫＦ／Ｆ２２の出力はビジー信号
ＢＵＳＹに接続しているため、このビジー信号ＢＵＳＹ
を用いて記録装置はＢＵＳＹ状態をホストコンピュータ
に通知する。

【００５１】一方、ＪＫＦ／Ｆ２１の出力信号は、ＤＭ
Ａリクエスト信号としてＡＮＤゲート３３を介してＤＭ
Ａ制御回路１３に入力され、ＤＭＡ制御回路１３を起動
し、レジスタ１２にラッチされたデータをＤＲＡＭ４に
ＤＭＡ転送する。ＤＭＡ転送が終了すると、ＤＭＡ制御
回路１３は、「Ｈ」のパルス信号をセレクタ３１を介し
てＪＫＦ／Ｆ２１の端子Ｋに出力する。ＪＫＦ／Ｆ２１
の端子Ｋに「Ｈ」のパルス信号が入力されると、ＪＫＦ
／Ｆ２１は、出力が「Ｌ」となる。

【００５２】ＪＫＦ／Ｆ２１の端子Ｑの出力は、ＡＣＫ
制御回路１４に入力されており、この信号が「Ｈ」から
「Ｌ」に変化すると、ＡＣＫ制御回路１４に起動がかか
る。ＡＣＫ制御回路１４は所定の処理を行った後、アク
ノリッジ信号ＡＣＫを出力すると共に、ＪＫＦ／Ｆ２２
の端子Ｋに「Ｈ」信号が出力されると、ＪＫＦ／Ｆ２２
の出力は「Ｌ」になり、ＢＵＳＹ状態は解除される。

【００５３】以下、本実施形態の特徴的構成について図
４を参照して説明する。

【００５４】上記のように構成された、前記通信制御手
段（図１に示すパラレルインタフェース制御部２）は、
ＣＰＵ１によるデータ消去中は、前記ホスト装置に通知
するビジー信号を解除するタイミングを前記通常モード
時よりも入力されるデータ受信状態に基づいて所定時間
遅延させるので、受信バッファの容量を拡張することな
く、タイムアウトしない時間分、ホスト装置から受信す
る書換えデータの受信間隔をデータ受信状況に応じて長
くして、フラッシュメモリ５に書き込まれていたデータ
を消去するに有効な時間をデータ書換え時におけるデー
タ消去処理時間を稼ぎながら、データ消去とデータ書込
みとを確実に行うことができる。

【００５５】図５は、本発明に係るデータ通信装置にお
ける第２のデータ処理手順の一例を示すフローチャート
である。なお、（１）〜（９）は各ステップを示し、フ
ラッシュメモリ５のデータ書き換え処理手順に対応す
る。

【００５６】フラッシュメモリ５のデータを書き換える
場合は、まず、記録装置のモード設定をフラッシュメモ
リ書き換えモードに設定する（１）。次に、ホストコン
ピュータからフラッシュメモリ５の消去コマンドを受信
すると（２）、フラッシュメモリ書き換え動作を行うと
ともに、ＣＰＵ１は書き換えの制御プログラムをマスク
ＲＯＭ６から読み出しフラッシュメモリの書き換え動作
を行うとともに、ＣＰＵ１はスローダウン選択信号を
「Ｈ」に設定する（３）。

【００５７】このスローダウン選択信号は、ＡＮＤゲー
ト３２に接続されており、スローダウン選択信号が
「Ｈ」のとき、ＡＮＤゲート３２は、ＪＫＦ／Ｆ２１の
出力信号を出力する。ＡＮＤゲート３２の出力信号（デ
ータ受信割込み信号となる）は、ＣＰＵ１の割り込み端
子に接続しており、「Ｈ」でＣＰＵ１に対して割り込み
を掛けることができる。また、セレクタ３１は、スロー
ダウン選択信号が「Ｈ」のとき、端子Ｂに入力されてい
るデータ受信終了信号が選択される。

【００５８】次に、記録装置は、フラッシュメモリ５の
消去動作を開始する（４）。この間も記録装置は、ホス
トコンピュータと通信状態にあるためホストコンピュー
タは、書き換えデータが送信されてくる。

【００５９】ホストコンピュータからフラッシュメモリ
５の書き換えデータが送信され、データラッチのためス
トローブ信号ＳＴＢが記録装置に入力されると（５）、
ＡＮＤゲート３２を介して割り込みがＣＰＵ１に入る。
該割り込みが入ると、ＣＰＵ１は、割り込み処理でレジ
スタ１２にラッチされた受信データを読み出し、ＤＲＡ
Ｍ４中の受信バッファに書き込む（６）。受信バッファ
へのデータの書込みが終了すると、ＣＰＵ１はデータ受
信終了信号を出力する（７）。

【００６０】このデータ受信終了信号はセレクタ３１を
介してＪＫＦ／Ｆ２１のＫ端子に出力されており、デー
タ受信終了信号を「Ｈ」にするとＪＫＦ／Ｆ２１の出力
は「Ｌ」になる。ＪＫＦ／Ｆ２１の出力が「Ｌ」になる
と、ＡＣＫ制御回路１４が起動しＢＵＳＹ状態が解除さ
れる。

【００６１】ＣＰＵ１が受信信号終了信号を出力する時
間を、受信データのＤＭＡ転送に終了する時間より長く
することによりホストコンピュータからのデータ時間を
遅くすることができる。

【００６２】次に、フラッシュメモリ５のデータの消去
が終了したかどうかを判定し（８）、フラッシュメモリ
５のデータの消去が終了していない場合には、ステップ
（５）へ戻り、フラッシュメモリ５のデータの消去が終
了したと判定した場合は、フラッシュメモリ５はデータ
の消去完了を示す信号をＣＰＵ１に出力する。ＣＰＵ１
は消去終了信号をフラッシュメモリ５から得るとスロー
ダウン選択信号を「Ｌ」に設定する（９）。この設定に
よりＤＭＡ制御回路が動作し、以後、通常の速度でデー
タ受信動作を行う。

【００６３】以下、本実施形態の特徴的構成について図
３，図５等を参照して説明する。

【００６４】上記のように構成された所定の通信媒体を
介してホスト装置から受信するデータを一時格納する受
信バッファ（ＤＲＡＭ４上に確保される）を有するデー
タ処理装置のデータ書換え処理方法であって、データの
書換えが可能な不揮発性記憶手段に対する書換えモード
の設定に基づいて前記ホスト装置とのデータ受信速度を
通常モードよりも低速化させる選択信号を発生する発生
工程（図３，図５のステップ（２））と、前記不揮発性
記憶手段に記憶されていたデータを消去する消去工程
（図３，図５のステップ（４））と、前記消去工程によ
るデータ消去終了を検出する検出工程（図３のステップ
（６），図５のステップ（８））と、前記消去工程によ
るデータ消去中は、前記ホスト装置から受信する所定単
位の書換えデータの受信間隔を前記通常モード時の受信
間隔よりも延ばし、前記検出手段によりデータ消去終了
検出後は、前記ホスト装置から受信する所定単位の書換
えデータの受信間隔を前記通常モード時の受信間隔に復
帰させる復帰工程（図３のステップ（７），図５のステ
ップ（９））とを有するので、不揮発性記憶手段に対す
るデータ書換え時におけるデータ消去中に、ホスト装置
からの書換えデータ受信間隔を所定時間遅延させること
ができ、その間にデータ消去を終了させて、受信バッフ
ァがいっぱいとなってタイムアウトしてしまう事態を確
実に回避することができる。

【００６５】以下、図６に示すメモリマップを参照して
本発明に係るデータ処理装置で読み出し可能なデータ処
理プログラムの構成について説明する。

【００６６】図６は、本発明に係るデータ処理装置で読
み出し可能な各種データ処理プログラムを格納する記憶
媒体のメモリマップを説明する図である。

【００６７】なお、特に図示しないが、記憶媒体に記憶
されるプログラム群を管理する情報、例えばバージョン
情報，作成者等も記憶され、かつ、プログラム読み出し
側のＯＳ等に依存する情報、例えばプログラムを識別表
示するアイコン等も記憶される場合もある。

【００６８】さらに、各種プログラムに従属するデータ
も上記ディレクトリに管理されている。また、各種プロ
グラムをコンピュータにインストールするためのプログ
ラムや、インストールするプログラムが圧縮されている
場合に、解凍するプログラム等も記憶される場合もあ
る。

【００６９】本実施形態における図３，図５に示す機能
が外部からインストールされるプログラムによって、ホ
ストコンピュータにより遂行されていてもよい。そし
て、その場合、ＣＤ−ＲＯＭやフラッシュメモリやＦＤ
等の記憶媒体により、あるいはネットワークを介して外
部の記憶媒体から、プログラムを含む情報群を出力装置
に供給される場合でも本発明は適用されるものである。

【００７０】以上のように、前述した実施形態の機能を
実現するソフトウエアのプログラムコードを記録した記
憶媒体を、システムあるいは装置に供給し、そのシステ
ムあるいは装置のコンピュータ（またはＣＰＵやＭＰ
Ｕ）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、本発明の目的が達成されるこ
とは言うまでもない。

【００７１】この場合、記憶媒体から読み出されたプロ
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。

【００７２】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピーディスク，ハードディ
スク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，Ｃ
Ｄ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯ
Ｍ，ＥＥＰＲＯＭ等を用いることができる。

【００７３】また、コンピュータが読み出したプログラ
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳ（オペ
レーティングシステム）等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。

【００７４】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵ等が実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。

【００７５】

【発明の効果】以上説明したように、本発明に係る第１
の発明によれば、所定の通信媒体を介してホスト装置か
ら受信するデータを一時格納する受信バッファを有する
データ処理装置であって、データの書換えが可能な不揮
発性記憶手段と、前記不揮発性記憶手段に対する書換え
モードの設定に基づいて前記ホスト装置とのデータ受信
速度を通常モードよりも低速化させる選択信号を発生す
る発生手段と、前記不揮発性記憶手段に記憶されていた
データを消去する消去手段と、前記消去手段によるデー
タ消去終了を検出する検出手段と、前記消去手段による
データ消去中は、前記ホスト装置から受信する所定単位
の書換えデータの受信間隔を前記通常モード時の受信間
隔よりも延ばし、前記検出手段によりデータ消去終了検
出後は、前記ホスト装置から受信する所定単位の書換え
データの受信間隔を前記通常モード時の受信間隔に復帰
させる通信制御手段とを有するので、不揮発性記憶手段
に対するデータ書換え時におけるデータ消去中に、ホス
ト装置からの書換えデータ受信間隔を所定時間遅延させ
ることができ、その間にデータ消去を終了させて、受信
バッファがいっぱいとなってタイムアウトしてしまう事
態を確実に回避することができる。

【００７６】第２の発明によれば、前記通信制御手段
は、前記消去手段によるデータ消去中は、前記ホスト装
置に通知するビジー信号を解除するタイミングを前記通
常モード時よりも所定時間遅延させるので、受信バッフ
ァの容量を拡張することなく、タイムアウトしない時間
分、ホスト装置から受信する書換えデータの受信間隔を
長くして、不揮発性記憶手段に書き込まれていたデータ
を消去するに有効な時間をデータ書換え時におけるデー
タ消去処理時間を稼ぎながら、データ消去とデータ書込
みとを確実に行うことができる。

【００７７】第３の発明によれば、前記通信制御手段
は、前記消去手段によるデータ消去中は、前記ホスト装
置に通知するビジー信号を解除するタイミングを前記通
常モード時よりも計時される設定時間経過状態に基づい
て所定時間遅延させるので、受信バッファの容量を拡張
することなく、タイムアウトしない時間分を計時しなが
ら、ホスト装置から受信する書換えデータの受信間隔を
長くして、不揮発性記憶手段に書き込まれていたデータ
を消去するに有効な時間をデータ書換え時におけるデー
タ消去処理時間を稼ぎながら、データ消去とデータ書込
みとを確実に行うことができる。

【００７８】第４の発明によれば、前記通信制御手段
は、前記消去手段によるデータ消去中は、前記ホスト装
置に通知するビジー信号を解除するタイミングを前記通
常モード時よりも入力されるデータ受信状態に基づいて
所定時間遅延させるので、受信バッファの容量を拡張す
ることなく、タイムアウトしない時間分、ホスト装置か
ら受信する書換えデータの受信間隔をデータ受信状況に
応じて長くして、不揮発性記憶手段に書き込まれていた
データを消去するに有効な時間をデータ書換え時におけ
るデータ消去処理時間を稼ぎながら、データ消去とデー
タ書込みとを確実に行うことができる。

【００７９】第５の発明によれば、前記所定単位の書換
えデータは、バイト単位またはパケット単位の書換えデ
ータとするので、不揮発性記憶手段に対するデータ書換
え時におけるデータ消去中に、ホスト装置からの書換え
データ受信間隔を所定時間遅延させることができ、その
間にデータ消去を終了させて、バイト単位またはパケッ
ト単位の書換えデータで受信バッファがいっぱいとなっ
てタイムアウトしてしまう事態を確実に回避することが
できる。

【００８０】第６の発明によれば、所定の通信媒体を介
してホスト装置から受信するデータを一時格納する受信
バッファを有するデータ処理装置のデータ書換え処理方
法であって、データの書換えが可能な不揮発性記憶手段
に対する書換えモードの設定に基づいて前記ホスト装置
とのデータ受信速度を通常モードよりも低速化させる選
択信号を発生する発生工程と、前記不揮発性記憶手段に
記憶されていたデータを消去する消去工程と、前記消去
工程によるデータ消去終了を検出する検出工程と、前記
消去工程によるデータ消去中は、前記ホスト装置から受
信する所定単位の書換えデータの受信間隔を前記通常モ
ード時の受信間隔よりも延ばし、前記検出手段によりデ
ータ消去終了検出後は、前記ホスト装置から受信する所
定単位の書換えデータの受信間隔を前記通常モード時の
受信間隔に復帰させる復帰工程とを有するので、不揮発
性記憶手段に対するデータ書換え時におけるデータ消去
中に、ホスト装置からの書換えデータ受信間隔を所定時
間遅延させることができ、その間にデータ消去を終了さ
せて、受信バッファがいっぱいとなってタイムアウトし
てしまう事態を確実に回避することができる。

【００８１】従って、受信バッファの容量を拡張するこ
となく、不揮発性記憶手段に対するデータ書換え時にお
けるデータ消去中に、ホスト装置からの書換えデータ受
信間隔を所定時間遅延させることができ、その間にデー
タ消去を終了させて、受信バッファがいっぱいとなって
タイムアウトしてしまう事態を確実に回避することがで
きる等の効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示すデータ通信装置の
一例を示す要部ブロック図である。

【図２】図１に示したパラレルインタフェース制御部の
詳細構成を説明するブロック図である。

【図３】本発明に係るデータ通信装置における第１のデ
ータ処理手順の一例を示すフローチャートである。

【図４】本発明の第２実施形態を示すデータ通信装置の
一例を示す要部ブロック図である。

【図５】本発明に係るデータ通信装置における第２のデ
ータ処理手順の一例を示すフローチャートである。

【図６】本発明に係るデータ処理装置で読み出し可能な
各種データ処理プログラムを格納する記憶媒体のメモリ
マップを説明する図である。

【符号の説明】

１ ＣＰＵ ２ パラレルインタフェース制御部 ３ ＤＲＡＭ制御部 ４ ＤＲＡＭ ５ フラッシュメモリ ６ マスクＲＯＭ １１ フィルタ回路 １２ レジスタ １３ ＤＭＡ制御回路 １４ ＡＣＫ制御回路 １５ スローダウン制御回路 ２１〜２３ ＪＫＦ／Ｆ ２４ ＯＲゲート

Claims (6)

【特許請求の範囲】
1. 【請求項１】 所定の通信媒体を介してホスト装置から
   受信するデータを一時格納する受信バッファを有するデ
   ータ処理装置であって、 データの書換えが可能な不揮発性記憶手段と、 前記不揮発性記憶手段に対する書換えモードの設定に基
   づいて前記ホスト装置とのデータ受信速度を通常モード
   よりも低速化させる選択信号を発生する発生手段と、 前記不揮発性記憶手段に記憶されていたデータを消去す
   る消去手段と、 前記消去手段によるデータ消去終了を検出する検出手段
   と、 前記消去手段によるデータ消去中は、前記ホスト装置か
   ら受信する所定単位の書換えデータの受信間隔を前記通
   常モード時の受信間隔よりも延ばし、前記検出手段によ
   りデータ消去終了検出後は、前記ホスト装置から受信す
   る所定単位の書換えデータの受信間隔を前記通常モード
   時の受信間隔に復帰させる通信制御手段と、を有するこ
   とを特徴とするデータ処理装置。
2. 【請求項２】 前記通信制御手段は、前記消去手段によ
   るデータ消去中は、前記ホスト装置に通知するビジー信
   号を解除するタイミングを前記通常モード時よりも所定
   時間遅延させることを特徴とする請求項１記載のデータ
   処理装置。
3. 【請求項３】 前記通信制御手段は、前記消去手段によ
   るデータ消去中は、前記ホスト装置に通知するビジー信
   号を解除するタイミングを前記通常モード時よりも計時
   される設定時間経過状態に基づいて所定時間遅延させる
   ことを特徴とする請求項１記載のデータ処理装置。
4. 【請求項４】 前記通信制御手段は、前記消去手段によ
   るデータ消去中は、前記ホスト装置に通知するビジー信
   号を解除するタイミングを前記通常モード時よりも入力
   されるデータ受信状態に基づいて所定時間遅延させるこ
   とを特徴とする請求項１記載のデータ処理装置。
5. 【請求項５】 前記所定単位の書換えデータは、バイト
   単位またはパケット単位の書換えデータとすることを特
   徴とする請求項１記載のデータ処理装置。
6. 【請求項６】 所定の通信媒体を介してホスト装置から
   受信するデータを一時格納する受信バッファを有するデ
   ータ処理装置のデータ書換え処理方法であって、 データの書換えが可能な不揮発性記憶手段に対する書換
   えモードの設定に基づいて前記ホスト装置とのデータ受
   信速度を通常モードよりも低速化させる選択信号を発生
   する発生工程と、 前記不揮発性記憶手段に記憶されていたデータを消去す
   る消去工程と、 前記消去工程によるデータ消去終了を検出する検出工程
   と、 前記消去工程によるデータ消去中は、前記ホスト装置か
   ら受信する所定単位の書換えデータの受信間隔を前記通
   常モード時の受信間隔よりも延ばし、前記検出手段によ
   りデータ消去終了検出後は、前記ホスト装置から受信す
   る所定単位の書換えデータの受信間隔を前記通常モード
   時の受信間隔に復帰させる復帰工程と、を有することを
   特徴とするデータ処理装置のデータ書換え処理方法。