JPH11212862A - データ処理装置およびデータ処理装置のデータ書換え処理方法 - Google Patents
データ処理装置およびデータ処理装置のデータ書換え処理方法Info
- Publication number
- JPH11212862A JPH11212862A JP1101498A JP1101498A JPH11212862A JP H11212862 A JPH11212862 A JP H11212862A JP 1101498 A JP1101498 A JP 1101498A JP 1101498 A JP1101498 A JP 1101498A JP H11212862 A JPH11212862 A JP H11212862A
- Authority
- JP
- Japan
- Prior art keywords
- data
- erasing
- host device
- rewriting
- normal mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 受信バッファがいっぱいとなってタイムアウ
トしてしまう事態を確実に回避することである。 【解決手段】 フラッシュメモリ5に対するデータ書換
え時におけるデータ消去中に、パラレルインタフェース
制御部2がホスト装置に通知するビジー信号の解除タイ
ミングを所定時間遅延させる構成を特徴とする。つま
り、消去手段によるデータ消去中は、ホスト装置から受
信する所定単位の書換えデータの受信間隔を通常モード
時の受信間隔よりも延ばし、検出手段によりデータ消去
終了検出後は、ホスト装置から受信する所定単位の書換
えデータの受信間隔を通常モード時の受信間隔に復帰さ
せる通信制御手段と、を有することを特徴とするデータ
処理装置である。
トしてしまう事態を確実に回避することである。 【解決手段】 フラッシュメモリ5に対するデータ書換
え時におけるデータ消去中に、パラレルインタフェース
制御部2がホスト装置に通知するビジー信号の解除タイ
ミングを所定時間遅延させる構成を特徴とする。つま
り、消去手段によるデータ消去中は、ホスト装置から受
信する所定単位の書換えデータの受信間隔を通常モード
時の受信間隔よりも延ばし、検出手段によりデータ消去
終了検出後は、ホスト装置から受信する所定単位の書換
えデータの受信間隔を通常モード時の受信間隔に復帰さ
せる通信制御手段と、を有することを特徴とするデータ
処理装置である。
Description
【0001】
【発明の属する技術分野】本発明は、データ書き換え可
能な不揮発メモリを有し、ホスト装置から受信したデー
タに基づき不発揮メモリの記憶データの書き換えを制御
するデータ処理装置およびデータ処理装置のデータ書換
え処理方法に関するものである。
能な不揮発メモリを有し、ホスト装置から受信したデー
タに基づき不発揮メモリの記憶データの書き換えを制御
するデータ処理装置およびデータ処理装置のデータ書換
え処理方法に関するものである。
【0002】
【従来の技術】従来の記録装置は、記録装置を制御する
プログラム及び印字のためのフォントデータを不揮発の
マスクROM、又はEPROM内に有し、そこから動作
に必要なプログラムやフォントデータをCPU等が読み
出して印字処理が実行されるように構成されている。
プログラム及び印字のためのフォントデータを不揮発の
マスクROM、又はEPROM内に有し、そこから動作
に必要なプログラムやフォントデータをCPU等が読み
出して印字処理が実行されるように構成されている。
【0003】この場合において、プログラム又はフォン
トデータを記憶するマスクROM又はEPROMは、プ
リンタ機能のアップによるプログラムの変更や、フォン
トデータの変更が生じた場合は新しいマスクROM又は
EPROMに交換するが、当該マスクROM又はEPR
OMを交換するためには、装置の分解が必要であり、一
般ユーザにはマスクROM又はEPROMの交換はでき
ない。また、マスクROMは基板に直接ハンダ付けで実
装されているため、交換は大変困難でマスクROMの変
更は制御基板の変更を行っていた。
トデータを記憶するマスクROM又はEPROMは、プ
リンタ機能のアップによるプログラムの変更や、フォン
トデータの変更が生じた場合は新しいマスクROM又は
EPROMに交換するが、当該マスクROM又はEPR
OMを交換するためには、装置の分解が必要であり、一
般ユーザにはマスクROM又はEPROMの交換はでき
ない。また、マスクROMは基板に直接ハンダ付けで実
装されているため、交換は大変困難でマスクROMの変
更は制御基板の変更を行っていた。
【0004】このような状況を省みて、電気的に書き換
え可能な不揮発メモリ、例えばEPROMを有し、プロ
グラム又はフォントデータを電気的に書き換え可能な不
揮発メモリ内に持ち、バージョンアップ等変更が発生し
た場合は、メモリの交換をせずにデータ変更が可能な記
録装置も存在する。
え可能な不揮発メモリ、例えばEPROMを有し、プロ
グラム又はフォントデータを電気的に書き換え可能な不
揮発メモリ内に持ち、バージョンアップ等変更が発生し
た場合は、メモリの交換をせずにデータ変更が可能な記
録装置も存在する。
【0005】
【発明が解決しようとする課題】従来の書き換え可能な
不揮発メモリを有する記録装置は、上記のように構成さ
れているので、書き換え可能な不揮発メモリのデータを
書き換えるとき、書き換えデータは、ホスト装置から所
定の通信媒体を介して入力し、そのデータを書き換え可
能な不揮発メモリに書き込むが、その前に書き換え可能
な不揮発メモリ内のデータの消去を行う。この場合にお
いて、消去の開始は、ホストコンピュータから書き換え
可能な不揮発メモリのデータ消去開始コマンドを入力し
て消去動作に入るため、不揮発メモリのデータ消去中
は、ホストコンピュータとは通信状態にある。
不揮発メモリを有する記録装置は、上記のように構成さ
れているので、書き換え可能な不揮発メモリのデータを
書き換えるとき、書き換えデータは、ホスト装置から所
定の通信媒体を介して入力し、そのデータを書き換え可
能な不揮発メモリに書き込むが、その前に書き換え可能
な不揮発メモリ内のデータの消去を行う。この場合にお
いて、消去の開始は、ホストコンピュータから書き換え
可能な不揮発メモリのデータ消去開始コマンドを入力し
て消去動作に入るため、不揮発メモリのデータ消去中
は、ホストコンピュータとは通信状態にある。
【0006】一方、ホストコンピュータからの受信デー
タを記憶する受信バッファの容量が少ない小型の記録装
置では、書き換え可能な不揮発メモリの消去中受信バッ
ファがフル状態になり、ホスト装置からのデータの入力
ができず、データ受信の待ち状態になる。書き換え可能
な不揮発メモリの容量が大きくなると、消去時間が長時
間になりこの間ホスト装置との通信が中断状態になり、
通信のタイムアウトが発生して通信が途中で切断される
という問題が発生する。
タを記憶する受信バッファの容量が少ない小型の記録装
置では、書き換え可能な不揮発メモリの消去中受信バッ
ファがフル状態になり、ホスト装置からのデータの入力
ができず、データ受信の待ち状態になる。書き換え可能
な不揮発メモリの容量が大きくなると、消去時間が長時
間になりこの間ホスト装置との通信が中断状態になり、
通信のタイムアウトが発生して通信が途中で切断される
という問題が発生する。
【0007】本発明は上記の問題点を解消するためにな
されたもので、本発明の目的は、受信バッファの容量を
拡張することなく、不揮発性記憶手段に対するデータ書
換え時におけるデータ消去中に、ホスト装置からの書換
えデータ受信間隔を所定時間遅延させることができ、そ
の間にデータ消去を終了させることにより、受信バッフ
ァがいっぱいとなってタイムアウトしてしまう事態を確
実に回避することができるデータ処理装置およびデータ
処理装置のデータ書換え処理方法を提供することであ
る。
されたもので、本発明の目的は、受信バッファの容量を
拡張することなく、不揮発性記憶手段に対するデータ書
換え時におけるデータ消去中に、ホスト装置からの書換
えデータ受信間隔を所定時間遅延させることができ、そ
の間にデータ消去を終了させることにより、受信バッフ
ァがいっぱいとなってタイムアウトしてしまう事態を確
実に回避することができるデータ処理装置およびデータ
処理装置のデータ書換え処理方法を提供することであ
る。
【0008】
【課題を解決するための手段】本発明に係る第1の発明
は、所定の通信媒体を介してホスト装置から受信するデ
ータを一時格納する受信バッファを有するデータ処理装
置であって、データの書換えが可能な不揮発性記憶手段
と、前記不揮発性記憶手段に対する書換えモードの設定
に基づいて前記ホスト装置とのデータ受信速度を通常モ
ードよりも低速化させる選択信号を発生する発生手段
と、前記不揮発性記憶手段に記憶されていたデータを消
去する消去手段と、前記消去手段によるデータ消去終了
を検出する検出手段と、前記消去手段によるデータ消去
中は、前記ホスト装置から受信する所定単位の書換えデ
ータの受信間隔を前記通常モード時の受信間隔よりも延
ばし、前記検出手段によりデータ消去終了検出後は、前
記ホスト装置から受信する所定単位の書換えデータの受
信間隔を前記通常モード時の受信間隔に復帰させる通信
制御手段とを有するものである。
は、所定の通信媒体を介してホスト装置から受信するデ
ータを一時格納する受信バッファを有するデータ処理装
置であって、データの書換えが可能な不揮発性記憶手段
と、前記不揮発性記憶手段に対する書換えモードの設定
に基づいて前記ホスト装置とのデータ受信速度を通常モ
ードよりも低速化させる選択信号を発生する発生手段
と、前記不揮発性記憶手段に記憶されていたデータを消
去する消去手段と、前記消去手段によるデータ消去終了
を検出する検出手段と、前記消去手段によるデータ消去
中は、前記ホスト装置から受信する所定単位の書換えデ
ータの受信間隔を前記通常モード時の受信間隔よりも延
ばし、前記検出手段によりデータ消去終了検出後は、前
記ホスト装置から受信する所定単位の書換えデータの受
信間隔を前記通常モード時の受信間隔に復帰させる通信
制御手段とを有するものである。
【0009】本発明に係る第2の発明は、前記通信制御
手段は、前記消去手段によるデータ消去中は、前記ホス
ト装置に通知するビジー信号を解除するタイミングを前
記通常モード時よりも所定時間遅延させるものである。
手段は、前記消去手段によるデータ消去中は、前記ホス
ト装置に通知するビジー信号を解除するタイミングを前
記通常モード時よりも所定時間遅延させるものである。
【0010】本発明に係る第3の発明は、前記通信制御
手段は、前記消去手段によるデータ消去中は、前記ホス
ト装置に通知するビジー信号を解除するタイミングを前
記通常モード時よりも計時される設定時間経過状態に基
づいて所定時間遅延させるものである。
手段は、前記消去手段によるデータ消去中は、前記ホス
ト装置に通知するビジー信号を解除するタイミングを前
記通常モード時よりも計時される設定時間経過状態に基
づいて所定時間遅延させるものである。
【0011】本発明に係る第4の発明は、前記通信制御
手段は、前記消去手段によるデータ消去中は、前記ホス
ト装置に通知するビジー信号を解除するタイミングを前
記通常モード時よりも入力されるデータ受信状態に基づ
いて所定時間遅延させるものである。
手段は、前記消去手段によるデータ消去中は、前記ホス
ト装置に通知するビジー信号を解除するタイミングを前
記通常モード時よりも入力されるデータ受信状態に基づ
いて所定時間遅延させるものである。
【0012】本発明に係る第5の発明は、前記所定単位
の書換えデータは、バイト単位またはパケット単位の書
換えデータとするものである。
の書換えデータは、バイト単位またはパケット単位の書
換えデータとするものである。
【0013】本発明に係る第6の発明は、所定の通信媒
体を介してホスト装置から受信するデータを一時格納す
る受信バッファを有するデータ処理装置のデータ書換え
処理方法であって、データの書換えが可能な不揮発性記
憶手段に対する書換えモードの設定に基づいて前記ホス
ト装置とのデータ受信速度を通常モードよりも低速化さ
せる選択信号を発生する発生工程と、前記不揮発性記憶
手段に記憶されていたデータを消去する消去工程と、前
記消去工程によるデータ消去終了を検出する検出工程
と、前記消去工程によるデータ消去中は、前記ホスト装
置から受信する所定単位の書換えデータの受信間隔を前
記通常モード時の受信間隔よりも延ばし、前記検出手段
によりデータ消去終了検出後は、前記ホスト装置から受
信する所定単位の書換えデータの受信間隔を前記通常モ
ード時の受信間隔に復帰させる復帰工程とを有するもの
である。
体を介してホスト装置から受信するデータを一時格納す
る受信バッファを有するデータ処理装置のデータ書換え
処理方法であって、データの書換えが可能な不揮発性記
憶手段に対する書換えモードの設定に基づいて前記ホス
ト装置とのデータ受信速度を通常モードよりも低速化さ
せる選択信号を発生する発生工程と、前記不揮発性記憶
手段に記憶されていたデータを消去する消去工程と、前
記消去工程によるデータ消去終了を検出する検出工程
と、前記消去工程によるデータ消去中は、前記ホスト装
置から受信する所定単位の書換えデータの受信間隔を前
記通常モード時の受信間隔よりも延ばし、前記検出手段
によりデータ消去終了検出後は、前記ホスト装置から受
信する所定単位の書換えデータの受信間隔を前記通常モ
ード時の受信間隔に復帰させる復帰工程とを有するもの
である。
【0014】
【発明の実施の形態】〔第1実施形態〕図1は、本発明
の第1実施形態を示すデータ通信装置の一例を示す要部
ブロック図であり、例えばホストコンピュータと所定の
通信媒体を介して通信可能な記録装置に適用した場合に
対応する。
の第1実施形態を示すデータ通信装置の一例を示す要部
ブロック図であり、例えばホストコンピュータと所定の
通信媒体を介して通信可能な記録装置に適用した場合に
対応する。
【0015】図において、1はCPUで、図示しないプ
ログラムROM,外部メモリに記憶された制御プログラ
ムを実行して、記録処理を総括的に制御する。
ログラムROM,外部メモリに記憶された制御プログラ
ムを実行して、記録処理を総括的に制御する。
【0016】2はパラレルインタフェース制御部で、記
録装置のホストコンピュータとの通信を制御する。3は
DRAM制御部で、DRAM4に対する書き込み、読み
出しを制御する。5はフラッシュメモリで、書き換え可
能な不揮発メモリで構成され、記録処理に必要なデータ
を記憶する。6はマスクROMで、フラッシュメモリ5
に記憶されるデータの書き換えのための制御プログラム
を記憶する。なお、その他記録装置に必要な機能は省略
してある。
録装置のホストコンピュータとの通信を制御する。3は
DRAM制御部で、DRAM4に対する書き込み、読み
出しを制御する。5はフラッシュメモリで、書き換え可
能な不揮発メモリで構成され、記録処理に必要なデータ
を記憶する。6はマスクROMで、フラッシュメモリ5
に記憶されるデータの書き換えのための制御プログラム
を記憶する。なお、その他記録装置に必要な機能は省略
してある。
【0017】図2は、図1に示したパラレルインタフェ
ース制御部2の詳細構成を説明するブロック図である。
ース制御部2の詳細構成を説明するブロック図である。
【0018】図において、11はフィルタ回路で、ホス
トコンピュータからのストローブ信号STBのノイズを
除去する。12はレジスタで、データバスを介してホス
トコンピュータからのデータをラッチする。
トコンピュータからのストローブ信号STBのノイズを
除去する。12はレジスタで、データバスを介してホス
トコンピュータからのデータをラッチする。
【0019】13はDMA制御回路で、ホストコンピュ
ータから入力したデータをDMA動作にて図1に示した
DRAM4に書き込む書き込み動作を制御する。14は
ACK制御回路で、ホストコンピュータへの受信応答信
号であるアクノリッジ信号ACKの生成及びビジー信号
BUSYの解除のタイミングを制御する。15はスロー
ダウン制御回路で、BUSY信号を解除するタイミング
を調整(BUSY信号の解除時間を延ばす)するための
時間を計測する。21〜23はJKフリップフロップ
(JKF/F)で、JKF/F21〜23の端子Jはそ
れぞれ接続され、JKF/F21の端子KにはDMA制
御回路13の出力が入力され、その出力が端子QよりO
Rゲート24の一方に入力される。
ータから入力したデータをDMA動作にて図1に示した
DRAM4に書き込む書き込み動作を制御する。14は
ACK制御回路で、ホストコンピュータへの受信応答信
号であるアクノリッジ信号ACKの生成及びビジー信号
BUSYの解除のタイミングを制御する。15はスロー
ダウン制御回路で、BUSY信号を解除するタイミング
を調整(BUSY信号の解除時間を延ばす)するための
時間を計測する。21〜23はJKフリップフロップ
(JKF/F)で、JKF/F21〜23の端子Jはそ
れぞれ接続され、JKF/F21の端子KにはDMA制
御回路13の出力が入力され、その出力が端子QよりO
Rゲート24の一方に入力される。
【0020】また、JKF/F22の端子Kには、AC
K制御回路14の出力が入力され、端子Qよりビジー信
号BUSYがホストコンピュータに出力される。さら
に、JKF/F23の端子Kには、スローダウン制御回
路15の出力が入力され、端子Qからスローダウン制御
回路15とORゲート24に対して出力信号が送出され
る。なお、JKF/F23のクリア端子CLには、スロ
ーダウン選択信号が入力される。また、フィルタ回路1
1はインバート出力であり、ストローブ信号STBの
「L」が入力されたとき「H]を出力する。以下、各部
の動作について説明する。
K制御回路14の出力が入力され、端子Qよりビジー信
号BUSYがホストコンピュータに出力される。さら
に、JKF/F23の端子Kには、スローダウン制御回
路15の出力が入力され、端子Qからスローダウン制御
回路15とORゲート24に対して出力信号が送出され
る。なお、JKF/F23のクリア端子CLには、スロ
ーダウン選択信号が入力される。また、フィルタ回路1
1はインバート出力であり、ストローブ信号STBの
「L」が入力されたとき「H]を出力する。以下、各部
の動作について説明する。
【0021】通常に印字データを受信する場合は、ホス
トコンピュータはパラレルインタフェースのデータバス
にデータを出力するとともに、ストローブ信号STBと
して「L」パルスを出力する。記録装置は、フィルタ回
路11を通過したストローブ信号STBでパラレルイン
タフェースのデータバス上のデータをレジスタ12にラ
ッチする。
トコンピュータはパラレルインタフェースのデータバス
にデータを出力するとともに、ストローブ信号STBと
して「L」パルスを出力する。記録装置は、フィルタ回
路11を通過したストローブ信号STBでパラレルイン
タフェースのデータバス上のデータをレジスタ12にラ
ッチする。
【0022】また、フィルタ回路11を通過したストロ
ーブ信号STBはJKF/F21,22,23のJ端子
に入力されており、ストローブ信号STBが入力される
と各JKF/F21,22,23の出力端子(端子Q)
は、「H」を出力する。
ーブ信号STBはJKF/F21,22,23のJ端子
に入力されており、ストローブ信号STBが入力される
と各JKF/F21,22,23の出力端子(端子Q)
は、「H」を出力する。
【0023】この際、JKF/F22の出力端子(端子
Q)はビジー信号BUSYに接続しているため、このビ
ジー信号BUSYを用いて記録装置はBUSY状態をホ
ストコンピュータに通知する。
Q)はビジー信号BUSYに接続しているため、このビ
ジー信号BUSYを用いて記録装置はBUSY状態をホ
ストコンピュータに通知する。
【0024】また、JKF/F21の出力信号は、DM
Aリクエスト信号としてDMA制御回路13に入力され
ており、レジスタ12にラッチされたデータはDRAM
4にDMA転送される。このようにしてDMA転送が終
了すると、DMA制御回路13は、パルス信号をJKF
/F21の端子Kに出力する。端子Kに「H」信号が入
力されると、JKF/F21は、端子Qの出力を「L」
にする。
Aリクエスト信号としてDMA制御回路13に入力され
ており、レジスタ12にラッチされたデータはDRAM
4にDMA転送される。このようにしてDMA転送が終
了すると、DMA制御回路13は、パルス信号をJKF
/F21の端子Kに出力する。端子Kに「H」信号が入
力されると、JKF/F21は、端子Qの出力を「L」
にする。
【0025】通常状態では、スローダウン機能が選択さ
れていないため、JKF/F23の出力(端子Q)は
「L」である。そのため、DMA転送が終了すると、O
Rゲート24の出力は「H」から「L」に変化し、AC
K制御回路14に起動がかかり、ACK制御回路14は
所定の処理を行った後、アクノリッジ信号ACKを出力
すると共に,JKF/F22の端子Kに「H」信号を出
力する。
れていないため、JKF/F23の出力(端子Q)は
「L」である。そのため、DMA転送が終了すると、O
Rゲート24の出力は「H」から「L」に変化し、AC
K制御回路14に起動がかかり、ACK制御回路14は
所定の処理を行った後、アクノリッジ信号ACKを出力
すると共に,JKF/F22の端子Kに「H」信号を出
力する。
【0026】JKF/F22のK端子に「H」が入力さ
れるとJKF/F22の出力は「L」になり、ビジー信
号BUSYが「L」になりBUSY状態が解除される。
れるとJKF/F22の出力は「L」になり、ビジー信
号BUSYが「L」になりBUSY状態が解除される。
【0027】以下、本実施形態の特徴的構成について図
2等を参照して説明する。
2等を参照して説明する。
【0028】上記のように構成された所定の通信媒体を
介してホスト装置から受信するデータを一時格納する受
信バッファを有するデータ処理装置であって、データの
書換えが可能な不揮発性記憶手段(フラッシュメモリ
5)と、前記不揮発性記憶手段に対する書換えモードの
設定に基づいて前記ホスト装置とのデータ受信速度を通
常モードよりも低速化させる選択信号を発生する発生手
段(CPU1)と、前記不揮発性記憶手段に記憶されて
いたデータを消去する消去手段(CPU1はマスクRO
M6に記憶された制御プログラムを実行して消去処理す
る)と、前記消去手段によるデータ消去終了を検出する
検出手段(CPU1はマスクROM6に記憶された制御
プログラムを実行して検出処理する)と、前記消去手段
によるデータ消去中は、前記ホスト装置から受信する所
定単位の書換えデータの受信間隔を前記通常モード時の
受信間隔よりも延ばし、前記検出手段によりデータ消去
終了検出後は、前記ホスト装置から受信する所定単位の
書換えデータの受信間隔を前記通常モード時の受信間隔
に復帰させる通信制御手段(図2に示したパラレルイン
タフェース制御部2のスローダウン制御回路15によ
る)とを有するので、不揮発性記憶手段に対するデータ
書換え時におけるデータ消去中に、ホスト装置からの書
換えデータ受信間隔を所定時間遅延させることができ、
その間にデータ消去を終了させて、受信バッファがいっ
ぱいとなってタイムアウトしてしまう事態を確実に回避
することができる。
介してホスト装置から受信するデータを一時格納する受
信バッファを有するデータ処理装置であって、データの
書換えが可能な不揮発性記憶手段(フラッシュメモリ
5)と、前記不揮発性記憶手段に対する書換えモードの
設定に基づいて前記ホスト装置とのデータ受信速度を通
常モードよりも低速化させる選択信号を発生する発生手
段(CPU1)と、前記不揮発性記憶手段に記憶されて
いたデータを消去する消去手段(CPU1はマスクRO
M6に記憶された制御プログラムを実行して消去処理す
る)と、前記消去手段によるデータ消去終了を検出する
検出手段(CPU1はマスクROM6に記憶された制御
プログラムを実行して検出処理する)と、前記消去手段
によるデータ消去中は、前記ホスト装置から受信する所
定単位の書換えデータの受信間隔を前記通常モード時の
受信間隔よりも延ばし、前記検出手段によりデータ消去
終了検出後は、前記ホスト装置から受信する所定単位の
書換えデータの受信間隔を前記通常モード時の受信間隔
に復帰させる通信制御手段(図2に示したパラレルイン
タフェース制御部2のスローダウン制御回路15によ
る)とを有するので、不揮発性記憶手段に対するデータ
書換え時におけるデータ消去中に、ホスト装置からの書
換えデータ受信間隔を所定時間遅延させることができ、
その間にデータ消去を終了させて、受信バッファがいっ
ぱいとなってタイムアウトしてしまう事態を確実に回避
することができる。
【0029】また、スローダウン制御回路15は、CP
U1によるデータ消去中は、前記ホスト装置に通知する
ビジー信号BUSYを解除するタイミングを前記通常モ
ード時よりも所定時間遅延させるので、受信バッファの
容量を拡張することなく、タイムアウトしない時間分、
ホスト装置から受信する書換えデータの受信間隔を長く
して、フラッシュメモリ5に書き込まれていたデータを
消去するに有効な時間をデータ書換え時におけるデータ
消去処理時間を稼ぎながら、データ消去とデータ書込み
とを確実に行うことができる。
U1によるデータ消去中は、前記ホスト装置に通知する
ビジー信号BUSYを解除するタイミングを前記通常モ
ード時よりも所定時間遅延させるので、受信バッファの
容量を拡張することなく、タイムアウトしない時間分、
ホスト装置から受信する書換えデータの受信間隔を長く
して、フラッシュメモリ5に書き込まれていたデータを
消去するに有効な時間をデータ書換え時におけるデータ
消去処理時間を稼ぎながら、データ消去とデータ書込み
とを確実に行うことができる。
【0030】さらに、スローダウン制御回路15は、C
PU1によるデータ消去中は、前記ホスト装置に通知す
るビジー信号を解除するタイミングを前記通常モード時
よりも計時される設定時間経過状態に基づいて所定時間
遅延させるので、受信バッファの容量を拡張することな
く、タイムアウトしない時間分を計時しながら、ホスト
装置から受信する書換えデータの受信間隔を長くして、
フラッシュメモリ5に書き込まれていたデータを消去す
るに有効な時間をデータ書換え時におけるデータ消去処
理時間を稼ぎながら、データ消去とデータ書込みとを確
実に行うことができる。
PU1によるデータ消去中は、前記ホスト装置に通知す
るビジー信号を解除するタイミングを前記通常モード時
よりも計時される設定時間経過状態に基づいて所定時間
遅延させるので、受信バッファの容量を拡張することな
く、タイムアウトしない時間分を計時しながら、ホスト
装置から受信する書換えデータの受信間隔を長くして、
フラッシュメモリ5に書き込まれていたデータを消去す
るに有効な時間をデータ書換え時におけるデータ消去処
理時間を稼ぎながら、データ消去とデータ書込みとを確
実に行うことができる。
【0031】また、前記所定単位の書換えデータは、バ
イト単位またはパケット単位の書換えデータとするの
で、フラッシュメモリ5に対するデータ書換え時におけ
るデータ消去中に、ホスト装置からの書換えデータ受信
間隔を所定時間遅延させることができ、その間にデータ
消去を終了させて、バイト単位またはパケット単位の書
換えデータで受信バッファがいっぱいとなってタイムア
ウトしてしまう事態を確実に回避することができる。
イト単位またはパケット単位の書換えデータとするの
で、フラッシュメモリ5に対するデータ書換え時におけ
るデータ消去中に、ホスト装置からの書換えデータ受信
間隔を所定時間遅延させることができ、その間にデータ
消去を終了させて、バイト単位またはパケット単位の書
換えデータで受信バッファがいっぱいとなってタイムア
ウトしてしまう事態を確実に回避することができる。
【0032】以下、図3に示すフローチャートを参照し
て、フラッシュメモリ5のデータ書き換え処理動作につ
いて説明する。
て、フラッシュメモリ5のデータ書き換え処理動作につ
いて説明する。
【0033】図3は、本発明に係るデータ通信装置にお
ける第1のデータ処理手順の一例を示すフローチャート
である。なお、(1)〜(7)は各ステップを示し、フ
ラッシュメモリ5のデータ書き換え処理手順に対応す
る。
ける第1のデータ処理手順の一例を示すフローチャート
である。なお、(1)〜(7)は各ステップを示し、フ
ラッシュメモリ5のデータ書き換え処理手順に対応す
る。
【0034】フラッシュメモリ5のデータを書き換える
場合は、まず、記録装置のモード設定をフラッシュメモ
リ5に対して書き換えモードを設定する(1)。フラッ
シュメモリ5に対して書き換えモードに設定されると、
CPU1は書き換えの制御プログラムをマスクROM6
から読み出し、フラッシュメモリ5への書き換え動作を
行い、CPU1はJKF/F23の端子CLに入力すべ
きスローダウン選択信号を「H」に設定する(2)。こ
のスローダウン選択信号は、図2に示したJKF/F2
3のクリア端子CLに接続されているため、スローダウ
ン選択信号が「H」になると、このJKF/F23が有
効になる。
場合は、まず、記録装置のモード設定をフラッシュメモ
リ5に対して書き換えモードを設定する(1)。フラッ
シュメモリ5に対して書き換えモードに設定されると、
CPU1は書き換えの制御プログラムをマスクROM6
から読み出し、フラッシュメモリ5への書き換え動作を
行い、CPU1はJKF/F23の端子CLに入力すべ
きスローダウン選択信号を「H」に設定する(2)。こ
のスローダウン選択信号は、図2に示したJKF/F2
3のクリア端子CLに接続されているため、スローダウ
ン選択信号が「H」になると、このJKF/F23が有
効になる。
【0035】次に、ホストコンピュータからフラッシュ
メモリ5の消去コマンドを受信すると(3)、記録装置
はフラッシュメモリ5の消去動作を開始する(4)。こ
の間も記録装置はホストコンピュータとの通信状態にあ
るためホストコンピュータは書き換えデータを送信して
くる。
メモリ5の消去コマンドを受信すると(3)、記録装置
はフラッシュメモリ5の消去動作を開始する(4)。こ
の間も記録装置はホストコンピュータとの通信状態にあ
るためホストコンピュータは書き換えデータを送信して
くる。
【0036】このようにしてホストコンピュータからフ
ラッシュメモリ5の書き換えデータが送信され、データ
ラッチのためストローブ信号STBが記録装置に入力さ
れると、上述した通常のデータ受信のための回路が動作
するとともに、JKF/F23も動作し、JKF/F2
3の端子Qが「H」信号を出力する。
ラッシュメモリ5の書き換えデータが送信され、データ
ラッチのためストローブ信号STBが記録装置に入力さ
れると、上述した通常のデータ受信のための回路が動作
するとともに、JKF/F23も動作し、JKF/F2
3の端子Qが「H」信号を出力する。
【0037】このJKF/F23の出力信号は、スロー
ダウン制御回路15に入力されており、この信号が
「H」になると、スローダウン制御回路15が起動す
る。このようにしてスローダウン制御回路15が起動す
ると、一定時間を測定し始め、該一定時間の測定が終了
した後、JKF/F23の端子Kを「H」としてリセッ
トし出力信号(端子Qの出力)を「L」にする。
ダウン制御回路15に入力されており、この信号が
「H」になると、スローダウン制御回路15が起動す
る。このようにしてスローダウン制御回路15が起動す
ると、一定時間を測定し始め、該一定時間の測定が終了
した後、JKF/F23の端子Kを「H」としてリセッ
トし出力信号(端子Qの出力)を「L」にする。
【0038】この際、JKF/F23の出力信号は、O
Rゲート24に入力されており、この出力信号が「H」
の状態では、ホストコンピュータからの受信データのD
RAM4へのDMA転送が終了しても、ORゲート24
の出力は「H」のままであり、ACK制御回路14が起
動せず、ビジー信号BUSYは「H」のままになり、記
録装置はBUSY状態をホストコンピュータに通知し続
ける。
Rゲート24に入力されており、この出力信号が「H」
の状態では、ホストコンピュータからの受信データのD
RAM4へのDMA転送が終了しても、ORゲート24
の出力は「H」のままであり、ACK制御回路14が起
動せず、ビジー信号BUSYは「H」のままになり、記
録装置はBUSY状態をホストコンピュータに通知し続
ける。
【0039】スローダウン制御回路15が一定時間を計
測し、JKF/F23の出力が「L」になると、ORゲ
ート24の出力も「L」になり、ACK制御回路14が
起動しBUSY状態が解除される。
測し、JKF/F23の出力が「L」になると、ORゲ
ート24の出力も「L」になり、ACK制御回路14が
起動しBUSY状態が解除される。
【0040】この際、スローダウン制御回路15で計測
する上記一定時間を、受信データのDRAM4に対する
DMA転送が終了する時間より長く、また、ホストコン
ピュータがタイムアウトする時間より短く設定すること
により、ホストコンピュータからの次のデータ受信時間
開始までの時間を遅くすることができる(5)。
する上記一定時間を、受信データのDRAM4に対する
DMA転送が終了する時間より長く、また、ホストコン
ピュータがタイムアウトする時間より短く設定すること
により、ホストコンピュータからの次のデータ受信時間
開始までの時間を遅くすることができる(5)。
【0041】次に、フラッシュメモリ5のデータの消去
が終了しているかどうかを判定して(6)、フラッシュ
メモリ5のデータの消去が終了していると判定した場合
は、フラッシュメモリ5はデータの消去完了を示す信号
をCPU1に出力する。
が終了しているかどうかを判定して(6)、フラッシュ
メモリ5のデータの消去が終了していると判定した場合
は、フラッシュメモリ5はデータの消去完了を示す信号
をCPU1に出力する。
【0042】次に、CPU1は消去終了信号をフラッシ
ュメモリ5から得ると、スローダウン選択信号を「L」
に設定する(7)。この設定によりスローダウン制御回
路15は動作しなくなり、以後、通常の速度でデータ受
信動作可能な状態に遷移する。
ュメモリ5から得ると、スローダウン選択信号を「L」
に設定する(7)。この設定によりスローダウン制御回
路15は動作しなくなり、以後、通常の速度でデータ受
信動作可能な状態に遷移する。
【0043】〔第2実施形態〕上記第1実施形態では、
フラッシュメモリ5に対する消去処理中には、ホストコ
ンピュータから受信する書換えデータの受信処理を、通
常の受信処理タイミングとは異なるタイミングで実行す
るように、スローダウン制御回路15が計時する一定時
間により、ホストコンピュータからの次のデータ受信時
間開始までの時間を遅くする場合について説明したが、
CPU1が受信終了信号を出力する時間を、受信データ
のDMA転送に終了する時間より長くすることによりホ
ストコンピュータからのデータ時間を遅くするように構
成してもよい。以下、その実施形態について説明する。
フラッシュメモリ5に対する消去処理中には、ホストコ
ンピュータから受信する書換えデータの受信処理を、通
常の受信処理タイミングとは異なるタイミングで実行す
るように、スローダウン制御回路15が計時する一定時
間により、ホストコンピュータからの次のデータ受信時
間開始までの時間を遅くする場合について説明したが、
CPU1が受信終了信号を出力する時間を、受信データ
のDMA転送に終了する時間より長くすることによりホ
ストコンピュータからのデータ時間を遅くするように構
成してもよい。以下、その実施形態について説明する。
【0044】図4は、本発明の第2実施形態を示すデー
タ通信装置の一例を示す要部ブロック図であり、図1に
示したパラレルインタフェース制御部2の他の詳細構成
に対応する。なお、図1と同一のものには同一の符号を
付してある。
タ通信装置の一例を示す要部ブロック図であり、図1に
示したパラレルインタフェース制御部2の他の詳細構成
に対応する。なお、図1と同一のものには同一の符号を
付してある。
【0045】図において、31はセレクタで、入力され
るスローダウン選択信号が「L]の場合には、DMA制
御回路13の出力を選択し、スローダウン選択信号が
「H」の場合には、CPU1からのデータ受信終了信号
を選択し、端子ZよりJKF/F21の端子Kに出力す
る。32,33はANDゲートで、ANDゲート32は
スローダウン選択信号とJKF/F21の端子Q(DM
Aリクエスト信号が出力される)との論理積出力をデー
タ受信割込み信号としてホストコンピュータに出力す
る。
るスローダウン選択信号が「L]の場合には、DMA制
御回路13の出力を選択し、スローダウン選択信号が
「H」の場合には、CPU1からのデータ受信終了信号
を選択し、端子ZよりJKF/F21の端子Kに出力す
る。32,33はANDゲートで、ANDゲート32は
スローダウン選択信号とJKF/F21の端子Q(DM
Aリクエスト信号が出力される)との論理積出力をデー
タ受信割込み信号としてホストコンピュータに出力す
る。
【0046】ANDゲート33は、スローダウン選択信
号をインバータ34で反転した出力とJKF/F21の
端子Qとの論理積出力をDMA制御回路13に出力す
る。
号をインバータ34で反転した出力とJKF/F21の
端子Qとの論理積出力をDMA制御回路13に出力す
る。
【0047】なお、フィルタ回路11はインバータ出力
であり、ストローブ信号STBとして「L」が入力され
たとき「H」を出力する。以下、通常の印字データ通信
処理について説明する。
であり、ストローブ信号STBとして「L」が入力され
たとき「H」を出力する。以下、通常の印字データ通信
処理について説明する。
【0048】通常に印字データを受信する場合は、CP
U1から出力されるスローダウン選択信号は「L」が出
力される。この時、ANDゲート33の出力はJKF/
F21の出力端子の状態が出力され、ANDゲート32
の出力は「L」固定になる。また、セレクタ31は端子
Aが選択される。
U1から出力されるスローダウン選択信号は「L」が出
力される。この時、ANDゲート33の出力はJKF/
F21の出力端子の状態が出力され、ANDゲート32
の出力は「L」固定になる。また、セレクタ31は端子
Aが選択される。
【0049】ホストコンピュータはパラレルインタフェ
ースのデータバスにデータを出力すると共に、ストロー
ブ信号STBとして「L」パルスを出力すると、記録装
置は、フィルタ回路11を通過したストローブ信号ST
Bでパラレルインタフェースのデータバス上のデータを
レジスタ12にラッチする。
ースのデータバスにデータを出力すると共に、ストロー
ブ信号STBとして「L」パルスを出力すると、記録装
置は、フィルタ回路11を通過したストローブ信号ST
Bでパラレルインタフェースのデータバス上のデータを
レジスタ12にラッチする。
【0050】また、フィルタ回路11を通過したストロ
ーブ信号STBはJKF/F21,22の出力端子は、
「H」を出力する。JKF/F22の出力はビジー信号
BUSYに接続しているため、このビジー信号BUSY
を用いて記録装置はBUSY状態をホストコンピュータ
に通知する。
ーブ信号STBはJKF/F21,22の出力端子は、
「H」を出力する。JKF/F22の出力はビジー信号
BUSYに接続しているため、このビジー信号BUSY
を用いて記録装置はBUSY状態をホストコンピュータ
に通知する。
【0051】一方、JKF/F21の出力信号は、DM
Aリクエスト信号としてANDゲート33を介してDM
A制御回路13に入力され、DMA制御回路13を起動
し、レジスタ12にラッチされたデータをDRAM4に
DMA転送する。DMA転送が終了すると、DMA制御
回路13は、「H」のパルス信号をセレクタ31を介し
てJKF/F21の端子Kに出力する。JKF/F21
の端子Kに「H」のパルス信号が入力されると、JKF
/F21は、出力が「L」となる。
Aリクエスト信号としてANDゲート33を介してDM
A制御回路13に入力され、DMA制御回路13を起動
し、レジスタ12にラッチされたデータをDRAM4に
DMA転送する。DMA転送が終了すると、DMA制御
回路13は、「H」のパルス信号をセレクタ31を介し
てJKF/F21の端子Kに出力する。JKF/F21
の端子Kに「H」のパルス信号が入力されると、JKF
/F21は、出力が「L」となる。
【0052】JKF/F21の端子Qの出力は、ACK
制御回路14に入力されており、この信号が「H」から
「L」に変化すると、ACK制御回路14に起動がかか
る。ACK制御回路14は所定の処理を行った後、アク
ノリッジ信号ACKを出力すると共に、JKF/F22
の端子Kに「H」信号が出力されると、JKF/F22
の出力は「L」になり、BUSY状態は解除される。
制御回路14に入力されており、この信号が「H」から
「L」に変化すると、ACK制御回路14に起動がかか
る。ACK制御回路14は所定の処理を行った後、アク
ノリッジ信号ACKを出力すると共に、JKF/F22
の端子Kに「H」信号が出力されると、JKF/F22
の出力は「L」になり、BUSY状態は解除される。
【0053】以下、本実施形態の特徴的構成について図
4を参照して説明する。
4を参照して説明する。
【0054】上記のように構成された、前記通信制御手
段(図1に示すパラレルインタフェース制御部2)は、
CPU1によるデータ消去中は、前記ホスト装置に通知
するビジー信号を解除するタイミングを前記通常モード
時よりも入力されるデータ受信状態に基づいて所定時間
遅延させるので、受信バッファの容量を拡張することな
く、タイムアウトしない時間分、ホスト装置から受信す
る書換えデータの受信間隔をデータ受信状況に応じて長
くして、フラッシュメモリ5に書き込まれていたデータ
を消去するに有効な時間をデータ書換え時におけるデー
タ消去処理時間を稼ぎながら、データ消去とデータ書込
みとを確実に行うことができる。
段(図1に示すパラレルインタフェース制御部2)は、
CPU1によるデータ消去中は、前記ホスト装置に通知
するビジー信号を解除するタイミングを前記通常モード
時よりも入力されるデータ受信状態に基づいて所定時間
遅延させるので、受信バッファの容量を拡張することな
く、タイムアウトしない時間分、ホスト装置から受信す
る書換えデータの受信間隔をデータ受信状況に応じて長
くして、フラッシュメモリ5に書き込まれていたデータ
を消去するに有効な時間をデータ書換え時におけるデー
タ消去処理時間を稼ぎながら、データ消去とデータ書込
みとを確実に行うことができる。
【0055】図5は、本発明に係るデータ通信装置にお
ける第2のデータ処理手順の一例を示すフローチャート
である。なお、(1)〜(9)は各ステップを示し、フ
ラッシュメモリ5のデータ書き換え処理手順に対応す
る。
ける第2のデータ処理手順の一例を示すフローチャート
である。なお、(1)〜(9)は各ステップを示し、フ
ラッシュメモリ5のデータ書き換え処理手順に対応す
る。
【0056】フラッシュメモリ5のデータを書き換える
場合は、まず、記録装置のモード設定をフラッシュメモ
リ書き換えモードに設定する(1)。次に、ホストコン
ピュータからフラッシュメモリ5の消去コマンドを受信
すると(2)、フラッシュメモリ書き換え動作を行うと
ともに、CPU1は書き換えの制御プログラムをマスク
ROM6から読み出しフラッシュメモリの書き換え動作
を行うとともに、CPU1はスローダウン選択信号を
「H」に設定する(3)。
場合は、まず、記録装置のモード設定をフラッシュメモ
リ書き換えモードに設定する(1)。次に、ホストコン
ピュータからフラッシュメモリ5の消去コマンドを受信
すると(2)、フラッシュメモリ書き換え動作を行うと
ともに、CPU1は書き換えの制御プログラムをマスク
ROM6から読み出しフラッシュメモリの書き換え動作
を行うとともに、CPU1はスローダウン選択信号を
「H」に設定する(3)。
【0057】このスローダウン選択信号は、ANDゲー
ト32に接続されており、スローダウン選択信号が
「H」のとき、ANDゲート32は、JKF/F21の
出力信号を出力する。ANDゲート32の出力信号(デ
ータ受信割込み信号となる)は、CPU1の割り込み端
子に接続しており、「H」でCPU1に対して割り込み
を掛けることができる。また、セレクタ31は、スロー
ダウン選択信号が「H」のとき、端子Bに入力されてい
るデータ受信終了信号が選択される。
ト32に接続されており、スローダウン選択信号が
「H」のとき、ANDゲート32は、JKF/F21の
出力信号を出力する。ANDゲート32の出力信号(デ
ータ受信割込み信号となる)は、CPU1の割り込み端
子に接続しており、「H」でCPU1に対して割り込み
を掛けることができる。また、セレクタ31は、スロー
ダウン選択信号が「H」のとき、端子Bに入力されてい
るデータ受信終了信号が選択される。
【0058】次に、記録装置は、フラッシュメモリ5の
消去動作を開始する(4)。この間も記録装置は、ホス
トコンピュータと通信状態にあるためホストコンピュー
タは、書き換えデータが送信されてくる。
消去動作を開始する(4)。この間も記録装置は、ホス
トコンピュータと通信状態にあるためホストコンピュー
タは、書き換えデータが送信されてくる。
【0059】ホストコンピュータからフラッシュメモリ
5の書き換えデータが送信され、データラッチのためス
トローブ信号STBが記録装置に入力されると(5)、
ANDゲート32を介して割り込みがCPU1に入る。
該割り込みが入ると、CPU1は、割り込み処理でレジ
スタ12にラッチされた受信データを読み出し、DRA
M4中の受信バッファに書き込む(6)。受信バッファ
へのデータの書込みが終了すると、CPU1はデータ受
信終了信号を出力する(7)。
5の書き換えデータが送信され、データラッチのためス
トローブ信号STBが記録装置に入力されると(5)、
ANDゲート32を介して割り込みがCPU1に入る。
該割り込みが入ると、CPU1は、割り込み処理でレジ
スタ12にラッチされた受信データを読み出し、DRA
M4中の受信バッファに書き込む(6)。受信バッファ
へのデータの書込みが終了すると、CPU1はデータ受
信終了信号を出力する(7)。
【0060】このデータ受信終了信号はセレクタ31を
介してJKF/F21のK端子に出力されており、デー
タ受信終了信号を「H」にするとJKF/F21の出力
は「L」になる。JKF/F21の出力が「L」になる
と、ACK制御回路14が起動しBUSY状態が解除さ
れる。
介してJKF/F21のK端子に出力されており、デー
タ受信終了信号を「H」にするとJKF/F21の出力
は「L」になる。JKF/F21の出力が「L」になる
と、ACK制御回路14が起動しBUSY状態が解除さ
れる。
【0061】CPU1が受信信号終了信号を出力する時
間を、受信データのDMA転送に終了する時間より長く
することによりホストコンピュータからのデータ時間を
遅くすることができる。
間を、受信データのDMA転送に終了する時間より長く
することによりホストコンピュータからのデータ時間を
遅くすることができる。
【0062】次に、フラッシュメモリ5のデータの消去
が終了したかどうかを判定し(8)、フラッシュメモリ
5のデータの消去が終了していない場合には、ステップ
(5)へ戻り、フラッシュメモリ5のデータの消去が終
了したと判定した場合は、フラッシュメモリ5はデータ
の消去完了を示す信号をCPU1に出力する。CPU1
は消去終了信号をフラッシュメモリ5から得るとスロー
ダウン選択信号を「L」に設定する(9)。この設定に
よりDMA制御回路が動作し、以後、通常の速度でデー
タ受信動作を行う。
が終了したかどうかを判定し(8)、フラッシュメモリ
5のデータの消去が終了していない場合には、ステップ
(5)へ戻り、フラッシュメモリ5のデータの消去が終
了したと判定した場合は、フラッシュメモリ5はデータ
の消去完了を示す信号をCPU1に出力する。CPU1
は消去終了信号をフラッシュメモリ5から得るとスロー
ダウン選択信号を「L」に設定する(9)。この設定に
よりDMA制御回路が動作し、以後、通常の速度でデー
タ受信動作を行う。
【0063】以下、本実施形態の特徴的構成について図
3,図5等を参照して説明する。
3,図5等を参照して説明する。
【0064】上記のように構成された所定の通信媒体を
介してホスト装置から受信するデータを一時格納する受
信バッファ(DRAM4上に確保される)を有するデー
タ処理装置のデータ書換え処理方法であって、データの
書換えが可能な不揮発性記憶手段に対する書換えモード
の設定に基づいて前記ホスト装置とのデータ受信速度を
通常モードよりも低速化させる選択信号を発生する発生
工程(図3,図5のステップ(2))と、前記不揮発性
記憶手段に記憶されていたデータを消去する消去工程
(図3,図5のステップ(4))と、前記消去工程によ
るデータ消去終了を検出する検出工程(図3のステップ
(6),図5のステップ(8))と、前記消去工程によ
るデータ消去中は、前記ホスト装置から受信する所定単
位の書換えデータの受信間隔を前記通常モード時の受信
間隔よりも延ばし、前記検出手段によりデータ消去終了
検出後は、前記ホスト装置から受信する所定単位の書換
えデータの受信間隔を前記通常モード時の受信間隔に復
帰させる復帰工程(図3のステップ(7),図5のステ
ップ(9))とを有するので、不揮発性記憶手段に対す
るデータ書換え時におけるデータ消去中に、ホスト装置
からの書換えデータ受信間隔を所定時間遅延させること
ができ、その間にデータ消去を終了させて、受信バッフ
ァがいっぱいとなってタイムアウトしてしまう事態を確
実に回避することができる。
介してホスト装置から受信するデータを一時格納する受
信バッファ(DRAM4上に確保される)を有するデー
タ処理装置のデータ書換え処理方法であって、データの
書換えが可能な不揮発性記憶手段に対する書換えモード
の設定に基づいて前記ホスト装置とのデータ受信速度を
通常モードよりも低速化させる選択信号を発生する発生
工程(図3,図5のステップ(2))と、前記不揮発性
記憶手段に記憶されていたデータを消去する消去工程
(図3,図5のステップ(4))と、前記消去工程によ
るデータ消去終了を検出する検出工程(図3のステップ
(6),図5のステップ(8))と、前記消去工程によ
るデータ消去中は、前記ホスト装置から受信する所定単
位の書換えデータの受信間隔を前記通常モード時の受信
間隔よりも延ばし、前記検出手段によりデータ消去終了
検出後は、前記ホスト装置から受信する所定単位の書換
えデータの受信間隔を前記通常モード時の受信間隔に復
帰させる復帰工程(図3のステップ(7),図5のステ
ップ(9))とを有するので、不揮発性記憶手段に対す
るデータ書換え時におけるデータ消去中に、ホスト装置
からの書換えデータ受信間隔を所定時間遅延させること
ができ、その間にデータ消去を終了させて、受信バッフ
ァがいっぱいとなってタイムアウトしてしまう事態を確
実に回避することができる。
【0065】以下、図6に示すメモリマップを参照して
本発明に係るデータ処理装置で読み出し可能なデータ処
理プログラムの構成について説明する。
本発明に係るデータ処理装置で読み出し可能なデータ処
理プログラムの構成について説明する。
【0066】図6は、本発明に係るデータ処理装置で読
み出し可能な各種データ処理プログラムを格納する記憶
媒体のメモリマップを説明する図である。
み出し可能な各種データ処理プログラムを格納する記憶
媒体のメモリマップを説明する図である。
【0067】なお、特に図示しないが、記憶媒体に記憶
されるプログラム群を管理する情報、例えばバージョン
情報,作成者等も記憶され、かつ、プログラム読み出し
側のOS等に依存する情報、例えばプログラムを識別表
示するアイコン等も記憶される場合もある。
されるプログラム群を管理する情報、例えばバージョン
情報,作成者等も記憶され、かつ、プログラム読み出し
側のOS等に依存する情報、例えばプログラムを識別表
示するアイコン等も記憶される場合もある。
【0068】さらに、各種プログラムに従属するデータ
も上記ディレクトリに管理されている。また、各種プロ
グラムをコンピュータにインストールするためのプログ
ラムや、インストールするプログラムが圧縮されている
場合に、解凍するプログラム等も記憶される場合もあ
る。
も上記ディレクトリに管理されている。また、各種プロ
グラムをコンピュータにインストールするためのプログ
ラムや、インストールするプログラムが圧縮されている
場合に、解凍するプログラム等も記憶される場合もあ
る。
【0069】本実施形態における図3,図5に示す機能
が外部からインストールされるプログラムによって、ホ
ストコンピュータにより遂行されていてもよい。そし
て、その場合、CD−ROMやフラッシュメモリやFD
等の記憶媒体により、あるいはネットワークを介して外
部の記憶媒体から、プログラムを含む情報群を出力装置
に供給される場合でも本発明は適用されるものである。
が外部からインストールされるプログラムによって、ホ
ストコンピュータにより遂行されていてもよい。そし
て、その場合、CD−ROMやフラッシュメモリやFD
等の記憶媒体により、あるいはネットワークを介して外
部の記憶媒体から、プログラムを含む情報群を出力装置
に供給される場合でも本発明は適用されるものである。
【0070】以上のように、前述した実施形態の機能を
実現するソフトウエアのプログラムコードを記録した記
憶媒体を、システムあるいは装置に供給し、そのシステ
ムあるいは装置のコンピュータ(またはCPUやMP
U)が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、本発明の目的が達成されるこ
とは言うまでもない。
実現するソフトウエアのプログラムコードを記録した記
憶媒体を、システムあるいは装置に供給し、そのシステ
ムあるいは装置のコンピュータ(またはCPUやMP
U)が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、本発明の目的が達成されるこ
とは言うまでもない。
【0071】この場合、記憶媒体から読み出されたプロ
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。
【0072】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピーディスク,ハードディ
スク,光ディスク,光磁気ディスク,CD−ROM,C
D−R,磁気テープ,不揮発性のメモリカード,RO
M,EEPROM等を用いることができる。
体としては、例えば、フロッピーディスク,ハードディ
スク,光ディスク,光磁気ディスク,CD−ROM,C
D−R,磁気テープ,不揮発性のメモリカード,RO
M,EEPROM等を用いることができる。
【0073】また、コンピュータが読み出したプログラ
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているOS(オペ
レーティングシステム)等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているOS(オペ
レーティングシステム)等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
【0074】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるCPU等が実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるCPU等が実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。
【0075】
【発明の効果】以上説明したように、本発明に係る第1
の発明によれば、所定の通信媒体を介してホスト装置か
ら受信するデータを一時格納する受信バッファを有する
データ処理装置であって、データの書換えが可能な不揮
発性記憶手段と、前記不揮発性記憶手段に対する書換え
モードの設定に基づいて前記ホスト装置とのデータ受信
速度を通常モードよりも低速化させる選択信号を発生す
る発生手段と、前記不揮発性記憶手段に記憶されていた
データを消去する消去手段と、前記消去手段によるデー
タ消去終了を検出する検出手段と、前記消去手段による
データ消去中は、前記ホスト装置から受信する所定単位
の書換えデータの受信間隔を前記通常モード時の受信間
隔よりも延ばし、前記検出手段によりデータ消去終了検
出後は、前記ホスト装置から受信する所定単位の書換え
データの受信間隔を前記通常モード時の受信間隔に復帰
させる通信制御手段とを有するので、不揮発性記憶手段
に対するデータ書換え時におけるデータ消去中に、ホス
ト装置からの書換えデータ受信間隔を所定時間遅延させ
ることができ、その間にデータ消去を終了させて、受信
バッファがいっぱいとなってタイムアウトしてしまう事
態を確実に回避することができる。
の発明によれば、所定の通信媒体を介してホスト装置か
ら受信するデータを一時格納する受信バッファを有する
データ処理装置であって、データの書換えが可能な不揮
発性記憶手段と、前記不揮発性記憶手段に対する書換え
モードの設定に基づいて前記ホスト装置とのデータ受信
速度を通常モードよりも低速化させる選択信号を発生す
る発生手段と、前記不揮発性記憶手段に記憶されていた
データを消去する消去手段と、前記消去手段によるデー
タ消去終了を検出する検出手段と、前記消去手段による
データ消去中は、前記ホスト装置から受信する所定単位
の書換えデータの受信間隔を前記通常モード時の受信間
隔よりも延ばし、前記検出手段によりデータ消去終了検
出後は、前記ホスト装置から受信する所定単位の書換え
データの受信間隔を前記通常モード時の受信間隔に復帰
させる通信制御手段とを有するので、不揮発性記憶手段
に対するデータ書換え時におけるデータ消去中に、ホス
ト装置からの書換えデータ受信間隔を所定時間遅延させ
ることができ、その間にデータ消去を終了させて、受信
バッファがいっぱいとなってタイムアウトしてしまう事
態を確実に回避することができる。
【0076】第2の発明によれば、前記通信制御手段
は、前記消去手段によるデータ消去中は、前記ホスト装
置に通知するビジー信号を解除するタイミングを前記通
常モード時よりも所定時間遅延させるので、受信バッフ
ァの容量を拡張することなく、タイムアウトしない時間
分、ホスト装置から受信する書換えデータの受信間隔を
長くして、不揮発性記憶手段に書き込まれていたデータ
を消去するに有効な時間をデータ書換え時におけるデー
タ消去処理時間を稼ぎながら、データ消去とデータ書込
みとを確実に行うことができる。
は、前記消去手段によるデータ消去中は、前記ホスト装
置に通知するビジー信号を解除するタイミングを前記通
常モード時よりも所定時間遅延させるので、受信バッフ
ァの容量を拡張することなく、タイムアウトしない時間
分、ホスト装置から受信する書換えデータの受信間隔を
長くして、不揮発性記憶手段に書き込まれていたデータ
を消去するに有効な時間をデータ書換え時におけるデー
タ消去処理時間を稼ぎながら、データ消去とデータ書込
みとを確実に行うことができる。
【0077】第3の発明によれば、前記通信制御手段
は、前記消去手段によるデータ消去中は、前記ホスト装
置に通知するビジー信号を解除するタイミングを前記通
常モード時よりも計時される設定時間経過状態に基づい
て所定時間遅延させるので、受信バッファの容量を拡張
することなく、タイムアウトしない時間分を計時しなが
ら、ホスト装置から受信する書換えデータの受信間隔を
長くして、不揮発性記憶手段に書き込まれていたデータ
を消去するに有効な時間をデータ書換え時におけるデー
タ消去処理時間を稼ぎながら、データ消去とデータ書込
みとを確実に行うことができる。
は、前記消去手段によるデータ消去中は、前記ホスト装
置に通知するビジー信号を解除するタイミングを前記通
常モード時よりも計時される設定時間経過状態に基づい
て所定時間遅延させるので、受信バッファの容量を拡張
することなく、タイムアウトしない時間分を計時しなが
ら、ホスト装置から受信する書換えデータの受信間隔を
長くして、不揮発性記憶手段に書き込まれていたデータ
を消去するに有効な時間をデータ書換え時におけるデー
タ消去処理時間を稼ぎながら、データ消去とデータ書込
みとを確実に行うことができる。
【0078】第4の発明によれば、前記通信制御手段
は、前記消去手段によるデータ消去中は、前記ホスト装
置に通知するビジー信号を解除するタイミングを前記通
常モード時よりも入力されるデータ受信状態に基づいて
所定時間遅延させるので、受信バッファの容量を拡張す
ることなく、タイムアウトしない時間分、ホスト装置か
ら受信する書換えデータの受信間隔をデータ受信状況に
応じて長くして、不揮発性記憶手段に書き込まれていた
データを消去するに有効な時間をデータ書換え時におけ
るデータ消去処理時間を稼ぎながら、データ消去とデー
タ書込みとを確実に行うことができる。
は、前記消去手段によるデータ消去中は、前記ホスト装
置に通知するビジー信号を解除するタイミングを前記通
常モード時よりも入力されるデータ受信状態に基づいて
所定時間遅延させるので、受信バッファの容量を拡張す
ることなく、タイムアウトしない時間分、ホスト装置か
ら受信する書換えデータの受信間隔をデータ受信状況に
応じて長くして、不揮発性記憶手段に書き込まれていた
データを消去するに有効な時間をデータ書換え時におけ
るデータ消去処理時間を稼ぎながら、データ消去とデー
タ書込みとを確実に行うことができる。
【0079】第5の発明によれば、前記所定単位の書換
えデータは、バイト単位またはパケット単位の書換えデ
ータとするので、不揮発性記憶手段に対するデータ書換
え時におけるデータ消去中に、ホスト装置からの書換え
データ受信間隔を所定時間遅延させることができ、その
間にデータ消去を終了させて、バイト単位またはパケッ
ト単位の書換えデータで受信バッファがいっぱいとなっ
てタイムアウトしてしまう事態を確実に回避することが
できる。
えデータは、バイト単位またはパケット単位の書換えデ
ータとするので、不揮発性記憶手段に対するデータ書換
え時におけるデータ消去中に、ホスト装置からの書換え
データ受信間隔を所定時間遅延させることができ、その
間にデータ消去を終了させて、バイト単位またはパケッ
ト単位の書換えデータで受信バッファがいっぱいとなっ
てタイムアウトしてしまう事態を確実に回避することが
できる。
【0080】第6の発明によれば、所定の通信媒体を介
してホスト装置から受信するデータを一時格納する受信
バッファを有するデータ処理装置のデータ書換え処理方
法であって、データの書換えが可能な不揮発性記憶手段
に対する書換えモードの設定に基づいて前記ホスト装置
とのデータ受信速度を通常モードよりも低速化させる選
択信号を発生する発生工程と、前記不揮発性記憶手段に
記憶されていたデータを消去する消去工程と、前記消去
工程によるデータ消去終了を検出する検出工程と、前記
消去工程によるデータ消去中は、前記ホスト装置から受
信する所定単位の書換えデータの受信間隔を前記通常モ
ード時の受信間隔よりも延ばし、前記検出手段によりデ
ータ消去終了検出後は、前記ホスト装置から受信する所
定単位の書換えデータの受信間隔を前記通常モード時の
受信間隔に復帰させる復帰工程とを有するので、不揮発
性記憶手段に対するデータ書換え時におけるデータ消去
中に、ホスト装置からの書換えデータ受信間隔を所定時
間遅延させることができ、その間にデータ消去を終了さ
せて、受信バッファがいっぱいとなってタイムアウトし
てしまう事態を確実に回避することができる。
してホスト装置から受信するデータを一時格納する受信
バッファを有するデータ処理装置のデータ書換え処理方
法であって、データの書換えが可能な不揮発性記憶手段
に対する書換えモードの設定に基づいて前記ホスト装置
とのデータ受信速度を通常モードよりも低速化させる選
択信号を発生する発生工程と、前記不揮発性記憶手段に
記憶されていたデータを消去する消去工程と、前記消去
工程によるデータ消去終了を検出する検出工程と、前記
消去工程によるデータ消去中は、前記ホスト装置から受
信する所定単位の書換えデータの受信間隔を前記通常モ
ード時の受信間隔よりも延ばし、前記検出手段によりデ
ータ消去終了検出後は、前記ホスト装置から受信する所
定単位の書換えデータの受信間隔を前記通常モード時の
受信間隔に復帰させる復帰工程とを有するので、不揮発
性記憶手段に対するデータ書換え時におけるデータ消去
中に、ホスト装置からの書換えデータ受信間隔を所定時
間遅延させることができ、その間にデータ消去を終了さ
せて、受信バッファがいっぱいとなってタイムアウトし
てしまう事態を確実に回避することができる。
【0081】従って、受信バッファの容量を拡張するこ
となく、不揮発性記憶手段に対するデータ書換え時にお
けるデータ消去中に、ホスト装置からの書換えデータ受
信間隔を所定時間遅延させることができ、その間にデー
タ消去を終了させて、受信バッファがいっぱいとなって
タイムアウトしてしまう事態を確実に回避することがで
きる等の効果を奏する。
となく、不揮発性記憶手段に対するデータ書換え時にお
けるデータ消去中に、ホスト装置からの書換えデータ受
信間隔を所定時間遅延させることができ、その間にデー
タ消去を終了させて、受信バッファがいっぱいとなって
タイムアウトしてしまう事態を確実に回避することがで
きる等の効果を奏する。
【図1】本発明の第1実施形態を示すデータ通信装置の
一例を示す要部ブロック図である。
一例を示す要部ブロック図である。
【図2】図1に示したパラレルインタフェース制御部の
詳細構成を説明するブロック図である。
詳細構成を説明するブロック図である。
【図3】本発明に係るデータ通信装置における第1のデ
ータ処理手順の一例を示すフローチャートである。
ータ処理手順の一例を示すフローチャートである。
【図4】本発明の第2実施形態を示すデータ通信装置の
一例を示す要部ブロック図である。
一例を示す要部ブロック図である。
【図5】本発明に係るデータ通信装置における第2のデ
ータ処理手順の一例を示すフローチャートである。
ータ処理手順の一例を示すフローチャートである。
【図6】本発明に係るデータ処理装置で読み出し可能な
各種データ処理プログラムを格納する記憶媒体のメモリ
マップを説明する図である。
各種データ処理プログラムを格納する記憶媒体のメモリ
マップを説明する図である。
1 CPU 2 パラレルインタフェース制御部 3 DRAM制御部 4 DRAM 5 フラッシュメモリ 6 マスクROM 11 フィルタ回路 12 レジスタ 13 DMA制御回路 14 ACK制御回路 15 スローダウン制御回路 21〜23 JKF/F 24 ORゲート
Claims (6)
- 【請求項1】 所定の通信媒体を介してホスト装置から
受信するデータを一時格納する受信バッファを有するデ
ータ処理装置であって、 データの書換えが可能な不揮発性記憶手段と、 前記不揮発性記憶手段に対する書換えモードの設定に基
づいて前記ホスト装置とのデータ受信速度を通常モード
よりも低速化させる選択信号を発生する発生手段と、 前記不揮発性記憶手段に記憶されていたデータを消去す
る消去手段と、 前記消去手段によるデータ消去終了を検出する検出手段
と、 前記消去手段によるデータ消去中は、前記ホスト装置か
ら受信する所定単位の書換えデータの受信間隔を前記通
常モード時の受信間隔よりも延ばし、前記検出手段によ
りデータ消去終了検出後は、前記ホスト装置から受信す
る所定単位の書換えデータの受信間隔を前記通常モード
時の受信間隔に復帰させる通信制御手段と、を有するこ
とを特徴とするデータ処理装置。 - 【請求項2】 前記通信制御手段は、前記消去手段によ
るデータ消去中は、前記ホスト装置に通知するビジー信
号を解除するタイミングを前記通常モード時よりも所定
時間遅延させることを特徴とする請求項1記載のデータ
処理装置。 - 【請求項3】 前記通信制御手段は、前記消去手段によ
るデータ消去中は、前記ホスト装置に通知するビジー信
号を解除するタイミングを前記通常モード時よりも計時
される設定時間経過状態に基づいて所定時間遅延させる
ことを特徴とする請求項1記載のデータ処理装置。 - 【請求項4】 前記通信制御手段は、前記消去手段によ
るデータ消去中は、前記ホスト装置に通知するビジー信
号を解除するタイミングを前記通常モード時よりも入力
されるデータ受信状態に基づいて所定時間遅延させるこ
とを特徴とする請求項1記載のデータ処理装置。 - 【請求項5】 前記所定単位の書換えデータは、バイト
単位またはパケット単位の書換えデータとすることを特
徴とする請求項1記載のデータ処理装置。 - 【請求項6】 所定の通信媒体を介してホスト装置から
受信するデータを一時格納する受信バッファを有するデ
ータ処理装置のデータ書換え処理方法であって、 データの書換えが可能な不揮発性記憶手段に対する書換
えモードの設定に基づいて前記ホスト装置とのデータ受
信速度を通常モードよりも低速化させる選択信号を発生
する発生工程と、 前記不揮発性記憶手段に記憶されていたデータを消去す
る消去工程と、 前記消去工程によるデータ消去終了を検出する検出工程
と、 前記消去工程によるデータ消去中は、前記ホスト装置か
ら受信する所定単位の書換えデータの受信間隔を前記通
常モード時の受信間隔よりも延ばし、前記検出手段によ
りデータ消去終了検出後は、前記ホスト装置から受信す
る所定単位の書換えデータの受信間隔を前記通常モード
時の受信間隔に復帰させる復帰工程と、を有することを
特徴とするデータ処理装置のデータ書換え処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1101498A JPH11212862A (ja) | 1998-01-23 | 1998-01-23 | データ処理装置およびデータ処理装置のデータ書換え処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1101498A JPH11212862A (ja) | 1998-01-23 | 1998-01-23 | データ処理装置およびデータ処理装置のデータ書換え処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11212862A true JPH11212862A (ja) | 1999-08-06 |
Family
ID=11766271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1101498A Pending JPH11212862A (ja) | 1998-01-23 | 1998-01-23 | データ処理装置およびデータ処理装置のデータ書換え処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11212862A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007018219A (ja) * | 2005-07-07 | 2007-01-25 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置 |
-
1998
- 1998-01-23 JP JP1101498A patent/JPH11212862A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007018219A (ja) * | 2005-07-07 | 2007-01-25 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001236304A (ja) | マイクロコンピュータ | |
KR100296199B1 (ko) | 메모리 카드 | |
JP3134819B2 (ja) | データ処理装置 | |
JPH10116187A (ja) | マイクロコンピュータ | |
KR970005742B1 (ko) | 데이타 전송 제어용 인터페이스 회로 | |
JPH11212862A (ja) | データ処理装置およびデータ処理装置のデータ書換え処理方法 | |
JP2002183675A (ja) | データ記録媒体の制御装置とその方法、データ記録装置および制御装置 | |
KR101109600B1 (ko) | 직접 메모리 접근 제어를 이용한 데이터 전송 방법 및 그장치 | |
JP3537838B2 (ja) | メモリカード制御方法およびシステム | |
US5459870A (en) | Interface circuit for controlling data transfers | |
KR100606306B1 (ko) | 제어 장치 및 데이터 기입 방법 | |
JP4148834B2 (ja) | データ転送装置、画像形成装置、データ転送制御方法、コンピュータプログラム及び記録媒体 | |
JP3241034B2 (ja) | 外部記憶装置 | |
JP2001101004A (ja) | 電子装置 | |
JPH09319644A (ja) | 情報処理装置 | |
JP2004046891A (ja) | データ処理システム、データ処理装置、外部装置及びデータ伝送方法 | |
JP3300016B2 (ja) | 通信インターフェイス及び記録装置及び通信制御方法 | |
JP2003099333A (ja) | フラッシュメモリ管理システム | |
JP3173470B2 (ja) | コンピュータシステム及びそのプログラムを記憶した記憶媒体 | |
KR100532104B1 (ko) | 프로세서에 내장된 메모리를 관리하는 방법 및 장치와 그 장치를 탑재한 시스템 온 칩 | |
JP3568384B2 (ja) | メモリアクセス回路 | |
JP5046444B2 (ja) | 電話交換装置及びそれに用いる機能制御コード記録方式 | |
JP2006048369A (ja) | カード型メモリのインターフェイス回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置 | |
JP2001249738A (ja) | 電子機器およびリセット制御方法および記憶媒体 | |
JP3299147B2 (ja) | キャッシュ制御回路 |