KR100295811B1 - 이4 데이터를 에이유4 프레임의 씨4 데이터로 변환하는 회로 - Google Patents
이4 데이터를 에이유4 프레임의 씨4 데이터로 변환하는 회로 Download PDFInfo
- Publication number
- KR100295811B1 KR100295811B1 KR1019990026079A KR19990026079A KR100295811B1 KR 100295811 B1 KR100295811 B1 KR 100295811B1 KR 1019990026079 A KR1019990026079 A KR 1019990026079A KR 19990026079 A KR19990026079 A KR 19990026079A KR 100295811 B1 KR100295811 B1 KR 100295811B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- signal
- output
- frame
- mbps
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 34
- 230000003287 optical effect Effects 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 238000004891 communication Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 241001504505 Troglodytes troglodytes Species 0.000 description 3
- 229930091051 Arenine Natural products 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/25—Arrangements specific to fibre transmission
- H04B10/2575—Radio-over-fibre, e.g. radio frequency signal modulated onto an optical carrier
- H04B10/25752—Optical arrangements for wireless networks
- H04B10/25758—Optical arrangements for wireless networks between a central unit and a single remote unit by means of an optical fibre
- H04B10/25759—Details of the reception of RF signal or the optical conversion before the optical fibre
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명의 목적은, E4 인터페이스와 AU4 인터페이스를 데이터 전송의 기본으로 하고 있는 북미유럽방식의 광전송시스템에 있어서, E4 데이터를 C4 데이터로 변환하는 데에 발생하는 지터의 크기를 최소화함으로써, 데이터 전송의 에러를 방지하고, 그에 따라 통신 서비스의 품질을 향상시킬 수 있는 E4 데이터를 AU4 프레임의 C4 데이터로 변환하는 회로를 제공하는 데에 있다.
본 발명의 구성은, 광전송시스템의 E4 데이터를 AU4 프레임의 C4 데이터로 변환하는 회로에 있어서, 19Mbps의 클럭신호를 입력받아 C4 데이터 프레임 위치에 대한 신호를 생성하여 출력하는 프레임 카운터(100); 17Mbps의 클럭신호에 따라 E4 데이터를 입력받아 선입선출 방식의 버퍼를 이용하여 언더플로우가 발생하지 않는 범위 내에서 19Mbps의 클럭신호에 따라 구동되는 데이터를 생성하여 출력하는 데이터 변환부(200); 상기 데이터 변환부(200)로부터 출력되는 데이터를 입력받아, 상기 프레임 카운터(100)로부터 출력되는 프레임 위치 신호에 따라 C4 데이터의 형태로 배열하여 출력하는 데이터 배치부(300)를 포함하여 이루어진다.
Description
본 발명은 이4(E4, 이하 'E4'로 표기함) 데이터(data)를 에이유4(AU4, 이하 'AU4'로 표기함) 프레임(frame)의 씨4(C4, 'C4'로 표기함) 데이터로 변환하는 회로에 관한 것으로서, 더 상세하게 말하자면, E4 인터페이스(interface)와 AU4 인터페이스를 데이터 전송의 기본으로 하고 있는 북미유럽방식의 광전송시스템에 있어서, 지터(jitter)의 크기를 최소화하면서 E4 데이터를 C4 데이터로 변환시키는 회로에 관한 것이다.
일반적으로 북미 유럽에서 사용되는 광전송 시스템은 각 교환기와 중계기 사이의 데이터 전송, 또는 각 교환기 및 중계기로부터 가입자망으로 데이터를 전송하기 위하여 전송장치가 사용된다.
상기 전송장치가 처리하는 데이터는 그 특성에 따라 E4 데이터와 C4 데이터로 구분되는데, 상기 C4 데이터는 전송속도가 155.84메가비피에스(Mega bps, 이하 'Mbps'로 표기함)로, AU4 프레임의 데이터 구조에서 일부분이다.
도 1에 도시된 것과 같이, AU4 프레임의 데이터 구조는 실제 정보를 담고 있는 상기 C4 데이터(D10)와 패스오버헤드(Pass OverHead; POH, 이하 'POH'로 표기함, D20)가 더해진 브이씨4(VC4, 이하 'VC4'로 표기함) 데이터와, 포인터(pointer, POH, D30)로 이루어진다.
그리고, 상기 C4 데이터는 9개의 서브프레임으로 이루어져 있고, 각각의 서브프레임의 구조는 도 2에 도시된 것과 같으며, POH를 제외한 부분이 C4 데이터의 한 서브 프레임이다.
즉, 도 2에서 '96I'로 표기된 부분은 실제 정보를 담은 96개의 데이터비트(I)이고, 'W'로 표기된 부분은 8개의 정보 데이터 비트(I)이며, 'Y'로 표기된 부분은 비정보인 8개의 고정요소(fixed stuff) 비트(R)이다.
그리고, 'X'로 표기된 부분은 1개의 조정제어(justfication control) 비트(C, 이하 'C비트'로 표기함)와 5개의 고정요소 비트(R)와 2개의 오버헤드 비트(O)로 이루어지며, 'Z'로 표기된 부분은 실제 정보인 6개의 데이터(I) 비트와 1개의 조정기회(justfication opportunity) 비트(S, 이하 'S비트'로 표기함)와 1개의 고정요소 비트(R)로 이루어진다.
도 2에서 볼 수 있듯이, 상기 C4 데이터는 실제 정보(I)를 담고 있는 부분들과 기타 통신에 필요한 부분들로 이루어져 있으며, 각 전송장치들 사이에서 전송할 때에는 상기 C4 데이터 형태로 전달되지만, 각각의 가입자망으로 전송되는 단계에서는 데이터 변환 회로에 의하여 E4 데이터로 변환되어 전송된다.
또, 반대로 각각의 가입자망에서 각 전송장치 및 중계기 등으로 전송될 때에는 데이터 변환 회로에 의하여 E4 데이터를 C4 데이터로 변환하여 전송한다.
한편, 상기 E4 데이터는 도 3에 도시된 것과 같은 프레임 구조를 가지며, 이 E4 데이터가 모두 C4 프레임 구조의 순수한 정보에 해당한다.
상기 E4 데이터는 상기 C4 데이터와는 달리 순수한 정보만을 담고 있는 데이터로서, 17Mbps의 클럭에 의하여 139.264Mbps의 전송속도로 전달된다.
그런데, 상기 C4 데이터는 19Mbps의 클럭에 의하여 155.84Mbps의 전송속도로 전송되는 데이터로, 여기에는 상기에서 살펴본 바와 같이, 순수한 정보 이외에 각종 비정보 부분이 포함되어 있으며, 순수한 정보 부분만의 전송속도를 산출하면, 한 서브 프레임에 96I비트가 20개 있고, 8비트의 'W'가 1개 있으며, 'Z'에 6개의 I비트가 있으므로, 아래의 수학식 1과 같이 계산된다.
그런데, C4 데이터의 한 프레임은 9개의 서브프레임으로 이루어져 있으므로, 한 프레임 내의 정보 데이터는 17,406비트가 된다.
그리고, 각각의 비트는 8Kbps의 속도로 전송되므로, 한 프레임의 전송속도는 아래의 수학식 2에 나타난 것과 같이 계산되어, 139.248Mbps가 된다.
그런데, 상기에서 본 바와 같이, E4 데이터를 C4 데이터 형식으로 변환하는 경우, E4 데이터는 139.264Mbps의 전송속도로 입력되는데, C4 데이터는 139.248Mbps의 전송속도로 출력되므로, C4 데이터는 E4 데이터에 비하여 16,000bps가 모자라게 된다.
한편, 상기 C4 데이터의 프레임 구조에서 'Z'로 표기된 부분에서 S비트가 있는데, 상기 S비트는 경우에 따라서 정보를 담을 수도 있고, 아닐 수도 있는 선택형비트이다.
따라서, 상기 E4 데이터와 C4 데이터의 차이값인 16,000비트를 상기 S비트를 적절하게 이용하여 해결할 수 있다.
즉, 각 서브 프레임마다 하나씩 있는 상기 S비트는 프레임 내에 9개가 있으며, 이중에서 2개의 S비트에는 정보를 담고 있고 나머지 7개의 S비트에는 정보를 담지 않음으로써, 변환되기 전의 E4 데이터와 변환된 후의 C4 데이터의 수를 같도록 할 수 있다.
그런데, 상기에서 보는 바와 같이, 순수한 정보를 담고 있는 E4 데이터를 C4 데이터로 변환하는 경우에, 선입선출(FIFO; First Input First Out) 방식의 버퍼(buffer)를 사용하는데, 17Mbps의 클럭에 따라 E4 데이터를 상기 버퍼에 기록하는 속도와, 19Mbps의 클럭에 따라 C4 데이터를 상기 버퍼로부터 읽는 속도의 차가 나타나는데, 그에 따라 상기 버퍼에 데이터가 기록되지도 않았는데 읽어내는 동작을 수행하는 언더플로우(underflow) 또는 반대의 현상인 오버플로우가 발생하고, 지터 현상이 발생하는 등의 문제점이 있다.
상기와 같은 원인에 의하여 지터 현상이 발생하면, 데이터 전송의 에러가 발생할 수 있으며, 그에 따라 전체적인 통신 서비스의 품질이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, E4 인터페이스와 AU4 인터페이스를 데이터 전송의 기본으로 하고 있는북미유럽방식의 광전송시스템에 있어서, E4 데이터를 C4 데이터로 변환하는 데에 발생하는 지터의 크기를 최소화함으로써, 데이터 전송의 에러를 방지하고, 그에 따라 통신 서비스의 품질을 향상시킬 수 있는 E4 데이터를 AU4 프레임의 C4 데이터로 변환하는 회로를 제공하는 데에 있다.
도 1은 AU4 프레임의 데이터 구조를 나타낸 블럭도,
도 2는 도 1에서 C4 데이터 중 하나의 서브 프레임 구조를 나타낸 블럭도,
도 3은 E4 데이터 프레임 구조를 나타낸 블럭도,
도 4는 본 발명의 실시예에 따른 E4 데이터를 AU4 프레임의 C4 데이터로 변환하는 회로를 적용한 블럭도,
도 5는 도 4에서 데이터 변환부를 적용한 블럭도,
도 6은 도 4에서 데이터 배치부를 적용한 블럭도,
도 7은 본 변환회로를 4채널에 적용한 블럭도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 프레임 카운터 200 : 데이터 변환부
210 : 입력제어부 220 : 입력버퍼
230 : 출력제어부 240 : 출력버퍼
300 : 데이터 배치부 310 : 서브프레임 배열부
320 : 정렬제어부 330 : 병렬신호 생성부
340 : 선택비트 제어부 350 : 정렬부
360 : 클럭제어부
상기 목적을 달성하기 위한 본 발명의 구성은 다음과 같이 이루어진다.
광전송시스템의 E4 데이터를 AU4 프레임의 C4 데이터로 변환하는 회로에 있어서,
19Mbps의 클럭신호를 입력받아 C4 데이터 프레임 위치에 대한 신호를 생성하여 출력하는 프레임 카운터;
17Mbps의 클럭신호에 따라 E4 데이터를 입력받아 선입선출 방식의 버퍼를 이용하여 언더플로우가 발생하지 않는 범위 내에서 19Mbps의 클럭신호에 따라 구동되는 데이터를 생성하여 출력하는 데이터 변환수단;
상기 데이터 변환수단으로부터 출력되는 데이터를 입력받아, 상기 프레임 카운터로부터 출력되는 프레임 위치 신호에 따라 C4 데이터의 형태로 배열하여 출력하는 데이터 배치수단을 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 4내지 도 6에 도시되어 있듯이, 본 발명의 실시예에 의한 E4 데이터를 AU4 프레임의 C4 데이터로 변환하는 회로의 구성은 다음과 같이 이루어진다.
광전송시스템의 E4 데이터를 AU4 프레임의 C4 데이터로 변환하는 회로에 있어서,
19Mbps의 클럭신호를 입력받아 C4 데이터 프레임 위치에 대한 서브프레임 수신호(CNT9)와 서브프레임별 구간신호(CNT270)를 생성하여 출력하는 프레임 카운터(100);
17Mbps의 클럭신호에 따라 E4 데이터를 입력받아 선입선출 방식의 버퍼를 이용하여 언더플로우가 발생하지 않는 범위 내에서 19Mbps의 클럭신호에 따라 구동되는 데이터를 생성하여 출력하는 데이터 변환부(200);
상기 데이터 변환부(200)로부터 출력되는 데이터를 입력받아, 상기 프레임 카운터(100)로부터 출력되는 프레임 위치 신호에 따라 C4 데이터의 형태로 배열하여 출력하는 데이터 배치부(300)를 포함하여 이루어진다.
도 5에 도시되어 있듯이, 상기 데이터 변환부(200)의 구성은,
17Mbps의 클럭신호에 따라 E4 데이터 기록 제어신호(WE)를 생성하여 출력하는 입력제어부(210)와,
상기 입력제어부(210)로부터 출력되는 기록 제어신호(WE)에 따라 동작하여 E4 데이터를 순차적으로 기록하여 출력하는 입력버퍼(220)와,
19Mbps의 클럭신호에 따라 동작하여 기록 어드레스(ADDWR)와 판독 어드레스(ADDRE)를 비교하여 판독 제어신호(RE)를 생성하여 출력하는 출력제어부(230)와,
상기 출력제어부(230)로부터 출력되는 판독 제어신호(RE)에 따라 동작하여 해당하는 데이터를 19Mbps의 클럭신호에 맞추어 상기 데이터 배치부(300)로 출력하고 버퍼레벨 제어신호(WREN)를 출력하는 출력버퍼(240)를 포함하여 이루어진다.
도 6에 도시되어 있듯이, 상기 데이터 배치부(300)의 구성은,
상기 프레임 카운터(100)로부터 출력되는 서브 프레임의 크기를 나타내는 서브프레임별 구간신호(CNT270)를 입력받아 C4 데이터의 위치에 따른 C4인에이블신호(C4EN)를 생성하여 출력하는 서브프레임 배열부(310)와,
상기 서브프레임 배열부(310)로부터 출력되는 C4인에이블신호(C4EN)와 S비트처리신호(SELSB)에 따라 동작하여 정렬제어신호(ADDCNT)를 생성하여 출력하는 정렬제어부(320)와,
상기 정렬제어부(320)로부터 출력되는 정렬제어신호(ADDCNT)와 버퍼레벨신호(BUFLV)를 입력받아 서프프레임중에서 S비트를 데이터로 처리할 것인지 비데이터로 처리할 것인지의 여부를 판단하여 그에 따른 S비트처리신호(SELSB)를 생성하여 상기 정렬제어부(320)로 출력하는 선택비트 제어부(340)와,
상기 데이터 변환부(200)로부터 출력되는 버퍼레벨 제어신호(WREN)와 19Mbps의 전송속도를 가진 데이터를 입력받아 256비트의 병렬신호로 생성하여 출력하는 병렬신호 생성부(330)와,
상기 병렬신호 생성부(330)로부터 출력되는 256비트의 병렬신호를 입력받아 상기 정렬제어부(320)로부터 출력되는 정렬제어신호(ADDCNT)에 따라 C4 데이터의 패이로드(payload)안의 정확한 위치에 정렬하여 출력하는 정렬부(350)와,
상기 정렬제어부(320)로부터 출력되는 정력제어신호(ADDCNT)중 두 번째 비트인 제1클럭기준신호(CLKCT1)와 상기 병렬신호 생성부(330)로부터 출력되는 버퍼레벨신호(BUFLV)중 두 번째 비트인 제2클럭기준신호(CLKCT2)를 입력받아 위상동기루프 제어신호를 생성하여 출력하는 클럭제어부(360)를 포함하여 이루어진다.
상기와 같이 이루어진 본 발명의 실시예의 동작은 다음과 같다.
우선, 본 발명의 주요한 동작을 설명하면, 도 4에 도시되어 있듯이, 프레임 카운터(100)는 2430 카운터로서 19Mbps의 클럭신호(CK19M)를 입력받아 C4 데이터 프레임 위치에 대한 서브프레임 수신호(CNT9)와 서브프레임별 구간신호(CNT270)를 생성함으로써, 전체 C4 데이터 프레임의 크기와 위치를 나타내는 신호를 출력한다.
그리고, 데이터 변환부(200)는 17Mbps의 클럭신호(CK17M)에 따라 E4 데이터(DAT17M)를 입력받아 선입선출 방식의 버퍼를 이용하여 언더플로우가 발생하지 않는 범위 내에서 19Mbps의 클럭신호(CK19M)에 따라 구동되는 데이터를 생성하여 출력한다.
또, 데이터 배치부(300)는 상기 데이터 변환부(200)로부터 출력되는 데이터(DAT19M)를 입력받아, 상기 프레임 카운터(100)로부터 출력되는 각종 프레임 위치 신호(CNT9, CNT270)에 따라 C4 데이터의 형태로 배열하여 출력한다.
이하, 도 5를 참조하여 상기 데이터 변환부(200)의 동작을 구체적으로 설명한다.
데이터 변환부(200)의 입력제어부(210)는 17Mbps의 클럭신호(CK17M)에 따라 E4 데이터 기록 제어신호(WE)를 생성하여 출력하고, 입력버퍼(220)는 상기 입력제어부(210)로부터 출력되는 기록 제어신호(WE)에 따라 동작하여 E4 데이터를 순차적으로 기록하여 출력한다.
즉, 상기 입력제어부(210)는 17M 카운터를 이용하여 입력버퍼(220) 내의 8개의 플립플롭(flipflop) 중에서 하나씩의 플립플롭만 순차적으로 구동되도록 기록 제어신호를 각 플립플롭별로 출력하는데, 이때 나머지 플롭플롭들은 비구동 상태가 된다.
그리고, 입력버퍼(220)는 상기 입력제어부(210)로부터 출력되는 8비트의 기록 제어신호에 따라 해당하는 플립플롭을 구동시켜 17Mbps의 전송속도로 입력되는 E4 데이터를 8비트씩 입력받아 출력한다.
한편 상기 입력제어부(210)는 입력버퍼(220)에서 입력이 진행중인 플립플롭의 어드레스를 나타내는 기록 어드레스(ADDWR)를 출력하는데, 출력제어부(230)는 그 신호를 입력받고, 출력버퍼(240)로부터 출력되는 판독 어드레스(ADDRE)를 입력받아 두 값을 비교하여, 그 값이 언더플로우 또는 오버 플로우가 발생하지 않는 일정한 범위 이내에 존재하도록 판독 제어신호(RE)를 생성하여 19Mbps의 클럭신호에 따라 출력한다.
즉, 출력제어부(230)는 상기 기록 어드레스(ADDWR)와 판독 어드레스(ADDRE)의 차가 4 이상일 때에만 출력버퍼(240)가 동작하도록 판독 제어신호(RE)를 출력하는데, 실질적으로는 8번마다 한 번씩 출력값이 로우로 되도록 한다.
출력버퍼(240)는 상기 출력제어부(230)로부터 출력되는 출력 제어신호(RE)에 따라 동작하여, 상기 입력버퍼(220)로부터 출력되는 해당 데이터를 19Mbps의 클럭신호에 맞추어 상기 데이터 배치부(300)로 출력하는데, 이때 출력되는 데이터의 주기는 일정하지 않다.
상기와 같이 함으로써, 데이터 변환부(200)는 17Mbps의 전송속도로 입력되는 E4 데이터(DAT17M)를 19Mbps의 전송속도로 변환하여 출력하며, 상기 출력제어부(230)의 동작에 의하여 데이터 변환시에 오버플로우나 언더플로우가 발생하는 것을 방지할 수 있다.
이하, 도 6을 참조하여 상기 데이터 배치부(300)의 동작을 구체적으로 설명한다.
데이터 배치부(300)의 서브프레임 배열부(310)는 상기 프레임 카운터(100)로부터 출력되는 서브 프레임의 크기를 나타내는 서브프레임별 구간신호(CNT270)를 입력받아 그 중에서 C4 데이터의 정확한 위치를 나타내는 C4인에이블신호(C4EN)를 생성하여 출력한다.
정렬제어부(320)는 상기 서브프레임 배열부(310)로부터 출력되는 C4인에이블신호(C4EN)와 선택비트 제어부(340)로부터 출력되는 S비트처리신호(SELSB)에 따라 동작하여 정렬부(350)의 동작을 제어하는 정렬제어신호(ADDCNT)를 생성하여 출력한다.
한편, 선택비트 제어부(340)는 상기 정렬제어부(320)로부터 출력되는 정렬제어신호(ADDCNT)와 병렬신호 생성부(330)로부터 출력되는 버퍼레벨신호(BUFLV)를 입력받아 서프프레임중에서 S비트를 데이터로 처리할 것인지 비데이터로 처리할 것인지의 여부를 판단하여 그에 따른 S비트처리신호(SELSB)를 생성하여 상기 정렬제어부(320)로 출력한다.
그리고, 병렬신호 생성부(330)는 상기 데이터 변환부(200)로부터 출력되는버퍼레벨 제어신호(WREN)와 19Mbps의 전송속도를 가진 데이터를 입력받아 256비트의 병렬신호로 생성하여 출력하며, 또, 버퍼레벨신호(BUFLV)를 생성하여 상기 선택비트 제어부(340)와 클럭제어부(360)로 출력한다.
정렬부(350)는 상기 병렬신호 생성부(330)로부터 출력되는 256비트의 병렬신호를 입력받아 상기 정렬제어부(320)로부터 출력되는 정렬제어신호(ADDCNT)에 따라 C4 데이터의 패이로드 안의 정확한 위치에 정렬하여 출력한다.
상기 정렬부(350)는 데이터가 입력되는 때에는 보통 8씩 증가되도록 설계되어 있는데, Z데이터가 입력되는 경우에, S비트가 데이터로 사용될 때에는 7이 증가하고, S비트가 비데이터일 경우에는 6이 증가하도록 한다.
상기와 같이 함으로써, E4 데이터를 AU4 프레임 내의 C4 데이터 형식으로 정확하게 변환할 수 있으며, Z 데이터의 S비트의 처리도 적절하게 함으로써, E4 데이터와 C4 데이터의 수도 일치시킬 수 있으며, S비트의 데이터 여부도 적절하게 조절함으로써, 지터 현상을 최소화할 수 있다.
한편, 클럭제어부(360)는 상기 정렬제어부(320)로부터 출력되는 정력제어신호(ADDCNT)중 두 번째 비트인 제1클럭기준신호(CLKCT1)와 상기 병렬신호 생성부(330)로부터 출력되는 버퍼레벨신호(BUFLV)중 두 번째 비트인 제2클럭기준신호(CLKCT2)를 입력받아 위상동기루프 제어신호(VCO19PLL)를 생성하여 출력한다.
상기와 같이 함으로써, 본 변환기에서 출력되는 데이터를 입력받는 곳에서 위상 동기를 적절히 할 수 있도록 한다.
한편, 도 7에 도시된 것과 같이 구성하면, 상기와 같은 데이터 변환회로는 4채널을 한꺼번에 처리할 수 있다.
즉, 각각의 채널별 데이터 변환회로(1000, 2000, 3000, 4000)는 각각의 클럭신호(CK17M1, CK17M2, CK17M3, CK17M4)에 따라 각각의 E4 데이터(DAT17M1, DAT17M2, DAT17M3, DAT17M4)를 입력받아, 단일의 19Mbps의 전송속도를 가진 클럭신호에 맞추어 각각의 C4 데이터(DATOUT1, DATOUT2, DATOUT3, DATOUT4)를 출력하며, 이렇게 함으로써, 622급 데이터 전송을 수행할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정된 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변환 및 변경이 가능한 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
따라서, 상기와 같이 동작하는 본 발명은 E4 인터페이스와 AU4 인터페이스를 데이터 전송의 기본으로 하고 있는 북미유럽방식의 광전송시스템에 있어서, E4 데이터를 C4 데이터로 변환하는 데에 발생하는 지터의 크기를 최소화함으로써, 데이터 전송의 에러를 방지하고, 그에 따라 통신 서비스의 품질을 향상시킬 수 있는 효과가 있다.
또한, 동시에 E4채널을 수용할 수 있어, 시스템 크기의 소형화와 여유공간의 활용을 추구할 수 있으며, 그에 따라 제품 생산 가격의 하락을 유도할 수 있는 효과가 있다.
Claims (5)
- 광전송시스템의 E4 데이터를 AU4 프레임의 C4 데이터로 변환하는 회로에 있어서,19Mbps의 클럭신호를 입력받아 C4 데이터 프레임 위치에 대한 신호를 생성하여 출력하는 프레임 카운터;17Mbps의 클럭신호에 따라 E4 데이터를 입력받아 선입선출 방식의 버퍼를 이용하여 언더플로우가 발생하지 않는 범위 내에서 19Mbps의 클럭신호에 따라 구동되는 데이터를 생성하여 출력하는 데이터 변환수단;상기 데이터 변환수단으로부터 출력되는 데이터를 입력받아, 상기 프레임 카운터로부터 출력되는 프레임 위치 신호에 따라 C4 데이터의 형태로 배열하여 출력하는 데이터 배치수단을 포함하여 이루어진 것을 특징으로 하는 이4 데이터를 에이유4 프레임의 씨4 데이터로 변환하는 회로.
- 제1항에 있어서, 상기 데이터 변환수단은,17Mbps의 클럭신호에 따라 E4 데이터 기록 제어신호를 생성하여 출력하는 입력제어수단,상기 입력제어수단으로부터 출력되는 기록 제어신호에 따라 동작하여 E4 데이터를 순차적으로 기록하여 출력하는 입력버퍼19Mbps의 클럭신호에 따라 동작하여 기록 어드레스와 판독 어드레스를 비교하여 판독 제어신호를 생성하여 출력하는 출력제어수단,상기 출력제어수단으로부터 출력되는 판독 제어신호에 따라 동작하여 해당하는 데이터를 19Mbps의 클럭신호에 맞추어 상기 데이터 배치수단으로 출력하고 버퍼레벨 제어신호를 출력하는 출력버퍼를 포함하여 이루어진 것을 특징으로 하는 이4 데이터를 에이유4 프레임의 씨4 데이터로 변환하는 회로.
- 제2항에 있어서, 상기 출력제어수단은,상기 기록 어드레스와 판독 어드레스의 차가 4 이상인 경우에만 판독 제어신호를 하이의 신호로 구동시키는 것을 특징으로 하는 이4 데이터를 에이유4 프레임의 씨4 데이터로 변환하는 회로.
- 제1항에 있어서, 상기 데이터 배치수단은,상기 프레임 카운터로부터 출력되는 서브 프레임의 크기를 나타내는 서브프레임별 구간신호를 입력받아 C4 데이터의 위치에 따른 C4인에이블신호를 생성하여 출력하는 서브프레임 배열수단,상기 서브프레임 배열수단으로부터 출력되는 C4인에이블신호와 S비트처리신호에 따라 동작하여 정렬제어신호를 생성하여 출력하는 정렬제어수단상기 정렬제어수단으로부터 출력되는 정렬제어신호와 버퍼레벨신호를 입력받아 서프프레임중에서 S비트를 데이터로 처리할 것인지 비데이터로 처리할 것인지의 여부를 판단하여 그에 따른 S비트처리신호를 생성하여 상기 정렬제어수단으로 출력하는 선택비트 제어수단,상기 데이터 변환수단으로부터 출력되는 버퍼레벨 제어신호와 19Mbps의 전송속도를 가진 데이터를 입력받아 256비트의 병렬신호로 생성하여 출력하는 병렬신호 생성수단,상기 병렬신호 생성수단으로부터 출력되는 256비트의 병렬신호를 입력받아 상기 정렬제어수단으로부터 출력되는 정렬제어신호에 따라 C4 데이터의 패이로드 안의 정확한 위치에 정렬하여 출력하는 정렬수단을 포함하여 이루어진 것을 특징으로 하는 이4 데이터를 에이유4 프레임의 씨4 데이터로 변환하는 회로.
- 제4항에 있어서, 상기 데이터 배치수단은,상기 정렬제어수단으로부터 출력되는 정력제어신호중 두 번째 비트인 제1클럭기준신호와 상기 병렬신호 생성수단으로부터 출력되는 버퍼레벨신호중 두 번째 비트인 제2클럭기준신호를 입력받아 위상동기루프 제어신호를 생성하여 출력하는 클럭제어수단을 더 포함하여 이루어진 것을 특징으로 하는 이4 데이터를 에이유4 프레임의 씨4 데이터로 변환하는 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026079A KR100295811B1 (ko) | 1999-06-30 | 1999-06-30 | 이4 데이터를 에이유4 프레임의 씨4 데이터로 변환하는 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026079A KR100295811B1 (ko) | 1999-06-30 | 1999-06-30 | 이4 데이터를 에이유4 프레임의 씨4 데이터로 변환하는 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010005273A KR20010005273A (ko) | 2001-01-15 |
| KR100295811B1 true KR100295811B1 (ko) | 2001-07-12 |
Family
ID=19598232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990026079A KR100295811B1 (ko) | 1999-06-30 | 1999-06-30 | 이4 데이터를 에이유4 프레임의 씨4 데이터로 변환하는 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100295811B1 (ko) |
-
1999
- 1999-06-30 KR KR1019990026079A patent/KR100295811B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010005273A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4818995A (en) | Parallel transmission system | |
| US6266385B1 (en) | Elastic store for wireless communication systems | |
| JP2591295B2 (ja) | フレーム位相同期方式 | |
| US6757348B1 (en) | High-speed coordinated multi-channel elastic buffer | |
| US20090168810A1 (en) | Source synchronous link with clock recovery and bit skew alignment | |
| US20030043851A1 (en) | Transmit virtual concatenation processor | |
| EP0302112A1 (en) | Multiplex dividing apparatus in a synchronous multiplexing system | |
| GB2128450A (en) | Time-division switching unit | |
| KR100295811B1 (ko) | 이4 데이터를 에이유4 프레임의 씨4 데이터로 변환하는 회로 | |
| EP0543327B1 (en) | A synchronous optical multiplexing system | |
| JP2001203662A (ja) | Ｓｄｈ試験装置 | |
| US7016344B1 (en) | Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock | |
| JP3722748B2 (ja) | 多数の通信回線からのオーバーヘッドデータの伝送に適した多重化方法および装置 | |
| JPH04211535A (ja) | 特定フレーム構造体への情報ビットの挿入装置 | |
| US5212688A (en) | TDM expansion bus | |
| WO2004088851A1 (ja) | 信号伝送方法 | |
| JPH04826A (ja) | ディジタル多重伝送システム | |
| JPH06252870A (ja) | データ多重化伝送方式 | |
| KR950012590B1 (ko) | 티1(t1)전송로와 이1에이취(e1h)전송로와의 접속을 위한 속도변환장치의 가입자접속회로 | |
| JP3455839B2 (ja) | フレームフォーマット変換方式及び変換装置 | |
| KR100237456B1 (ko) | 다중화를 위한 프레임 구조 | |
| KR20000026042A (ko) | 고속데이터 전송장치에 구비되는 선입력선출력메모리를 이용한데이터 다중화/역다중화 회로 | |
| JP2820191B2 (ja) | キャリア間遅延調整回路 | |
| JP3921407B2 (ja) | データ転送におけるデータ監視システムおよびデータ監視方法 | |
| JP2594765B2 (ja) | 時分割多重回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |