KR100283979B1 - 마이크로프레임다중송신기 - Google Patents

마이크로프레임다중송신기 Download PDF

Info

Publication number
KR100283979B1
KR100283979B1 KR1019970705876A KR19970705876A KR100283979B1 KR 100283979 B1 KR100283979 B1 KR 100283979B1 KR 1019970705876 A KR1019970705876 A KR 1019970705876A KR 19970705876 A KR19970705876 A KR 19970705876A KR 100283979 B1 KR100283979 B1 KR 100283979B1
Authority
KR
South Korea
Prior art keywords
micro
buffer
frame
unit
cell
Prior art date
Application number
KR1019970705876A
Other languages
English (en)
Other versions
KR19980702476A (ko
Inventor
히로키 모리카와
유키치 사이토
히로시 가와카미
후미아키 이시노
아키히사 나카지마
Original Assignee
다치카와 게이지
가부시키가이샤 엔.티.티.도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다치카와 게이지, 가부시키가이샤 엔.티.티.도코모 filed Critical 다치카와 게이지
Publication of KR19980702476A publication Critical patent/KR19980702476A/ko
Application granted granted Critical
Publication of KR100283979B1 publication Critical patent/KR100283979B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5649—Cell delay or jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/566—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM layer
    • H04L2012/5661—Minicells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

구체적인 회로 구성은 표준 ATM 셀보다 짧은 마이크로-프레임을 다중화된 표준 ATM 셀에 적재하기 위한 다중 송신기가 제안된다. 입력 마이크로-프레임은 인터페이스(503)를 통과해 입력 순서로 분배부(504)로 전달된다. 분배부(504)는 입력 마이크로-프레임을 분배 정보 입력을 사용하여 분배한다. 분배 정보는 각각의 커넥션 또는 마이크로-프레임의 서비스 조건과 일치한다. 추출회로(506)는 소정의 버퍼 선택 로직에 따라 버퍼를 선택한다. 셀 캔슬레이션 감시 회로(508)는 셀 허용 시간 주기(T2-1∼T2-m)을 초과하는 마이크로-프렘임은 포기한다. 다중 처리부(507)는 셀 또는 유휴 셀을 송출부(511)의 셀 전송 타이밍에 따라 송출부(511)로 전송한다.

Description

마이크로 프레임 다중 송신기{MICRO-FRAME MULTIPLEX TRANSMITTER}
표준 ATM 셀보다 짧은 데이터를 포함하는 마이크로-프레임의 형태로 다중화 된 커넥션을 표준 ATM 셀에 적재하기 위한 방법은 다양하게 제안되었고, 그중 하나가 예로서, 본 발명의 출원인에 의해 출원된 일본 특허출원 제7-266039호 ″짧은 셀 다중 ATM 전송 시스템 및 전송 방법″에 개시되어있다. 그러나, 본 발명의 발명자들은 마이크로-프레임을 다중화하고 마이크로-프레임의 다중화를 수행하는 다중 송신기에서 제어 및 빠른 처리를 실행하기 위하여 설계된 어떤 구체적인 구성도 알지 못한다.
본 발명의 목적은 표준 ATM 셀보다 짧은 데이터를 포함하는 마이크로-프레임의 형태의 다중의 커넥션을 표준 ATM 셀에 적재하기 위한 고속 다중 송신기의 구체적인 구성을 제공하는데 있다.
본 발명의 다른 목적은 단일 대기 버퍼(queuing buffer)에 2개의 버퍼, 즉 다중화될 마이크로-프레임 및 전송을 결정하기 위한 버퍼와 전송 대기 버퍼를 병합하므로서 효율적인 다중 전송 처리를 획득하는데 있다.
본 발명의 또 다른 목적은 다중화 대기 시간 또는 마이크로-프레임 캔슬레이션 비율과 관련된 여러 가지 품질을 갖는 마이크로-프레임 커넥션의 품질 관리를 획득하고, 다중 전송 처리를 고효율로 구현하는데 있다.
본 발명은 ATM(Asynchronous Transfer Mode) 전송에서 소정의 포맷에 따라 다중의 저속 마이크로-프레임 형태의 커넥션(connection)을 표준 ATM 셀에 적재(loading)하기 위한 시스템 구성에 관한 것이다.
본 명세서의 설명은 본 발명의 기반이 되는 1995년 12월 25일에 출원된 일본 특허 출원 제7-337547호의 명세서를 기반으로 하며, 일본 특허 출원의 내용은 참조로서 여기에 포함된다.
도1A 및 1B 표준 ATM 셀로의 마이크로-프레임의 다중화를 도시한 블록도.
도2A 및 2B는 본 발명에 따라 다중화된 셀을 전송하기 위한 다중 송신기의 실시예1을 도시한 블록도.
도3은 다중 송신기에서 추출 회로의 처리 로직을 도시한 순서도.
도4는 수신 다중화된 셀의 수신 역다중화기를 도시한 도면.
도5A 및 5B는 다중 송신기의 실시예 2를 도시한 블록도.
도6은 다중 송신기의 실시예 2에서 추출 회로의 처리 로직을 도시한 순서도.
도7은 다중 송신기의 실시예 3을 도시한 블록도.
도8은 다중 송신기의 실시예 3에서 처리 타이밍 제어부의 처리 절차를 도시한 도면.
도9는 다중 송신기의 실시예 3에서 추출 회로의 처리를 도시한 순서도.
도10은 버퍼 선택 로직의 예를 도시한 순서도.
도11A 및 11B는 실시예 4의 다중 처리부의 처리 로직을 도시한 순서도.
도12는 다중 송신기의 실시예 4를 도시한 블록도.
도13은 실시예 4에서 추출 회로의 처리 로직을 도시한 순서도.
도14A 및 14B는 실시예 4의 다중 처리부의 처리 로직을 도시한 순서도.
도15A 및 15B는 실시예 5의 제1 ATM 셀 송신기를 도시한 블록도.
도16A 및 16B는 실시예 5의 제2 ATM 셀 송신기를 도시한 블록도.
도17은 실시예 5의 제2 ATM 셀 송신기의 타이밍을 도시한 도면.
본 발명의 제1 형태로, 표준 ATM 셀보다 짧은 데이터를 포함하는 마이크로-프레임으로 구성된 복수 커넥션을 표준 ATM 셀 상에 다중 적재하여 다중 전송하기 위한 다중 송신기에 있어서,
입력되는 마이크로-프레임을 격납하기 위한 다중 대기 버퍼;
상기 다중 대기 버퍼 내의 마이크로-프레임을 모두 추출하기 위한 추출부;
소정의 다중화 방식에 따라 표준 ATM 셀 상으로 다중 처리를 함과 동시에, 상기 추출부에 다음의 ATM 셀에 적재 가능한 데이터 길이를 통지하기 위한 다중 처리부;
상기 ATM 셀을 격납하기 위한 전송 대기 버퍼;
상기 전송 대기 버퍼 내에서의 체류 시간이 소정의 캔슬링 시간에 도달한 셀을 삭제하기 위한 셀 캔슬레이션 감시부;
상기 전송 대기 버퍼로부터 ATM 셀을 추출하기 위한 추출부; 및
추출된 ATM 셀을 출력 채널로 송출하기 위한 송출부
를 포함하며,
상기 추출부는, 소정의 추출시간에 도달한 경우 또는 추출시간 내에 상기 다중 대기 버퍼 내의 마이크로-프레임의 길이의 총 합이 다중 처리부로부터 통지된 데이터 길이에 도달한 경우는, 상기 다중 대기 버퍼 내의 마이크로-프레임을 모두 추출하는 다중 송신기가 제공된다.
여기서, 상기 다중 송신기는 상기 입력 마이크로-프레임을 소정의 서비스 조건에 따라 여러 가지 다중화 방식을 갖는 버퍼로 분배하는 분배부를 더 포함한다.
상기 다중 처리부는 서비스 조건에 따라 상기 버퍼로부터 추출 순서를 결정하고, 마이크로-프레임을 추출하며, 서비스 조건에 따라 다중화 방식을 선택한다.
본 발명의 제2 형태로, 표준 ATM 셀보다 짧은 데이터를 포함하는 마이크로-프레임으로 구성된 복수 커넥션을 표준 ATM 셀 상에 적재하여 다중 송신하기 위한 다중 송신기에 있어서,
입력되는 마이크로-프레임을 격납하기 위한 버퍼;
각 입력 마이크로-프레임을 버퍼에 격납하고,
버퍼 내의 마이크로-프레임의 다중 송신기 내 체재시간을 감시하고, 소정의 캔슬링 시간 이상 버퍼 내에 체재한 것을 순차 삭제하기 위한 셀 캔슬레이션 감시부;
소정의 다중화 수를 한정해서 버퍼 내의 마이크로-프레임을 입력 순으로 순차 추출하기 위한 추출부;
소정의 다중화 방식에 따라 표준 ATM 셀 상으로 다중 처리하기 위한 다중 처리부;
다중화된 ATM 셀을 출력 채널로 순차 송출하는 송출부; 및
상기 추출부와 상기 다중 처리부와 상기 송출부의 처리 타이밍을 조정하는 처리 타이밍 제어부
를 포함하는 다중 송신기가 제공된다.
본 발명의 제3 형태로, 표준 ATM 셀보다 짧은 데이터를 포함하는 마이크로-프레임으로 구성된 복수 커넥션을 표준 ATM 셀 상에 다중 적재해서 다중 송신하기 위한 장치에 있어서,
입력되는 마이크로-프레임을 격납하는 버퍼;
각 입력 마이크로-프레임을 버퍼에 격납하고,
버퍼 내의 마이크로-프레임의 다중 송신기 내 체재시간을 감시하고, 소정의 캔슬링 시간 이상 동안 버퍼에 체재한 것을 순차 삭제하기 위한 셀 캔슬레이션 감시부;
다음 주기에 송출 셀에 적재 가능한 데이터 길이를 기준으로 해서 마이크로-프레임 및 부가 데이터의 축적 데이터 길이가 상기 데이터 길이 이상이 될 때까지, 또는 소정의 추출 시간에 도달할 때까지 버퍼로부터 마이크로-프레임을 입력 순으로 순차 추출하기 위한 추출부;
소정의 다중화 방식에 의해 표준 ATM 셀 상으로 다중 처리를 함과 동시에, 다음 주기에 송출 셀에 적재 가능한 데이터 길이를 상기 추출부에 통지하기 위한 다중 처리부;
다중화된 ATM 셀을 출력 채널로 순차 송출하기 위한 송출부; 및
상기 추출부와 상기 다중 처리부와 상기 송출부의 처리 타이밍을 조정하기 위한 처리 타이밍 제어부
를 포함하는 다중 송신기가 제공된다.
여기서, 상기 다중 송신기는 상기 마이크로-프레임을 소정의 서비스 조건에 따라 다양한 다중화 방식 또는 마이크로-프레임의 캔슬링 시간을 갖는 버퍼로 분배한다.
상기 다중 처리부는 서비스 조건에 따라 상기 버퍼로부터 추출 순서를 결정하고, 마이크로-프레임을 추출하고, 서비스 조건에 따라 다중화 방식을 선택한다.
상기 추출부는 다중화된 ATM 셀상에 저장하는 전송 대기 버퍼뿐만 아니라 다중화되지 않은 셀상에 저장하는 전송 대기 버퍼의 추출 제어를 수행한다.
상기 추출부는 다중화된 마이크로-프레임을 저장하는 상기 버퍼뿐만 아니라, 다중화되지 않은 ATM 셀상에 저장하는 전송 대기 버퍼의 추출 제어를 수행한다.
이제 첨부된 도면을 참조하여 본 발명이 설명될 것이다.
도1A 및 1B를 참조하면, 표준 ATM 셀로의 마이크로-프레임의 다중화 방식이 이제 설명될 것이다. 도1A는 표준 ATM 셀을 도시한다. 표준 ATM 셀은 5바이트(byte) 헤더(header) 및 48바이트 페이로드(정보 필드)를 포함하는 53바이트 고정 길이를 갖는다. 도1B에 도시된 바와 같이, 본 발명은 표준 ATM 셀보다 짧은 데이터를 포함하는 마이크로-프레임을 다중화한다. 마이크로-프레임은 가변 또는 자신의 길이로 고정될 수 있다. 더욱이, 패턴(3)에서와 같이 2개의 표준 ATM 셀을 겹치도록 할 수 있고, 또는 패턴(2)에서와 같이 표준 ATM 셀을 채우지 않을 수도 있다. 이 경우에, 더미 비트(dummy bit)가 전송되기 위해 채워진다. 비록 도1B에는 도시되지 않았지만, 마이크로-프레임은 표준 ATM 셀보다 길 수도 있다.
실시예 1
도2A 및 2B는 본 발명에 따라 다중화된 셀을 전송하기 위한 다중 송신기(201)의 실시예 1을 도시한 블록도이다. 도3은 다중 송신기에서 사용된 추출 회로(206)의 로직을 도시하고, 도4는 수신 역다중화기(401)의 구성을 도시한다.
본 발명에 따른 실시예 1이 도2A, 2B, 3 및 4를 참조하여 이제 설명될 것이다.
도2A 및 2B에 있어서, 마이크로-프레임, 즉 다중 송신기(201)로 입력되는 데이터 커넥션(1-n)은 고정 또는 가변 길이일 수 있거나, 또는 동일한 커넥션이 고정 또는 가변 길이의 링크(link)일 수 있다. 실시예1에 있어서, 단일 ATM 셀로 다중화 된 마이크로-프레임의 최대 번호 k가 고정되는 경우가 설명될 것이다. 최대 다중번호 k는 시스템 환경 및 서비스 조건에 따라 결정된다.
다중 송신기(201)의 전송 속도는 입력 커넥션보다 빠르고, 인터페이스(203)는 입력 커넥션 사이의 충돌 제어 기능을 갖는다. 따라서, 모든 입력 마이크로-프레임은 인터페이스(203)와 분배부(204) 사이에, 또는 인터페이스(203)와 다중 대기버퍼(205) 사이에 부여된 입력 시퀸스에 따라 처리될 수 있다. 입력 마이크로-프레임은 입력 순서에 따라 인터페이스(203)를 통해 분배부(204)로 제공된다. 분배부(204)는 입력 분배 정보를 사용하여 입력 마이크로-프레임으로 분배한다. 본 송신기는 기본적으로 스위칭 시스템(도시하지 않음) 또는 커넥션의 서비스 형태를 식별할 수 있는 것과 함께 사용된다고 가정한다. 따라서, 분배 정보는 일반적으로 스위칭 시스템 등으로부터 보내진다.
분배 정보는 각각의 커넥션 또는 마이크로-프레임의 서비스 조건에 따른다. 실시예 1의 구성에 있어서, 캔슬레이션 허용 시간, 마이크로-프레임 캔슬레이션 비율, 또는 다중 마이크로-프레임의 최대 수 k와 같은 다중화 방식과 같은 서비스 조건이 각각의 마이크로-프레임 또는 커넥션을 분배하기 위해 다중 처리부(207) 및 셀 캔슬레이션 감시 회로(208)로 따로따로 할당될 수 있다. 선택적으로, 스위칭 시스템 등에 의해 입력을 물리적으로 분배한 후에 송신기로 입력한다고 가정할 수 있다.
일반적으로, 서비스 조건은 각 커넥션에 대해 결정된다. 한편, 분배 정보는 각각의 커넥션에 대해 식별되어야만 한다. 선택적으로, 분배부(204)가 정보에 따라 분배할 수 있도록 마이크로-프레임은 소정의 형태를 갖는 분배 정보로서 사용될 수 있는 서비스 정보를 포함할 수 있다. 따라서, 분배부(204)는 분배 정보에 따라 저장될 각각의 마이크로-프레임에 대해 다중 대기 버퍼들(205) 중 하나를 선택한다.
그후에 추출 회로(206)는 다중화 대기 시간(T1-1 - T1-m)을 갖고, 셀 캔슬레이션 감시 회로(208)는 셀 캔슬레이션 허용 시간(T2-1 - T2-m)을 갖는데, 이들은 시스템의 고정된 파라미터로서 미리 설정되고, T1 및 T2는 시스템 환경 및 서비스 조건에 따라 결정되는 값이다.
도3에 도시된 순서도는 추출 회로(206)에서의 추출 처리를 설명한다. 도3에 있어서, 각 추출 회로(206)는 상응하는 다중 대기 버퍼(205)에 대한 일정한 감시를 유지한다(S300). 마이크로-프레임이 다중 대기 버퍼(205)로 입력될 때, 타이머가 설정되었는지 체크하고(S302) 아직 설정되지 않았으면 타이머를 시동시키는(S304) 처리를 시작한다. 타이머가 설정되었다면, 다중 대기 버퍼(205)에 저장된 마이크로-프레임의 수가 소정의 수 k와 동일한지 체크한다(S306). k보다 작으면, 추출 회로(206)는 감시 상태로 되돌아간다(S300).
이런 방식으로, 버퍼의 공백 상태 종료로부터 카운트된 첫 번째 입력 마이크로-프레임의 체류 시간(dwell time)이 시간 T1을 초과하기 전에 미리 설정된 수가 되면 각각의 추출 회로(206)는 입력 마이크로-프레임을 추출하고, 마이크로-프레임을 상응 다중 처리부(207)로 전송한다. 더욱이, 체류 시간이 T1을 통과할 때 입력 마이크로-프레임의 수가 미리 설정된 수를 초과하지 않으면, 추출 회로(206)는 전체 입력 마이크로-프레임을 다중 처리부(207)로 전송한다.
다중 처리부(207)는 표준 ATM 형태로 변형하기 위해 소정의 포맷에 따라 수신 마이크로-프레임의 다중 처리를 실행하고, 각각의 전송 대기 버퍼(209)에 저장한다.
추출 선택부(210)는 전송 대기 버퍼(209)로부터 그곳으로 입력되는 추출 정보의 로직에 따라 다중 처리된 ATM 셀을 추출하여, 송출부(211)로 전송한다. 각각의 캔슬레이션 감시 회로(208)는 상응 전송 대기 버퍼(209)를 끊임없이 감시하고, 시간 T2가 지난 후에 그곳에 체류하는 셀은 포기한다.
여러 가지 선택 방법이 추출 정보에 의해 나타내어질 수 있다고 생각할 수 있다. 예를 들어, 다음과 같은 방법이 고려될 수 있다.
1. 첫 번째부터 m번째 전송 대기 버퍼(209)에서 하나의 셀을 순환적으로 선택하는 방법.
2. 전송 대기 버퍼(209)의 소정의 시퀀스에 따라 버퍼가 비워질 때까지 각 버퍼로부터 추출하여, 다음 버퍼로 전송하는 방법.
3. 전송 대기 버퍼(209)중 하나를 랜덤하게 선택하는 방법.
4. 셀들이 공정하게 추출되도록 각각의 전송 대기 버퍼(209)로부터 추출된 셀의 수를 카운트하는 방법.
5. 상기 방법에서 추출된 수의 비율에 가중을 주는 방법.
6. 상기 방법들을 합성하는 방법.
셀이 존재하지 않으면, 유휴 셀이 전송 속도를 조정하기 위해 선택된다. 추출 선택부(210)는 송출부(211)의 셀 전송 타이밍에 따라 송출부(211)로 셀을 전송한다.
송출부(211)는 출력 방식에 따라 타이밍에서 두 번째 버퍼(29)로부터 추출된 셀을 출력한다.
따라서, 표준 ATM 셀로 다중화되어 전송된 데이터는 수신측에서 원래의 마이크로-프레임으로 역다중화된다. 수신 역다중화기(401)의 구성은 도4에 도시된다.
도4에 있어서, 수신 역다중화기(401)는 수신 셀로부터 마이크로-프레임을 추출하기 위한 유니트이다. 수신 입력 셀들은 임시로 버퍼(403)에 저장되고, 역다중처리부(404)는 송신측에서의 다중 처리에 상응하는 방식으로 마이크로-프레임의 역다중 처리를 실행한다. 마이크로-프레임의 커넥션 식별 정보는 각 프레임에 존재한다. 이 유니트에서 물리적으로 커넥션 역다중화를 수행하도록 이 유니트가 분배 정보를 소유할 필요가 있다. 이 경우에 있어서, 분배 정보는 송신측에서와 같이 스위칭 시스템으로부터 보내지거나, 또는 서비스 조건의 식별 정보로서 소정의 포맷으로 표준 ATM 셀에 부가되어야만 한다. 상기의 경우에 있어서, 송신 스위칭 시스템과 수신 스위칭 시스템 사이에서 다중화된 셀의 서비스 조건의 교섭 처리를 식별하기 위한 기능이 분배하기 위해 마이크로-프레임의 각각의 커넥션에 부가되어야만 한다.
송신측은 채널의 효율성 및 품질을 유지하기 위해 셀 캔슬레이션을 실행하므로, 수신측은 보간부(406)에 의해 구현되는 생략된 셀의 보간을 수행해야만 한다. 그러나, 기능은 수신 역다중화기(401)와 다른 유니트에 배치될 수 있다.
각각의 출력 커넥션에 대한 역다중 출력은 인터페이스(407)를 통해 생성된다.
실시예 2
실시예 2가 도5A, 5B 및 6을 참조하여 이제 설명될 것이다.
도5A 및 5B는 본 발명에 따른 다중 송신기(501)의 실시예 2의 구성을 도시한 블록도이다. 도6은 버퍼 선택 로직의 예를 도시한 순서도이다.
비록 다중 송신기(201)의 실시예 1(도2A 및 2B 참조)이 버퍼로부터 마이크로-프레임을 추출하기 위한 기준으로서 고정된 수 k를 사용하지만, 다중 송신기(501)의 실시예 2는 다중 처리부(507)로부터 제공되는 다음 셀에 적재가능한 데이터 길이를 사용한다는 점에서 다르다. 이것을 획득하기 위해, 다중 송신기(501)의 실시 예 2에 있어서 각각의 다중 처리부(507)는 표준 ATM 셀로 다중화될 다음 셀의 데이터 길이(x)를 나타낼 수 있다.
도5A 및 5B에 있어서, 다중 송신기(501)에서 추출 회로(506) 및 다중 처리부(507)의 동작은 도2A 및 2B에 도시된 바와 같은 실시예 1과 다르다. 다른 회로의 동작이 도2A 및 2B의 다중 송신기(201)에서의 회로와 동일하므로, 그 설명은 여기서는 생략한다. 두 세트의 회로(506, 507)의 동작이 이제 설명될 것이다.
도5A 및 5B에 있어서, 추출 회로(506)는 허용 대기 시간(T1-1 ∼ T1-m)을 가지며, 셀 캔슬레이션 감시 회로(508)는 도2A 및 2B에 도시된 바와 같은 실시예 1의 회로에서와 같이 미리 설정되는 셀 캔슬레이션 허용 시간(T2-1 ∼ T2-m)을 갖는다. 시간(T1, T2)는 시스템 환경 및 서비스 조건에 따라 결정되는 값이다.
도6에서의 순서도는 추출 회로(506)에서의 추출 처리를 도시하는데, 다중 대기 버퍼(505)에 저장된 마이크로-프레임을 체크하는 단계(S606)를 제외하고는 도3에서의 추출 회로(206)의 추출 처리와 유사하다. 이 단계에 있어서, 각 추출 회로(506)는 도3의 순서도에 도시된 바와 같이 마이크로-프레임의 고정된 수(k) 대신에 상응 다중 처리부(507)로부터 송출된 적재가능한 길이(x)를 사용하여 입력 마이크로-프레임의 전체 길이를 체크한다.
이런 방식으로, 상응하는 다중 대기 버퍼(505)에 대한 감시를 유지하면서, 버퍼의 공백 상태의 종료로부터 카운트된 첫 번째 입력 마이크로-프레임의 체류 시간이 시간 T1을 초과하기 전에 전체 길이가 적재가능한 길이가 되면 각 추출 회로(506)는 입력 마이크로-프레임을 추출하고, 상응하는 다중 처리부(507)로 마이크로-프레임을 전송한다. 더욱이, 체류 시간이 T1을 지날 때 입력 마이크로-프레임의 전체 길이가 적재가능한 길이를 초과하지 않으면, 추출 회로(506)는 전체 입력 마이크로-프레임을 다중 처리부(507)로 전송한다.
각각의 다중 처리부(507)는 표준 ATM 형태로 변형하기 위해 소정의 형태에 따라 수신 마이크로-프레임의 다중 처리를 실행하고, 각각의 전송 대기 버퍼(509)에 저장한다. 더욱이, 다음 ATM 셀상으로 적재가능한 마이크로-프레임의 데이터 길이를 계산하고, 그것을 추출 회로에 통지한다. 도1B에 도시된 것과 같은 패턴(3)에서와 같이 마이크로-프레임 중 하나가 현재 및 다음 ATM 셀에 다중화되는 경우에, 다음 ATM 셀상으로 적재가능한 데이터의 길이는 오버랩된 부분을 고려하여 계산되는데, 다음 ATM 셀상으로 적재가능한 데이터의 길이가 확실히 감소된다. 다음 ATM 셀상으로 적재가능한 데이터의 길이가 계산되어 추출회로(506)로 보내진다.
덧붙여 말하자면, 각각의 다중 대기 버퍼(505)로부터 추출된 마이크로-프레임의 전체 길이(x)는 미리 결정되고, 다중 처리부(507)로부터의 통지는 불필요하다.
실시예 3
실시예 3이 도7 내지 11B를 참조하여 이제 설명될 것이다. 도7은 본 발명에 따른 다중 송신기(701)의 실시예 3의 구성을 도시한 블록도이다. 도8은 처리 타이밍 제어부(710)의 처리 절차를 도시한 도면이고, 도9는 추출 회로(706)의 동작을 도시한 순서도이며, 도10은 버퍼 선택 로직의 예를 도시한 순서도이고, 도11A 및 11B는 다중 처리부(707)의 처리 로직을 도시한 순서도이다.
실시예 3에 있어서, 다중 송신기는 하나 이상의 표준 ATM 셀이 오버랩하는 마이크로-프레임을 처리할 수 있다. 또한, 오버랩되지 않은 마이크로-프레임을 처리할 수 있다. 오버랩된 셀이 허용되거나 또는 그렇지 않은지는 선택의 문제이다.
도7은 다중 송신기(701)의 구성을 도시한다. 도면 부호 703은 마이크로-프레임 구조의 형태로 데이터 커넥션(1-n)을 입력하는 인터페이스 회로를 나타낸다. 도면부호 704는 각각의 마이크로-프레임의 서비스 조건에 따라 마이크로-프레임을 m 버퍼(705)로 분배하는 분배부를 나타낸다. 도면 부호 706은 처리 간격마다 다중 처리될 마이크로-프레임을 m 버퍼(705)로부터 추출하는 추출 회로를 나타낸다. 도면부호 707은 소정의 방식 또는 나타내어진 방식에 따라 추출 회로(706)에 의해 추출된 마이크로-프레임을 표준 ATM 셀 또는 표준 ATM 셀들 상으로 다중화하는 다중 처리부를 나타내고, 708은 처리된 셀 또는 유휴 셀을 출력 채널의 표준에 따라 출력채널(709)로 보내는 송출부를 나타낸다.
입력 데이터 커넥션(1-n)에서 마이크로-프레임은 커넥션에 따른 고정 또는 가변 길이를 가질 수 있거나, 또는 고정 및 가변 길이의 합성이 동일한 채널에 대해 허용될 수 있다. 본 실시예는 단일 표준 ATM 셀상으로 다중화될 수 있는 마이크로-프레임의 최대 수는 고정된 수 k라고 가정하고 설명될 것이다. 최대 다중화 수 k는 시스템 환경 및 서비스 조건에 따라 결정되고, 각각의 커넥션 또는 마이크로-프레임의 서비스 조건 중 하나로서 결정된다.
일반적으로, 서비스조건은 각각의 커넥션에 대해 결정된다. 한편, 분배 정보는 커넥션마다 식별되어야만 한다. 선택적으로, 마이크로-프레임은 분배부(704)가 분배 정보에 따라 분배할 수 있도록 소정의 형태를 갖는 분배 정보로서의 서비스 정보를 가질 수 있다. 따라서, 분배부(704)는 분배 정보에 따라 각각의 저장될 마이크로-프레임에 대해 하나의 버퍼(705)를 선택한다.
분배부(704)는 분배 정보에 따라 입력 마이크로-프레임을 분배한다. 분배 정보는 각각의 커넥션 또는 마이크로-프레임의 서비스 조건과 일치한다. 본 발명에 따른 구성에 있어서, 분배는 각각의 버퍼에 서비스 조건으로서 캔슬레이션 허용 시간 및 마이크로-프레임 캔슬레이션 비를 별도로 할당하고, 추출 회로(706)에 각각의 서비스 조건을 만족하는 추출 절차를 통지함으로써 각각의 마이크로-프레임 또는 커넥션에 대해 획득될 수 있다.
셀 캔슬레이션 감시 회로(711)는 버퍼로의 각각의 마이크로-프레임의 입력 시간을 관리한다. 이것은 입력 시간 정보를 각각의 마이크로-프레임에 부가하거나, 또는 각각의 입력 마이크로-프레임에 상응하는 메모리에 기록함으로써 수행된다. 셀 캔슬레이션 감시 회로(711)는 m 버퍼(705)로의 마이크로-프레임 입력의 입력 시간을 고정 시스템 파라미터로서 미리 결정된 캔슬레이션 시간(T1-1 ∼ T1-m)과 계속 비교하고, 시스템 환경 및 서비스 조건에 따라 결정된 값인 캔슬레이션 허용 시간(T1-1 ∼ T1-m) 이상동안 버퍼에 남아있는 마이크로-프레임을 삭제한다.
다중 송신기의 전송 속도는 입력 커넥션보다 훨씬 빠르고, 인터페이스 회로(703)는 입력 조건 사이의 충돌 제어 기능을 갖는다. 따라서, 모든 입력 마이크로-프레임은 인터페이스 회로(703), 분배부(704) 및 다중 대기 버퍼(205)에 의해 입력 시퀀스에 따라 처리될 수 있다.
처리 타이밍 제어부(710)는 회로들 사이의 충돌을 제어하기 위해 각각의 회로에 처리 타이밍을 기본적으로 제공한다. 도8은 처리 타이밍 제어부(710)에 의해 제어되는 회로들의 처리 절차를 도시한다. 셀 출력이 각각의 표준 ATM 셀의 직접 전송의 형태로, 또는 스크램블된 프레임(scrambled frame)과 같이 발생된 다수의 셀들의 배치 전송의 형태로 수행되는가의 선택 문제이다. 도8의 셀 전달 타이밍은 직접 전송의 경우이다.
추출 회로(706), 다중 처리부(707) 및 송출부(708)의 추출, 다중 및 전송 처리는 순차적으로 또는 병렬로 어느쪽으로도 획득될 수 있다. 순차적인 처리는 다중화될 전체 마이크로-프레임의 추출 처리를 완료하기 위하여 취해진 시간이 시작부터 하나의 ATM 셀의 출력 종료까지의 시간보다 적어도 적거나 같을 때만 사용될 수 있다. 한편, 추출, 다중 및 전송 처리의 병렬 처리는 마이크로-프레임의 추출을 완성하기 위해 취해진 시간이 다중화된 셀 전송 시작 후로 연기될 수 있도록 한다. 도 8 및 9와 관련한 다음 설명에 있어서, 패턴 1은 추출, 다중 및 전송 처리의 병렬 처리에 대해 언급하고 있으며, 패턴 2는 순차적 처리에 대해 언급하고 있다.
추출 회로(706)는 버퍼(1-m)로부터 마이크로-프레임을 추출하고, 다중화될 마이크로-프레임을 다중 처리부(707)로 전송한다. 추출 회로(706)에 의한 버퍼(705)로부터의 추출 처리는 도8의 타이밍도 및 도9의 순서도를 참조하여 이제 설명될 것이다. 도8 및 9에 있어서, 패턴 1 및 패턴 2에 의해 나타내어진 처리는 패턴 1 및 패턴2에 대해서만 각각 실행된다.
도9의 순서도에 있어서, 기초적인 추출 처리는 마이크로-프레임이 추출될 버퍼 i를 선택하고(S903), 추출된 마이크로-프레임의 수가 다중화된 수 k가 되거나(S909) 시간이 종료(time-out)될 때(S913)까지 마이크로-프레임 수집 처리를 계속 하는 것이다.
패턴 1의 경우에 있어서, 마이크로-프레임들은 하나씩 추출되어, 다중 처리부(707)로 전송된다(S911, S927).
패턴 2의 경우에 있어서, 마이크로-프레임이 처리 시간이 종료될 때까지(S913에서 예) 수집되지 않으면(S915에서 아니오), 통지 1(마이크로-프레임이 존재하지 않음)이 다중 처리부(707)(S929)로 송출된다. 더욱이, 패턴 2에 있어서, 시간이 종료될 때 적어도 하나의 마이크로-프레임이 존재하거나, k 마이크로-프레임이 수집되면, 통지 2(마이크로-프레임이 존재)는 수집된 전체 마이크로-프레임과 함께 전송된다(S917).
도9의 순서도에 있어서, 최종적으로 추출된 마이크로-프레임이 오버랩핑 프레임이고, 자신의 체류 시간에 오버랩핑 프레임의 후반부 절반의 프레임이 전송되었을 때까지의 시간 주기를 더한 시간이 버퍼의 허용 시간(ti)보다 크면, 지연에 대한 전송 품질을 유지하기 위해 최종적으로 추출된 프레임은 삭제된다(S923, S925).
도9에서 버퍼의 몇몇 선택 로직(S903)은 예를 들어 다음과 같이 생각할 수 있다.
1. 첫 번째부터 m번째 버퍼까지 주기적으로 각각 하나의 셀을 선택하는 방법.
2. 버퍼의 소정의 시퀀스에 따라 버퍼가 빌 때까지 각각의 버퍼로부터 추출하고, 그후에 다음 버퍼로 전송하는 방법.
3. 버퍼들 중 하나를 랜덤하게 각각 선택하는 방법.
4. 셀들이 공정하게 추출되도록 각각의 버퍼로부터 추출된 셀들의 수를 카운트하는 방법.
5. 상기 방법들 중 추출된 수의 비에 가중을 부가하는 방법.
6. 상기 방법들을 합성하는 방법.
오직 하나의 버퍼만이 사용되면, 도9에서의 버퍼 i는 고정된다.
도10은 버퍼 선택 로직의 예를 도시한다. 도10에 도시된 처리는 첫 번째부터 m번째까지의 버퍼로부터 주기적으로 각각의 셀을 추출하는 상기 방법 1의 예이다.
도10에 있어서, 버퍼 선택 로직은 결정 처리 시작에서 초기값 1로 설정된 버퍼의 값 i로 시작된다. 버퍼 i에 마이크로-프레임이 존재하면(S1003에서 예), 처리는 선택된 버퍼 번호 i를 변경하지 않고 다음 단계로 진행한다. 버퍼에 마이크로-프레임이 존재하지 않으면(S1003에서 아니오), 처리는 다음 버퍼를 선택한 후에 다음 단계로 진행한다(S1005, S1007 및 S1009). 특정 버퍼에 마이크로-프레임이 이런 방식으로 비워지면, 처리는 다음 버퍼로 진행한다.
각각의 버퍼에 대해 여러 가지 서비스를 실행하는 것 외에도, 다중 처리부(707)를 사용함으로써 추출된 마이크로-프레임을 저장했던 각각의 버퍼에 대한 다중화 방법을 능동적으로 변경하는 방법을 생각할 수 있다. 이 경우에, 표준 ATM 셀 커넥션이 다중 처리에 사용된 다중화 방식에 따라 역다중되도록 다중 처리부(707)가 다중화 방식에 따라 표준 ATM 셀 커넥션을 역다중시키기 위해 수신 노드와 교섭하는 기능, 또는 다중 처리부(707)와 수신 노드 사이에 미리 결정된 다중화 방식으로 정보를 포함하는 다중화된 셀들을 발생하는 기능을 더 소유할 필요가 있다.
도11A 및 11B는 다중화 방식이 단일 방법으로 한정될 때 다중 처리부(707)의 처리를 도시한 순서도이다. 다중 처리부(707)는 패턴 1 및 패턴 2의 경우에만 도 11A 및 11B에서 패턴 1 및 패턴 2로 나타내어진 처리를 각각 실행한다.
처리는 추출 회로(706)로부터의 통지에 응답하여 분기된다(S1103). (추출될 셀이 존재하지 않는 것을 나타내는) 통지 1이 패턴 1의 경우에 수신되고, 오버랩핑이 존재하지 않으면(S1113에서 아니오), 유휴 셀이 전송 속도를 조정하기 위해 선택된다(S1115). 그렇지 않으면, 다중 처리부(707)는 소정의 다중화 방법에 따라 마이크로-프레임을 표준 셀상으로 다중화한다(S1107, S1121).
유휴 셀 또는 다중화된 셀이 전송될 송출부(708)로 전송된다. 패턴 1에 있어서, 송출부(708)의 타이밍에 따라 송출할 수 있는 부분이 전송되고(S1107), 패턴 2에 있어서, 다중화된 표준 ATM 셀에 의해 전송된다(S1117, S1111)
실시예 4
실시예 4가 도12 내지 14B에 도시된다.
도12는 본 발명에 따른 다중 송신기(1201)의 실시예 4의 구성을 도시한 블록도이다. 도13은 추출 회로(1206)의 처리 로직을 도시한 순서도이고, 도14A 및 14B는 다중 처리부(1207)의 처리 로직을 도시한 순서도이다. 본 발명에 따른 다중 송신기의 실시예 4가 도12 내지 14B를 참조하여 이제 설명될 것이다.
비록 상기 실시예 3이 버퍼로부터 추출될 마이크로-프레임의 수에 대한 기준으로서 고정 수 k를 사용하지만, 실시예 4는 다음 셀상으로 적재할 수 있고 다중 처리부(1207)로부터 제공되는 데이터 길이 x를 사용한다는 점에서 다르다. 실시예 4에서 이것을 획득하기 위해, 다중 처리부(1207)는 다중 처리될 다음 표준 ATM 셀로 다중화될 수 있는 데이터 길이(x)를 추출 회로(1206)에 통지한다.
도12에 도시된 바와 같은 다중 송신기의 실시예 4에 있어서 추출 회로(1206) 및 다중 처리부(1207)의 동작은 실시예 2와 다르다. 다른 회로의 동작이 실시예 3과 동일하므로, 두 회로의 동작만이 설명될 것이며, 다른 회로의 설명은 생략한다.
도12에 도시된 것과 같은 다중 송신기(1201)에 있어서, 도8과 연결하여 설명된 패턴 1 및 패턴 2에 대한 처리도 또한 존재한다.
도12에서 추출 회로(1206)는 실시예 3에서와 같은 처리 타이밍에 따라 버퍼(1-m)로부터 마이크로-프레임을 추출하고, 다중화될 마이크로-프레임을 다중 처리부(1207)로 전송한다. 비록 버퍼로부터 추출될 마이크로-프레임의 수에 대한 기준이 실시예 3에서는 고정된 수 k이지만, 실시예 4는 다중 처리부(1207)로부터 송출되고 다음 셀로 적재가능한 데이터 길이 x를 사용한다.
다중 처리부(1207)는 소정의 적재 방법에 따라 적재 처리를 실행하는 동안 다음 기간 셀로 적재하는 오버랩핑, 또는 현재 타이밍에서 추출되는 마이크로-프레임의 다음 셀상으로의 연장된 적재를 결정하고, 다음 기간 셀로 적재가능한 데이터 길이를 검출한다. 다중 처리부(1207)는 추출 회로(1206)에 적재가능한 데이터 길이(x)를 통지한다.
추출 회로(1206)의 동작이 도13의 순서도를 참조하여 이제 상세히 설명될 것이다. 처리에 있어서, 패턴 1 및 패턴 2로 나타내어지는 처리는 패턴 1 및 패턴 2에 대해서만 각각 실행된다.
추출 회로(1206)는 버퍼들(1205)중 하나만 선택하고(S1303), 마이크로-프레임을 추출한다(S1307). 예를 들어, 추출에 대한 버퍼 선택 로직은 도10의 순서도에 설명된 것과 동일하다.
추출된 마이크로-프레임의 축적된 데이터 길이
Figure pct00001
L(n)은 다중 처리부(1207)로부터 제공된 데이터 길이(x)와 비교된다(S1309). 추출은 축적된 데이터 길이가 x를 초과할 때까지, 또는 추출 처리 시간이 경과할 때까지 계속된다. 다중 처리부(1207)로의 통지 1 및 2는 실시예 3과 동일한 의미를 갖는다.
추출될 마이크로-프레임의 축적된 데이터 길이가 x를 초과할 때, 추출 회로(1206)는 도13의 순서도에서 S1309에 도시된 것과 같이 다음 셀상으로 적재하는 오버랩핑을 결정하고, 버퍼 i에서 최종적으로 추출된 마이크로-프레임의 체류 시간에 다음 셀의 전송 때까지의 시간 주기를 더한 것이 실시예 2에서와 같이 버퍼 i의 캔슬레이션 허용 시간(ti)과 비교된다(S1321). 캔슬레이션 허용 시간(ti)을 초과한다면, 최종적으로 추출된 마이크로-프레임은 삭제되고(S1323), 추출 처리는 계속된다.
비록 추출 회로(1206)가 본 실시예에서 축적된 데이터 길이를 x와 간단히 비교함으로써 분기한다하더라도, 축적된 데이터 길이는 다중화동안에 다중화된 마이크로-프레임의 수에 비례하여 가산된 데이터량을 고려하여 결정될 수 있다.
도14A 및 14B는 다중 처리부(1207)의 처리 로직의 순서도를 도시한다. 처리 분기는 추출 회로(1206)로부터의 통지에 따라 분기한다(S1403). 통지 1의 경우에 있어서, 추출될 셀 및 송출될 오버랩된 남아있는 데이터가 존재하지 않으면(S1415에서 아니오), 전송 속도를 조정하기 위해 유휴 셀이 선택된다(S1417). 그렇지 않으면, 다중 처리부(1207)는 소정의 다중화 방법에 따라 표준 셀로의 마이크로-프레임 다중화를 실행한다(S1407). 더욱이, 다음 기간에서 적재가능한 데이터량을 오버랩핑된 나머지 데이터와 비교함으로써 다음 셀상으로 적재가능한 축적된 데이터 길이 x를 검출하고, 추출 회로에 x를 통지한다(S1411). 패턴 2의 경우에, 유휴 셀 또는 다중화된 셀은 송출부(1208)의 타이밍에 따라 송출부(1208)로 전송된다(S1413).
패턴 1의 경우에 있어서, 송출할 수 잇는 부분들은 발생할 때 송출부(1208)로 전송된다(S1407).
상기 실시예 3 및 4는 실시예 1 및 2의 다중 대기 버퍼 및 전송 대기 버퍼로 구성된 두 세트의 버퍼 대신에 한 세트의 버퍼만을 사용한다. 이것은 다중 송신기가 지연을 감소시킬 수 있도록 하고, 다른 서비스 형태의 마이크로-프레임이 동일한 ATM 셀상으로 다중화될 수 있도록 한다.
실시예 5
도15A 내지 17은 실시예 5를 도시한다. 도15A, 15B, 16A 및 16B는 본 발명에 따른 실시예 5의 ATM 셀 송신기의 구성을 도시한 블록도이다. 도17은 도16A 및 16B에 도시된 것과 같이 ATM 셀 송신기(1601)와 연관된 처리 타이밍을 도시한 타이밍도이다.
도15A 및 15B에 도시된 ATM 셀 송신기(1501)는 도1A 내지 6에 도시된 것과 같이 본 발명의 실시예 1 또는 2와 동일한 구성을 갖는 다중 송신기로부터 전송된 ATM 셀로 다중화된 마이크로-프레임 및 ATM 셀 송신기(1501)의 인터페이스(1521)로 입력된 표준 ATM 셀을 동시에 제어하고, 출력 채널로 송출한다.
인터페이스(1505)를 통과한 ATM 셀 입력은 커넥션의 서비스 형태에 따라 분배부(1507)에 의해 분배되고, 전송 대기 버퍼(1509)에 저장된다.
다중 송신기(1503)는 도1A 내지 6을 참조하여 설명된 것과 동일한 구성을 갖는다. 따라서, 인터페이스(1521)로의 마이크로-프레임 입력은 분배부(1523), 다중대기 버퍼(1525) 및 다중 처리부(1529)를 통해 다중화되고, 전송 대기 버퍼(1529)에 ATM 셀로 저장된다.
분배는 각각의 커넥션 또는 ATM 셀의 서비스 조건과 일치한다. 서비스 조건은 일반적으로 커넥션마다 결정되고, 분배부는 커넥션을 개별적으로 분배한다. 선택적으로, 분배부는 ATM 셀 또는 마이크로-프레임을 각각 부착된 분배 정보를 사용하여 분배하고, 버퍼에 저장한다.
추출 선택부(1511)는 전송 대기 버퍼(1509, 1529)의 판독을 집단적으로 관리하고, 버퍼(1509, 1529)에 저장된 ATM 셀을 적합한 추출 순서로 선택하여, 송출부(1513)를 통해 출력 채널로 순차적으로 출력한다.
추출 선택부(1511)은 외부 선택 정보에 의해 제공된 소정의 로직에 따라 전송 대기 버퍼(1509)로부터 ATM 셀을 추출하여, 송출부(1513)로 전송한다. ATM 셀을 선택하기 위해 여러 가지 로직은 예를 들어 다음과 같이 생각할 수 있다.
1. 첫 번째부터 n+m번째 버퍼로부터 각각 하나의 셀을 주기적으로 선택하는 방법.
2. 버퍼가 버퍼의 소정의 시퀀스에 따라 빌 때까지 각각의 버퍼로부터 추출하여, 다음 버퍼로 전송하는 방법.
3. 버퍼들중 각각 하나를 랜덤하게 선택하는 방법.
4. 셀들이 공정하게 추출되도록 각각의 버퍼로부터 추출된 셀의 수를 카운트하는 방법.
5. 상기 방법에서 추출된 수의 비율에 가중을 부가하는 방법.
6. 상기 방법을 합성하는 방법.
추출될 셀이 존재하지 않으면, 전송 속도를 조정하기 위해 유휴 셀이 선택되어 보내진다. 추출 선택부(1513)는 송출부(1513)의 셀 전송 타이밍에 따라 송출부로 셀을 전송한다.
도16A 및 16B는 도7 내지 14B에 도시된 것과 같이 본 발명의 실시예 3 또는 4와 동일한 구성을 갖는 다중 송신기(1603)로부터 전송된 ATM 셀로 다중화된 마이크로-프레임, 및 ATM 셀 송신기 (1601)의 인터페이스로 입력되는 표준 ATM 셀을 동시에 제어하여, 출력 채널로 송출하는 ATM 셀 송신기(1601)를 도시한다.
도16A 및 16B에 도시된 것과 같은 ATM 셀 송신기(1601)는 다중 송신기(1603)에서 추출 선택부(1611)에 의해 제어된 버퍼가 다중 대기 버퍼라는 점에서 ATM 셀 송신기(1501)와 다르다.
상기 설명된 바와 같이, 실시예 3 및 4에서 다중 송신기는 전송 대기 버퍼를 사용하지 않는다. 이런 이유로 추출 선택부(1611)는 다른 레벨의 두 세트의 버퍼, 즉 ATM 셀을 저장하는 전송 대기 버퍼(1609) 및 마이크로-프레임을 저장하는 다중 대기 버퍼(1625)를 제어한다.
추출 선택부(1611) 및 다중 처리부(1627)의 타이밍들간의 관계가 도17을 참조하여 설명될 것이다. 도17에 있어서, 추출 선택부(1611)의 타이밍에 관하여, ATM 셀을 처리하기 위한 단위 시간은 송출부로부터의 단일 ATM 셀의 전송을 위해 사용할 수 있는 채널 속도로부터 결정된다. 따라서 결정된 단위 시간은 도17에서 하나의 ATM 셀 출력시간(output duration)이고, 53×8/출력 채널(bits/sec)과 동일하다. 다중 송신기(1603)는 도8과 연결하여 앞에서 설명된 바와 같이 하나의 ATM 셀출력 듀레이션 내에 완성되도록 추출 처리 및 멀티프렉스 처리를 실행한다(패턴 2). 따라서, 다중 처리된 버퍼의 선택이 전송 대기 버퍼의 처리와 동시에 실행되도록하는 처리 제어는 버퍼의 두가지 형태 모두의 선택 제어가 동일한 방식을 처리될 수 있도록 한다. 도17은 이것을 도시한다.
버퍼를 선택하기 위한 로직으로서 예를 들어 앞에서 설명된 방법 1 내지 5가 사용될 수 있다.
본 발명이 상기 실시예 1 내지 5와 관련하여 상세히 설명되었지만, 다양한 변경, 수정 및 변형이 본 발명의 범위를 벗어나지 않고 이루어질 것이라는 것이 이해될 것이다.
앞에서 설명한 바와 같이, 본 발명은 다양한 방식에서 제안된 표준 ATM 셀보다 짧은 데이터를 포함하는 마이크로-프레임으로 구성되는 다수의 커넥션을 표준 ATM 셀상에서 다중 적재하기 위한 구체적인 시스템 구성을 제공한다.
다중 송신기는 여러 가지 허용 대기 시간 또는 마이크로-프레임 캔슬레이션 비율을 갖는 개별적인 마이크로-프레임의 품질을 유지하는 동안 효과적인 다중 전송 처리를 획득할 수 있다. 더욱이, 두 대기 지연 즉 마이크로-프레임의 선택 및 다중화에 포함된 지연 및 전송 대기에 포함된 지연을 하나의 대기 지연으로 병합함으로써 최소 지연을 갖는 처리를 구현할 수 있고, 다른 서비스 품질을 갖는 마이크로-프레임 하나의 ATM 셀로 다중화할 수 있다.
더욱이, 채널 효율을 개선하고 표준 ATM 셀 및 마이크로-프레임이 적재된 ATM 셀을 동일한 방식으로 처리함으로써 품질을 유지하기 위한 보다 상세한 전송 제어를 획득할 수 있다.
본 발명은 표준 ATM 셀보다 짧은 데이터를 포함하는 마이크로-프레임의 형태의 다중의 커넥션을 표준 ATM 셀에 적재하기 위한 고속 다중 송신기를 구현하고, 효율적인 다중 전송 처리를 구현하는데 사용될 수 있다.

Claims (9)

  1. 표준 ATM 셀보다 짧은 데이터를 포함하는 마이크로-프레임으로 구성된 복수 커넥션을 표준 ATM 셀 상에 다중 적재하여 다중 전송하기 위한 다중 송신기에 있어서,
    입력되는 마이크로-프레임을 격납하기 위한 다중 대기 버퍼;
    상기 다중 대기 버퍼 내의 마이크로-프레임을 모두 추출하기 위한 추출부;
    소정의 다중화 방식에 따라 표준 ATM 셀 상으로 다중 처리를 함과 동시에, 상기 추출부에 다음의 ATM 셀에 적재 가능한 데이터 길이를 통지하기 위한 다중 처리부;
    상기 ATM 셀을 격납하기 위한 전송 대기 버퍼;
    상기 전송 대기 버퍼 내에서의 체류 시간이 소정의 캔슬링 시간에 도달한 셀을 삭제하기 위한 셀 캔슬레이션 감시부;
    상기 전송 대기 버퍼로부터 ATM 셀을 추출하기 위한 추출부; 및
    추출된 ATM 셀을 출력 채널로 송출하기 위한 송출부
    를 포함하며,
    상기 추출부는, 소정의 추출시간에 도달한 경우 또는 추출시간 내에 상기 다중 대기 버퍼 내의 마이크로-프레임의 길이의 총 합이 다중 처리부로부터 통지된 데이터 길이에 도달한 경우는, 상기 다중 대기 버퍼 내의 마이크로-프레임을 모두 추출하는
    다중 송신기.
  2. 제 1 항에 있어서,
    상기 다중 대기 버퍼와 상기 마이크로-프레임을 모두 추출하는 추출부와 상기 다중 처리부와 상기 전송 대기 버퍼를 복수계열 포함하며,
    상기 입력 마이크로-프레임을 분배하기 위한 분배부를 더 포함하며,
    상기 분배부는 상기 입력 마이크로-프레임을 소정의 서비스 조건에 따라서 다중화 방식을 다르게 하는 복수의 상기 다중 대기 버퍼로 분배할 수 있는
    다중 송신기.
  3. 제 2 항에 있어서,
    상기 다중 처리부는,
    각각의 상기 버퍼로부터 서비스 조건에 따라서 추출 순서를 결정하고, 마이크로-프레임을 추출하며, 서비스 조건에 따른 다중화 방식을 선택하는
    다중 송신기.
  4. 표준 ATM 셀보다 짧은 데이터를 포함하는 마이크로-프레임으로 구성된 복수 커넥션을 표준 ATM 셀 상에 적재하여 다중 송신하기 위한 다중 송신기에 있어서,
    입력되는 마이크로-프레임을 격납하기 위한 버퍼;
    각 입력 마이크로-프레임을 버퍼에 격납하고,
    버퍼 내의 마이크로-프레임의 다중 송신기 내 체재시간을 감시하고, 소정의 캔슬링 시간 이상 버퍼 내에 체재한 것을 순차 삭제하기 위한 셀 캔슬레이션 감시부;
    소정의 다중화 수를 한정해서 버퍼 내의 마이크로-프레임을 입력 순으로 순차 추출하기 위한 추출부;
    소정의 다중화 방식에 따라 표준 ATM 셀 상으로 다중 처리하기 위한 다중 처리부;
    다중화된 ATM 셀을 출력 채널로 순차 송출하는 송출부; 및
    상기 추출부와 상기 다중 처리부와 상기 송출부의 처리 타이밍을 조정하는 처리 타이밍 제어부
    를 포함하는 다중 송신기.
  5. 표준 ATM 셀보다 짧은 데이터를 포함하는 마이크로-프레임으로 구성된 복수 커넥션을 표준 ATM 셀 상에 다중 적재해서 다중 송신하기 위한 장치에 있어서,
    입력되는 마이크로-프레임을 격납하는 버퍼;
    각 입력 마이크로-프레임을 버퍼에 격납하고,
    버퍼 내의 마이크로-프레임의 다중 송신기 내 체재시간을 감시하고, 소정의 캔슬링 시간 이상 동안 버퍼에 체재한 것을 순차 삭제하기 위한 셀 캔슬레이션 감시부;
    다음 주기에 송출 셀에 적재 가능한 데이터 길이를 기준으로 해서 마이크로-프레임 및 부가 데이터의 축적 데이터 길이가 상기 데이터 길이 이상이 될 때까지, 또는 소정의 추출 시간에 도달할 때까지 버퍼로부터 마이크로-프레임을 입력 순으로 순차 추출하기 위한 추출부;
    소정의 다중화 방식에 의해 표준 ATM 셀 상으로 다중 처리를 함과 동시에, 다음 주기에 송출 셀에 적재 가능한 데이터 길이를 상기 추출부에 통지하기 위한 다중 처리부;
    다중화된 ATM 셀을 출력 채널로 순차 송출하기 위한 송출부; 및
    상기 추출부와 상기 다중 처리부와 상기 송출부의 처리 타이밍을 조정하기 위한 처리 타이밍 제어부
    를 포함하는 다중 송신기.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 버퍼를 복수 개 포함하며,
    상기 입력 마이크로-프레임을 분배하기 위한 분배부를 더 포함하며,
    상기 분배부는 상기 입력 마이크로-프레임을 소정의 서비스 조건에 따라서, 마이크로-프레임의 캔슬레이션 시간 또는 다중화 방식을 다르게 하는 복수의 상기 버퍼에 분배할 수 있는
    다중 송신기.
  7. 제 6 항에 있어서,
    상기 다중 처리부는, 각각의 상기 버퍼로부터 서비스 조건에 따라서, 추출 순서를 결정하고, 마이크로-프레임을 추출하고, 서비스 조건에 따른 다중화 방식을 선택하는
    다중 송신기.
  8. 제 1 항에 있어서,
    상기 추출부는, 다중화된 ATM 셀을 격납하는 상기 전송 대기 버퍼와 함께, 다중화되지 않은 ATM 셀을 격납하고 있는 전송 대기 버퍼의 추출제어도 행하는
    다중 송신기.
  9. 제 4 항 또는 제 5 항에 있어서,
    상기 추출부는, 다중화 하는 마이크로-프레임을 격납하는 상기 버퍼와 함께, 다중화되지 않은 ATM 셀을 격납하고 있는 버퍼의 추출제어도 행하는
    다중 송신기.
KR1019970705876A 1995-12-25 1996-12-24 마이크로프레임다중송신기 KR100283979B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33754795 1995-12-25
JP33754/1995 1995-12-25
PCT/JP1996/003764 WO1997023975A1 (fr) 1995-12-25 1996-12-24 Emetteur multiplex de microtrames

Publications (2)

Publication Number Publication Date
KR19980702476A KR19980702476A (ko) 1998-07-15
KR100283979B1 true KR100283979B1 (ko) 2001-03-02

Family

ID=18309684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970705876A KR100283979B1 (ko) 1995-12-25 1996-12-24 마이크로프레임다중송신기

Country Status (7)

Country Link
US (1) US6061354A (ko)
EP (1) EP0821506B1 (ko)
KR (1) KR100283979B1 (ko)
CN (1) CN1095266C (ko)
CA (1) CA2213673C (ko)
DE (1) DE69632908T2 (ko)
WO (1) WO1997023975A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970596B2 (ja) * 1997-06-10 1999-11-02 日本電気株式会社 Ａｔｍ通信装置
KR100334508B1 (ko) 1997-07-23 2002-04-26 다치카와 게이지 다중 송신 시스템 및 대역제어방법
JP3765914B2 (ja) * 1997-10-13 2006-04-12 富士通株式会社 ショートセル多重化装置
US6449276B1 (en) * 1998-05-20 2002-09-10 Nokia Telecommunications Oy Method and apparatus for efficient switching of partial minicells in ATM adaptation layer 2
EP0982970B1 (en) * 1998-08-21 2006-10-04 Nippon Telegraph and Telephone Corporation ATM switch
JP2000332781A (ja) * 1999-05-19 2000-11-30 Hitachi Ltd 可変長パケットスイッチ
US6396829B1 (en) * 1999-07-06 2002-05-28 Lucent Technologies, Inc. Communications channel synchronous micro-cell for integrating circuit and packet data transmissions
JP2001028588A (ja) * 1999-07-14 2001-01-30 Hitachi Ltd セル交換装置
US6618383B1 (en) * 1999-12-28 2003-09-09 Nortel Networks Limited Serial interface for a broadband communications network
US6654376B1 (en) * 1999-12-28 2003-11-25 Nortel Networks Limited ATM packet scheduler
SE0000908L (sv) * 2000-03-20 2001-09-21 Ericsson Telefon Ab L M Load regulation
FR2821509B1 (fr) * 2001-02-27 2003-05-30 Thomson Csf Procede et dispositif pour transferer des donnees dans un reseau de communication comportant une artere a faible debit
US20020174258A1 (en) * 2001-05-18 2002-11-21 Dale Michele Zampetti System and method for providing non-blocking shared structures
US8199772B2 (en) * 2008-06-25 2012-06-12 Ciena Corporation Systems and methods for synchronous generic framing protocol mapping

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245628A (ja) * 1994-01-11 1995-09-19 N T T Idou Tsuushinmou Kk 移動無線通信方式

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2545670B1 (fr) * 1983-05-04 1985-07-05 Billy Jean Claude Multiplexeur, demultiplexeur et equipement de multiplexage-demultiplexage a trames reconfigurables
JPH02225261A (ja) * 1989-02-28 1990-09-07 Nec Corp 印刷装置
DE4010535A1 (de) * 1990-04-02 1991-10-10 Philips Patentverwaltung Koppelelement fuer ein asynchrones zeitvielfachuebermittlungssystem
DE4290562T1 (de) * 1991-02-28 1996-03-07 Stratacom Inc Verfahren und Einrichtung zur Leitwegwahl von Zellennachrichten mit Verzögerung
JP3262142B2 (ja) * 1992-01-16 2002-03-04 富士通株式会社 Ａｔｍセル化装置、ａｔｍセル化方法、ノード、及びノードにおける多重化方法
CA2110029C (en) * 1992-11-27 1997-05-06 Shigeru Otsuka Mobile radio communication system
JP2576368B2 (ja) * 1993-06-30 1997-01-29 日本電気株式会社 データ多重化装置
US5561466A (en) * 1993-06-23 1996-10-01 Nec Corporation Video and audio data multiplexing into ATM cells with no dummy cell used and ATM cell demultiplexing
JP2580955B2 (ja) * 1993-06-23 1997-02-12 日本電気株式会社 データ多重化装置及び分離装置
JP2626507B2 (ja) * 1993-09-24 1997-07-02 日本電気株式会社 Ａｔｍセル組立て分解装置
JPH07202895A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd セル多重化方式およびセル多重化装置
DE69434503T2 (de) * 1994-01-11 2006-05-18 Ntt Docomo Inc. Mobiles Funk-Übermittlungssystem
JPH07336354A (ja) * 1994-06-06 1995-12-22 Oki Electric Ind Co Ltd Ｓｔｍデータ／ａｔｍセル変換方法及び装置
JP3630460B2 (ja) * 1995-01-23 2005-03-16 富士通株式会社 データ長補正システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245628A (ja) * 1994-01-11 1995-09-19 N T T Idou Tsuushinmou Kk 移動無線通信方式

Also Published As

Publication number Publication date
US6061354A (en) 2000-05-09
WO1997023975A1 (fr) 1997-07-03
EP0821506A4 (en) 2001-01-31
CA2213673A1 (en) 1997-07-03
CN1176720A (zh) 1998-03-18
CN1095266C (zh) 2002-11-27
EP0821506B1 (en) 2004-07-14
EP0821506A1 (en) 1998-01-28
CA2213673C (en) 2001-08-07
KR19980702476A (ko) 1998-07-15
DE69632908T2 (de) 2005-07-14
DE69632908D1 (de) 2004-08-19

Similar Documents

Publication Publication Date Title
KR100283979B1 (ko) 마이크로프레임다중송신기
US5519700A (en) Telecommunication system with synchronous-asynchronous interface
EP0703718B1 (en) Controller for ATM segmentation and reassembly
JPH06268665A (ja) Ａｔｍ多重化処理装置
EP0607673A2 (en) Asynchronous transfer mode (ATM) switch fabric
US5513174A (en) Telecommunication system with detection and control of packet collisions
AU745211B2 (en) Clock information transfer system for AAL type 1 transmission
US5732085A (en) Fixed length packet switching apparatus using multiplexers and demultiplexers
US3904829A (en) Demand driven multiplexing system
US5838680A (en) ATM cell switch with master and slave demultiplexer modules and reduced current fluctuations
KR0174690B1 (ko) 교환기에서 비동기 전송모드 인터프로세서 통신셀의 다중화/역다중화방법 및시스템
US20030165147A1 (en) Memory-write decision circuit capable of simultaneously processing multiple items of data, and ATM switch having said circuit
US6744762B1 (en) Node device, communication network having a plurality of node devices, and control method therefor
EP2164196A1 (en) Packet multiplexing apparatus
SE510974C3 (sv) Abonnentvaexel telekommunikationssystem och foerfarande foer att dynamiskt allokera tal- och data kanaler
US6580714B1 (en) Concentrator type ATM switch for an ATM switching system
JP3016400B2 (ja) マイクロフレーム多重送信装置
JP2751832B2 (ja) Ａｔｍ網および網構成装置
JP2944490B2 (ja) 時分割多重化装置のタイムスロット割り付方式
JP3776409B2 (ja) パケット通信方法およびパケット多重装置
KR100306483B1 (ko) 에이 티 엠 셀 다중화 장치
JP2777907B2 (ja) 制御用チャネル多重化伝送方式
JPH08186577A (ja) セル多重方法およびセル転送網
JP2006319486A (ja) 交換機及びそれに用いるデータ分配処理方法
JP2000013434A (ja) パケット多重装置および通信方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101124

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee