CN1176720A - 微帧多路复用发射机 - Google Patents
微帧多路复用发射机 Download PDFInfo
- Publication number
- CN1176720A CN1176720A CN96192145A CN96192145A CN1176720A CN 1176720 A CN1176720 A CN 1176720A CN 96192145 A CN96192145 A CN 96192145A CN 96192145 A CN96192145 A CN 96192145A CN 1176720 A CN1176720 A CN 1176720A
- Authority
- CN
- China
- Prior art keywords
- multiplexed
- unit
- little
- buffering area
- little frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5649—Cell delay or jitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/566—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM layer
- H04L2012/5661—Minicells
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Abstract
提出这样一种多路复用发射机的具体电路配置,该发射机用于用若干个多路复用微帧——每个都短于标准ATM单元——加载一个标准ATM单元。诸输入微帧被按照输入次序通过一个接口503分送至一个分配器504。分配器504使用所输入的分配信息分配诸输入微帧。分配信息与每个连接或微帧的业务条件一致。一个提取电路506根据预定的缓冲区选择逻辑选择诸缓冲区。一个单元取消监视电路508放弃诸个超过单元容许时间周期T2—1-T2-m的微帧。多路复用处理器507根据发送器511的单元传送定时将该单元或一个空闲单元传送至发送器511。
Description
本发明涉及这样一种系统配置,它根据ATM(异步传送模式)传输的预定格式用多低速微帧形式的连接加载标准ATM单元。
本说明书的描述基于1995年12月25日申请的号码为7-337547的日本专利申请的说明书,本申请基于该说明书,并将该项日本专利申请的若干内容插入于此以作参考。
用包括的数据比标准ATM单元短的微帧形式的多路复用连接来加载一个标准ATM单元的方法被以各种方式提出,其中之一被公开于比如号码为7-266039的日本专利申请“短单元多路复用ATM传输系统和传输方法”中,该申请是由本发明的受让人申请的。然而,本发明的发明人不知执行微帧多路复用的复用发射机中为多路复用微帧以及执行其控制和快速处理所设计出的任何具体配置。
本发明的目的是提供用包含短于标准ATM单元的数据的微帧形式的多个连接加载标准ATM单元的高速多路复用发射机的一种具体配置。
本发明的另一个目的是通过将两个缓冲区结合成单个排队缓冲区来完成有效多路复用发送处理,缓冲区中,一个是用于确定将被多路复用的诸微帧的缓冲区,另一个是传输排队缓冲区。
本发明的另一个目的是完成拥有与一个容许多路复用等待时间或微帧取消率有关的多重质量的诸微帧连接的质量管理,并且高效率地执行多路复用传输处理。
本发明的第一个方面中,提供一种通过用由若干个微帧——每个包含短于标准ATM单元的数据——所组成的若干个多路复用连接加载一个标准ATM单元的用于执行多路复用传输的多路复用发射机,该多路复用发射机包括:
一个分配器,用于分配诸输入微帧;
若干个多路复用排队缓冲区,用于存储已被分配的诸输入微帧;
一个提取部分,用于当一个预定的提取时间到来时或者当诸个多路复用排队缓冲区的每个中的微帧个数达到一个预定个数时,提取诸多路复用排队缓冲区中的诸完整微帧;
一个多路复用处理器,用于根据一个预定的多路复用方案执行到标准ATM单元的多路复用处理;
一个传输排队缓冲区,用于存储ATM单元;
一个单元取消监视部分,用于取消一个传输排队缓冲区中的其驻留时间达到一个预定的取消时间的单元;
一个提取部分,用于从传输排队缓冲区中提取ATM单元;以及
一个发送器,用于将所提取出的ATM单元发送至一个输出信道。
本发明的第二个方面中,提供一种通过用由若干个微帧——每个包含短于标准ATM单元的数据——所组成的若干个多路复用连接加载标准ATM单元的用于执行多路复用传输的多路复用发射机,该多路复用发射机包括:
一个分配器,用于分配诸输入微帧;
若干个多路复用排队缓冲区,用于存储已分配的诸输入微帧;
一个提取部分,用于当一个预定的提取时间到来时或者当多路复用排队缓冲区的每个中的诸微帧的总长度达到一个数据长度时,提取诸个多路复用排队缓冲区的每个中的诸完整微帧;
一个多路复用处理器,用于根据一个预定的多路复用方案执行到标准ATM单元的多路复用处理,并将可加载到下一ATM单元的数据长度通知给提取部分;
一个传输排队缓冲区,用于存储ATM单元;
一个单元取消监视部分,用于取消一个传输排队缓冲区中的其驻留时间达到一个预定的取消时间的单元;
一个提取部分,用于从传输排队缓冲区中提取ATM单元;以及
一个发送器,用于将所提取出的ATM单元发送至一个输出信道。
此处,分配器可根据预定的诸业务条件将诸输入帧分配至具有不同多路复用方案的诸缓冲区。
多路复用处理器可根据诸业务条件确定从诸缓冲区的提取次序,可提取诸微帧,并可根据诸业务条件选择多路复用方案。
本发明的第三个方面中,提供一种通过用由若干个微帧——每个包含短于标准ATM单元的数据——所组成的若干个多路复用连接加载标准ATM单元的用于执行多路复用传输的多路复用发射机,该多路复用发射机包括:
一个分配器,用于分配诸输入微帧;
若干个多路复用排队缓冲区,用于存储已分配的诸输入微帧;
一个单元取消监视部分,用于将每个输入微帧存入诸个缓冲区之一,并监视发射机中微帧的驻留时间,并且取消驻留在缓冲区中历时超过一个预定的取消时间的微帧;
一个提取部分,用于根据诸微帧的输入次序从诸个缓冲区中连续提取诸微帧,所提取出的微帧的个数被限制在一个预定的多路复用个数内;
一个多路复用处理器,用于根据一个预定的多路复用方案执行到标准ATM单元的多路复用处理;以及
一个发送器,用于将所提取出的ATM单元发送至一个输出信道。
本发明的第四个方面中,提供一种通过用由若干个微帧——每个包含短于标准ATM单元的数据——所组成的若干个多路复用连接加载标准ATM单元的用于执行多路复用传输的多路复用发射机,该多路复用发射机包括:
一个分配器,用于分配诸输入微帧;
若干个多路复用排队缓冲区,用于存储已分配的诸输入微帧;
一个单元取消监视部分,用于将每个输入微帧存入诸个缓冲区之一,并监视发射机中微帧的驻留时间,并且取消驻留在缓冲区中历时超过一个预定的取消时间的微帧;
一个提取部分,用于根据诸微帧的输入次序从诸个缓冲区中连续提取诸微帧,直至诸微帧和附加数据的累积数据长度超过可加载至下一时期(term)将被发送的单元的数据长度,或者已经历经一个预定的提取时间段;
一个多路复用处理器,用于根据一个预定的多路复用方案执行到标准ATM单元的多路复用处理,并将可加载到在下一时期将被发送的单元的数据长度通知给提取部分;以及
一个发送器,用于将所提取出的ATM单元发送至一个输出信道。
此处,多路复用发射机可根据预定的诸业务条件将诸输入帧分配至具有不同的微帧的多路复用方案或取消时间的诸缓冲区。
多路复用处理器可根据诸业务条件确定从诸缓冲区的提取次序,可提取诸微帧,并可根据诸业务条件选择多路复用方案。
提取部分可不仅执行存储着于其上已执行了多路复用的ATM单元的传输排队缓冲区的提取控制,而且也可执行存储着于其上尚未执行多路复用的ATM单元的传输排队缓冲区的提取控制。
提取部分可不仅执行存储诸着已被多路复用的微帧的缓冲区的提取控制,而且也可执行存储于其上尚未执行多路复用的ATM单元的传输排队缓冲区的提取控制。
图1A和1B为描述将若干个微帧多路复用至一个标准ATM单元内的图;
图2A和2B为显示根据本发明的用于发送诸多路复用单元的多路复用发射机实施方式1的方框图;
图3为显示多路复用发射机中的提取电路的处理逻辑的流程图;
图4为显示所接收到的诸多路复用单元的接收多路分解器的图;
图5A和图5B为显示多路复用发射机的实施方式2的框图;
图6为显示实施方式2中的多路复用发射机的提取电路的处理逻辑的流程图;
图7为显示多路复用发射机的实施方式3的框图;
图8为描述多路复用发射机的实施方式3中的处理定时控器的处理时间表的图;
图9为显示多路复用发射机的实施方式3中的提取电路的处理的流程图;
图10为描述缓冲区选择逻辑的示例的流程图;
图11A和11B为实施方式4的多路复用处理器的处理逻辑的流程图;
图12为显示多路复用发射机的实施方式4的框图;
图13为显示实施方式4中的提取电路的处理逻辑的流程图;
图14A和14B为显示实施方式4的多路复用处理器的处理逻辑的流程图;
图15A和15B为显示实施方式5的第一ATM单元发射机的框图。
图16A和16B为显示实施方式5的第二ATM单元发射机的框图。
图17为描述实施方式5的第二ATM单元发射机的诸定时的图。
现将参照诸附图描述本发明。
参看图1A和图1B,现将描述诸微帧至标准ATM单元内的多路复用方案。图1描述一个标准ATM单元。该标准ATM单元拥有53比特的固定长度,其中包含一个5比特的标题和一个48比特的有效载荷(信息域)。如图1B所示,本发明多路复用包含短于标准ATM单元的诸微帧。微帧的长度可以是可变的或固定的。此外,它可以象模式(3)一样交叠两个标准ATM单元,或者象模式(2)一样不能填满标准ATM单元。此情形下,填写若干假比特以便发送。虽然图1B中未示出,但微帧可长于标准ATM单元。
实施方式1
图2A和2B为显示用于发送根据本发明的多路复用单元的多路复用发射机201的实施方式1的框图。图3描述多路复用发射机201中所用的提取电路206的逻辑,而图4显示一个接收多路分解器401的配置。
现将参看图2A、2B、3和4描述根据本发明的实施方式1。
图2A和2B中,诸微帧,即数据连接1-n——它们是多路复用发射机201的输入,可具有固定的或可变的长度,或者同一连接可以是具有固定或可变长度的链接。实施方式1中,将描述这样的情形:其中被多路复用至单个标准ATM单元内的微帧的最大个数k是固定的。最大多路复用数k依照系统环境和业务条件来确定。
多路复用发射机201的传输速率远高于输入连接的速率,并且接口203在诸输入连接之间具有冲突控制功能。因此,能根据接口203和分配器204之间或接口203与多路复用排队缓冲区205之间附接于那里的输入顺序处理所有输入微帧。
按照输入次序,通过接口203,诸输入微帧被馈至分配器204。分配器204使用输入分配信息分配诸输入微帧。假定本发射机基本上与一个能识别诸连接的业务类型的交换系统(未画出)或类似物一起使用。因此,分配信息通常由交换系统或类似物发送。
分配信息与每个连接或微帧的业务条件一致。在实施方式1的配置中,诸如取消容许时间、微帧取消率、或类似多路复用微帧的最大个数k的多路复用方案的业务条件可被单独地指定给多路复用处理器207和单元取消监视电路208,以分配每个微帧或连接。可供选择地,可设想在通过交换系统或类似物物理上分配输入之后输入给发射机。
一般地,对每个连接确定业务条件。因此,应对每个连接识别分配信息。可供选择地,微帧自身可按预定的格式具有用作分配信息的业务,使得分配器204可根据该信息进行分配。因此,分配器204根据该分配信息,选择多路复用缓冲区205之一来存储每个微帧。
其次,诸提取电路206拥有多路复用等待时间T1-1-T1-m,而诸单元取消监视电路208具有单元取消容许时间T2-1-T2-m,它们作为系统的固定参数被预先设定,其中T1和T2是根据系统环境和业务条件所确定的值。
图3所示的流程图描述提取电路206中的提取处理。图3中,每个提取电路206保持对相应多路复用排队缓冲区205的连续监视(S300)。当微帧被输入至多路复用排队缓冲区205,它开始处理:它检查是否已设定一个计时器(S302),并且如果尚未设定则起动计时器(S304)。如果已设定计时器,则检查储存在该多路复用排队缓冲区205中的微帧的个数是否等于预定的个数k(S306)。如果该个数小于k,则提取电路206返回至监视状态(S300)。
以这种方式,如果在从缓冲区的空白状态结束时起计数的第一个输入微帧的驻留时间超过时间T1之前微帧的个数达到预设个数,则每个提取电路206提取诸输入微帧,并将这些微帧传送至相应的多路复用处理器207。此外,提取电路206将诸完整输入微帧传送至多路复用处理器207,除非当驻留时间超过T1时输入微帧的个数超过预设个数。
多路复用处理器207根据将它们转换成标准ATM形式的预定格式执行诸接收微帧的多路复用处理,并将它存入每个传输排队缓冲区209。
提取选择器210根据那里所输入的提取信息的逻辑,从传输排队缓冲区209中提取诸ATM单元——这些ATM单元已经过多路复用处理,并将它们传送至发送器211。每个单元取消监视电路2 08不停地监视相应的传输排队缓冲区209,且放弃在那里驻留超过T2的诸单元。
可设想出这样几种选择方法,它们可通过提取信息来指定。例如,可考虑以下方法。
1.循环地从第一个到第m个传输排队缓冲区209中选择每一个单元的方法。
2.以预定的传输排队缓冲区209的顺序,从每个缓冲区提取直至该缓冲区成为空白为止,并随后转至下一个缓冲区的方法。
3.随机选择诸传输排队缓冲区209的每个的方法。
4.计数从每个传输排队缓冲区209中所提取出的单元的个数以便均匀提取诸单元的方法。
5.对前述的诸方法中,将权值附接至诸个已提取的个数的比值的方法。
6.将前述的诸方法结合的方法。如果不存在单元,则选择一个空闲单元来调节传输速率。提取选择器210根据发送器211的单元传输定时,将诸单元传送至发送器211。
发送器211根据诸输出方案的诸定时输出从第二缓冲区209中提取出的诸单元。
因此,在接收端,多路复用至诸标准ATM单元内并被传送的数据被多路分解成诸原始微帧。图4显示接收多路分解器401的配置。
图4中,接收多路分解器401是一个用于从诸接收单元中提取诸微帧的单元。诸接收输入单元被暂时存储在一个缓冲区403中,并且一个多路分解处理器404用与发射端多路复用处理对应的方式执行诸微帧的多路分解处理。每帧中存在各微帧的连接识别信息。该单元必须处理分配信息以便在该单元中物理地执行连接多路分解。此情形下,必须象发射端一样从交换系统发送分配信息,或者以一种预定的格式将其加到标准ATM单元上作为业务条件的识别信息。前一种情形下,在发送交换系统和接收交换系统之间,一种识别诸多路复用单元的业务条件的协商处理的功能必须被加到诸微帧的每一个连接中,以便对它们进行分配。
因为发射端执行单元消除以保持诸信道的效率和质量,接收端必须执行对被省略单元的插值,这是由一个插值器406完成的。然而,该功能可被置于除接收多路分解器401之外的其它单元内。
通过一个接口407产生对应诸相应输出连接的多路分解输出。
实施方式2
现将参看图5A、5B和6描述根据本发明的实施方式2。
图5A和5B是显示根据本发明的多路复用发射机501的第二实施方式的配置。图6是描述缓冲区选择逻辑的示例的框图。
尽管多路复用发射机201(参看图2A和2B)的实施方式1使用固定个数k作为从诸缓冲区中提取微帧的一个判据,但多路复用发射机502的实施方式2在以下方面与之不同:它使用可加载到下面诸帧的数据长度,这一长度是由多路复用处理器507提供的。为达到这一点,多路复用发射机501的实施方式2中,多路复用处理器507的每个可报告即将被多路复用至标准ATM单元内的下一单元数据长度x。
在图5A和5B中,多路复用发射机501中诸提取电路506和诸多路复用处理器507与图2A和2B所示的实施方式1中它们的诸对应部分在操作上不同。因为其它诸电路的操作与图2A和图2B所示的多路复用发射机201的诸电路的相同,在此将其说明省略。现将描述该两组电路506和507的操作。
图5A和5B中,诸提取电路506拥有容许多路复用等待时间T1-1-T1-m,并且诸单元取消监视电路508具有单元取消容许时间T2-1-T2-m,它们与图2A和图2B所示的实施方式1的诸电路一样被预先设定。时间T1和T2是根据系统环境和业务条件所确定的值。
图6中的流程图显示诸提取电路506中的提取处理,除检查存储在诸多路复用排队缓冲区505中的微帧的步骤(S606)外,它与图3中的诸提取电路206的提取处理类似。该步骤中,每个提取电路506使用由相应的多路复用处理器507发送的可加载长度(x),而不是图3所示的流程图中的微帧固定个数(k),检查诸输入微帧的总长度。
以这种方式,保持着对相应多路复用排队缓冲区505的监视,如果在从缓冲区的空白状态结束时起计数的第一个输入微帧的驻留时间超过时间T1之前微帧的总长度达到可加载长度,则每个提取电路506提取诸输入微帧,并将这些微帧传送至相应的多路复用处理器507。此外,提取电路506将诸完整输入微帧传送至多路复用处理器507,除非当驻留时间超过T1时输入微帧的总长度超过可加载长度。
每个多路复用处理器507根据将它们传送成标准ATM形式的预定格式执行诸接收微帧的多路复用处理,并将它存入每个传输排队缓冲区509。此外,它计算可加载到下一ATM单元的诸微帧的数据长度,并将其通知到提取电路。在诸微帧之一象图1所示的模式(3)中一样被多路复用跨越当前和下一个ATM单元情形下,可加载到下一ATM单元的数据长度的计算考虑到了一个交叠部分,此情形下,可加载到下一ATM单元的数据长度肯定减小。因此,可加载到下一ATM单元的数据长度被算出并发送至提取电路506。
顺便指出,如果从每个多路复用排队缓冲区中提取出的诸微帧的总长度(x)被预先设定,则不必要由多路复用处理器507发出通知。
实施方式3
现将参看图7-11B描述实施方式3。图7是显示根据本发明的多路复用发射机701的实施方式3的配置的框图。图8是描述处理定时控制器710的处理时间表的图,图9是显示提取电路706的操作的流程图,图10是显示缓冲区选择逻辑的示例的流程图,以及图11A和11B是显示多路复用处理器707的处理逻辑的流程图。
实施方式3中,多路复用发射机可处理一个交叠多于一个ATM单元的微帧。它也可以处理不交叠的微帧。这是一个是否允许交叠单元的选择问题。
图7显示多路复用发射机701的配置。参考数703指示这样一个接口电路,该接口电路以微帧结构的形式输入数据连接1-n。参考数704指示这样一个分配器,该分配器根据每个微帧的业务条件将诸微帧分配给m个缓冲区705。参考数706指示这样一个提取电路,该提取电路从m个缓冲区705中提取诸个即将在每个处理间隔上历经多路复用处理的微帧。参考数707指示这样一个多路复用处理器,该多路复用处理器根据一种预定方案或一种指定方案,将诸个由提取电路706提取出的微帧多路复用至一个标准ATM单元内或若干个ATM单元内。而参考数708指示这样一个发送器,该发送器根据输出信道的标准,将经处理的单元或空闲单元发送至输出信道709。
诸个输入数据连接1-n中的诸微帧具有依赖诸连接的固定的或可变的长度,或者对同一信道可允许固定长度和可变长度的结合。将在这样的假定下述该实施方式:可被多路复用至单个标准ATM单元内的微帧的最大个数是固定数k。最大多路复用个数k——该数依赖系统环境和业务条件确定,被作为每个连接或微帧的诸业务条件之一被确定。
一般地,对每个连接确定业务条件。因此,应对每一个连接识别分配信息。可供选择地,每一个微帧自身可以预定的格式带有作为分配信息的业务信息,使得分配器704可根据该信息进行分配。因此,分配器704根据该分配信息,选择诸个多路复用缓冲区205之一来存储每个微帧。
分配器704根据分配信息分配诸输入微帧。分配信息与每个连接或微帧的业务条件一致。在根据本发明的配置中,通过单独将诸个相应的缓冲区中的取消容许时间和微帧取消率指定为业务条件,并通过将满足每个业务条件的提取过程通知给提取电路706,可对每个微帧或连接完成分配。
单元取消监视电路711管理每个微帧到缓冲区的输入时间。这是通过将输入时间信息附接至每个微帧或将它记录在与每个输入微帧对应的存储器中来完成的。单元取消监视电路711一直比较输入至m个缓冲区705的诸微帧的输入时间与作为系统参数预先确定的取消时间T1-1-T1-m,并取消在诸缓冲区中驻留超过取消容许时间T1-1-T1-m的微帧,这里的取消容许时间是依赖系统环境和业务条件而确定出的值。
多路复用发射机的传输速率远高于诸输入连接的速率,并且接口703在诸输入连接之间具有冲突控制功能。因此,根据输入顺序,所有的输入微帧可通过接口电路702,分配器704和多路复用排队缓冲区205来处理。
处理定时控制器710基本上给诸相应电路提供处理定时,以控制诸电路之间的冲突。图8描述由处理定时控制器710控制的诸电路的处理时间表。这就是说是选择以每个标准ATM单元的直接传送形式还是选择以如同零星帧(scrambled frame)一样产生的多个单元的成批传送形式执行单元输出。图8的单元传送定时是直接传送的情形。
提取电路706、多路复用处理器707和发送器708的提取处理、多路复用处理、和传送处理可顺序进行或并行进行。顺序处理仅可当用于完成即将被多路复用的全部微帧的提取处理的时间至少少于或等于从头至尾输出一个ATM单元所花费的时间时使用。另一方面,提取处理、多路复用处理和传送处理的并行处理使得在多路复用单元传送开始之后用于完成诸微帧的提取的时间能够被推迟。
在以下结合图8和9的说明中,模式1代表提取处理、多路复用处理和传送处理的并行处理,二模式2代表其顺序处理。
提取电路706从缓冲区1-m中提取诸微帧,并将即将被多路复用的诸微帧传送至多路复用处理器707。现将参看图8的时序图和图9的流程图描述提取电路706从诸缓冲区705的提取处理。图8和图9中,模式1和模式2所指示的诸处理仅分别对应模式1和模式2执行。
在图9的流程图中,基本提取处理是选择将从中提取诸微帧的缓冲区i(S903),并继续微帧收集处理直至所提取出的微帧的个数达到多路复用个数k(S909)或计时超出(S913)。
模式1的情形下,诸微帧被一个接一个地提取出,并传送至多路复用处理器707(S911和S927)。
模式2的情形下,如果直到处理时间结束时(S913的是)没有收集到微帧(S915的否),将通知1(不存在微帧)发送给多路复用处理器707(S929)。此外,在模式2中,如果在计时超出时至少存在一个微帧,或收集到k个微帧,则将通知2(存在微帧)连同所收集到的全部微帧一并发送(S917)。
在图9的流程图中,如果最终所提取出的微帧是一个交叠帧,并且其驻留时间加上直到交叠帧的后一半的帧被发送的一段时间大于该缓冲区的容许时间ti,则最终提取出的帧被取消以不延迟来保持传输质量(S923和S925)。
比如,图9中的缓冲区的几种选择逻辑可设想如下。
1.循环地从第一个到第m个缓冲区中选择每一个单元的方法。
2.以预定的缓冲区的顺序,从每个缓冲区提取直至该缓冲区成为空白为止,并随后转至下一个缓冲区的方法。
3.随机选择诸缓冲区的每个的方法。
4.计数从每个缓冲区中所提取出的单元的个数以便均匀提取诸单元的方法。
5.对前述的诸方法中,将权值附接至诸个已提取的个数的比值的方法。
6.将前述的诸方法结合的方法。
如果仅使用一个缓冲区,则图9中的缓冲区i是固定的。
图10描述缓冲区选择逻辑的一个示例。图10所描述的处理是循环地从第一个到第m个缓冲区中提取的前述方法1的一个示例。
图10中,缓冲区选择逻辑在在判定处理开始时在缓冲区的值i被设为其初始值1的条件下开始。如果在缓冲区i中存在任何微帧(S1003的是),则不改变所选缓冲区的号码i处理进行至下一个步骤。如果在缓冲区i中不存在任何微帧(S1003的否),则在选择下一个缓冲区之后处理进行至下一个步骤(S1005、S1007和S1009)。如果一个特定缓冲区中的微帧耗尽,则处理进行至下一个缓冲区。
除为每个缓冲区执行不同的业务之外,可想象出这样一种方法,该方法通过使用多路复用处理器707动态改变每个已存储了提取出的微帧的缓冲区的多路复用方法。此情形下,多路复用处理器707有必要进一步具有一种与接收节点实施协商的功能,以便根据多路复用方案多路解复用诸标准的ATM单元连接,使得根据多路复用处理中所使用的诸多路复用方案来多路解复用诸标准的ATM单元连接,或者具有一种产生包含预先被确定的多路复用处理器707与该接收节点之间的若干个多路复用方案的信息的诸多路复用单元的功能。
图11A和11B是描述当多路复用方案被限定为单一方法时的多路复用处理器7007的处理的流程图。多路复用处理器707仅分别在模式1和模式2的情形下执行模式1和模式2所指示的处理。
响应于来自提取电路706的通知,处理被分路(S1103)。如果在模式1的情形下接到通知1(指示不存在提出的单元),并且不存在交叠(S1113的否),则选择空闲单元以调节传输速率(S1115)。否则,多路复用处理器707根据预定的多路复用方法将诸微帧多路复用至标准单元内(S1107和S1121)。
空闲单元或多路复用单元被传送至发送器708以待发送:模式1中,它被根据发送器708的定时以每一个可发送部分的形式发送(S1107);模式2中,它被以每一个多路复用标准ATM单元的形式发送(S1117和S1111)。
实施方式4
图12-14B显示实施方式4。
图12为显示根据本发明的多路复用发射机1201的实施方式4的框图。图13为显示提取电路1206的处理逻辑的流程图。图14A和14B为显示多路复用处理器1207的处理逻辑的流程图。现将参看图12-14B描述根据本发明的多路复用发射机的实施方式4。
尽管前述的实施方式3使用固定个数k作为将从诸缓冲区中提取微帧的个数的一个判据,但实施方式4以下方面与之不同:它使用可加载到下个单元的数据长度x,这一长度是由多路复用处理器1207提供的。为在实施方式4中达到这一点,多路复用处理器2107将可被多路复用至即将历经多路复用处理的下一个标准ATM单元内的数据长度x报告给提取电路1206。
图12所示的多路复用发射机1021的实施方式4中的提取电路1206和多路复用处理器1107在操作上与实施方式2中的它们的对应部分不同。因为其它诸电路的操作与实施方式3的相同,将仅描述这两个电路的操作,省略对其它诸电路的说明。
图12所示的多路复用发射机1201中,亦存在对应联系图8所描述的模式1和模式2的处理。
图12中的提取电路1206根据如同实施方式3中的处理定时,从缓冲区1-m中提取诸微帧,并将即将多路复用的诸微帧传送至多路复用处理器1207。尽管实施方式3中即将从缓冲区中提取的微帧的个数的判据是一个固定个数k,但实施方式4使用可加载到下一个单元的数据长度x,该长度是由多路复用处理器1207发送的。
多路复用处理器1207判定至下一时期单元的交叠加载,或在当前定时所提取出的微帧至下一个定时单元的延迟加载,同时根据预定的加载方法执行加载处理,并且检测到下一时期单元的可加载数据长度。多路复用处理器1207将该可加载数据长度x通知给提取电路1206。
现将参看图13的流程图更详细地给出提取电路1206的操作。处理中,由模式1和模式2所指示的处理仅分别对应模式1和模式2的情形下被单个地执行。
提取电路1206选择诸缓冲区1205之一(S1303),并提取一个微帧(S1307)。比如,供提取的缓冲区的选择逻辑与图10的流程图中所描述的相同。
将提取出的诸微帧的累积数据长度∑L(n)与从多路复用处理器1207馈送的数据长度x加以比较(S1309)。提取继续直至该累积数据长度超过x,或提取处理时间过期(S1313)。给多路复用处理器1207的通知1和通知2的意义与实施方式3中的相同。
当提取出的诸微帧的累积数据长度超过x时,并因此提取电路1206判定出如图13的流程图中S1309所显示的至下一单元的交叠加载,则如同实施方式2中,将最后提取出的微帧在缓冲区i中的驻留时间加上直到下一个单元被传送的一段时间与缓冲区i的取消容许时间ti比较(S1321)。如果它超过取消容许时间ti,则将最后提取出的微帧取消(S1323),并且继续提取处理。
尽管该实施方式中提取电路1206通过简单比较累积数据长度与x实施分路,但可在确定累积数据长度中计及一个在诸微帧的多路复用期间按比例加到诸多路复用微帧的个数上的数据量。
图14A和14B显示多路复用处理器1207的处理逻辑。该处理依据来自提取电路1206的通知而分路(S1403)。在通知1的情形下,如果没有单元将被提取并且没有交叠残留数据将被发送(S1415的否),则选择空闲单元(S1417)以调节传输速率。否则,多路复用处理器1207根据预定的多路复用方法执行至标准单元的微帧多路复用(S1407)。此外,它通过比较下一时期中可加载的数据量与交叠的残留数据量,检测集总至下一时期单元的可加载数据长度x,并将x通知给提取电路1206(S1411)。此外,在模式2的情形下,根据发送器1208的定时将空闲单元或多路复用单元传送至发送器1208(S1413),并将其发送。
在模式1的情形下,诸可发送部分在它们出现时被传送至发送器1208(S1407)。
前述的实施方式3和实施方式4仅使用一组缓冲区,而不使用实施方式1和实施方式2的由若干个多路复用排队缓冲区和发送排队缓冲区组成的两组缓冲区。这使得多路复用发射机能够减少其中延迟,并且使得不同业务类型的诸微帧能被多路复用至同一ATM单元。
实施方式5
图15A-17显示实施方式5。图15A、15B、16A和16B为框图,每个显示根据本发明的实施方式5的ATM单元发射机的一种配置。图17是一个描述与图16A和16B所示ATM单元发射机1601有关的诸处理定时的时序图。
图15A和15B所示的一个ATM单元发射机1501同时控制若干个微帧多路复用的ATM单元——这些单元是由一个拥有与图1A-6所示的根据本发明的实施方式1或2中其对应部分相同的配置的多路复用发射机1503分送的,及若干个被输入至ATM单元发射机1501的接口1505的标准ATM单元,并将它们发送至输出信道。
通过接口1505所输入的ATM单元被一个分配器1507根据诸连接的业务类型分配,并被存储在传输排队缓冲区1509中。
多路复用发射机1503拥有与结合图1A-6所描述的诸个多路复用发射机相同的配置。结果,输入至接口1521的诸个微帧通过一个分配器1523、一个多路复用排队缓冲区1525、以及一个多路复用处理器1528被多路复用,并被作为若干个ATM单元存入传输排队缓冲区1529。
分配与每个连接或ATM单元的业务条件一致。因为业务条件一般是一个连接接一个连接地被确定的,分配器单个地分配诸连接。或者,分配器使用附接于每个诸ATM单元或微帧的分配信息来分配它们,并将它们存储在诸缓冲区中。
提取选择器1511集总管理传输排队缓冲区1509和1529的读取,并以适当的提取次序选择存储在缓冲区1509和1529中的诸ATM单元,籍此通过一个发送器1513顺序地将它们输出至输出信道。
提取选择器1511根据由外部选择信息提供的预定逻辑从诸传输排队缓冲区1509中提取ATM单元,并将它们分送至发送器1513。例如,选择ATM单元的几种逻辑可设想如下。
1.循环地从第一个到第n+m个缓冲区中选择每一个单元的方法。
2.以预定的缓冲区的顺序,从每个缓冲区提取直至该缓冲区成为空白为止,并随后转至下一个缓冲区的方法。
3.随机选择诸缓冲区的每个的方法。
4.计数从每个缓冲区中所提取出的单元的个数以便均匀提取诸单元的方法。
5.对前述的诸方法中,将权值附接至诸个已提取的个数的比值的方法。
6.将前述的诸方法结合的方法。如果没有单元供提取,则选择一个空闲单元并将其发送以调节传输速率。提取选择器1511根据发送器1513的单元传输定时将诸单元发送至发送器1513。
图16A和16B显示这样一个ATM单元发射机1601,该发射机同时控制若干个微帧多路复用的ATM单元——这些单元是由一个拥有与图7-14B所示的根据本发明的实施方式3或4中其对应部分相同的配置的多路复用发射机1603分送的,及若干个被输入至ATM单元发射机1601的接口1605的标准ATM单元,并将它们发送至输出信道。
图16A和16B所示的ATM单元发射机1601在以下方面与ATM单元发射机1501不同:多路复用发射机1603中由提取选择器1611控制的诸缓冲区是多路复用排队缓冲区。
如同以上所描述的,实施方式3和4中诸多路复用发射机不使用传输排队缓冲区。为此原因,提取选择器1611控制两组不同级别的缓冲区,即,若干个存储诸ATM单元的传输排队缓冲区1609,以及若干个存储诸微帧的多路复用排队缓冲区1625。
将参看图17描述提取选择器1611和多路复用处理器1627的诸定时之间的关系。关于图17中的提取选择器1611的诸定时,处理ATM单元的单位时间是根据可用于从发送器发送单个ATM单元的信道速率而确定的。因此确定出的单位时间是图17中的一个ATM单元输出持续时间,它等于53×8/输出信道(比特/秒)。多路复用发射机1603执行提取处理和多路复用处理,使得它们如同结合图8(模式2)所描述的在一个ATM单元输出持续时间内完成。因此,对使得历经多路复用处理的诸缓冲区的选择与诸传输排队缓冲区的处理同时进行的处理的控制使两种类型的缓冲区的选择控制能够以同一方式处理。图17描述这一点。
作为选择诸缓冲区的逻辑,例如,可使用以上所述的方法1-5。
尽管关于前述的实施方式1-5详细描述了本发明,可以理解的是,不离开本发明的范围可对这些实施方式进行多种修改、改变、和变化。
如同以上所描述的,本发明提供这样的具体系统配置,该系统配置用于完成这样的多个连接至标准ATM单元多路复用加载,该多个连接是由包含的数据短于以各种方式提出的标准ATM单元的数据的若干个微帧组成的。
多路复用发射机可达到高效的多路复用传输处理而同时保持各个拥有几个容许等待时间或微帧取消率的微帧的质量。此外,有可能以最小的延迟执行该处理,并通过插入一个排队延迟、两个排队延迟——即诸微帧的选择和多路复用中所涉及的延迟、以及等待传输中所涉及的延迟,将若干个具有不同业务质量的微帧多路复用到一个ATM单元之上。
此外,有可能改进信道效率并完成更为精细的传输控制,以便通过处理诸个标准单元和诸个以相同方式加载了若干个微帧的ATM单元来保持质量。
Claims (10)
1.一种多路复用发射机,用于通过用若干个由若干微帧——每个包含短于标准ATM单元的数据——所组成的多路复用连接加载一个标准ATM单元,完成多路复用传输,所述多路复用发射机包括:
一个分配器,用于分配诸输入微帧;
若干个多路复用排队缓冲区,用于存储已被分配的所述诸输入微帧;
一个提取部分,用于当一个预定的提取时间到来时或者当所述诸个多路复用排队缓冲区的每个中的微帧个数达到一个预定个数时,提取诸多路复用排队缓冲区中的诸完整微帧;
一个多路复用处理器,用于根据一个预定的多路复用方案执行到标准ATM单元的多路复用处理;
一个传输排队缓冲区,用于存储所述ATM单元;
一个单元取消监视部分,用于取消传输排队缓冲区中驻留时间达到一个预定的取消时间的单元;
一个提取部分,用于从传输排队缓冲区中提取ATM单元;以及
一个发送器,用于将所提取出的ATM单元发送至一个输出信道。
2.一种多路复用发射机,用于通过用若干个由若干微帧——每个包含短于标准ATM单元的数据——所组成的多路复用连接加载一个标准ATM单元,完成多路复用传输,所述多路复用发射机包括:
一个分配器,用于分配诸输入微帧;
若干个多路复用排队缓冲区,用于存储已被分配的所述诸输入微帧;
一个提取部分;用于当一个预定的提取时间到来时或者当所述诸个多路复用排队缓冲区的每个中的诸微帧的总长度达到一个数据长度时,提取诸个多路复用排队缓冲区的每个中的诸完整微帧。
一个多路复用处理器,用于根据一个预定的多路复用方案执行到标准ATM单元的多路复用处理,并将可加载到下一ATM单元的数据长度通知给所述提取部分;
一个传输排队缓冲区,用于存储所述ATM单元。
一个单元取消监视部分,用于取消传输排队缓冲区中驻留时间达到一个预定的取消时间的单元;
一个提取部分,用于从传输排队缓冲区中提取ATM单元;以及
一个发送器,用于将所提取出的ATM单元发送至一个输出信道。
3.权利要求1或2中所要求的多路复用发射机,其中所述分配器根据预定的若干个业务条件,将所述诸输入微帧分配至若干个具有不同多路复用方案的缓冲区。
4.权利要求3中所要求的多路复用发射机,其中所述多路复用处理器根据若干个业务条件,确定从所述诸缓冲区的提取次序,提取诸微帧,并根据诸业务条件选择多路复用方案。
5.一种多路复用发射机,用于通过用若干个由若干微帧——每个包含短于标准ATM单元的数据——所组成的多路复用连接加载一个标准ATM单元,完成多路复用传输,所述多路复用发射机包括:
一个分配器,用于分配诸输入微帧;
若干个多路复用排队缓冲区,用于存储已被分配的所述诸输入微帧;
一个单元取消监视部分,用于将每个输入微帧存入诸个缓冲区之一,并监视发射机中微帧的驻留时间,并且取消驻留在缓冲区中历时超过一个预定的取消时间的单元;
一个提取部分;用于根据诸微帧的输入次序从诸个缓冲区中连续提取诸微帧,所提取出的微帧的个数被限制在一个预定的多路复用个数内;
一个多路复用处理器,用于根据一个预定的多路复用方案执行到标准ATM单元的多路复用处理;以及
一个发送器,用于将所提取出的ATM单元发送至一个输出信道。
6.一种多路复用发射机,用于通过用若干个由若干微帧——每个包含短于标准ATM单元的数据——所组成的多路复用连接加载一个标准ATM单元,完成多路复用传输,所述多路复用发射机包括:
一个分配器,用于分配诸输入微帧;
若干个多路复用排队缓冲区,用于存储已分配的诸输入微帧;
一个单元取消监视部分,用于将每个输入微帧存入诸个缓冲区之一,并监视发射机中微帧的驻留时间,并且取消驻留在缓冲区中历时超过一个预定的取消时间的单元;
一个提取部分;用于根据诸微帧的输入次序从诸个缓冲区中连续提取诸微帧,直至诸微帧和附加数据的的累积数据长度超过可加载至下一时期即将被发送的单元的数据长度,或者历经一个预定的提取时间段;
一个多路复用处理器,用于根据一个预定的多路复用方案执行到标准ATM单元的多路复用处理,并将可加载到下一时期将被发送的单元的数据长度通知给提取部分;以及
一个发送器,用于将所提取出的ATM单元发送至一个输出信道。
7.权利要求5或6中所要求的多路复用发射机,其中所述多路复用发射机根据若干个预定的业务条件将所述诸输入微帧分配至若干个具有不同多路复用方案或诸微帧的取消时间的缓冲区。
8.权利要求7中所要求的多路复用发射机,其中所述多路复用发射机根据若干个业务条件确定从所述诸缓冲区的提取次序,提取诸微帧,并根据诸业务条件选择多路复用方案。
9.权利要求1或2中所要求的多路复用发射机,其中所述提取部分不仅执行存储着于其上已执行了多路复用的ATM单元的传输排队缓冲区的提取控制,而且也执行存储着于其上尚未执行多路复用的ATM单元的传输排队缓冲区的提取控制。
10.权利要求5或6中所要求的多路复用发射机,其中所述提取部分不仅执行存储着若干个已被多路复用的微帧的所述诸缓冲区的提取控制,而且也执行存储着于其上尚未执行多路复用的ATM单元的传输排队缓冲区的提取控制。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33754795 | 1995-12-25 | ||
JP337547/95 | 1995-12-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1176720A true CN1176720A (zh) | 1998-03-18 |
CN1095266C CN1095266C (zh) | 2002-11-27 |
Family
ID=18309684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN96192145A Expired - Fee Related CN1095266C (zh) | 1995-12-25 | 1996-12-24 | 微帧多路复用发射机 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6061354A (zh) |
EP (1) | EP0821506B1 (zh) |
KR (1) | KR100283979B1 (zh) |
CN (1) | CN1095266C (zh) |
CA (1) | CA2213673C (zh) |
DE (1) | DE69632908T2 (zh) |
WO (1) | WO1997023975A1 (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2970596B2 (ja) * | 1997-06-10 | 1999-11-02 | 日本電気株式会社 | Atm通信装置 |
US6560231B1 (en) | 1997-07-23 | 2003-05-06 | Ntt Mobile Communications Network, Inc. | Multiplex transmission system and bandwidth control method |
JP3765914B2 (ja) * | 1997-10-13 | 2006-04-12 | 富士通株式会社 | ショートセル多重化装置 |
US6449276B1 (en) * | 1998-05-20 | 2002-09-10 | Nokia Telecommunications Oy | Method and apparatus for efficient switching of partial minicells in ATM adaptation layer 2 |
EP0982970B1 (en) * | 1998-08-21 | 2006-10-04 | Nippon Telegraph and Telephone Corporation | ATM switch |
JP2000332781A (ja) * | 1999-05-19 | 2000-11-30 | Hitachi Ltd | 可変長パケットスイッチ |
US6396829B1 (en) * | 1999-07-06 | 2002-05-28 | Lucent Technologies, Inc. | Communications channel synchronous micro-cell for integrating circuit and packet data transmissions |
JP2001028588A (ja) * | 1999-07-14 | 2001-01-30 | Hitachi Ltd | セル交換装置 |
US6618383B1 (en) * | 1999-12-28 | 2003-09-09 | Nortel Networks Limited | Serial interface for a broadband communications network |
US6654376B1 (en) * | 1999-12-28 | 2003-11-25 | Nortel Networks Limited | ATM packet scheduler |
SE0000908L (sv) * | 2000-03-20 | 2001-09-21 | Ericsson Telefon Ab L M | Load regulation |
FR2821509B1 (fr) * | 2001-02-27 | 2003-05-30 | Thomson Csf | Procede et dispositif pour transferer des donnees dans un reseau de communication comportant une artere a faible debit |
US20020174258A1 (en) * | 2001-05-18 | 2002-11-21 | Dale Michele Zampetti | System and method for providing non-blocking shared structures |
US8199772B2 (en) * | 2008-06-25 | 2012-06-12 | Ciena Corporation | Systems and methods for synchronous generic framing protocol mapping |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2545670B1 (fr) * | 1983-05-04 | 1985-07-05 | Billy Jean Claude | Multiplexeur, demultiplexeur et equipement de multiplexage-demultiplexage a trames reconfigurables |
JPH02225261A (ja) * | 1989-02-28 | 1990-09-07 | Nec Corp | 印刷装置 |
DE4010535A1 (de) * | 1990-04-02 | 1991-10-10 | Philips Patentverwaltung | Koppelelement fuer ein asynchrones zeitvielfachuebermittlungssystem |
JPH06509689A (ja) * | 1991-02-28 | 1994-10-27 | ストラタコム・インコーポレーテッド | 接続を再経路付けする方法 |
JP3262142B2 (ja) * | 1992-01-16 | 2002-03-04 | 富士通株式会社 | Atmセル化装置、atmセル化方法、ノード、及びノードにおける多重化方法 |
CA2110029C (en) * | 1992-11-27 | 1997-05-06 | Shigeru Otsuka | Mobile radio communication system |
US5561466A (en) * | 1993-06-23 | 1996-10-01 | Nec Corporation | Video and audio data multiplexing into ATM cells with no dummy cell used and ATM cell demultiplexing |
JP2580955B2 (ja) * | 1993-06-23 | 1997-02-12 | 日本電気株式会社 | データ多重化装置及び分離装置 |
JP2576368B2 (ja) * | 1993-06-30 | 1997-01-29 | 日本電気株式会社 | データ多重化装置 |
JP2626507B2 (ja) * | 1993-09-24 | 1997-07-02 | 日本電気株式会社 | Atmセル組立て分解装置 |
JPH07202895A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Ltd | セル多重化方式およびセル多重化装置 |
JP3079000B2 (ja) * | 1994-01-11 | 2000-08-21 | 株式会社エヌ・ティ・ティ・ドコモ | 移動無線通信方式 |
DE69434503T2 (de) * | 1994-01-11 | 2006-05-18 | Ntt Docomo Inc. | Mobiles Funk-Übermittlungssystem |
JPH07336354A (ja) * | 1994-06-06 | 1995-12-22 | Oki Electric Ind Co Ltd | Stmデータ/atmセル変換方法及び装置 |
JP3630460B2 (ja) * | 1995-01-23 | 2005-03-16 | 富士通株式会社 | データ長補正システム |
-
1996
- 1996-12-24 CA CA002213673A patent/CA2213673C/en not_active Expired - Fee Related
- 1996-12-24 EP EP96942630A patent/EP0821506B1/en not_active Expired - Lifetime
- 1996-12-24 KR KR1019970705876A patent/KR100283979B1/ko not_active IP Right Cessation
- 1996-12-24 DE DE69632908T patent/DE69632908T2/de not_active Expired - Lifetime
- 1996-12-24 WO PCT/JP1996/003764 patent/WO1997023975A1/ja active IP Right Grant
- 1996-12-24 US US08/894,585 patent/US6061354A/en not_active Expired - Fee Related
- 1996-12-24 CN CN96192145A patent/CN1095266C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69632908T2 (de) | 2005-07-14 |
EP0821506A4 (en) | 2001-01-31 |
KR19980702476A (ko) | 1998-07-15 |
EP0821506A1 (en) | 1998-01-28 |
US6061354A (en) | 2000-05-09 |
WO1997023975A1 (fr) | 1997-07-03 |
DE69632908D1 (de) | 2004-08-19 |
EP0821506B1 (en) | 2004-07-14 |
CN1095266C (zh) | 2002-11-27 |
CA2213673C (en) | 2001-08-07 |
CA2213673A1 (en) | 1997-07-03 |
KR100283979B1 (ko) | 2001-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1095266C (zh) | 微帧多路复用发射机 | |
CN1104128C (zh) | 异步传输模式通信设备 | |
CN1156146C (zh) | 打印机系统及其动作控制方法 | |
CN1124723C (zh) | 表示微信元大小的方法 | |
CN1097911C (zh) | 一个电信系统以及其中传递微信元的方法 | |
CN1074229C (zh) | 队列管理系统和方法 | |
CN1167282C (zh) | 通信系统中的访问控制方法 | |
CN1100822A (zh) | 系统总线外围总线间最佳数据传送用多总线系统总线桥 | |
CN1097798C (zh) | 资源分配的方法和系统 | |
CN101048007A (zh) | 从移动终端传送寻呼请求消息的方法 | |
CN1420657A (zh) | 用于无源光网的传输可变长度帧的方法及其装置 | |
CN1677956A (zh) | 资源管理装置、资源管理系统以及资源管理方法 | |
CN1092891C (zh) | 异步传输方式交换用的交换系统及方法 | |
CN1182316A (zh) | 图像传输系统 | |
CN1214584A (zh) | 短信元多路复用设备 | |
CN1649329A (zh) | 缓冲开关及其调度方法 | |
CN1976538A (zh) | 用于电信网络节点的分组交换系统 | |
CN2653816Y (zh) | 图像读入设备 | |
CN1822702A (zh) | 可用于短信元的atm交换装置 | |
CN1179522C (zh) | 异步传递模式交换网和交换机及其信号处理方法 | |
CN1126315C (zh) | 控制交换单元的方法以及根据该方法工作的装置 | |
CN1353524A (zh) | 用于在网络中发送音频/视频数据的设备和方法 | |
CN101179727B (zh) | 压缩编码控制电路和压缩编码的控制方法 | |
CN1582554A (zh) | 用于在基于碰撞识别的通信网中实时数据交换的通信方法、相应的存储媒体和通信网 | |
CN1010670B (zh) | 电梯组合管理系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20021127 Termination date: 20111224 |