KR100280475B1 - 스토리지 메모리 반도체 - Google Patents
스토리지 메모리 반도체 Download PDFInfo
- Publication number
- KR100280475B1 KR100280475B1 KR1019980015557A KR19980015557A KR100280475B1 KR 100280475 B1 KR100280475 B1 KR 100280475B1 KR 1019980015557 A KR1019980015557 A KR 1019980015557A KR 19980015557 A KR19980015557 A KR 19980015557A KR 100280475 B1 KR100280475 B1 KR 100280475B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- unit
- chip
- address
- signal
- Prior art date
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
본 발명은 스토리지 메모리 반도체에 관한 것으로, 종래 장치는 칩선택핀이나 칩어드레스핀을 외부에 장착함으로써 칩의 단면적이 커지는 문제점이 있었다. 따라서, 본 발명은 외부로부터 어드레스신호를 입력받아 이를 디코딩하여 그에 따른 어드레스신호를 발생하는 어드레스부와; 외부로부터 데이터를 입력받아 이를 저장함과 아울러 칩선택어드레스신호가 저장되는 데이터저장부와; 상기 데이터저장부의 칩선택어드레스신호를 리드하여 이를 저장함과 아울러 외부 칩선택어드레스신호와 비교하는 게이트웨이부와; 외부로부터 파워가 공급되는지를 검출함과 아울러 상기 데이터저장부의 데이터에 대한 엑세스를 금지하는 자동칩선택부와; 리드 및 라이트할 데이터를 입력받아 이를 일시저장하여 소정 제어신호에 의해 출력하는 데이터입출력부와; 모든 동작을 총괄제어하는 제어부로 구성하여 칩선택핀이나 칩어드레스핀을 제거함으로써 칩의 단면적을 최소화할 수 있는 효과가 있다.
Description
본 발명은 스토리지 메모리 반도체에 관한 것으로, 특히 칩 선택기능을 내부에 장착하여 자동으로 칩의 선택이 가능하도록 한 스토리지 메모리 반도체에 관한 것이다.
도1은 종래 스토리지 메모리 반도체의 외부 블록도로서, 이에 도시된 바와같이 리드/라이트 데이터가 저장되는 데이터저장부(10)와; 소정 제어신호에 의해 상기 데이터저장부(10)의 데이터를 일시저장한 후 외부로 출력하거나 외부로부터 데이터를 입력받아 이를 일시저장한 후 상기 데이터저장부(10)에 라이트하는 데이터입출력부(12)와; 외부로부터 어드레스신호를 입력받아 이를 디코딩하여 그에 따라 상기 데이터저장부(10)의 데이터를 액세스하는 어드레스부(13)와; 칩선택핀(14)을 통해 칩선택신호(CE/)를 입력받아 인에이블되어 모든 동작을 총괄제어하는 제어부(11)로 구성되며, 이와같이 구성된 종래 장치의 일반적인 동작을 설명한다.
먼저, 제어부(11)는 칩선택핀(14)을 통해 칩선택신호(CE/)를 입력받아 그에 따라 내부블록을 인에이블시키는데, 즉, 칩선택핀(14)을 통해 칩을 선택하거나 칩어드레스핀을 통해 칩을 선택한다.
우선, 스토리지 메모리에 데이터를 라이트할 경우 데이터입출력부(12)는 외부로부터 데이터을 입력받아 이를 일시 저장하고, 동시에 어드레스부(13)도 외부로부터 어드레스신호를 입력받아 이를 디코딩하여 그에 따른 어드레스신호를 상기 데이터입출력부(12)에 인가하며, 또한 제어부(11)는 외부로부터 라이트신호를 입력받아 그에 따른 라이트제어신호를 데이터입출력부(12)에 인가하고, 이에의해 상기 데이터입출력부(12)는 상기 제어부(11)의 라이트제어신호와 상기 어드레스부(13)의 어드레스신호를 입력받아 그에 따라 스토리지 메모리의 해당 주소에 데이터를 라이트한다.
반대로, 스토리지 메모리에 저장된 데이터를 외부로 출력할 경우, 제어부(11)는 외부로부터 리드신호를 입력받아 그에 따른 리드제어신호를 데이터입출력부(12)에 인가하고, 또한 어드레스부(13)도 외부로부터 데이터를 리드할 주소에 대한 어드레스신호를 입력받아 이를 상기 제어부(11)의 제어신호에 의해 디코딩하여 그에 따른 어드레스신호를 상기 데이터입출력부(12)에 인가한다.
이에 의해, 상기 데이터입출력부(12)는 상기 제어부(11)의 리드 제어신호와 상기 어드레스부(13)의 어드레스신호를 입력받아 그에 따라 스토리지 메모리의 해당주소의 데이터를 읽어들여 일시저장한다.
이후, 상기 데이터입출력부(12)에 일시 저장된 데이터는 상기 제어부(11)의 제어신호에 의해 외부 디바이스로 출력된다.
그러나, 상기와 같은 종래 장치는 칩선택핀이나 칩어드레스핀을 외부에 장착함으로써 칩의 단면적이 커지는 문제점이 있었다.
따라서, 본 발명은 칩의 선택을 소프트웨어적으로 구현함으로써 칩의 단면적을 획기적으로 줄일 수 있도록 한 스토리지 메모리 반도체를 제공함에 그 목적이 있다.
도1은 종래 스토리지 메모리 반도체의 구성을 보인 블록도.
도2는 본 발명 스토리지 메모리 반도체의 구성을 보인 블록도.
도3은 도2에 있어서, 자동칩선택부의 구성을 보인 블록도.
도4는 도2에 있어서, 게이트웨이부의 구성을 보인 블록도.
도5는 도2에 있어서, 데이터저장부의 구성을 보인 블록도.
*****도면의 주요부분에 대한 부호의 설명*****
10:데이터저장부 11:제어부
12:데이터입출력부 13:어드레스부
20:게이트웨이부 21:자동칩선택부
상기와 같은 목적을 달성하기 위한 본 발명은 외부로부터 어드레스신호를 입력받아 이를 디코딩하여 그에 따른 어드레스신호를 발생하는 어드레스부와; 외부로부터 데이터를 입력받아 이를 저장함과 아울러 칩선택어드레스신호가 저장되는 데이터저장부와; 상기 데이터저장부의 칩선택어드레스신호를 리드하여 이를 저장함과 아울러 외부 칩선택어드레스신호와 비교하는 게이트웨이부와; 외부로부터 파워가 공급되는지를 검출함과 아울러 상기 데이터저장부의 데이터에 대한 엑세스를 금지하는 자동칩선택부와; 리드 및 라이트할 데이터를 입력받아 이를 일시저장하여 소정 제어신호에 의해 출력하는 데이터입출력부와; 모든 동작을 총괄제어하는 제어부로 구성함을 특징으로 한다.
이하, 본 발명에 의한 스토리지 메모리 반도체에 대한 일실시예의 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.
도2는 본 발명 스토리지 메모리 반도체의 구성을 보인 블록도로서, 이에 도시한 바와같이 외부로부터 어드레스신호를 입력받아 이를 디코딩하여 그에 따른 어드레스신호를 발생하는 어드레스부(13)와; 외부로부터 데이터를 입력받아 이를 저장함과 아울러 칩선택어드레스신호가 저장되는 데이터저장부(10)와; 상기 데이터저장부(10)의 칩선택어드레스신호를 리드하여 이를 저장함과 아울러 외부 칩선택어드레스신호와 비교하는 게이트웨이부(20)와; 외부로부터 파워가 공급되는지를 검출함과 아울러 상기 데이터저장부(10)의 데이터에 대한 엑세스를 금지하는 자동칩선택부(21)와; 리드 및 라이트할 데이터를 입력받아 이를 일시저장하여 소정 제어신호에 의해 출력하는 데이터입출력부(12)와; 모든 동작을 총괄제어하는 제어부(11)로 구성한다.
상기 데이터저장부(10)는 사용자가 자유롭게 액세스할 수 있는 데이터가 저장되는 유저데이터영역부(50)와; 데이터의 액세스가 허용 또는 금지될 수 있는 얼터네티브데이터영역부(51)로 구성한다.
상기 자동칩선택부(21)는 외부로부터 파워가 공급되는지를 검출하여 그에따른 검출신호를 출력하는 전압검출부(31)와; 상기 전압검출부(31)의 검출신호를 구동신호로 입력받아 일정시간동안 외부로부터의 데이터 액세스를 차단하는 외부액세스금지부(30)로 구성한다.
상기 게이트웨이부(20)는 데이터저장부(10)의 얼터네티브데이터영역부(51)의 칩선택어드레스신호를 리드하여 이를 저장하는 칩어드레스래치부(41)와; 상기 칩어드레스래치부(41)의 칩선택어드레스신호와 외부로부터 입력된 칩선택어드레스신호를 비교하는 칩어드레스비교부(42)와; 상기 칩어드레스비교부(42)의 비교결과 칩선택어드레스신호와 외부 칩선택어드레스신호가 일치하면 그에 따라 액티브신호를 발생하는 액티브신호발생부(40)로 구성하며, 이와같이 구성한 본 발명의 동작을 상세히 설명한다.
먼저, 스토리지 메모리 반도체에 전원이 공급되면 자동칩선택부(21)는 구동하는데, 즉 상기 자동칩선택부(21)내의 전압검출부(31)가 외부로부터 파워핀에 전원이 공급되는지를 자동 검출한다.
이때, 상기 전압검출부(31)는 전원이 검출되면 그 검출에 관련된 신호를 외부액세스금지부(30)와 제어부(11)에 내부적으로 전송되고, 이에 의해 상기 제어부(11)는 상기 전압검출부(31)로부터 검출신호를 입력받아 그에 따른 구동제어신호를 상기 외부액세스금지부(30)에 인가한다.
이에 따라, 상기 외부액세스금지부(30)는 상기 제어부(11)의 구동제어신호에 의해 구동되어 어드레스부(13) 및 제어부(11)와 데이터입출력부(12)의 외부 인터페이스동작을 모두 차단시킨다.
이후, 상기 외부액세스금지부(30)에 의해 인터페이스동작이 모두 차단되면 상기 제어부(11)는 어드레스부(13) 및 데이터입출력부(12)와 게이트웨이부(20)를 구동시킨다.
이에따라, 상기 어드레스부(13)는 얼터네티브데이터영역(51)을 액세스할 수 있는 어드레스신호를 발생하는데, 만약 상기 얼터내티브데이터영역(51)이 고정되어 있으면 상기 어드레스부(13)에서 생성된 어드레스신호도 고정되며, 상기 얼터내티브데이터영역(51)이 변경가능하면 어드레스부(13)는 변경가능한 어드레스신호를 생성한다.
이때, 게이트웨이부(20)는 상기 얼터내티브데이터영역(51)에 저장되어 있던 칩선택어드레스신호를 데이터입출력부(12)를 통해 리드하여 그 칩선택어드레스신호를 내부 칩어드레스래치부(41)에 래치시킨다.
여기서, 상기 칩어드레스래치부(41)는 칩선택어드레스를 래치한 후 래치완료신호를 제어부(11)에 인가한다.
이에따라, 상기 제어부(11)는 상기 칩어드레스래치부(41)로부터 래치완료신호를 입력받아 그에 따른 구동신호를 자동칩선택부(21)에 인가하며, 이에 의해 상기 자동칩선택부(21)는 인터페이스차단을 해제시킨다.
즉, 상기와 같은 과정을 통해 칩선택에 대한 자체준비는 완료되며, 이를 프리칩선택과정이라 명한다.
만약, 외부에서 프리칩선택과정을 마친 칩을 선택하려면 소정 제어신호와 기타 입력핀을 통해 칩선택어드레스가 입력된다.
상기에서 외부로부터 받은 칩선택어드레스신호는 게이트웨이부(20)의 칩어드레스비교부(42)로 전송되고, 이에 의해 상기 칩어드레스비교부(42)는 상기 외부 칩선택어드레스신호와 칩어드레스래치부(41)에 래치된 칩어드레스신호를 비교하여 일치하면 구동신호를 액티브신호발생부(40)에 전송한다.
이에 따라, 상기 액티브신호발생부(40)는 상기 칩어드레스비교부(42)의 구동신호를 입력받아 구동되어 액티브신호를 발생하는데, 상기 액티브신호는 칩선택신호(CE/)나 또는 필요한 동작에 따라 라이트인에이블신호(WE/)일 수 있다.
만약, 선택된 스토리지 메모리 반도체의 선택을 해제하기 위해서는 상기 스토리지 메모리 반도체의 입력핀을 통해 기존의 칩선택어드레스신호와 일치하지 않는 칩선택어드레스신호가 입력되면 된다.
즉, 칩어드레스비교부(42)에 의해 외부칩어드레스신호와 칩어드레스래치부(41)에 래치된 칩어드레스신호가 일치하지 않으면 액티브신호발생부(40)가 디스에이블된다.
한편, 얼터내티브데이터영역(50)에 저장된 칩어드레스신호를 변화시키고자할 때에는 이레이저/라이트 동작을 통해서 새로운 칩선택어드레스신호를 라이트하면 된다.
이상에서 상세히 설명한 바와같이 본 발명은 칩선택핀이나 칩어드레스핀을 제거함으로써 칩의 단면적을 최소화할 수 있는 효과가 있다.
Claims (4)
- 외부로부터 어드레스신호를 입력받아 이를 디코딩하여 그에 따른 어드레스신호를 발생하는 어드레스부와; 외부로부터 데이터를 입력받아 이를 저장함과 아울러 칩선택어드레스신호가 저장되는 데이터저장부와; 상기 데이터저장부의 칩선택어드레스신호를 리드하여 이를 저장함과 아울러 외부 칩선택어드레스신호와 비교하는 게이트웨이부와; 외부로부터 파워가 공급되는지를 검출함과 아울러 상기 데이터저장부의 데이터에 대한 엑세스를 금지하는 자동칩선택부와; 리드 및 라이트할 데이터를 입력받아 이를 일시저장하여 소정 제어신호에 의해 출력하는 데이터입출력부와; 모든 동작을 총괄제어하는 제어부로 구성한 것을 특징으로 하는 스토리지 메모리 반도체.
- 제1 항에 있어서, 데이터저장부는 사용자가 자유롭게 액세스할 수 있는 데이터가 저장되는 유저데이터영역부와; 데이터의 액세스가 허용 또는 금지될 수 있는 얼터네티브데이터영역부로 구성한 것을 특징으로 하는 스토리지 메모리 반도체.
- 제1 항에 있어서, 자동칩선택부는 외부로부터 파워가 공급되는지를 검출하여 그에따른 검출신호를 출력하는 전압검출부와; 상기 전압검출부의 검출신호를 구동신호로 입력받아 일정시간동안 외부로부터의 데이터 엑세스를 차단하는 외부액세스금지부로 구성한 것을 특징으로 하는 스토리지 메모리 반도체.
- 제1 항에 있어서, 게이트웨이부는 데이터저장부의 얼터네티브영역부의 칩선택어드레스를 리드하여 이를 저장하는 칩어드레스래치부와; 상기 칩어드레스래치부의 칩선택어드레스신호와 외부로부터 입력된 칩선택어드레스신호를 비교하는 칩어드레스비교부와; 상기 칩어드레스비교부의 비교결과 칩선택어드레스신호와 외부 칩선택어드레스신호가 일치하면 그에 따라 액티브신호를 발생하는 액티브신호발생부로 구성한 것을 특징으로 하는 스토리지 메모리 반도체.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015557A KR100280475B1 (ko) | 1998-04-30 | 1998-04-30 | 스토리지 메모리 반도체 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015557A KR100280475B1 (ko) | 1998-04-30 | 1998-04-30 | 스토리지 메모리 반도체 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990081542A KR19990081542A (ko) | 1999-11-15 |
| KR100280475B1 true KR100280475B1 (ko) | 2001-02-01 |
Family
ID=65890687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980015557A KR100280475B1 (ko) | 1998-04-30 | 1998-04-30 | 스토리지 메모리 반도체 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100280475B1 (ko) |
-
1998
- 1998-04-30 KR KR1019980015557A patent/KR100280475B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990081542A (ko) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100246873B1 (ko) | 데이터 보호회로 | |
| US6000004A (en) | Nonvolatile semiconductor memory device with write protect data settings for disabling erase from and write into a block, and erase and re-erase settings for enabling write into and erase from a block | |
| KR0140178B1 (ko) | 반도체 메모리장치의 결함 셀 구제회로 및 방법 | |
| KR100308479B1 (ko) | 컴퓨터 시스템 내에서 부트-업 메모리로 사용되는 플래시 메모리 장치 및 그것의 데이터 읽기 방법 | |
| US5950145A (en) | Low voltage test mode operation enable scheme with hardware safeguard | |
| KR100305490B1 (ko) | 비휘발성메모리제어회로 | |
| KR100558486B1 (ko) | 비휘발성 반도체 메모리 장치 및 이 장치의 원 타임프로그래밍 제어방법 | |
| KR100560767B1 (ko) | 탈착 가능한 저장 장치를 포함하는 시스템 및 그것의 제어방법 | |
| KR0140176B1 (ko) | 반도체 메모리장치의 동작모드 제어장치 및 방법 | |
| KR960006010A (ko) | 낸드형 플래쉬메모리 아이씨(ic)카드 | |
| US6930919B2 (en) | NAND-type flash memory device having array of status cells for storing block erase/program information | |
| US6215717B1 (en) | Semiconductor memory device for reducing a time needed for performing a protecting operation | |
| KR100280475B1 (ko) | 스토리지 메모리 반도체 | |
| KR20060009446A (ko) | 프로세서의 오동작을 방지할 수 있는 정보 처리 장치 | |
| JP3597393B2 (ja) | データ記録再生装置 | |
| JP2003051195A (ja) | 半導体記憶装置 | |
| KR100282052B1 (ko) | 스페어 셀의 배치에 상관없이 테스트를 행할 수 있는반도체 기억 장치 | |
| KR100280476B1 (ko) | 스토리지 메모리 반도체 | |
| KR20120004150A (ko) | 설정회로 및 이를 포함하는 반도체 메모리 장치 | |
| KR0147404B1 (ko) | 비휘발성 메모리 소자의 프로그램 방법 | |
| US20030140206A1 (en) | Non-volatile semiconductor memory with a function for preventing unauthorized reading | |
| KR100427033B1 (ko) | 반도체메모리장치의워드라인구동장치및그방법 | |
| JPH1083685A (ja) | 不揮発性半導体記憶装置 | |
| KR100309802B1 (ko) | 리던던시동작을수행하는반도체메모리장치 | |
| JP3824295B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |