KR100276480B1

KR100276480B1 - 데이터 전송 제어장치

Info

Publication number: KR100276480B1
Application number: KR1019930010586A
Authority: KR
Inventors: 다꾸야 이시다
Original assignee: 야스카와 히데아키; 세이코 엡슨 가부시키가이샤
Priority date: 1992-06-11
Filing date: 1993-06-11
Publication date: 2000-12-15
Also published as: US5566306A; JP3515142B2; KR940006361A; JPH0736814A

Abstract

목적

CPU의 능력을 저하하지 않으면서 대량의 연속 데이터 전송을 행할 수 있는 데이터 전송 제어 장치를 제공한다.

구성

외부 기억 장치와의 인터페이스와, 버퍼 메모리와의 인터페이스와, 데이터처리 장치에의 데이터 전송용 인터페이스와, 버퍼 메모리에의 액세스의 조정 수단을 갖던 데이터 전송 제어 장치를 구성한다.

효과

대량의 데이터 전송을 필요로 하는 멀티미디어 기기나 TV 게임기 등의 시스템 성능을 향상시킬 수가 있다. 또, 시스템의 소형화, 저가화를 실현할 수 있다. 또, 저속의 CPU를 사용할 수 있다. 한층 더, TV와 같이 표시기간과 비표시기간이 주기적으로 출현하도록 한 기기와 부정기로 데이터를 필요로 하는 기기 등에의 데이터의 배분을 효율적으로 행할 수 있다.

Description

데이터 전송 제어 장치

[산업상의 이용 분야]

본 발명은 멀티미디어 기기나 TV 게임기 등에 사용되고, 자기 기억 장치나 광학 기억 장치 등의 대용량의 외부 기억장치 상의 데이터를 버퍼링(buffering)하고, 시스템 내의 각종 데이터 처리 장치에 배분하는 데이터 전송 제어 장치에 관한 것이다.

[종래의 기술]

종래의 정보 기기에서는, 제13도와 같이, CPU(601), DMA 콘트롤러(701), 주기억장치(602), 입출력 장치(702)등이 CPU 버스(604)에 접속된 구성의 시스템이 있다. 이와같은 시스템에서는, CPU(601) 또는 DMA 콘트롤러(71)와 같은 CPU에 의해서 허가를 받은 장치가, 단일의 CPU 버스(604)를 통해서 입출력 장치(702)가 주기억장치(602)의 사이에서 데이터 전송을 행하고 있었다.

한편, 디지털화된 화상 데이터를 화소 단위로 받아들여서 실시간으로 재생하는 화상 재생 장치에서는, 화상 표시기간 중에 데이터가 부족하면 화상이 불완전하게 된다. 따라서, 화상 표시기간의 사이는 화상 재생 장치가 항상 데이터를 받아들일 수 있는 상태로 있을 필요가 있다. 그 때문에, 종래의 방법에서는, 화상 재생장치에 전용의 프레임 버퍼 메모리를 갖게 하고, 기록은 CPU 등에 의해 화상 표시와는 비동기로 행하고, 판독은 화상 표시에 동기해서 화상 재생 장치가 행하는 것 같은 구성을 취할 필요가 있었다. 이 종래의 방법에서는, 멀티미디어 시스템과 같이, 화상 재생 장치나 음성 재생 장치 등의 데이터 처리 장치에 있어서 필요로 하는 데이터를 지체없이 건네도록 하려면, 상술의 예와 같이 각각의 데이터 처리 장치에 전용의 버퍼 메모리를 설치하고, 주기억 또는 CPU를 끼워서 미리 일괄해서 전송해두고, 각 데이터 처리 장치에서 타이밍을 취해 버퍼 메모리에서 데이터를 추출해서 사용하도록 한 방법을 취하고 있었다.

그러나, 제13도에 도시된 종래의 기술에서는, 데이더 전송 중에 CPU 버스가 계속해서 점유되어, 다른 작업에 사용할 수가 없다고 하는 문제가 있었다. 또, 각 입출력 장치로의 데이터의 배분을, CPU가 그때마다 판단하기 때문에, 각종의 장치 사이에서 동적인 데이터 전송을 빈번하게 행할 필요가 있는 TV 게임기나 멀티미디어 기기에서는, CPU의 처리 시간이 데이터 전송 및 데이터 전송에 관한 판단에 지배되고, 시스템의 능력이 현저하게 저하하는 문제가 있었다.

또한, 취급하는 데이터 양이 많은 멀티미디어 시스템에서, 종래의 방법에서는 CPU 버스가 데이터 처리 장치로의 데이터 전송에 점유되는 시간이 과대하게 되고, 시스템의 운용에 지장을 초래하기 때문에, 데이터를 시간적으로 솎아내는 등의 처리를 행하지 않으면 안되고, 정보의 품질을 올리는 것이 어려웠다. 또 각 데이터 처리 장치에서는 지체없이 데이터를 얻기 때문에 전용의 버퍼 메모리를 필요로 하고, 더욱 더, 데이터를 판독하는 타이밍을 조절할 필요가 있었다. 특히, 멀티미디어 시스템에서는 화상 재생 장치와 음성 재생 장치 등, 다른 데이터 처리 장치와 타이밍을 맞추는 등의 보다 복잡한 처리를 필요로 했다. 또, 압축 화상 데이터를 신장해서 재생하도록 한 시스템에 있어서, 메모리 액세스를 효율적으로 행하려면, 압축 화상 데이터의 압축율을 다소 희생해도, 데이터를 고정 길이로 해서 주기적으로 데이터를 판독할 필요가 있었다.

그래서, 본 발명에서는 CPU의 능력을 저하하지 않으면서 대량의 연속 데이터 전송을 행할 수 있는 데이터 전송 제어 장치의 제공을 목적으로 한다. 또. CPU 버스와는 독립적으로 복수 개 존재하는 데이터 처리 장치에 대해서, 각 데이터 처리 장치에 필요한 타이밍에 맞춰서 데이터를 분배할 수 있는 데이터 전송 제어 장치를 제공하는 것을 목적으로 한다.

제1도는 본 발명에 의한 데이터 전송 제어 장치의 제1의 실시예를 나타내는 구성도.

제2a 및 2b도는 본 발명을 구성하는 요구 조정 수단의 일 예를 나타내는 구성도와 각부의 파형도.

제3도는 본 발명의 데이터 전송 제어 장치를 사용한 정보 기기의 구성도.

제4a도 및 4b도는 화상 표시의 주기를 설명하기 위한 도면.

제5도는 본 발명에 의한 데이터 전송 제어 장치의 제2의 실시예를 나타내는 구성도.

제6도는 본 발명에 의한 데이터 전송 제어 장치의 제3의 실시예를 나타내는 구성도.

제7도는 본 발명에 의한 데이터 전송 제어 장치의 제4의 실시예를 나타내는 구성도.

제8도는 본 발명에 의한 데이터 전송 제어 장치의 제5의 실시예를 나타내는 구성도.

제9도는 본 발명의 데이터 전송 제어 장치의 제5의 실시예에서의 변형예를 나타내는 구성도.

제10도는 본 발명의 데이터 전송 제어 장치의 제6의 실시예를 나타내는 구성도.

제11도는 본 발명의 데이터 전송 제어 장치의 제7의 실시예를 나타내는 구성도.

제12도는 본 발명의 데이터 전송 제어 장치의 제8의 실시예를 나타내는 구성도.

제13도는 종래의 일반적인 정보 기기의 구성도.

* 도면의 주요 부분에 대한 부호의 설명

101 : 데이터 전송 제어 장치 102 : 외부 인터페이스

103 : 외부 기억 장치 104, 1041, 1042 : 버퍼 인터페이스

105, 1051, 1052 : 버퍼 메모리 109, 1091, 1092, 1093 : 시스템 장치

603 : 주변 장치 604 : CPU 버스

701 : DMA 콘트롤러 702 : 입출력 장치

과제를 해결하기 위한 수단

본 발명의 데이터 전송 제어 장치는, 자기 기억 장치 등의 외부 기억 장치를 접속해서 데이터를 교환하는 외부 기억 장치 제어 수단인 외부 인터페이스와, 상기 외부 인터페이스에서 판독된 데이터를 저장하는 목적의 반도체 기억 장치인 버퍼 메모리를 접속해서 데이터를 교환하는 기억 장치 제어 수단인 버퍼 인터페이스와, 상기 버퍼 메모리와 데이터를 교환하는 다른 반도체 장치인 시스템 장치와의 데이터 통신 수단인 시스템 인터페이스와, 버퍼 메모리와의 사이에서 데이터의 교환을 행해야 하는 버퍼 인터페이스에 대해서 발행되는 복수 또는 하나의 액세스 요구를 조정하고, 액세스의 허가를 주는 요구 조정 수단인 중재기(arbiter)로 이루어지는 데이터 전송 제어 장치에 있어서, 상기 외부 인터페이스와 외부 기억 장치에서 데이터를 받아들이면 상기 중재기에 대해서, 상기 버퍼 메모리에 데이터를 기록하는 액세스 요구 및 상기 버퍼 메모리의 어드레스를 발행하고, 상기 시스템 인터페이스는 상기 시스템 장치에서 데이터 교환 요구가 있으면 상기 중재기에 대해서, 상기 버퍼 메모리에서 데이터를 판독하든지 또는 상기 버퍼 메모리에 데이터를 기록하고, 액세스 요구 및 상기 버퍼 메모리의 액세스를 발행하고, 상기 중재기는 상기와 같이해서 발행되는 각 액세스 요구의 사이에서의 우선 순위를 정하고 있고, 기준신호에 의해서 규정하는 시간 간격마다, 발행되고 있는 전 액세스 요구를 조정하고, 우선 순위가 보다 고위인 하나의 액세스 요구에 대해서 허가를 주고, 상기 버퍼 인터페이스는 상기 중재기가 허가를 준 액세스 요구에 따라서, 상기 버퍼 메모리에 액세스하도록 구성되는 것을 특징으로 한다.

또, 상기 버퍼 메모리에 대해서 리프레쉬를 실행해야 하는 액세스 요구를 발행하는 리프레쉬 요구 수단인 리프레쉬 타이머를 내장하고, 상기 리프레쉬 타이머는 기준 신호에 의해서 규정하는 시간 간격마다 상기 중재기에 대해, 상기 버퍼 메모리를 리프레쉬 해야하는 액세스 요구를 발행하는 것을 특징으로 한다.

상기 중재기가 제어 신호 또는 레지스터의 설정 등에 의한 외부에서의 지정에 의해서, 각 액세스 요구의 사이에서 정하는 우선 순위를 프로그램 가능하게 가변하는 것을 특징으로 한다.

또, 상기 버퍼 인터페이스와 상기 중재기가 적어도 2 개씩 제각기 동수만큼 있고, 그 버퍼 인터페이스는 제각기 독립한 버퍼 메모리를 접속해서 독립으로 액세스하고, 특정의 하나의 중재기는, 특정의 하나의 상기 버퍼 인터페이스를 통과시킨 버퍼 메모리로의 액세스에 대한 허가가 주어지도록 1 대 1로 편성되고, 상기 외부 인터페이스 및 상기 시스템 인터페이스는, 동시에 임의의 단지 하나의 중재기에 대해서 액세스를 요구하는 것을 특징으로 한다.

또, 상기 버퍼 메모리의 어드레스 중의 수 비트를 기억하는 기억 수단인 인덱스레지스터를, 상기 시스템 인터페이스와 1 대 1로 대응해서 동수 만큼 갖고, 상기 시스템 인터페이스에 의한 액세스 요구가 상기 중재기에 의해서 허가되면, 상기 버퍼 인터페이스는 요구가 허가된 시스템 인터페이스에 의해서 지시되는 어드레스에 그 버퍼 메모리에 기억되어 있는 비트를 부가한 어드레스로 상기 버퍼 메모리에 액세스하는 것을 특징으로 한다.

본 발명의 다른 데이터 전송 제어 장치는, 자기 기억 장치나 광학 기억 장치등의 외부 기억 장치에 데이터를 두고, 읽어내어 복수 개 존재하는 시스템 장치에 분배하도록 해서 이루어진 데이터 전송 제어 장치에 있어서, 버퍼 메모리와 접속해서 이것을 제어하고, 버퍼 메모리에의 액세스 지시를 받아서 액세스를 행하는 버퍼 인터페이스와, 버퍼 메모리에의 액세스 요구를 받아서 이것을 조정하고, 액세스 요구의 발행원에 대해서 액세스 허가을, 또, 상기 버퍼 인터페이스에 대해서 액세스 지시를 발행하는 요구 조정 수단인 중재기와, 상기 외부 기억 장치와 접속해서 데이터의 교환을 행하고, 외부 기억 장치에서 받아들인 데이터를 버퍼 메모리에 저장해야하는 상기 중재기에 대해서 버퍼 메모리로의 액세스 요구와 버퍼 메모리로의 액세스 어드레스를 발행하고, 액세스 허가를 받으면 상기 버퍼 인터페이스와의 사이에서 데이터의 교환을 행하는 외부 인터페이스와, 상기 특정 복수 개 존재하는 시스템 장치와 1 대 1로 접속해서 데이터의 교환을 행하고, 시스템 장치에 넘겨주는 데이터를 버퍼 메모리에서 판독하고, 또는 시스템 장치에서 받아들인 데이터를 버퍼 메모리에 기록하는 상기 중재기에 대해서 버퍼 메모리에의 액세스 요구 및 버퍼 메모리에의 액세스 어드레스를 발행하고, 액세스 허가를 받으면 상기 버퍼 인터페이스와의 사이에서 데이터 교환을 행하는 복수의 시스템 인터페이스를 구비하고, 상기 중재기는 상기 버퍼 메모리에의 액세스 사이클로 동기하고, 내부에 정해서 갖는 우선 순위에 따라서 액세스 요구 사이에서 조정을 행하고, 액세스 사이클마다 발행되고 있는 중에서 우선 순위가 최고위의 하나의 액세스 요구에 대해서 액세스 허가를 발행하고, 동시에, 상기 버퍼 인터페이스에 대해서 액세스 지시를 발행하고, 상기 버퍼 인터페이스는 액세스 지시를 받으면, 액세스 허가를 주어진 액세스 요구의 발행원에서 액세스를 받아들이고, 그 어드레스를 갖고 버퍼 메모리에 액세스하고, 액세스 요구의 발행원과의 사이에서 데이터의 교환을 행하는 것을 특징으로 한다.

또, 상기 중재기는 제어 신호 또는 레지스터의 설정 등의 외부에서의 지시에 의해, 각 액세스 요구의 사이에서 정하는 우선 순위를 프로그램 가능하게 변경 가능한 것을 특징으로 한다.

또, 상기 버퍼 인터페이스를 복수 개 갖고, 제각기 독립으로 버퍼 메모리와 접속해서 이것을 제어하고, 상기 중재기는 상기 버퍼 인터페이스와 1 대 1로 대응해서 동수 존재하고, 상기 시스템 인터페이스 및 상기 외부 인터페이스는, 임의의 하나의 중재기에 대해서 선택적으로 액세스 요구를 발생하는 것을 특징으로 한다.

또, 버퍼 메모리에의 액세스 어드레스의 중 수 비트를 기억하는 인덱스 레지스터를, 상기 시스템 인터페이스 및 상기 외부 인터페이스로 이루어지는 액세스 요구의 발행원의 총수와 같은 수만큼, 1 대 1로 대응시켜서 구비하고, 상기 버퍼 인터페이스는 상기 중재기에 의한 액세스 지시를 받으면, 액세스 허가를 주어진 액세스 요구의 발행원에 의해서 지시된 어드레스에, 대응하고 있는 상기 인덱스 레지스터에 기억되어 있는 수 비트를 부가한 어드레스로 버퍼 메모리에 액세스하는 것을 특징으로 한다.

또, 상기 복수의 시스템 인터페이스에 1 대 1로 접속되는 시스템 장치의 적어도 하나는, 디지털화된 화상 데이터를 화소 단위로 받아들여 실시간으로 재생하는 화상 재생 장치인 것을 특징으로 한다.

이때, 상기 중재기는, 적어도 화상의 표시기간 중은 상기 시스템 장치 중, 화상 재생 장치에의 데이터 전송 요구를 최우선으로 정하고 있는 것을 특징으로 한다.

본 발명에 따른 데이터 전송 제어 장치는, 자기 기억 장치나 광학 기억 장치등의 외부 기억 장치에 데이터를 두고, 판독해서 특정 복수 개 있는 시스템 장치에 분배하도록 하고 있고, 상기 시스템 장치는 적어도 디지털화된 화상 데이터를 화소단위로 받아들여 실시간으로 재생하는 화상 재생 장치와, 디지털화되고 압축된 화상 데이터의 1통합을 받아들여 신장하고 상기 화상 재생 장치에 화소 단위로 실시간으로 전송하는 압축 화상 신장 장치와, 디지털화된 음성 데이터를 받아들여 재생하는 음성 재생 장치를 포함하고 있는 시스템에 있어서, 버퍼 메모리와 접속하여 이것을 제어하고, 액세스 지시를 받아서 액세스를 행하는 버퍼 인터페이스와, 버퍼 메모리의 액세스 요구를 받아서 이것을 조정하고, 액세스 요구의 발행원에 대해서 액세스 허가을, 또, 상기 버퍼 인터페이스에 대해서 액세스 지시를 발행하는 요구 조정 수단인 중재기와, 상기 중재기에 대해서 버퍼 메모리의 리프레쉬를 행해야하고, 리프레쉬 요구를 발행하는 리프레쉬 타이머와, 외부 기억 장치와 접속해서 데이터의 교환을 행하고, 외부 기억 장치에서 받아들인 데이터를 버퍼 메모리에 저장해야 하는 상기 중재기에 대해서 버퍼 메모리의 액세스 요구와 버퍼 메모리에의 액세스 어드레스를 발행하고, 액세스 허가를 받으면 상기 버퍼 인터페이스와의 사이에서 데이터의 교환을 행하는 외부 인터페이스와, 복수 개 있는 상기 시스템 장치와 1 대 1 로 접속해서 데이터 교환을 행하고, 시스템 장치에 넘겨주는 데이터를 버퍼 메모리에서 판독하고, 또는 시스템 장치에서 받아들인 데이터를 버퍼 메모리에 기록하는 상기 중재기에 대해서 버퍼 메모리에의 액세스 요구 및 버퍼 메모리에의 액세스 어드레스를 발행하고, 액세스 허가를 받으면 상기 버퍼 인터페이스와의 사이에서 데이터 교환을 행하는 시스템 인터페이스를 구비하고, 상기 리프레쉬 타이l머는 화상의 수평 동기 신호에 동기한 주기로, 버퍼 메모리에 필요로 되는 횟수/기간 이상으로 되는 횟수의 리프레쉬 요구를 화상의 귀선기간(retrace period) 내에 발행하고, 상기 중재기는 상기 버퍼 메모리에의 액세스 사이클로 동기하고, 화상의 귀선기간 중은 적어도, 버퍼 메모리의 리프레쉬 동작, 음성 재생 장치에의 데이터 전송, 압축 화상 신장 장치에의 데이터 전송, 외부 기억 장치에서 판독 데이터의 기록의 순서로 정한 우선 순위에 따라서, 또, 화상의 표시기간 중은, 적어도, 화상 재생 장치에의 데이터 전송, 압축 화상 신장 장치에의 데이터 전송, 외부 기억 장치에서 판독은 데이터의 기록의 순서로 정한 우선 순위에 따라서, 액세스 요구 사이에서 조정을 행하고, 액세스 사이클마다, 발행되고 있는 중에서 우선 순위가 최고위의 하나의 액세스 요구에 대해서 액세스 허가를 발행하고, 동시에, 상기 버퍼 인터페이스에 대해서 액세스 지시를 발행하고, 상기 버퍼 인터페이스는 상기 화상 재생 장치가 1 화소를 표시하는 기본 클럭 사이클인 도트 사이클을 액세스 사이클로서, 액세스 지시를 받으면, 액세스 허가를 주어진 액세스 요구의 발행원에서 어드레스를 받아들이고, 그 어드레스를 갖고 버퍼 메모리에 액세스하고, 액세스 요구의 발행원과의 사이에서 데이터의 교환을 행하고, 또, 액세스 허가를 주어진 액세스 요구가 리프레쉬 요구였던 경우는 리프레쉬 동작을 행하는 것을 특징으로 한다.

[실시예]

제1도는, 본 발명의 데이터 전송 제어 장치의 제1의 실시예를 나타내는 구성도이다.

(103)은, 하드디스크나 CD-ROM 등의 데이터 축적 매체에 의한 외부 기억 장치이다. 이 외부 기억 장치(103)에는, 예를들면, 시스템내에서 이용하는 데이터 등을 저장해둘 수가 있다.

(102)는, 외부 기억 장치(103)와 데이터를 교환하는 외부 기억 장치 제어 수단(이하, 외부 인터페이스로 약기한다)으로, SCSI 또는 ISDN 등의 인터페이스 규격에 준하고 있다.

(105)는, 외부 기억 장치(103)에서 판독은 데이터를 기억해두는 목적의 반도체 기억 장치(이하, 버퍼 메모리로 약기한다)이다. 이 버퍼 메모리(105)는, 예를들면, 외부 기억 장치(103)의 저장 데이터를 시스템 장치(109)에 전송하는 목적으로 버퍼링 하도록 이용할 수가 있다. 이 경우, 버퍼 메모리(105)는, 반도체 기억 장치등의 외부 기억 장치에 비해서, 보다 고속인 기억 매체이며, 외부 기억 장치(103)의 액세스 스피드와, 시스템 장치(109)의 액세스 스피드와의 차를 흡수할 수가 있다. 또, 외부 기억 장치(103)에서 판독 데이터를 버퍼 메모리(105)에 기억해 두는 것으로, 시스템 장치(109)에서의 데이터 요구에 대해서 고속으로 대응할 수 있도록 된다.

(104)는, 상기 버퍼 메모리(105)를 접속해서 데이터를 교환하는 기억 장치 제어 수단(이하, 버퍼 인터페이스로 약기한다)이다. (109)는, 버퍼 메모리(105)와 데이터를 교환하는 다른 반도체 장치, 데이터 처리 장치 등(이하, 시스템 장치로 약기한다)으로, 버퍼 메모리(105)의 데이터를 판독해서 처리한다. (110)은, 상기 시스템 장치(109)와의 통신 수단(이하, 시스템 인터페이스로 약기한다)이다.

(106)은, 상기 버퍼 메모리(105)와의 사이에서 데이터의 교환을 행해야 하는 발행되는 액세스 요구를 조정하고, 액세스 허가를 주는 요구 조정 수단(이하, 중재기라고 약기한다)이다.

(107)은, 외부 인터페이스(102)가 중재기(106)에 발행하는 액세스 요구, 및, 중재기(106)가 외부 인터페이스(102)에 발행하는 액세스 허가 등의 제어 신호이다. 또, (108)은 시스템 인터페이스(110)가 중재기(106)에 발행하는 액세스 요구 및, 중재기(106)가 시스템 인터페이스(110)에 발행하는 액세스 허가 등의 제어 신호이다.

(111)은, 외부 인터페이스(102)와 중재기(106)와의 사이에서 데이터 및 어드레스를 교환하는 데이터 버스이다. (112)는, 시스템 인터페이스(110)와 중재기(106)와의 사이에서 데이터 및 어드레스를 교환하는 데이터 버스이다.

외부 인터페이스(102)는, 외부 기억 장치(103)에서 데이터를 받아들이고, 동시에, 그 데이터를 버퍼 메모리(105)에 전송하도록 지시되어 있으면, 레지스터에 유지되어 있는 어드레스로 버퍼 메모리(105)에 데이터를 기록하는 중재기(106)에 액세스 요소를 발행함과 동시에, 어드레스 및 데이터를 발행한다. 외부 기억 장치(103)에서 판독된 데이터는, 버퍼 메모리(105)에 전송되지 않아도, CPU 또는 CPU버스를 통해서 다른 장치에 전송되어도 좋은 것은 명백하다.

시스템 장치(109)는, 데이터의 교환을 필요로 하면 시스템 인터페이스(110)에 요구를 발행한다.

시스템 인터페이스(110)는, 레지스터에 유지되어 있는 어드레스로, 버퍼 메모리(105)와의 사이에서 데이터를 교환해야 하는 중재기(106)에 액세스 요구를 발생한다.

중재기(106)는, 기준 신호에 의해서 규정하는 일정의 주기로, 외부 인터페이스(102)에서의 액세스 요구(107)와 시스템 인터페이스(110)에서의 액세스 요구(108)를 받아들이고, 발행되어 있는 전 요구를 우선 순위에 따라서 조정하고, 최고위의 우선 순위를 갖는 액세스 요구에 대해서 버퍼 메모리(105)에의 액세스권을 준다. 이하, 액세스 요구의 발행원을 요구발행자, 요구발행자 중 액세스 허가를 준 특정의 하나를 조정 승리자(arbitration winner)라고 한다. 액세스 요구를 받지 않았던 때에는 액세스 허가 및 액세스 지시를 발행하지 않는다.

버퍼 인터페이스(104)는, 액세스 지시를 받으면, 그것에 따라서 버퍼 메모리(105)에 정해진 타이밍으로 액세스한다. 예를들면, 외부 인터페이스(102)에 액세스권이 주어진 액세스 사이클에 있어서 기록이 요구되고 있는 경우에는, 버퍼 인터페이스(104)는, 외부 인터페이스(102)가 발행한 어드레스와 데이터를 받고, 버퍼 메모리(105)에 기록한다. 시스템 인터페이스(110)는 데이터를 기록해야만 하고 액세스권을 얻은 액세스 사이클에서도 같은 처리를 행한다. 또, 예를들면. 시스템 인터페이스(110)가 데이터를 읽어 넣어야만 액세스권을 얻은 액세스 사이클에서, 버퍼 인터페이스(104)는, 시스템 인터페이스(110)가 발행한 어드레스로, 버퍼 메모리(105)에서 데이터를 판독하고, 판독 데이터를 전송하고, 액세스권을 얻은 시스템 인터페이스(110)는, 데이터를 받고, 시스템 장치(109)에 전송한다. 액세스권이 얻어지지 않으면, 중재기가 행하는 다음의 조정에 참가해야만 하는 재차 요구를 발행한다.

외부 인터페이스(102), 중재기(106), 버퍼 인터페이스(104), 시스템 인터페이스(110)가 동일의 기준 신호에 의해서 정해지는 타이밍으로 동작하고 있으면, 서로간의 데이터 교환에서 핸드세이크 절차(handdhake procedure)는 불필요하고, 액세스 허가 신호 및 액세스 지시 신호를 트리거하고, 데이터 교환을 행할 수가 있다. 즉, 데이터에 따라 처리를 행하는(data-driven) 액세스를 행할 수 있다. 액세스 요구의 발행 및 조정 및 액세스 허가와 액세스 지시의 발행을 1 액세스 사이클내에서 행하고, 다음의 액세스 사이클에서 버퍼 메모리에의 액세스를 행하고, 한층 더 다음의 액세스 사이클에서 조정 승리자와의 사이에서 데이터 교환을 행하도록해서 구성하고, 이것들을 파이프라인으로 동작시킨다. 즉, 버퍼 메모리에의 액세스를 행하고 있는 사이에, 다음의 액세스 사이클의 조정을 행하도록 하는 것도 가능하고, 이와 같이하면, 본 발명의 데이터 전송 제어 장치(101)의 동작 속도는, 예를들면, 화상 표시 사이클에 대해서 그것만큼 고속일 필요는 없고, 또, 버퍼 메모리(105)의 액세스 사이클은 화상 표시 사이클과 같아서 좋다.

이와 같이해서, 본 발명의 데이터 전송 제어 장치를 이용하면, CPU 버스를 경유하지 않고 데이터를 전송할 수 있기 때문에, CPU 는 자신이 이용하는 데이터이외의 데이터 전송에 의해서 버스를 점유되는 것이 아니고 시스템을 운용할 수 있다. 더구나, 버퍼 메모리(105)에의 액세스의 조정을 행하는 것에 의해, 외부 기억장치(103) 또는 시스템 장치(109)와, 버퍼 메모리(105)와의 사이에서 데이터를 전송할 수 있다. 이때, 중재기(106)가 정하는 우선 순위를 적당하게 정하는 것으로, 효율적인 데이터 전송을 행할 수 있고, 비용 절감을 꾀할 수 있다. 또, 시스템 장치(109)는 전용의 메모리를 갖지 않기 때문에, 메모리 콘트롤러를 행하는 수단이 필요 없고, 회로 규모를 축소할 수 있다.

또, 전술의 화상 재생 장치를 실현하는 경우, 화상 재생 장치의 우선 순위를 최고위로 정하고, 버퍼 메모리의 액세스 사이클이 화상 재생 장치의 화소 표시 사이클에 충분히 늦지 않는 속도이도록 구성하는 것에 의해, 화상 재생 장치가 필요로 하는 화소 데이터를 지체없이 전송할 수 있기 때문에, 화상 재생 장치에 전용의 프레임 버퍼 메모리를 갖게 할 필요가 없다.

한층 더, 데이터 전송 제어 장치(101)에서 데이터 송출의 타이밍을 취하기 때문에, 시스템 장치(109)에서 데이터 판독 타이밍을 취할 필요가 없고, 회로를 한층 더 단순하게 구성할 수 있다.

제2a 및 2b도는, 중재기(106)의 1구성예이다. 제2b도는, 요구 조정 수단(106)의 회로의 부분적인 구성예를 나타내 보이고 있고, 두 개의 액세스 요구 신호(/Req1,/Req2)를 수신하고, Control 신호에 의해서 가변의 우선 순위에 의해 조정을 행하고, 액세스 및 액세스 지시를 겸하는 신호(/Ack1 또는 /Ack2)의 한 쪽을 발행하는 경우의 예이다. 201은, D-플립플롭으로, 클럭 신호(Clk1)의 상승 에지에서 신호(/Req1 및 /Req2)를 래치한다.

(202)는 D-플립플롭으로, 클럭 신호(Clk1)의 상승 에지에서 Contro1 신호를 래치한다. (203)은 조정 회로이다.

(204)는 D-플립플릅이고, 클럭 신호(CIK2)의 상승 에지에서 조정 회로(203)의 출력을 래치하고 /Ack1 및 /Ack2를 출력한다.

전체로서, ClK1에서 액세스 요구(/Req1/Req2) 및, Control을 거두어들이고, Control에서 정하는 우선 순위에 의해서 조정을 행하고, ClK2에서 조정 결과를 /Ack1 또는 /Ack2에 발행한다. 여기에서, /Req1/Req2/Ack1 및 /Ack2는, 액티브-로우(active-1ow) 신호이다. 제2b도에서는, Control이 하이 레벨일 때는 /Req1이, Contro1이 로우 레벨일 때는 /Req2가 우선 순위가 높다.

제2a도는, 조정을 행하는 상태의 1예이다. 도트클럭은, 예를들면, 화상 재생 장치에 있어서 화소를 표시하는 사이클에 동기한 클럭 신호로, 여기에서는 도트 클럭의 1사이클을 버퍼의 액세스 사이클로 한다. ClK1 및 ClK2 는, 도트클럭에 동기한 클럭 신호로, 여기에서는 도트 클럭을 쉬프트해서 생성하고 있다. ClK1은, 액세스 사이클의 전반에, ClK2는, 액세스 사이클의 후반에 상승 에지를 갖는다. 각 사이클에 도면대로 ①∼⑤의 이름을 붙이고, 이것에 따라서 흐름을 설명한다. ①의 사이클에서는, /Req1과 /Req2가 동시에 발행되고 있고, ClK1에서 수신된다. 이때 Control이 하이 레벨이기 때문에, /Req1이 우위로 되고, ClK2에서 /Ack1이 발행된다. 이 예에서는 /Req1은 데이터 판독 요구이다. /Req1을 발행한 요구 발행자(이하, 요구 발행자 1이라 한다)는, /Ack1을 받고 액세스 허가가 나온 것을 알고, 버퍼 인터페이스(104)는, /Ack1을 받아서 요구 발행자(1)에 데이터를 전송하는 액세스 지시가 나온 것을 안다. 또 /Req2를 발행한 요구 발행자(이하, 요구 발행자 2라고 한다)는, /Ack2를 수신하고, 액세스 허가가 나오지 않은 것을 안다. ①의 사이클에서의 조정결과에 따라서, ②의 사이클에서 버퍼 액세스가 행해진다. 또, 그 데이터는, ③의 사이클에서 요구 발행자 1에, Data1에 나타내 보이도록 전송된다.

또, ②의 사이클에서는, 다음, ③의 사이클의 조정이 행해진다. 여기에서는, /Req2만이 발행되고 있고, Clk1에서 수신된다. 이때 /Req1이 발행되고 있지 않기 때문에, Control 신호의 레벨에 관계없이 Clk2에서 /ACK2가 발행된다. 이 예에서는, /Req2는 데이터 기록 요구이다. 요구 발행자(2)는, /Req2와 동시에 데이터를 Data2에 나타내 보이도록 발행한다. 버퍼 인터페이스(104)는 /Ack2 에 의해 액세스 지시를 받으면 Data2를 수신하고, ③의 사이클에서 버퍼 메모리에 기록한다.

또, ③의 사이클에서는, 다음 ④의 사이클의 조정이 행해진다. 여기에서는, ⓛ의 사이클과 같은 것이 행해지고 있다. 조정의 결과, ④의 사이클에서 버퍼 액세스가 행해지고, ⑤의 사이클에서 요구 발행자(1)에 데이터가 전송된다. 여기에서는, 조정과 버퍼 액세스와 데이터 전송을 파이프라인으로 구성하고 있기 때문에, 버퍼 메모리의 액세스 사이클은, 도트 클럭과 같은 사이클에서 실현할 수 있다. 이 정도의 속도라면, 버퍼 메모리를 다이나믹 RAM으로 구성하는 것이 가능하다. 또, 액세스 요구간의 우선 순위를 가변으로 하고 있기 때문에, 시스템에 의해 유연성을 갖게 할 수가 있다.

제3도는, 상술의 제1의 실시예에 나타내 보인 본 발명의 데이터 전송 제어 장치를 사용한 정보 기기의 구성예이다. 본 발명의 데이터 전송 제어 장치이다. (101)은 정보 기기를 제어하는 CPU이다. (602)는 시스템을 구성하는 그 밖의 주변장치이다. 이 시스템은, 주변 장치(602)를 통해서 다른 버스에 접속되어 있어도 좋다. (603)은 시스템의 주기억장치이다. 여기에서는, CPU 버스에 접속되어 있지만, 이른바 CPU 버스와는 따로, 직접 CPU 에 접속되어 있어도 좋다.

(604)는 CPU 버스이다. (103)은, 데이터 전송 제어 장치(101)의 외부 인터페이스에 접속한 외부 기억 장치이다. (105)는, 데이터 전송 제어 장치(101)의 버퍼 인터페이스에 접속한 버퍼 메모리이다. (109)는, 데이터 전송 제어 장치(101)의 시스템 인터페이스에 접속한 시스템 장치이다.

CPU(601)은, 시스템 장치(109)에 데이터 처리를 지시하고, 데이터 전송 제어 장치(101)에 외부 기억 장치(103) 위의 데이터 판독 어드레스와 버퍼 메모리(105)에의 데이터 저장 어드레스를 지정하고, 데이터의 버퍼링을 지시한다. 또, 시스템 장치(109)의 데이터 요구에 대한 버퍼 메모리(105)의 데이터 판독 어드레스를 지정하고, 데이터 버퍼링을 지시한다. 데이터 전송 제어 장치(101)는, 외부 기억 장치(103)에 액세스하고, 데이터를 판독하고, 버퍼 메모리(105)에 기록하는 것으로 데이터를 버퍼링한다.

시스템 장치(109)는, 데이터를 필요로 하면, 데이터 전송 제어 장치(101)에 버퍼 메모리(105)상의 데이터를 요구한다. 데이터 전송 제어 장치(101)는, 시스템 장치(109)에서 데이터의 요구를 받으면, 내부에서 조정 후, 액세스 권을 주어진 경우에 있어서, 버퍼 메모리(105)에서 데이터를 판독하여 시스템 장치(109)에 전송한다.

데이터 버퍼링을 위한 버퍼 메모리(105)에의 데이터 기록 요구와 시스템 장치(109)에의 데이터 전송을 위한 버퍼 메모리(105)에서의 데이터 판독 요구가 중복하는 경우에 있어서도, 내부에서 조정을 행하고 우선 순위의 고위의 요구에 대해서 버퍼 메모리(105)에의 액세스권을 주기 때문에, 외부 기억 장치(103) 및 버퍼 메모리(105) 및 시스템 장치(109)의 상호 간에서의 타이밍 설계를 행할 필요는 없고, 제각기 데이터 전송 제어 장치(101)와의 사이에서 타이밍 설계를 행하는 것만이 필요하다.

이와 같이해서, 본 발명의 데이터 전송 제어 장치를 제어해야 할 CPU 및 CPU버스와는 독립으로, 외부 기억 장치와 시스템 장치의 사이에서 데이터의 교환을 행할 수가 있고. CPU 는 자신이 이용하는 데이터 이외의 데이터의 전송에 의해서 처리 시간을 점유되는 것이 아니고 시스템을 운용할 수가 있다. 이와같은 구성에 의해, 중재기(106)에서의 조정에서의 우선 순위를 적당하게 정하는 것으로 효율적인 데이터 전송이 가능하게 된다.

구체적인 예로서, 시스템 장치(109)로서, 디지털화된 화상 데이터를 화소 단위로 받아들여서 실시간으로 재생하는 화상 재생 장치로 할 수가 있다. 여기에서, 화소 단위의 화상 데이터는 RGB 방식 또는 YUV 등의 디지털화 방식은 한정되지 않고, 또, 데이터 형식은 화상 재생 장치가 기억하고 있는 화상 데이터에 대응하는 팔렛트(palette) 번호 등, 간접적으로 하나의 화소 정보를 나타내 보이는 데이터라도 좋은 것은 명백하다. 화상 재생 장치는 전술대로, 화소 단위의 화상 데이터를 받아들여서 실시간으로 재생하기 때문에, 본 예와 같이 이것에 대해서 버퍼 메모리상의 데이터를 직접 전송하는 경우, 그 저장 데이터 형태는 주로 배경 화상 또는 스틸 화상 형태이고, 압축되어 있지 않든지 또는 압축되어 있다고 해도 그것은 실시간으로 신장 가능한 압축법에 의해서이고, 표시기간 중에 데이터가 부족하면 화상이 불완전한 것이 된다.

제4a 및 4b도는 화상 표시의 주기를 설명하기 위한 도면이다. 제4a도는 1 프레임 기간중의 화상 표시기간과 귀선 기간을 화면 이미지로 도시한 것으로, 사선이 주사선을 나타낸다. (401)은 1 프레임 기간을 나타낸다. HA 및 HC 는 수평 귀선기간이다. HB는 수평 표시기간이다. VA 및 VC는 수직 귀선기간이다. VB는 수직 표시기간이다. 결국, 1 프레임 기간(401) 중 (402)의 실선 범위가 화상 표시기간이고, 그 외의 부분은 화상 비표시기간이다. 화상 재생 장치는 전술대로, 화상 표시기간(402)의 사이에 데이터가 부족하면 화상이 불완전한 것이 되기 때문에, 화상 표시기간의 사이는 항상 데이터를 받아들일 수 있는 상태로 있을 필요가 있다. 본 구체예에 있어서는, 화상 표시기간(402)중은 화상 재생 장치에의 데이터 전송 요구를 최우선으로 정한다. 이것에 의해, 화상 재생 장치의 데이터를 부족시키지 않도록 할 수 있다. 여기에서 정하는 화상 표시기간의 우선 순위란, 화상 재생 장치가 화상 표시 기간중의 임의의 화소에 화상 표시를 행할 수 있기 때문에 행하는 데이터 전송을 위한 조정에 관계되는 우선 순위의 경우를 의미하고, 시스템의 구성에 의해서는 화면에 화상이 표시되는 시간에 대해서 수 화소 분의 시간 전후하는 것이 있는 것은 명백하다. 우선 순위의 지정은, 예를들면, 제2b도에 나타내 보이는 Control신호에 의해 행할 수가 있다.

제4b도는 수평 방향의 표시 동기를 취하는 수평 동기 신호(HSYNC)의 1예를 나타내고 있다. HSYNC의 한 입하 시점에서 다음 입하 시점까지 1 수평기간으로 된다. 이 예에서는 1 수평 기간은 341.25화소분의 표시기간에서 1 수평기간이 되어있다. 그 중, 화소가 256화소라고 하면, 전후에 85.256화소의 화상 표시기간은 화상 재생 장치에의 데이터 전송이 최우선으로 된다. 이 예에서는, 1화소의 표시 사이클은 186ns이고, 다이나믹 RAM의 액세스사이클로서 결코 고속이 아니고 버퍼 메모리를 다이나믹 RAM 으로 구성하고, 화상 표시와 동기하여 버퍼 액세스를 행할 수가 있다.

제5도는 본 발명의 데이터 전송 제어 장치의 제2의 실시예를 나타내는 구성도이다. 버퍼 메모리에 대해서 리프레쉬를 실행해야 하는 액세스 요소를 발행하는 리프레쉬 요구 수단(이하, 리프레쉬 타이머라고 약기한다)을 갖는 경우의 구성도이다.

(301)은 리프레쉬 타이머로, 기준 신호에 의해서 규정하는 동기로 중재기(106)에 대해서 버퍼 메모리(105)의 리프레쉬를 요구한다.

중재기(106)는, 기준 신호에 의해서 규정하는 일정의 주기로, 외부 인터페이스(102)에서의 액세스 요구(107)와 시스템 인터페이스(110)에서의 액세스 요구(108)과 리프레쉬 타이머(301)에서의 액세스 요구(302)중에서, 발행되고 있는 전 요구를 우선 순위에 따라서 조정하고, 최고위의 우선 순위를 갖는 액세스 요구에 대해서 버퍼 메모리(105)에의 액세스권을 준다.

버퍼 인터페이스(104)는, 중재기(106)에 의해서 액세스권을 주어진 액세스 요구가 리프레쉬 타이머(301)에 의한 리프레쉬 요구(302)였던 경우, 버퍼 메모리(105)를 리프레쉬 한다.

이와 같이해서, 버퍼 메모리가 다이나믹 RAM인 경우라도, 리프레쉬를 행하면서 데이터 버퍼링을 행할 수가 있다. 따라서, 버퍼 메모리를 다이나믹 RAM으로 하는 것으로, 시스템의 저가격화, 소형화를 실현할 수 있다.

제6도는 본 발명의 데이터 전송 제어 장치의 제3의 실시예를 나타내 보이는 구성도이고, 버퍼 인터페이스 및 중재기를 두개씩 갖는 경우의 예이다.

버퍼 인터페이스(1041, 1042)에는, 제각기 독립해서 액세스되는 버퍼 메모리(1051, 1052)를 접속하고, 제각기 접속한 버퍼 메모리(1051 또는 1052)에의 액세스를 행한다. 하나의 중재기는, 단지 하나의 버퍼 인터페이스가 행하는 버퍼 메모리에의 액세스에 대한 액세스권을 발행한다.

외부 인터페이스(102) 및, 시스템 인터페이스(110)는 버퍼 메모리에의 액세스를 필요로 하면, 1회마다 단지 하나의 중재기(1061 또는 1062)에 대해서 액세스 요구를 발행한다. 중재기(1061, 1062)는, 기준 신호로 규정하는 일정 주기로, 모든 발행요구의 사이에서 재정을 행하고, 우선 순위에 따라서 액세스권을 준다.

이것에 의해, 두개의 버퍼 메모리를 병행해서 사용할 수 있다. 멀티 미디어 시스템 등, 다이나믹에 데이터의 갱신과 재생을 반복하는 경우, 한쪽의 버퍼 메모리내의 데이터를 재생 중에 다른 한쪽의 버퍼 메모리내의 데이터를 다음의 재생 사이클로 재생하는 데이터에 갱신하도록 한 이용 방법이 가능하게 된다. 본 예에서는, 두개의 버퍼 메모리를 병행 이용하는 구성에 관해서 설명했지만, 중재기와 버퍼 인터페이스 및, 이것에 접속하는 버퍼 메모리를 3개 이상 갖도록 한 구성을 취할 수 있도록 한 것은 명백하다. 또, 하나의 버퍼 인터페이스에 접속하는 버퍼 메모리는, 메모리 공간으로서 하나이고, 개체로서의 갯수는 한정되지 않은 것은 명백하다.

제7도는 본 발명의 데이터 전송 제어 장치의 제4의 실시예를 나타내는 구성도이고, 상기 버퍼 메모리의 어드레스내의 수 비트를 기억하는 목적의 기억 수단(이하, 인덱스 레지스터로 약기한다)을 갖는 경우의 예이다.

(501)은 인덱스 레지스터로, 시스템 인터페이스(110)와 1 대 1로 대응해서 동수만 있고, 버퍼 메모리(105)의 어드레스의 일부의 수 비트를 기억한다.

(502)는, 시스템 인터페이스(110)가 발행한 어드레스에 인덱스 레지스터(501)가 기억하고 있는 비트를 첨가해서 구성한 버퍼 메모리(105)의 어드레스이다. 시스템 인터페이스(110)가 중재기(106)에 의해서 액세스권을 주어지면, 버퍼 인터페이스(104)는 어드레스(502)에 의해서 버퍼 메모리(105)와의 사이에서 데이터 교환을 행한다.

이와같은 구성을 취하는 것에 의해, 버퍼 메모리(105)의 메모리 공간을 확장하도록 한 경우에, 시스템 인터페이스(110)에 유지하는 메모리 어드레스의 비트 수를 확장할 필요가 없어지고, 이미 작성되어 있는 소프트웨어 자산의 변경을 최소한으로 해서 보다 큰 메모리 공간을 취급할 수 있도록 된다. 또, 인덱스레지스터(501)를 고쳐 쓰는 것으로, 버퍼 메모리(105)의 메모리 공간을 블록 단위로 바꿔서 사용할 수 있도록 되기 때문에, 특히 멀티미디어 시스템의 경우 등, 다종의 미디어에서 데이터를 재생하도록 한 용도로, 메모리를 제 각기의 용도별로 명확하게 분할할 수 있도록 된다.

상술의 예에서는, 시스템 장치를 하나 갖는 구성예에 관해서 설명했다. 그러나, 시스템 장치를 복수 갖는 구성으로 하는 것도 가능하다. 이하, 시스템 장치를 복수 갖는 구성에 관해서 설명한다.

제8도는, 본 발명의 데이터 전송 제어 장치의 제5의 실시예를 나타내는 구성도이고, 시스템 인터페이스를 2계통 갖는 경우의 예를 나타내고 있다. 시스템 인터페이스(1101 및 1102)에는, 제각기 독립해서 동작하는 개별의 시스템 장치(1091, 1092)를 접속하고 있다. 시스템 인터페이스(1101, 1102)는, 제각기 접속한 시스템 장치(1091 또는 1092)와의 사이에서 데이터의 교환의 필요가 생기면, 중재기(106)에 액세스 요구를 행함과 동시에, 시스템 장치(1091 또는 1092)가 필요로 하고 있는 데이터가 존재하는 버퍼 메모리(105)내의 어드레스를 발행한다.

중재기(106)는, 버퍼 메모리(105)의 액세스 사이클에 동기한 타이밍으로, 외부 인터페이스(102) 및 시스템 인터페이스(1091, 1092)에서의 액세스 요구를 받고, 내부에 정해서 갖는 우선 순위에 따라서, 조정을 행하고, 액세스 사이클마다. 발행되고 있는 안에서 우선 순위가 최고위인 하나의 요구 발행자에 대해서 액세스 허가를 발행하고, 동시에, 버퍼 인터페이스(104)에 대해서, 조정 승리자와 데이터 교환을 행하도록 액세스지시를 발행한다. 또, 액세스 요구를 받지 않았던 때에는, 액세스 허가 및 액세스 지시를 발행하지 않는다. 버퍼 인터페이스(104)는, 액세스 지시를 받으면 그것에 따라서 버퍼 메모리(105)에 정해진 타이밍으로 액세스한다.

이것에 의해, 어떤 1회의 버퍼 메모리(105)와의 액세스에 관해, 외부 인터페이스(102), 시스템 장치(1091, 1092)중 단지 하나와 데이터를 교환하는 것에 의해, 시스템 장치가 복수라도, 제각기 필요로 하는 데이터를 전송할 수가 있다.

제9도는, 본 발명의 데이터 전송 제어 장치의 제5의 실시예의 변형예를 나타내는 구성도이다. 이 예에서는 중재기(106)는, 외부 인터페이스(102) 및 시스템 인터페이스(1101 및 1102)중의 액세스 요구의 발행원, 즉, 요구 발행자중, 중재기(106)가 액세스 허가를 준 조정승리자와 버퍼 메모리(105)와의 사이에서 데이터 교환을 행하도록 지시하는 액세스 지시 신호(113)를 버퍼 인터페이스(104)에 대해서 발행한다.

또, 외부 인터페이스(102)에서의 데이터 버스(111)과, 시스템 인터페이스(1101, 1102)에서의 데이터 버스(1121, 1122)는, 버퍼 인터페이스(104)와 접속되고, 직접, 데이터 및 어드레스를 교환한다. 이때, 어느 버스와 데이터 및 어드레스를 교환하는지는, 중재기(106)에서의 액세스 지시 신호(113)에 따라서, 버퍼 인터페이스(104)가 버스를 선택한다.

상술의 제5의 실시예 및 그 변형예에서는, 시스템 인터페이스(110) 및 그것과 접속하는 시스템 장치(109)가 2개씩 있는 경우를 서술했지만, 한층 더 복수의 시스템 인터페이스를 갖고, 동수의 시스템 장치와 접속할 수 있는 것은 명확하다.

상술과 같이, 복수의 시스템 인터페이스를 갖는 데이터 전송 제어 장치를 이용하는 것에 의해, 예를들면, 제3도에 나타내 보인 정보 기기의 구성예에 있어서, CPU(601)을 시스템 장치(1091, 1092)의 1종으로 간주하고, 시스템 인터페이스에 접속할 수 있다. 이와같은 구성으로 하는 것에 의해, CPU(601)과 버퍼 메모리(105)의 사이에서 데이터의 교환이 행할 수 있도록 된다.

이와 같이해서, 본 발명의 데이터 전송 제어 장치를 이용하면, CPU 버스를 경유하지 않고 데이터를 전송할 수 있기 때문에, CPU 는, 자신이 이용하는 데이터이외의 데이터 전송에 의해서 버스를 점유되는 것이 아니고 시스템을 운용할 수가 있다. 더구나, 버퍼 메모리(105)에의 액세스의 조정을 행하는 것에 의해, 복수의 시스템 장치(1091 및 1092)에 대해서 데이터를 전송할 수가 있다. 이것에 의해, 중재기(106)가 정하는 우선 순위를 적선으로 정하는 것으로, 효율적인 데이터 전송을 행할 수 있고, 시스템 내에 특정 복수 개 있는 시스템 장치(1091 및 1092)의 각각에, 전용의 대규모인 버퍼 메모리를 갖게 하는 것이 아니고, 시스템을 운용할 수 있고, 비용 절감을 꾀할 수 있다. 또, 시스템 장치(1091 및 1092)는 전용의 메모리를 갖지 않은 것에서, 메모리 콘트롤러를 행하는 수단이 필요 없고, 회로 규모를 축소할 수 있다.

또, 제1의 실시예에 있어서 구체예로서 서술한 것같이, 화상 재생 장치를 시스템 장치(1091 또는 1092)의 하나로서 이용하는 경우에서는, 화소 단위의 화상 데이터를 받아들여서 실시간으로 재생하기 때문에, 표시기간 중에 데이터가 부족하면 화상이 불완전한 것이 된다. 그러나, 예를들면, 화상 표시기간 중은, 화상 재생 장치의 우선 순위를 최고위로 정하는 것에 의해, 버퍼 메모리의 액세스 사이클이 화상 재생 장치의 화소 표시 사이클에 충분히 늦지 않는 속도인 경우, 화상 재생 장치가 필요로 하는 화소 데이터를 지체없이 전송할 수가 있다. 이것에 의해, 화상 재생 장치에 전용의 프레임 버퍼 메모리를 갖게 할 필요가 없다. 또, 데이터 전송 제어 장치(101)에서 데이터 송출의 타이밍을 취하기 때문에, 시스템 장치(1091 및 1092)에서 데이터 판독 타이밍을 취할 필요가 없고, 회로를 한층 더 단순하게 구성할 수 있다.

또, 다른 구체예로서는, 시스템 장치로서, 예를들면, TV 수상기와 ADPCM 음성 재생 장치를 접속하는 것도 생각할 수 있다. 이와같은 경우, 이것들은 제각기 다른 포맷을 갖는 데이터를 다른 타이밍으로 할 필요로 한다. 그러나, 2개의 시스템 인터페이스(1091, 1092)에 따로따로 접속하는 것으로, 타이밍 설계가 용이하게 된다.

한층 더 다른 구체예로서, 중재기의 우선 순위를 프로그램 가능하게 가변할 수 있는 경우에 관해서 설명한다. 예를들면, 외부 인터페이스에 접속한 CD-ROM에 기억하고 있는 디지탈 화상 데이터와 디지탈 압축 회선 데이터를 버퍼 메모리에 버퍼링하고, 제각기 디지탈 화상 데이터는, 하나의 시스템 인터페이스에 접속한 비디오 신호의 재생 장치에, 또, 디지탈 압축 화상 데이터는, 다른 하나의 시스템 인터페이스에 접속한 데이터 신장 장치에 전송하고, 데이터 신장 후 비디오 신호 재생 장치에 보내지어 화면에 표시된다고 하는 구성을 예로 들었다.

TV 수상기는, 이미 제4도를 이용해서 설명한 것같이, 1화면을 표시하는 표시기간과 표시기간의 사이에 귀선기간이 존재하고, 표시기간에서는 연속해서 데이터를 필요로 하지만, 귀선기간에서는 데이터를 필요로 하지 않는다. 이 경우, 비디오 신호 재생 장치는, TV 수상기와 동기해서 동작하지만, 데이터 신장 장치는, 아무 때나 데이터 신장을 행한다.

따라서, TV 수상기의 표시 기간 중은 디지탈 화상 데이터의 우선 순위가 최상위 일 필요가 있다. 이것에 대해서, 디지탈 압축 화상 데이터는, 일단 데이터 신장 장치에 전송되어 신장되기 때문에, 비표시기간을 정리해서 전송하는 것이 효율적이다. 그 때문에, 비표시기간은 디지탈 압축 화상 데이터의 우선 순위를 최상위로 한다.

한편, CD-ROM에서의 데이터의 버퍼링은, 표시기간은 화상 데이터보다도 우선 순위는 낮고, 또, 비표시기간은 압축 화상 데이터보다도 우선도가 낮게 하면, 화상 재생을 도중에서 끊어짐이 없이 연속해서 행할 수가 있다. 그러나, 데이터 신장 장치에서 버퍼 메모리에의 데이터의 기록이, 재정에 의해서 항상 데이터 판독 요구에 양보할 때는, 재생하기 위한 데이터의 버퍼링을 행할 수 없게 된다. 그 때문에, 표시기간에 압축 화상 데이터의 우선 순위를 데이터 버퍼링의 우선 순위보다도 하위에 위치시키도록 하면, 화상 데이터의 전송의 순간적인 차이로 데이터 버퍼링을 행할 수 있도록 된다.

이와 같이, 시스템의 동작 상황에 의해서 중재기에서 행하는 재정의 우선 순위를 최적한 상태가 되도록 가변시키는 것에 의해서, 멀티미디어 시스템과 같이 다 종류의 데이터를 지체없이 전송할 필요가 있는 시스템의 데이터 전송을 효율적으로 제어할 수가 있다.

제10도는, 본 발명의 데이터 전송 제어 장치의 제6의 실시예를 나타내는 구성도이다. 이 실시예에서는, 버퍼 메모리(1051) 및 버퍼 메모리(1052)로 이루어지는 그 계통의 버퍼 메모리를 갖고, 그것과 1 대 1로 대응하고, 버퍼 인터페이스(1041 및 1042)와, 중재기(1061 및 1062)를 갖고 있다. 여기에서, 중재기(1061 및 1062), 및 버퍼 인터페이스(1041 및 1042) 및 버퍼 메모리(1051 및 1052)의 구성은, 제9도와 같아도 좋다. (102)는 외부 인터페이스로, 1회의 버퍼 액세스에 관해서 버퍼 메모리(1051 또는 1052)의 한쪽에 대해서 데이터를 기록해야 하는 액세스 요구를 발행한다. (1041, 1042)는 시스템 인터페이스에서 1회의 버퍼 액세스에 관해서, 버퍼 메모리(1051 또는 1052)의 한쪽과 데이터를 교환해야 하는 액세스 요구를 발행한다. (107, 1081, 1082)는 액세스 요구 및 액세스 허가의 제어 신호이다. (111, 1121, 1122)는 데이터 및 어드레스의 버스이다.

외부 인터페이스(102)는, 외부 기억 장치(103)에서 데이터를 받아들이고, 동시에, 그 데이터를 버퍼 메모리(1051 또는 1052)에 전송하도록 지시되고 있으면, 레지스터에 유지되고 있는 어드레스로 버퍼 메모리(1051 또는 1052)에 데이터를 기록해야 하는 액세스 요구와, 어드레스 및 데이터를 발행한다. 이때, 버퍼 메모리(1051 또는 1052)의 어느 것에 기록해야 하는지를 레지스터에 유지하고 있고, 1회의 액세스마다 하나의 버퍼 메모리에 대해서만 기록을 요구한다.

시스템 인터페이스(1101, 1102)는, 각각 데이터 처리 장치(1091, 1092)와의 사이에서 데이터를 교환할 필요가 발생하면, 레지스터에 유지하고 있는 어드레스로 버퍼 메모리(1051 또는 1052)와의 사이에서 데이터를 교환해야 하는 액세스 요구와 어드레스를 발행한다. 이때, 버퍼 메모리(1051 또는 1052)의 어느 쪽과 데이터를 교환해야 하는지를 레지스터에 유지하고 있고, 1회의 액세스마다 하나의 버퍼 메모리에 대해서만 데이터 교환을 요구한다.

중재기(1061 및 1062)는, 각각 버퍼 메모리(1051 및 1052)의 액세스 사이클에 동기한 타이밍에서 액세스 요구를 받고, 내부에 정해서 갖는 우선 순위에 따라서, 조정을 행하고, 매 액세스 사이클에 관해서, 발행되어 있는 동안에, 우선 순위가 최고위인 하나의 요구 발행자에 대해서 액세스 허가를 발행하고, 동시에, 버퍼 인터페이스(1041 및 1042)에 대해서, 조정 승리자와 데이터 교환을 행하도록 액세스 지시를 발행한다.

버퍼 인터페이스(1041 및 1042)는, 액세스지시를 받으면, 그것에 따라서 각 버퍼 메모리(1051 및 1052)에 정해진 타이밍으로 액세스한다.

이와 같이, 중재기(1061 및 1062)와, 버퍼 인터페이스(1041 및 1042)는, 1 대 1 로 대응하고 있기 때문에, 제9도의 것과 같이 구성할 수가 있다. 따라서, 그 동작은 제9도에서 설명한 대로이다. 본 예에서는 버퍼 메모리가 2계통의 경우를 설명하고 있지만, 그 계통 이상의 복수 계통 있어도 좋은 것은 명백하다.

이와 같이해서, 제6의 실시예로서 나타내 보인 본 발명의 데이터 전송 제어 장치를 이용하면, 다른 요구 발행자가 각각의 버퍼 메모리와 동시에 데이터를 교환할 수 있기 때문에, 보다 효율적으로 시스템을 운용할 수가 있다. 예를들면, 데이터 처리 장치(1091)의 하나로서 화상 재생 장치를 접속한 경우, 화상 재생 장치가 화상을 표시하고 있는 한, 데이터가 부족하면 화면표시가 불완전하게 되기 때문에, 최우선적으로 데이터를 전송할 필요 있지만, 하나의 버퍼 메모리를 점유시키는 것으로 해도, 그사이 다른 한쪽의 버퍼 메모리는 다른 장치와의 데이터의 교환에 사용할 수 있다. 1 화면 표시 중에, 다음에 표시해야 하는 화면의 데이터를 버퍼렁 해서두는 등, 바꿔 사용하는 것으로 움직이는 화면을 재생하는 것도 가능하다.

제11도는, 본 발명의 데이터 전송 제어 장치의 제7의 실시예를 나타내보이는 구성도이다. (5011 내지 5013)은 인덱스 레지스터로, 외부 인터페이스(102)와 시스템 인터페이스(1101 및 1102)를 합친 총수와 같은 수만큼 있고, 제각기 1 대 1로 대응하고, 버퍼 메모리(105)에의 액세스 어드레스의 수 비트를 기억하고 있다. 여기에서는, 임시로, 버퍼 메모리(105)의 어드레스를 17 비트로 하고, 인덱스 레지스터(5011∼5013)가 그 중의 1 비트를 기억하고 있는 것으로 해서 설명한다. 인덱스 레지스터(5011)는, 외부 인터페이스(102)에, 인덱스 레지스터(5012)는 시스템 인터페이스(1101)에, 인덱스 레지스터(5013)는 시스템 인터페이스(1102)에 대응하고 있다.

요구 발행자는, 16 비트의 어드레스로, 버퍼 메모리(105)에 액세스 해야만하고, 액세스 요구와 어드레스를 발행한다. 인덱스 레지스터(5011∼5013)는, 그 대응하는 각 요구 발행자가 발행하는 어드레스에, 그 유지하는 곳의 1 비트를 부가한다. 예를들면, 인덱스 레지스터(5012)는, 시스템 인터페이스(1101)가 발행하는 어므레스 16 비트에, 그 유지하는 곳의 1 비트를 어드레스가 지시되기 때문에, 17 비트 어드레스의 버퍼 메모리를 제어할 수 있다. 그런데, 요구 발행자로서는, 버퍼 메모리는 16 비트 어드레스의 공간이다. 그 하나 하나의 공간은, 원래 17 비트 어드레스 공간을 인덱스 레지스터(5011∼5013)에 의해서 베이징 되어 있기 때문에, 주로 CPU에 의해 인덱스 레지스터(5011∼5012)를 바꿔 쓰는 것으로, 전공간에 액세스 할 수가 있다.

이와 같이, 제7의 실시예에 의하면, 시스템을 대폭으로 변경하는 것이 아니고 버퍼 메모리 공간을 넓힐 수가 있고, 시스템의 신장이 용이하게 된다.

제12도는, 본 발명의 데이터 전송 제어 장치의 제8의 실시예를 나타내 보이는 구성도이다. 이 실시예에서는, 시스템 인터페이스가 적어도 3개 설치되어 있고, 각 시스템 인터페이스에는, 적어도 화상 재생 장치와, 압축 화상 신장 장치와, 음성 재생 장치가 데이터 처리 장치로서 접속되어 있다. (1101∼1103)은 시스템 인터페이스이다. (1091∼1093)은 시스템 장치이다. (1091)은 화상 재생 장치이고, 시스템 인터페이스(101)와 접속하고 있다. (1092)는 압축화상 신장 장치이고, 시스템 인터페이스(1102)와 접속해서 데이터를 받아들이고, 신장한 화상 데이터를 화상 재생 장치(1091)에 전송한다. (1093)은 음성 재생 장치이며, 시스템 인터페이스(1103)과 접속하고 있다. 이 예에서는, 시스템 장치가 상기 3개의 경우를 도시하고 있지만, 그 이상의 시스템 장치를 그것과 1 대 1에 대응하는 시스템 인터페이스를 설치하여 접속하는 것이 가능하다는 것은 명백하다.

압축 화상 신장 장치(1092)는, 디지털화되고, 주로, 런렝스나 하프만 부호화등의 수법에 의해 고도로 압축된 화상 데이터를, 화상 재생 장치(1091)가 재생 가능한 화소 단위의 데이터로 신장하고, 화상 재생 장치(1091)에 실시간으로 전송하는 장치이다. 전술과 같은 수법으로, 고도로 압축된 화상 데이터는, 화소 단위로 압축되는 것은 적고, 어느 정도 이상의 데이터를 1 블록으로서, 블록마다 압축되어 있다. 따라서. 압축 화상 신장 장치(1092)는, 적어도 압축 화상 데이터의 1 블록분의 버퍼 메모리를 갖는다.

따라서, 압축 화상 신장 장치(1092)에의 데이터 전송은 화소 단위로 행할 필요는 없고, 1 블록의 압축 화상 데이터를 신장하기 전에, 1 블록 분의 압축 화상 데이터를 전송해 두면 좋다. 예를들면, 1 수평 기간의 데이터를 1라인으로서 16라인의 화상 데이터를 1 블록으로 해서 압축한 압축 화상 데이터를 취급하는 경우, 압축 화상 데이터의 전송은 16 수평 기간 중에 행할 수 있으면, 지체없이 데이터를 신장하고 표시할 수 있다. 또, 데이터 전송을 행하는 타이밍을, 예를들면 표시를 개시하는 16 수평 기간 전에서 개시하도록 한 방법을 취하면, 압축 화상 신장 장치(1092)는 수평 동기 신호에 동기하여 화상 재생 장치(1091)에 데이터를 전송 개시할 수 있기 때문에, 수직 방향의 동기를 취할 필요가 없어진다.

음성 재생 장치(1093)는, 디지털화된 음성 데이터를 받아들여 재생하는 장치이다. 음성 데이터의 경우, 화상 데이터에 비해서 데이터 전송의 빈도는 적어서 좋다. 예를들면, 샘플링 주파수 32 KHZ로 ADPCM 수법으로 샘플링 한 4 비트의 음성 데이터를 취급한다고 하면, 데이터 전송율은 128 kbit/sec 필요하다. 여기에서, 16 비트 전송을 행하면, 8 KHz의 동기로 좋게 된다. 전술의 제4b도의 예에서, 수평 동기 신호가 15 KHz 이기 때문에, 그 수평 기간에 1회전도의 데이터 전송을 행하면 좋게된다. 이 경우, 음성 재생 장치(1093)에는 데이터를 버퍼링 해두는 수단이 필요하지만, 그 용량은 16 비트 정도이기 때문에, 특히 전용의 버퍼 메모리는 필요 없다.

버퍼 메모리(105)는, 다이나믹 RAM 에 의해 구성할 수가 있다. 다이나믹 RAM은, 그 구조상, 어떤 레이트에서의 리프레쉬 동작이 필요하다. 예를들면, 16 비트 × 65536 워드(lM 비트)의 다이나믹 RAM으로, 256 회/4 ㎳ 의 리프레쉬율을 필요로 하는 제품이 있지만, 이 경우, 매수 평 기간에 5회의 리프레쉬를 행하면 좋다.

버퍼 인터페이스(104)는, 화상 재생 장치(1091)가 1 화소를 표시하는 기본 클럭 사이클인 도트 사이클을 액세스 사이클로 하고, 버퍼 메모리(105)에 액세스 한다. 조정 승리자의 액세스 요구가 데이터의 교환을 행하는 요구였던 경우는, 버퍼 메모리(105)와 조정 승리자의 사이에서 데이터를 교환하고, 또, 조정 승리자가 리프레쉬 타이머 301 이었던 경우는, 버퍼 메모리(105)에 대해서 리프레쉬 동작을 행한다. 리프레쉬 동작은, 어드레스를 받아서 행한다. 이른바 RAM 온리 리프레쉬 사이클이나, 다이나믹 RAM에 내장되어 잇는 카운터를 이용하여 행하는 이른바 RAS-이전-RAS(CAS-before-RAS) 리프레쉬 사이클 등, 그 방법은 한정하지 않은 것은 명백 하다.

외부 인터페이스(102) 및 시스템 인터페이스(1101∼1103)의 구성은, 제9도에서 설명한 것과 같다.

리프레쉬 타이머(301)는, 수평 동기 신호에 동기하고, 버퍼 메모리(105)에 필요로 되는 횟수/기간 이상으로 되는 횟수의 리프레쉬 요구를, 중재기(106)에 대해서, 화상의 귀선기간 내에 발행한다.

예를들면, 전술의 다이나믹 RAM의 경우, 5회/수평 기간의 리프레쉬율로 충분했었기 때문에, 매 수평기간에 5회의 리프레쉬 요구를 귀선기간에 발행한다. 예를들면, 제15b도에서, 수평 동기 신호의 입하시접에서 66, 25화소 분의 기간은 귀선기간이었기 때문에, 수평 동기 신호의 입하시점에 동기하고, 거기에서 5회의 사이클에 걸쳐서 리프레쉬 요구를 발행한다.

중재기(106)는, 버퍼 인터페이스(104)가 버퍼 메모리(105)에 액세스하는 사이클, 즉, 도트사이클에 동기하고, 각 액세스 사이클의 조정을 행하고, 화상의 귀선기간 중은, 적어도,

1. 버퍼 메모리(105)의 리프레쉬 동작

2. 음성 재생 장치(1093)에의 데이터 전송

3. 압축 화상 재생 장치(1092)에의 데이터 전송

4. 외부 기억 장치(103)에서 판독 데이터의 기록의 순서로, 또, 화상의 표시기간 중은, 적어도,

1. 화상 재생 장치(1091)에의 데이터 전송

2. 압축 화상 신장 장치(1092)에의 데이터 전송

3. 외부 기억 장치(103)에서 판독 데이터의 기록의 순서로 우선순위를 정하고 있다.

리프레쉬 요구는, 전술대로, 귀선기간 중에 필요 횟수가 발행되고 있기 때문에, 조정에 이기면 필요 횟수의 리프레쉬가 행해진다. 따라서, 중재기(106)가 귀선 기간중의 우선 순위를 상기와 같이 정하고 있는 것에 의해, 필요 횟수의 리프레쉬 동작을 행할 수 있다.

음성 재생 장치(1093)에의 데이터 전송은 전술대로, 빈도가 2 수평기간에 1회 정도 행할 수 있으면 좋기 때문에, 귀선기간 중에 액세스 요구를 발행하면, 리프레쉬와 겹치고 있지 않은 사이클에 액세스허가가 발행되고, 데이터를 전송할 수 있다. 예를들면, 매 수평기간의 시작 5회의 사이클에 리프레쉬를 행하는 상술의 예에서는, 그 다음의 사이클에 액세스 요구를 발행하는 등과 같이 하면 좋고, 또, 비동기에 액세스 요구를 발행하고 액세스 허가가 발행되는 것을 기다리도록 해도, 귀선기간이 되면 반드시 데이터를 전송할 수가 있다.

화상 재생 장치(1091)에의 데이터 전송은 전술과 같이, 화상 표시기간 중은 부족시킬 수가 없지만, 중재기(106)가 화상 표시 기간중의 우선 순위를 상기와 같이 정하고 있는 것에 의해, 화상 표시기간 중은 어느 사이클에서도 필요로 될 때에 데이터를 전송할 수가 있다.

압축 화상 재생 장치(1092)에의 데이터 전송은, 상술의 예에서는 16 수평 기간 내에 다음에 표시하는 16 라인 즉 1 블록의 압축 화상 데이터를 전송하면 좋다. 결국, 적당하게 빈 시간에 전송하면 좋고, 또, 데이터 자체가 고도로 압축되어 있기 때문에, 화상 재생 장치(1091) 정도의 빈도로 데이터 전송을 행할 필요는 없고, 중재기(106)가 화상의 표시기간 중 및 귀선기간 중의 우선 순위를 상기와 같이 정하고 있는 것에 의해, 보다 실시간인 것이 요구되는 다른 시스템 장치에의 데이터 전송 및 리프레쉬를 방해하는 것이 아니고, 데이터를 전송할 수가 있다.

또, 본 발명의 다른 실시예의 구성과 편성하고, 예를들면 버퍼 메모리(105)를 2 계통 이상 갖는 것도 가능하고, 이 경우, 화상 재생 장치(1091)와 압축 화상 신장 장치(1092)의 데이터를 따로따로 버퍼 메모리에 두면, 압축 화상 신장 장치(1092)에의 데이터 전송에는 충분 이상의 기간이 개방되게 된다. 외부 기억 장치(103)에서 판독 데이터의 기록은, 실시간일 필요는 없고, 적당하게 비어 있는 사이클에 행하면 좋고, 중재기(106)가 화상의 표시기간 중 및 귀선기간 중의 우선 순위를 상술과 같이 정하고 있는 것에 의해, 다른 시스템 장치에의 데이터 전송 및 리프레쉬를 방해하는 것이 아니고 버퍼 메모리(105)에의 기록을 행할 수가 있다.

또, 상술과 같이 버퍼 메모리(105)를 2 계통이상 갖는 구성에서는, 복수의 버퍼 메모리중 하나 이상에 있어서, 다른 액세스 요구가 발행되고 있지 않다고 하는 액세스 사이클의 빈도가 많아지기 때문에, 적당하게 비어 있는 버퍼 메모리를 선택하는 것에 의해, 보다, 효율적으로 데이터를 써넣을 수가 있다.

이상 설명한 것같이, 본 발명의 데이터 전송 제어 장치는, 외부 기억 장치에서 판독 데이터를 버퍼 메모리에 저장하고, 각 장치에서 발행되는 버퍼 메모리에의 액세스 요구를 조정하고, 각 장치와의 사이에 데이터를 교환하는 것에 의해, CPU가 데이터 전송을 제어하지 않아도 좋고, 또, CPU 버스가 데이터 전송에 점유되는 것이 없어지기 때문에, 대량의 데이터 전송을 필요로 하는 멀티미디어 기기나 TV게임기 등의 시스템 성능을 향상시킬 수가 있다.

또, 버퍼 메모리에 싼 가격으로 소형인 DRAM을 사용할 수 있기 때문에, 본 데이터 전송 제어 장치를 갖는 시스템의 소형화, 저가격화를 실현할 수 있다. 또, 시스템을 제어하는 CPU는 버스 사이클이 버퍼 메모리의 액세스 사이클 정도의 것을 이용할 수 있기 때문에, 저속의 CPU를 사용할 수 있다.

한층 더, 복수의 버퍼 메모리에 동시에 액세스할 수 있는 것으로, 데이터의 연속한 갱신과 이용이 가능하게 된다. 또, 액세스권의 우선 순위를 가변할 수 있는 것으로, TV와 같이 표시기간과 비표시기간이 주기적으로 출현하도록 한 기기와 부정기로 데이터를 필요로 하는 기기 등에의 데이터의 배분이 효율적으로 행할 수 있다. 한층 더, 인덱스 레지스터의 이용에 의해, 용도별의 메모리 공간을 구축할 수 있는 등의 것에 의해, 멀티미디어 시스템을 용이하게 구축할 수 있다.

또, 데이터 길이가 가변장 또는, 데이터 판독 타이밍이 주기적이 아닌 압축 화상 데이터의 신장을 행하는 시스템에 있어서도, 조정을 행하는 것으로 데이터에 따라 처리를 행하는 메모리 액세스를 행할 수 있기 때문에, 메모리 액세스의 효율이 좋고, 화상 압축율을 희생으로 하지 않아도 좋다고 하는 효과가 있다.

Claims

프로세서와; 상기 프로세서와 통신하여 상기 프로세서로 데이터를 입력하고 상기 프로세서로부터 데이터를 출력하기 위한 제1의 버스와; 상기 제1의 버스를 통해 상기 프로세서와 통신하는 제1의 시스템 장치; 및 상기 제1의 버스를 통해 상기 프로세서와 통신하는 데이터 전송 제어 장치를 포함하고, 상기 데이터 전송 제어 장치는, 외부 저장 장치와 통신하여 상기 외부 저장 장치를 액세스하는 데이터 전송 동작을 제어하기 위한 외부 인터페이스와; 상기 제1의 시스템 장치와 통신하여 상기 제1의 시스템 장치를 액세스하는 데이터 전송 동작을 제어하기 위한 제1의 시스템 인터페이스와; 상기 외부 및 시스템 인터페이스와 통신하여 상기 프로세서 및 상기 제1의 버스와 무관하게 상기 외부 및 시스템 인터페이스 사이에서 데이터를 전송하기 위한 제2의 버스와; 버퍼 메모리 및 상기 제2의 버스와 통신하여 상기 버퍼 메모리, 상기 외부 인터페이스 및 상기 제1의 시스템 인터페이스 사이에서 데이터를 전송하기 위한 버퍼 인터페이스; 및 상기 인터페이스와 통신하여 선정된 프로그램 가능한 우선 계획에 따라 상기 인터페이스 사이에서의 버퍼 액세스를 중재하는 중재기를 포함하는 데이터 전송 시스템.
제1항에 있어서, 상기 인터페이스 각각은 상기 제2의 버스를 통해 데이터를 교환하기 위해 상기 중재기로의 액세스 요구를 나타내기 위한 요구 수단을 포함하며; 상기 중재기는, 상기 데이터 전송 제어 장치의 상기 인터페이스에 연결되어 발행된 액세스 요구(issued access requests)를 수신하는 통신 회로: 및 상기 통신 회로 및 상기 인터페이스와 통신하여 수신된 액세스 요구를 중재하고 상기 증재된 액세스 요구에 의해 특정될 때 상기 제2의 버스로 상기 인터페이스 액세스를 허용하는 중재 회로를 더 포함하는 데이터 전송 시스템.
제1항에 있어서, 상기 인터페이스 사이의 상기 제2의 버스는 상기 인터페이스의 상기 데이터 액세스 요구의 발행과 동시에 데이터를 전송하는 데이터 전송 시스템.
제1항에 있어서, 제2의 시스템 장치와, 상기 중재기 및 상기 제1 및 제2의 버스와 통신하여 이들 사이에서 데이터의 교환을 제어하기 위한 제2의 시스템 인터페이스를 더 포함하고, 상기 제2의 시스템 장치는 상기 제1의 버스를 통해 상기 프로세서와 통신하는 데이터 전송 시스템.
제1항에 있어서, 상기 외부 인터페이스는 상기 버퍼 메모리로 데이터를 기록하기 위해 액세스 요구를 발행하고 상기 버퍼 메모리에서의 어드레스를 상기 중재기로 특정하며; 상기 제1의 시스템 장치로부터 데이터 전송 요구를 수신하는 경우 상기 제1의 시스템 인터페이스는 상기 버퍼 메모리로부터 데이터를 판독하거나 또는 상기 버퍼 메모리로 데이터를 기록하기 위해 액세스 요구를 발행하고, 상기 버퍼 메모리에서의 어드레스를 상기 중재기로 발행하며; 상기 중재기는 발행된 각각의 액세스 요구에 대해 상대적인 우선 순위를 결정하고, 기준 신호에 의해 규정된 시간 간격에서 발행된 모든 액세스 요구를 중재하며, 높은 우선 순위를 갖는 하나의 액세스 요구에 허가를 부여하도록 구성되며; 상기 버퍼 인터페이스는 액세스 요구에 의해 정의된 어드레스에서 상기 중재기에 의해 허가를 부여받은 액세스 요구에 따라 상기 버퍼 메모리를 액세스하도록 구성되는 데이터 전송 시스템.
제1항에 있어서, 미리 선택된 시간 간격에서, 상기 버퍼 메모리에 대한 리프레쉬 동작을 수행하기 위해서 상기 중재기로 액세스 요구를 발행하는 리프레쉬 타이머를 더 포함하는 데이터 전송 시스템.
제1항에 있어서, 상기 중재기는 제어 신호에 응답하여 수신된 액세스 요구 사이의 우선 순위를 변경하는 프로그램 가능한 소자를 포함하는 데이터 전송 시스템.
제1항에 있어서, 상기 중재기는 레지스터에 저장된 외부 명령에 응답하여 수신된 액세스 요구 사이의 우선 순위를 변경하는 프로그램 가능한 소자를 포함하는 데이터 전송 시스템.
제4항에 있어서, 상기 제1 및 제2의 시스템 인터페이스에 대응하며 이들과 통신하여 어드레스 정보를 저장하는 제1 및 제2의 인덱스 레지스터; 및 상기 제1 및 제2의 레지스터와, 상기 인터페이스 및 상기 중재기와 연결되어 상기 레지스터에 저장된 어드레스 정보를 상기 인터페이스 정보의 한 인터페이스에 의한 액세스 요구가 상기 중재기에 의해 허가를 부여받을 때 발행되는 어드레스 값에 가산하는 것에 기초하여 버퍼 메모리를 액세스하는 변경된 어드레스 위치를 선택적으로 생성하기 위한 어드레스 발생 수단을 더 포함하는 데이터 전송 시스템.
프로세서와, 상기 프로세서와 통신하여 상기 프로세서로 데이터를 입력하고 상기 프로세서로부터 데이터를 출력하기 위한 제1의 버스와; 상기 제1의 버스를 통해 상기 프로세서와 통신하는 다수의 시스템 장치; 및 상기 제1의 버스를 통해 상기 프로세서와 통신하는 데이터 전송 제어 장치를 포함하고, 상기 데이터 전송 제어 장치는, 외부 저장 장치와 통신하여 상기 외부 저장 장치를 액세스하는 데이터 전송 동작을 제어하기 위한 외부 인터페이스와; 각각이 상기 시스템 장치의 하나와 대응하고 상기 시스템 장치의 하나와 통신하여 상기 시스템 장치를 액세스하는 데이터 전송 동작을 제어하기 위한 다수의 시스템 인터페이스와; 상기 외부 및 시스템 인터페이스와 통신하여 상기 프로세서 및 상기 제1의 버스와 무관하게 상기 외부 및 시스템 인터페이스 사이에서 데이터를 전송하기 위한 제2의 버스와; 버퍼 메모리 및 상기 제2의 버스와 통신하여 상기 버퍼 메모리, 상기 외부 인터페이스 및 상기 제1의 시스템 인터페이스 사이에서 데이터를 전송하기 위한 버퍼 인터페이스; 및 상기 인터페이스와 통신하여 선정된 프로그램 가능한 우선 계획에 따라 상기 인터페이스 사이에서의 버퍼 액세스를 중재하는 중재기를 포함하는 데이터 전송 시스템.
제10항에 있어서, 각각이 상기 시스템 인터페이스의 하나와 대응하고 상기 시스템 인터페이스의 하나와 통신하며 어드레스 정보의 비트를 저장하도록 구성되는 다수의 인덱스 레지스터; 및 상기 인덱스 레지스터 및 상기 중재기와 통신하여 상기 인덱스 레지스터에 저장된 비트를 소정의 시스템 인터페이스에 의한 액세스 요구가 상기 중재기에 의해 허가를 부여받을 때 대응하는 시스템 인터페이스에 의해 특정된 어드레스에 대한 어드레스 값에 선택적으로 가산하여, 버퍼 메모리 액세스에 대한 변경된 어드레스 위치를 생성하는 수단을 더 포함하는 데이터 전송 시스템.
제10항에 있어서, 상기 중재기는 제어 신호에 응답하여 상기 인터페이스 및 상기 프로세서에 의해 생성된 액세스 요구 사이의 우선 순위를 변경하기 위해 프로그램 가능한 데이터 전송 시스템.
제10항에 있어서, 적어도 하나의 상기 시스템 장치는 실시간 재생을 위해 불연속 화상 요소 단위로 디지털화된 화상을 수신하는 이미지 재생 장치를 포함하며; 상기 중재기는 이미지 표시기간동안 상기 이미지 재생 장치를 포함하는 액세스 요구에 최고 우선 순위를 수여하는 데이터 전송 시스템.
프로세스 제어된 전자 장치용 데이터 전송 제어 서브시스템에 있어서, 프로세서와는 독립적으로 버퍼 메모리와 통신하여 프로세서로의 데이터 액세스를 제어하기 위한 버퍼 인터페이스와; 프로세서와는 독립적으로 상기 버퍼 인터페이스 및 외부 저장 장치와 통신하여 버퍼 메모리 액세스에 대한 외부 액세서 요구 신호를 생성하고 상기 외부 저장장치를 주소 지정하는 데이터 전송 동작을 제어하는 외부 인터페이스와; 프로세서와는 독립적으로 상기 버퍼와 상기 외부 인터페이스 및 이미지 재생장치와 통신하여 버퍼 메모리 액세스에 대한 제1의 시스템 액세스 요구 신호를 생성하고 상기 이미지 재생 장치를 주소 지정하는 데이터 전송 동작을 제어하는 제1의 시스템 인터페이스로서, 상기 이미지 재생 장치는 실시간으로 디지털화된 화상 요소 단위를 재생하도록 구성된, 제1의 시스템 인터페이스와; 프로세서와는 독립적으로 상기 버퍼와, 외부 인터페이스와 제1의 시스템 인터페이스 및 압축된 이미지 확장 장치와 통신하여 버퍼 메모리 액세스에 대한 제2의 시스템 액세스 요구 신호를 생성하고, 압축된 이미지 데이터를 상기 압축된 이미지 확장 장치로 중계(relay)하고, 상기 이미지 확장 장치로부터의 결과적으로 발생하는 압축해제된 이미지 데이터를 상기 제1의 시스템 인터페이스를 통해 상기 이미지 재생 장치로 전송하는 제2의 시스템 인터페이스와; 프로세서와는 독립적으로 상기 인터페이스와 통신하여 버퍼 메모리 액세스에 대한 음성 재생 액세스 요구 신호를 생성하고 디지털화된 음성 데이터를 수신 및 재생하는 음성 재생 장치와; 상기 버퍼 메모리의 내용을 리프레쉬하기 위해 리프레쉬 액세스 요구를 주기적으로 발행하도록 구성된 리프레쉬 타이머 장치; 및 프로세서와는 독립적으로 상기 음성 재생 장치, 상기 리프레쉬 타이머 장치 및 상기 인터페이스와 통신하여 미리 설정된 우선 순위에 따라 각각의 액세스 요구를 수신 및 중재하고 버퍼 메모리 액세스를 우선 순위의 미리 설정된 순서에 의해 정의된 상대적으로 최고 우선 순위를 갖는 상기 인터페이스 및 상기 장치로 구성된 그룹 중 액세스 요구 발행 멤버(originating member)로 제공하는 중재기로서, 상기 우선 순위의 순서는, 이미지 귀선기간(retrace period)동안 리프레쉬 액세스 요구에 최고 우선 순위를 할당하고, 음성 재생 액세스 요구에 두 번째 높은 우선 순위를 할당하고, 제2의 시스템 액세스 요구에 세 번째 높은 우선 순위를 할당하며, 외부 액세스 요구에 네 번째 높은 우선 순위를 할당하고; 이미이 표시 기간동안 제1의 시스템 액세스 요구에 최고 우선 순위를 할당하고, 제2의 시스템 액세스 요구에 두 번째 높은 우선 순위를 할당하고, 외부 액세스 요구에 세 번째 높은 우선 순위를 할당하며, 나머지 요구에 네 번째 높은 우선 순위를 할당하는 방법중 하나를 포함하는 데이터 전송 서브시스템.
데이터를 전송하고 데이터 처리 시스템 외부의 적어도 하나의 저장장치와 다수의 시스템 장치 사이에서 상기 데이터를 분배하기 위한 데이터 전송 제어 장치에 있어서, 전송된 데이터를 저장하기 위한 적어도 하나의 버퍼 메모리와; 액세스 명령이 제공될 때 허가를 부여받은 액세스 발행원(originator)을 갖는 데이터에 연결된 버퍼 인터페이스와; 상기 버퍼 메모리에 대한 액세스 싸이클과 동기하여 미리 설정된 우선 순위에 따라 상기 버퍼 메모리로의 액세스에 대한 요구를 수신하고 중재하며, 각 액세스 싸이클에서 발행된 액세스 요구 중 최고의 우선 순위를 갖는 하나의 액세스 요구에 대해서 이러한 액세스 요구의 발행원으로 액세스 허가를 발행하며, 상기 액세스 명령을 상기 버퍼 인터페이스로 발행하기 위한 요구 중재기와; 외부 저장 장치와 데이터를 교환하고, 상기 버퍼 메모리에서 외부 저장 장치로부터 수신된 데이터의 저장을 구현하기 위해서 상기 요구 중재기에 대한 상기 요구를 발행하며, 상기 액세스 허가가 수신될 때 상기 버퍼 인터페이스와 데이터를 교환하기 위한 외부 인터페이스와; 1 대 1 대응으로 연결되어 다수의 데이터 시스템 장치와 데이터를 교환하고, 상기 시스템 장치로 전달될 데이터를 상기 버퍼 메모리로부터 판독하거나 또는 상기 다수의 시스템 장치로부터 수신된 데이터를 상기 버퍼 메모리로의 기록하기 위해 상기 요구 중재기로의 액세스에 대한 상기 요구를 발행하고, 상기 액세스 허가가 수신될 때 상기 버퍼 인터페이스와 데이터를 교환하는 다수의 시스템 인터페이스와; 각각이 독리으로 버퍼 메모리에 연결되어 상기 버퍼 메모리를 제어하는 다수의 상기 버퍼 인터페이스와; 버퍼 인터페이스와 1 대 1 대응하도록 같은 수의 중재기를 포함하고, 상기 시스템 및 외부 인터페이스는 하나의 선택된 중재기로 액세스 요구를 선택적으로 발행하도록 구성되는 데이터 전송 제어 장치.