KR100276115B1 - 전계 방출 표시 소자의 제어 전극 라인 형성 방법 - Google Patents

Abstract

본 발명은 전계 방출 표시소자에 있어서, 특히 전계 방출 표시소자내의 각 제어 전극에 외부로 부터 전압을 인가하기 위한 전극 라인을 형성하는 제어 전극 라인 형성 방법에 관한 것으로, 상부 기판의 시청자와 반대 표면상의 좌, 우측면과 상기 상부 기판의 옆면을 관통하도록 ㄱ 형의 홀을 기 설정 간격으로 다수개 형성하고, 형성된 홀을 상기 투명 전극과 동일한 재질로 채운 후 상기 다수개의 홀과 상기 다수개의 투명 전극이 일대일 대응되어 접합되도록 하여 상기 투명 전극의 제어 전극 라인을 형성한다. 하부 기판의 가장자리 4면에 수직으로 다수개의 홀을 상, 하, 좌, 우측면에 각각 형성하되, 형성된 홀을 전도성 물질로 채운 후, 상, 하측면에 있는 홀과 상기 다수개의 캐소드 전극을 일대일 대응되게 접합시키고 좌, 우측면에 형성된 홀은 상기 다수개의 게이트 전극과 일대일 대응되게 접합시켜 상기 캐소드 전극과 상기 게이트 전극의 제어 전극 라인을 형성하는 단계를 포함한다.

Description

전계 방출 표시소자의 제어 전극 라인 헝성 방법

제1도(a) 와 (b)는 종래 기슬에 따른 FED의 평면도이고,

제2도는 상기 제1도의 단면도.

제3도(a)는 본 발명의 실시예에 따른 상부 기판의 사시도.

제3도(b)는 본 발명의 실시예에 따른 하부 기판의 단면도.

제4도는 상기 제3도(b)의 하부 기판의 평면도.

제5도는 격자형 스페이서를 나타낸 도면.

제6도는 본 발명의 실시예에 따른 FED의 단면도.

* 도면의 주요부분에 대한 부호의 설명

301 : 하부 기판 302 : 캐소드 전극

303 : 에미터 304 : 절연층

305 : 게이트 전극 306 : 상부 기판

307 : 투명 전극 308 : 형광체

309 : 홀 310 : 캐비티

311 : 스페이서 301a, 301b, 301c, 301d, 306a, 306b : 홀

본 발명은 전계 방출 표시소자에 있어서, 특히 전계 방출 표시소자내의 각 제어 전극에 외부로 부터 전압을 인가하기 위한 전극 라인을 형성하는 전계 방출 표시소자의 제어 전극 라인 헝성 방법에 관한 것이다.

일반적으로 표시소자와 압력센서 등은 진공 패키징을 필요로 한다. 상기 진공 패키징을 필요로 하는 표시소자로는 브라운관(CRT), 프라즈마 디스플레이 패널(Plasma Display Panel : 이하, PDP라 칭함), 전계 방출 표시소자(Field Emission Display : 이하, FED라 칭함) 및 진공 형광 표시소자(Vacuum Fluorescence Display: 이하, VFD라 칭함)등이 있다. 상기 표시소자 중 PDP는 네온 등의 동작 가스를 충진된 공간에서 방전시켜 발생되는 전자 및 양자들이 형광체와 충돌하여 화면을 나타내므로 수백 토르(torr) 정도의 낮은 진공도가 요구된다. 그러나, 현재 가장 널리 사용되고 있는 CRT를 비롯한 FED 및 VFD 등은 발생된 전자가 형광체에 충돌하는 것에 의해 화면을 나타내므로 전자의 자유 이동 거리(mean free path)를 크게하기 위해서는 고진공을 필요로 한다. 특히, FED는 1O^-6토르 정도의 높은 진공도가 필요하므로 고진공 패키징 기술이 필요하다. 그러므로, 고진공을 필요로 하는 표시소자는 이 표시소자 내에 잔류하는 가스 분자를 배기하그 패키징하는 공정이 필수적이다. 배기공정에 이용되는 가장 일반적인 방법은 표시소자와 진공펌프 사이에 유리로 이루어진 배기 튜브를 연결시켜 표시소자 내의 가스 분자를 배기시킨 후 표시소자와 배기 튜브를 분리하기 위해 이 배기 튜브를 반용융 상태로 가열하여 봉입하그 냉각시켜 진공패키지를 완성시킨다.

제1도(a) 와 (b)는 종래 기술에 따른 FED의 평면도이고, 제2도는 FED의 단면도이다.

상기 FED는 스트라이프(stripe) 형상의 다수 개의 캐소드전극(102)이 형성된 하부 기판(101)과(제1도(b)), 상기 캐소드전극(102)과 교차하는 스트라이프 형상의 다수개의 투명 전극(107)이 형성된 상부 기판(106)(제1도(a))을 포함한다.

제2도에서와 같이 상부 기판(106)은 시청자의 정면에 위치하며, 투명 전극(107)의 표면에 전자와 충돌에 의해 광을 내는 형광체(108)가 각각 형성되어 있다. 그러므로, 상부 기판(106)과 투명 전극(107)은 투명한 물질로 형성된다.

하부기판(101)은 시청자의 배면에 위치하며, 캐소드전극(102)의 표면에 원추형으로 이루어져 전계의 발생에 의해 전자를 방출하는 다수 개의 에미터(enhtter : 103)가 형성된다. 또한, 에미터(103)의 사이에 절연체(104)가 형성되며, 이 절연체(104)의 상부에 캐소드전극(102)과 대향하는 부분이 공통인 게이트전극(105)이 형성된다.

상기와 같이 상부 기판(106)과 하부 기판(101)이 형성되면, 상부 기판(106)과 하부 기판(101)을 형광체(108)와 에미터(103)가 마주하여 공간(111)을 이루도륵 정렬한 후 스페이서(spacer : 112)에 의해 소정 간격, 예를 들면, 100∼200㎛ 정도가 이격되게 부착한다. 상부 기판(106)과 하부 기판(101)의 가장자리 4면은 밀봉벽(113)을 형성하여 가장자리를 실링하고, 하부 기판(101)의 캐소드전극(102)이 형성되지 않은 소정 부분에 구멍(109)이 형성하여, 이 구멍(109)에 가스를 배출한 후 밀봉하는 배기 튜브(110)를 삽입한다.

그리고, 공간(111)은 상부 기판(106)과 하부 기판(101)을 부착한 후 배기 튜브(110)로 FED의 구멍(109)과 진공 펌프(도시되지 않음)를 연결한 후 이 진공 펌프를 이용하여 상기 공간(111) 내의 잔류 가스를 배출하여 진공시킨다. 그리고, 공간(111) 내부가 진공을 유지하면서 FED와 진공펌프가 분리되도록 배기튜브(11O)를 가열하면서 회전 및 신장하여 자른다.

이때 상기한 밀봉벽(113)을 이용한 실링 공정 수행시, 제1도(a)에 나타난 바와 같이 스트라이프 형상의 다수개의 투명 전극(107) 중 기수측 투명 전극(107)의 우측면은 우측 밀봉벽(113)을 통과하여 외부로 노출되도록 형성하고, 우수측 투명 전극(107)의 좌측면은 좌측 밀봉벽(113)을 통과하여 외부로 노출되도록 형성한다.

또한 제1도(b)에서와 같이 스트라이프 헝상의 다수개의 게이트 전극(105)는 투명 전극(107)과 동일한 방향으로 형성하고, 기수측 게이트 전극(105)의 우측면은 우측 밀봉벽(113)을 통과하여 외부로 노출되도록 형성하며, 우수측 게이트 전극(105)의 좌측면은 좌측 밀봉벽(113)을 통과하여 외부로 노출되도록 형성한다. 게이트 전극(105)과 교차되도록 형성된 캐소드 전극(102)도 교번적으로 앞, 뒤 밀봉벽(113)에 노출되도록 형성한다.

상기와 같은 구조를 갖는 FED의 동작을 설명하면 다음과 같다.

먼저, 투명 전극(107)에 고전압(+HV)을 인가하고 게이트 전극(105)에 고전압 보다 낮은 양의 전압(+V)을 인가하며, 캐소드 전극(102)에 음의 전압(-V)을 인가한다. 캐소드 전극(102)에 음의 전압(-V)이 인가듸면 에미터(103)에서 전자가 방출되어 자유 이동을 하는데, 이때 투명 전극(107)에 고전압(+HV)이 인가티어 있으므로 에미터(103)에서 방출된 전자는 투명 전극(107)으로 이동하게 되고, 투명 전극(107)상의 형광체(108)와 충돌하여 광을 발생하게 된다.

한편 게이트 전극(105)는 에미터(103)에서 전자를 방출할 때, 전자가 용이하게 방출될 수 있도록 하기 위한 것이다.

상기와 같이 투명 전극(107), 게이트 전극(105) 및 캐소드 전극(102)과 같은 제어 전극에 각각 전압(+HV, +V, -V)을 인가하여 FED가 동작하는데, 이러한 제어 전극(107, 105, 102)에 인가되는 전압은 외부의 전압원(도면에 도시하지 않았음)으로 부터 유도되어 전달된다.

즉, 제1도(a), (b)와 같이 각 제어 전극(107, 105, 102)이 밀봉벽(113)을 통과하여 외부로 노출되어 있으므로 노출된 제어 전극(107, 105, 102)에 전압원을 연결하여 FED 내부로 전압이 유도되도록 하는 것이다.

그러나 상기와 같은 종래의 FED에 있어서, 상부 기판(106)과 하부 기판(101)의 가장자리 4면을 밀봉하기 위한 실링 공정 수행시, 각 제어 전극(107, 105, 102)이 외부로 노출되도록 해야함으로, 정전 접합에 의한 실링 공정을 수행할 수 없으며, 프릿 글래스 등의 밀봉제로 도포하더라도 공정이 번거롭고 정확한 실링이 이루어지지 않는 문제점이 있다.

본 발명은 상기 문제점을 해결하기 위하여 안출한 것으로, 상부 기판과 하부 기판의 가장자리 4면을 정전 접합에 의해 실링할 수 있도록 하고 실링 공정을 용이하게 할 수 있도록 하는 전계 방출 표시 소자의 제어 전극 라인 형성 방법을 제공함에 그 목적이 있다.

본 발명은 상기 목적을 달성하기 위하여 스트라이프 형상의 다수 개의 캐소드전극과 에미터가 형성되며 상기 에미터 사이에 절연층과 게이트전극이 형성된 하부 기판과, 상기 캐소드전극과 교차하는 스트라이프 형상의 다수 개의 투명 전극과 형광체가 형성된 상부 기판과, 상기 상부 기판과 하부 기판을 소정 간격 이격되게 유지시키는 격자형 스페이서를 포함하는 전계 방출 표시소자에 있어서; 상기 상부 기판의 시청자와 반대 표면상의 좌, 우측면과 상기 상부 기판의 옆면을 판통하도록 ㄱ 자형의 홀을 기 설정 간격으로 다수개 형성하되, 기수번째 홀은 상기 상부 기판 표면의 좌측 상면과 좌측 옆면을 관통하도록 형성하고, 우수번째 홀은 상기 상부 기판의 우측 상면과 우측 옆면을 판통하도록 형성하는 제1단계, 상기 제1단계에 의해 형성된 홀을 상기 투명 전극과 동일한 재질로 채운 후 상기 다수개의 홀과 상기 다수개의 투명 전극이 일대일 대응되어 접합되도록 하여 상기 투명 전극의 제어 전극 라인을 형성하는 제2단계, 상기 하부 기판의 가장자리 4면에 수직으로 다수개의 홀을 기설정 간격으로 각각 형성하되, 상기 하부 기판의 상, 하측면에 형성된 홀을 전도성 물질로 채우는 제3단계, 상기 하부 기판의 상, 하측면에 전도성 물질로 채워진 다수개의 홀과 상기 다수개의 캐소드 전극을 일대일 대응되게 접합시켜 상기 캐소드 전극의 제어 전극 라인을 형성하는 제4단계, 상기 하부 기판상의 좌, 우측면에 형성된 홀은 상기 상부 상부에 형성된 홀에 대응되는 위치에 형성되도록 한 후 상기 하부 기판의 좌, 우측면에 형성된 홀을 전도성 물질로 채우는 제5단계, 상기 하부 기판의 좌우측면에 전도성 물질로 채워진 홀을 상기 다수개의 게이트 전극과 일대일 대응되게 접합시켜 상기 게이트 전극의 제어 전극 라인을 형성하는 제6단계를 포함하여 이루어짐을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제3도(a)는 본 발명의 실시예에 따른 상부 기판의 사시도이고, 제3도(b)는 본 발명의 실시예에 따른 하부 기판의 단면도이며, 제4도는 하부 기판의 평면도로써 이에 대해 설명하면 다음과 같다.

상부 기판(306)의 시청자와 반대 표면상의 좌, 우측면과 상부 기판(306)의 옆면을 관통하도록 ㄱ 자형의 홀을 기 설정 간격으로 다수개 형성하되, 기수번째 홀(306a)은 상부 기판(306) 표면의 좌측 상면과 좌측 옆면을 판통하도록 형성하고, 우수번째 홀(306b)은 상부 기판(306)의 우측 상면과 우측 옆면을 관통하도록 형성한다.

상기와 같이 형성된 홀(306a, 306b)에 각각 인듐-주석-산화물을 채워 전극 라인을 형성하고, 상부 기판(306)상에 스트라이프 형상의 다수개의 투명 전극(307)을 도포하되, 다수개의 홀(306a, 306b)과 투명 전극(307)이 일대일 대응되어 접합되도록 형성하며 각 투명 전극(307)상에 형광체(308)를 도포하여 상부 기판을 완성함으로서, 외부의 전원이 홀(306a, 306b)에 형성된 전극라인을 통해 투명 전극(307)에 인가될수 있도록 한다.

한편, 하부 기판(301)의 가장자리 4면에 수직으로 다수개의 홀(301a, 301b, 301c, 301d)을 기설정 간격으로 각각 형성하되, 하부 기판(301)상의 좌, 우측면에 형성된 홀(301a, 301b)은 상부 기판(306)상에 형성된 홀(306a, 306b)에 대응되는 위치에 형성되도록 하고, 하부 기판(301)상의 상측면의 홀(301c)과 하측면의 홀(301d)은 서로 지그재그로 형성되도록 한다.

상기와 같은 공정에 의해 형성된 하부 기판(301)상의 홀(301a, 301b, 301c, 301d)을 각각 크롬(Cr)등의 전도성 물질로 채운 후, 하부 기판(301)상에 스트라이프 형상의 다수개의 캐소드 전극(302)을 형성하는데, 이때 각 캐소드 전극(302)은 하부 기판(301)상의 상, 하측면에 각각 지그재그로 형성된 홀(301c, 301d)에 일대일 대응되어 접합되도록 형성한다. 또한 캐소드 전극(302)상에 절연층(304)을 형성하고 절연층(304) 상에 스트라이프 형상의 다수개의 게이트 전극(305)을 캐소드 전극(302)과 교차되게 형성하되, 하부 기판(301)의 좌, 우측면상에 형성된 다수개의 홀(301a, 301b)과 게이트 전극(305)이 일대일 대응되어 접합되도록 형성한다.

또한 각 게이트 전극(305)에 홀(309)을 형성하고 절연층(304)에 캐비티(cavity)(310)를 형성한 후 캐소드 전극(302)에 에미터(303)를 형성한다.

따라서 하부 기판(301) 상의 전도성 물질로 채워진 홀(301a, 301b)을 게이트 전극의 제어 전극 라인으로 사용하고, 하부 기판(301) 상의 전도성 물질로 채워진 홀(301c, 301d)을 캐소드 전극(306)의 제어 전극 라인으로 사용한다.

상기와 같이 형성된 상부 기판(306)과 하부 기판(301) 사이에 제5도와 같은 격자형 스페이서(311)를 정렬하여 정전 접합을 수행하는데, 이에 대해 설명하면 다음과 같다.

즉, 챔버(도면에 도시하지 않았음)내에서 형광체(308)와 에미터(303)가 마주하여 공간을 이루도록 하부 기판(301)과, 상부 기판(306) 사이에 격자형 스페이서(311)를 정렬한다. 그리고, 정전접합장치(도시되지 않음)의 (+)전극을 스페이서(311)에, (-)전극을 하부 기판(301) 및 상부 기판(306)에 각기 연결시킨 후 챔버를 10^-6토르 이상의 초고진공 상태로 만든다. 그 다음, 스페이서(311)를 램프 또는 레이저로 400∼500℃ 정도가 되도록 서서히 가열하고, 이 스페이서(311)와 하부 및 상부 기판(301)(306) 사이의 전압을 900∼1100V 정도가 되도록 서서히 증가되게 인가하여 스페이서(311)와 하부 및 상부 기판(301) (306) 사이를 각각 정전접합시킨다.

따라서 제6도에 나타난 바와 같이 상부 기판(306)과 하부 기판(301)의 가장자리 4면은 격자형 스페이서(311)에 의해 실링되고, 본 발명에 의해 형성된 각 제어 전극 라인을 외부의 전원과 연결하여 각 제어 전극(302, 305, 307)에 전원을 인가할 수 있게되는 것이다.

상기한 바와 같이 본 발명은 각 제어 전극 라인을 하부 기판과 상부 기판을 관통하여 형성함으로서, 상부 기판과 하부 기판의 가장자리 4면을 정전 접합에 의해 실링할 수 있으며 실링 공정을 용이하게 할 수 있는 효과가 있다.

Claims (6)

1. 스트라이프 형상의 다수 개의 캐소드전극과 에미터가 형성되며 상기 에미터 사이에 절연층과 게이트전극이 형성된 하부 기판과, 상기 캐소드전극과 교차하는 스트라이프 형상의 다수 개의 투명 전극과 형광체가 형성된 상부 기판과, 상기 상부 기판과 하부 기판을 소정 간격 이격되게 유지시키는 격자형 스페이서를 포함하는 전계 방출 표시소자에 있어서; 상기 상부 기판상의 제1측상면과 옆면 및 제1측상면에 대응되는 제2측상면과 옆면을 관통하도록 제1홀을 다수개 형성하여 상기 제1홀을 전도성 물질로 채워 상기 투명 전극의 제어 전극 라인을 형성하는 제1단계, 상기 하부 기판상의 가장자리 4면에 다수개의 제2홀을 형성하여 상기 제2홀을 전도성 물질로 채워 상기 캐소드 전극과 게이트 전극의 제어 전극 라인을 각각 형성하는 제2단계를 포함하는 전계 방출 표시 소자의 전극 라인 형성 방법.
2. 제1항에 있어서, 상기 제1단계는 상기 상부 기판상에 제1홀을 다수개 형성하되, 기수번째 제1홀은 상부 기판상의 제1측상면과 옆면을 관통하도록 형성하고, 우수번째 제1홀은 상부 기판상의 제2측상면과 옆면을 관통하도록 형성하는 단계, 상기 다수개의 제1홀을 전도성 물질로 채우는 단계, 상기 다수개의 제1홀과 상기 다수개의 투명 전극을 일대일 대응되게 접합시켜 상기 투명 전극의 제어 전극 라인을 형성하는 단계로 이루어지는 전계 방출 표시 소자의 전극 라인 형성 방법.
3. 제2항에 있어서, 상기 다수개의 제1홀에 채워지는 전도성 물질은 상기 투명 전극과 동일한 재료인 전계 방출 표시 소자의 전극 라인 형성 방법.
4. 제1항에 있어서, 상기 제2단계는 상기 하부 기판의 가장자리 4상면에 다수개의 제2홀을 형성한 후 상기 하부 기판의 제1측상면의 제2홀과 상기 제1측상면에 대응되는 제2측상면의 제2홀을 전도성 물질로 채우는 단계, 상기 하부 기판의 제1측상면과 제2측상면에 형성된 제2홀과 상기 다수개의 캐소드 전극을 일대일 대응되게 접합시켜 캐소드 제어 전극 라인을 형성하는 단계, 상기 하부 기판의 제3측상면의 제2홀과 상기 제3측상면에 대응되는 제4측상면의 제2홀을 전도성 물질로 채우는 단계, 상기 하부 기판의 제3측상면과 제4측상면에 형성된 제2홀과 상기 다수개의 게이트 전극을 일대일 대응되게 접합시켜 게이트 제어 전극 라인을 형성하는 단계로 이루어진 전계 방출 표시 소자의 전극 라인 형성 방법.
5. 제4항에 있어서, 상기 제2홀은 수직으로 형성되는 전계 방출 표시 소자의 전극 라인 형성 방법.
6. 제4항에 있어서, 상기 제2홀을 채우는 전도성 물질을 크롬으로 형성하는 전계 방출 표시 소자의 전극 라인 형성 방법.