KR100275208B1 - 절연게이트 바이폴라 트랜지스터 - Google Patents
절연게이트 바이폴라 트랜지스터 Download PDFInfo
- Publication number
- KR100275208B1 KR100275208B1 KR1019980037231A KR19980037231A KR100275208B1 KR 100275208 B1 KR100275208 B1 KR 100275208B1 KR 1019980037231 A KR1019980037231 A KR 1019980037231A KR 19980037231 A KR19980037231 A KR 19980037231A KR 100275208 B1 KR100275208 B1 KR 100275208B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- region
- well
- bipolar transistor
- insulated gate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000969 carrier Substances 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 1
- 239000002356 single layer Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
본 발명은 절연게이트 바이폴라 트랜지스터에 관한 것이다. 본 발명에 따르면, n버퍼 영역에 둘러싸여진 p+애노드 영역과 p웰 영역에 둘러싸여진 n+애노드 영역에 공통으로 접속되는 애노드 전극을 구비하여 턴-오프시 드리프트 영역에 존재하는 전자들을 보다 신속하게 유출시킴으로써, 소자의 스위칭 속도를 빨라지게 한다.
Description
본 발명은 절연게이트를 가지는 바이폴라 트랜지스터에 관한 것으로서, 보다 상세하게는 스위칭 속도를 향상시킬 수 있는 절연게이트 바이폴라 트랜지스터에 관한 것이다.
다양한 반도체 장치에 있어서, 특히 절연게이트를 가지는 바이폴라 트랜지스터(IGBT:Insulated Gate Bipolar Transistor)는 낮은 온-상태 전압강하 및 높은 입력 임피던스 특성으로 인해 높은 전력이 요구되는 발전소등에서 전력 스위칭 소자로서 최근 가장 주목받고 있다.
상기 IGBT에 대한 통상적인 구조 및 동작원리는 비이.쟈얀트 발리가에 의해 1996년 발행된 "POWER SEMICONDUCTOR DEVICES"의 제426쪽 내지 제502쪽에 상세히 기재되어 있다. 그러나, 상기 IGBT는 순방향의 도전상태에서 저장된 다량의 정공들로 인해 턴-오프되기까지의 시간이 길어지게 되어, 결과적으로 스위칭 속도가 늦어지는 단점이 있다. 따라서, IGBT의 스위칭 속도를 향상시키기 위한 다양한 선행기술이 비.머라리, 에프.베르토티 그리고 지이.에이.비그노라에 의해 1996년 발행된 "Smart Power ICs" 및 비이.쟈얀트 발리가에 의해 1984년 발행된 "IEEE Trans. Electron Devices, Vol.ED-31" 의 제1790쪽 내지 제1795쪽에 걸쳐 개시되어 있으나, 이들 IGBT는 종래에 비해 스위칭 속도는 향상되었지만 온-상태 전압강하가 종래의 IGBT에 비해 오히려 증가되는 문제점을 가진다.
따라서, 본 분야에서는 온-상태 전압강하는 적으면서도 스위칭 속도가 빠른 특성을 가지는 IGBT의 구조가 절실히 요구된다.
따라서 본 발명의 목적은, 상기한 종래의 문제점을 해소하기 위한 개선된 구조IGBT를 제공함에 있다.
본 발명의 다른 목적은, 온-상태 전압강하는 적으면서도 턴-오프 동작은 보다 신속하게 이루어질 수 있는 개선된 구조의 IGBT를 제공함에 있다.
본 발명의 또 다른 목적은, 온-상태 전압강하는 적으면서도 스위칭 속도는 보다 빨라질 수 있는 개선된 구조의 IGBT를 제공함에 있다.
상기의 목적들을 달성하기 위해서 본 발명에서는, 절연게이트 바이폴라 트랜지스터에 있어서: 제1도전형 기판에 형성된 제2도전형 웰의 일측 상부 및 상기 웰에 둘러싸인 제1도전형 웰의 일측 상부 표면에 형성된 캐소드 전극과; 상기 제1도전형 웰과 제2도전형 웰의 타측 상부에 절연막을 개재하여 형성된 게이트 전극과; 상기 기판 내에서 상기 제2도전형 웰과 드리프트 영역만큼 이격되어 형성된 제1도전형의 웰 형태의 버퍼 영역에 둘러싸인 제2도전형 애노드 영역과, 턴-오프 동작 동안에 상기 드리프트 영역내의 캐리어들이 보다 빨리 추출될 수 있도록 하기 위해, 상기 버퍼 영역에 인접하여 이격되어 형성된 제2도전형 웰에 둘러싸인 제1도전형 애노드 영역에 공통으로 접속되는 공통 애노드 전극을 구비함을 특징으로 하는 절연게이트 바이폴라 트랜지스터를 제공한다.
또한 상기의 목적들을 달성하기 위해서 본 발명에서는, 절연게이트 바이폴라 트랜지스터에 있어서: 제1도전형 기판에 형성된 제2도전형 웰의 일측 상부 및 상기 웰에 둘러싸인 제1도전형 웰의 일측 상부 표면에 형성된 캐소드 전극과; 상기 제1도전형 웰과 제2도전형 웰의 타측 상부에 절연막을 개재하여 형성된 게이트 전극과; 상기 캐소드 전극 및 게이트 전극이 형성되어 있는 상기 제1도전형 기판의 이면에 접하여 있으며, 제1도전형 웰이 형성되어 있는 제2도전형 기판의 상부에 형성되어 있는 애노드 전극을 구비함을 특징으로 하는 절연게이트 바이폴라 트랜지스터를 제공한다.
도 1은 본 발명에 실시예에 따라 제조된 CB-IGBT의 단면 구조도이다.
도 2a 및 도 2b는 상기 도 1의 CB-IGBT의 제조공정을 설명하기 위해 나타낸 단면도들이다.
도 3는 종래의 IGBT와 본 발명에 따른 CB-IGBT의 턴-오프시 전류특성을 나타내는 그래프이다.
도 4은 본 발명에 따른 CB-IGBT의 접합깊이에 따른 턴-오프시 전류특성을 나타내는 그래프이다.
도 5는 본 발명에 따른 CB-IGBT의 도핑농도에 따른 턴-오프시 전류특성을 나타내는 그래프이다.
도 6는 본 발명의 또 다른 실시예인 수직형 CB-IGBT를 나타내는 단면도이다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.
도 1은 본 발명에 실시예에 따라 제조된 IGBT의 단면 구조도를 나타낸다. 도면을 참조하면, p형 실리콘층 100과 매몰 산화막층 102 상부에 형성되어 있는 n형 드리프트 영역 104 내부에 다수개의 불순물 확산영역이 형성되어 있다. 즉, n+캐소드 영역 116이 p+캐소드 영역 112에 의해 둘러싸여 있으며, 상기 n+캐소드 영역 116의 일측 상부 및 p+캐소드 영역 112 상부에는 캐소드 전극 124이 형성되어 있다. 그리고, 상기 n+캐소드 영역 116 및 p+캐소드 영역 112에 인접하여 p베이스 영역 108이 형성되어 있으며, 상기 n+캐소드 영역 116의 타측 상부에서 상기 p베이스 영역 108의 상부에는 게이트 절연막 120을 개재하여 게이트 전극 122이 형성되어 있다. 그리고, 상기 캐소드 전극 124과 n형 드리프트 영역 104만큼 이격되어 n버퍼 영역 110에 둘러싸여 있는 p+애노드 영역 114 및 p웰 영역 106에 둘러싸여 있는 n+애노드 영역 118이 형성되어 있다. 그리고, 상기 p+애노드 영역 114 및 p웰 영역 106에 공통 접속되어 애노드 전극 126이 형성되어 있다.
이와 같이 본 발명에 따른 IGBT는, 종래에 비해 p웰 영역 106에 둘러싸여 있는 n+애노드 영역 118을 더 구비하고 있으므로 CB(Carrier-inducing Barrier-controlled)-IGBT라고 명명할 수 있다. 그리고 상기 p웰 영역 106에 둘러싸여 있는 n+애노드 영역 118으로 인해 스위칭 속도가 보다 향상되는데, 이를 턴-온 및 턴-오프시의 동작으로 설명하면 하기와 같다.
먼저, 턴-온 동작은 상기 CB-IGBT의 캐소드 전극 124 및 게이트 전극 122이 0볼트이고, 애노드 전극 126에는 200볼트가 인가되어 있는 초기 상태에서 게이트 전극 122에 약 15볼트의 전압을 인가한다. 그러면, 상기 게이트 전극 122의 하부에 위치하는 p베이스 영역 108에 채널이 유기되어 n+캐소드 영역 116으로부터 n형 드리프트 영역 104으로 전자들이 유입된다. 그리고 이에 대응하여 p+애노드 영역 114로부터 n버퍼 영역 110을 통해 n형 드리프트 영역 104으로 정공들이 유입됨으로써 전류가 흐르게 된다. 이때, 상기 p웰 영역 106과 n형 드리프트 영역 104 사이에 초기에는 약 0.8볼트이던 전위 장벽이 턴-온 상태가 지속됨에 따라 점차 0볼트로 낮아지게 된다.
한편, 턴-오프 동작시에는 상기 p웰 영역 106 및 n+애노드 영역 118으로 인해 턴-오프 동작이 보다 신속하게 이루어지는데, 그 과정을 살펴보면 다음과 같다. 상기 턴-온 동작을 위해 게이트 전극 122에 인가하였던 약 15볼트의 전압을 0볼트로 낮춘다. 그러면, 상기 p베이스 영역 108에 유기되었던 채널이 사라지게 되어, n+캐소드 영역 116으로부터 n형 드리프트 영역 104으로 유입되던 전자들의 흐름이 중단되며, 이에 따라 상기 p+애노드 영역 114으로부터 n버퍼 영역 110을 통해 n형 드리프트 영역 104으로 유입되던 정공들의 흐름 또한 중단된다. 이러한 턴-오프 과정에서 상기 n형 드리프트 영역 104에 더 이상의 전자와 정공의 유입은 중단되나, 상기 n형 드리프트 영역 104 내에 이미 유입되어 있던 전자와 정공이 재결합되어 완전히 소멸되기 까지는 완전한 턴-오프 동작이 이루어지지 않는다. 그러나 본 발명에 따른 CB-IGBT에 구비된 상기 p웰 영역 106 및 n+애노드 영역 118에 의해 신속한 턴-오프 동작이 이루어진다. 즉, 턴-오프 동작시에 상기 n형 드리프트 영역 104 내에 존재하는 전자들이 상기 p+애노드 영역 114 이외에 p웰 영역 106 및 n+애노드 영역 118을 통해 유출된다. 이때, 상기 p웰 영역 106과 n형 드리프트 영역 104 사이의 전위 장벽은 상기 턴-온 동작시에 이미 0볼트가 유지되어 있었으므로, 이러한 낮은 전위 장벽을 넘어 전자들이 쉽게 p웰 영역 106 및 n+애노드 영역 118을 통해 유출되는 것이다. 또한, 이러한 전자들의 유출에 대응하여 정공 또한 n형 드리프트 영역 104으로부터 캐소드 전극 124으로 유출되므로, 결과적으로 턴-오프 동작이 신속하게 이루어지게 결과를 가져오게 되는 것이다.
그러면 상기한 CB-IGBT의 제조공정을 도 2a 및 2b를 참조하여 간략히 설명하고자 한다.
먼저, 도 2a를 참조하면, 예컨대 p형 실리콘층 100 상부에 매몰 산화층 102을 증착한 뒤, 상기 매몰 산화층 102 상부에 n형의 드리프트 영역 104을 증착하여 소위, SOI(Silicon On Insulator)층을 형성한다. 이때, 상기 n형 드리프트 영역 104의 불순물 농도는 약 2×1015/cm3로 유지하며, 그 두께 및 길이는 각각 5㎛ 및 20㎛로 형성하는 것이 바람직하다.
이어서, 상기 실리콘층 104에 3가의 불순물, 예컨대 붕소(B) 또는 알루미늄(Al), 칼슘(Ca)등을 이온주입하여 p웰 영역 106 및 p베이스 영역 108을 형성한 뒤,인(P) 또는 아세닉(As)과 같은 5가 불순물을 이온주입하여 n버퍼 영역 110을 형성한다. 그리고 나서, 3가의 불순물을 고농도로 이온주입하여 상기 p베이스 영역 108을 둘러쌈과 동시에 하부로 보다 깊이 형성되는 p+캐소드 영역 112 및 상기 n버퍼 영역 110의 중심에 p+애노드 영역 114을 형성한다. 이어서, 5가의 불순물을 고농도로 이온주입하여 상기 p베이스 영역 108에 인접하는 n+캐소드 영역 116을 형성하고, 상기 p웰 영역 106의 중심에 n+애노드 영역 118을 형성한다.
이때, 상기 이온주입 영역들 106 내지 118의 불순물 도핑농도는 하기 표 1에 나타나 있다.
| 이온주입 영역 | 불순물 도핑농도 |
| p웰 영역 106 | 1×1017/cm3 |
| p베이스 영역 108 | 1.5×1017/cm3 |
| n버퍼 영역 110 | 3×1016/cm3 |
| p+캐소드 영역 112 | 1×1019/cm3 |
| p+애노드 영역 114 | 1×1019/cm3 |
| n+캐소드 영역 116 | 1×1020/cm3 |
| n+애노드 영역 118 | 1×1020/cm3 |
계속해서 도 2b를 참조하면, 상기 이온주입 영역들 106 내지 118이 형성되어 있는 상기 n형 드리프트 영역 104 상부에 절연층 및 도전층을 차례로 증착한다. 그리고 나서, 통상의 식각공정을 실시하여 절연층 패턴 120 및 게이트 전극 122을 형성한다. 이때, 상기 절연층은 산화물 또는 질화물로 형성하며, 도전층은 다결정실리콘으로 형성하는 것이 바람직하다.
이어서, 상기 게이트 전극 122이 형성되어 있는 상기 n형 드리프트 영역 104 상부에 예컨대, 알루미늄(Al)등과 같은 금속막을 형성한 뒤, 패터닝하여 p+캐소드 영역 112과 n+캐소드 영역 116에 공통접속되는 캐소드 전극 124 및 p+애노드 영역 114과 n+애노드 영역에 공통접속되는 애노드 전극 126을 더 형성함으로써, 상기 도 1에 나타나 있는 본 발명의 실시예에 따른 수평형 CB-IGBT를 완성한다.
그러면, 하기에서는 상기 본 발명의 실시예에 따라 제조된 수평형 CB-IGBT의 전류특성을 살펴보고자 한다.
먼저, 도 3는 종래의 IGBT와 본 발명에 따른 CB-IGBT의 턴-오프시 시간당 전류농도를 나타내는 그래프이다.
그래프를 참조하면, 가로축은 마이크로초(micro second) 단위의 시간을 나타내며 세로축은 단위면적당 전류농도를 나타낸다. 라인 L1은 종래의 IGBT 턴-오프시 전류농도를 나타내며, 라인 L2는 본 발명에 다른 CB-IGBT의 턴-오프시 전류농도를 나타낸다. 상기 라인 L1 및 라인 L2가 나타내는 바와 같이, 종래의 IGBT와 본 발명에 따른 CB-IGBT를 턴-오프 시켰을 경우, 동일한 시간 경과시에 본 발명에 따른 CB-IGBT의 전류농도가 보다 낮음을 알 수 있다. 예컨대, 턴-오프 시킨 후 약 1㎲ 경과되었을 경우, 종래의 IGBT 전류농도는 약 16[A/cm2]인 반면에 본 발명에 따른 CB-IGBT는 약 0[A/cm2]를 나타낸다. 상기와 같은 측정결과로서, 본 발명에 따른 CB-IGBT의 턴-오프 시간이 종래의 IGBT에 비해 보다 짧음을 알 수 있다.
도 4은 본 발명에 따른 CB-IGBT의 접합깊이에 따른 턴-오프시 전류특성을 나타내는 그래프로서, 상기 도 2와 마찬가지로 가로축은 시간을 나타내며 세로축은 단위면적당 전류농도를 나타낸다. 라인 L3, 라인 L4 및 라인 L5는 상기 도 1c에 도시되어 있는 p웰 영역 106과 n+애노드 영역 118 사이의 접합 깊이를 각각 1.5㎛, 1.0㎛ 및 0.5㎛으로 변화시켰을 경우, 턴-오프시 시간당 전류농도를 나타낸다. 상기 라인 L3, L4, L5가 나타내는 바와 같이, 접합 깊이가 가징 깊은 1.5㎛일 경우에 시간당 전류농도가 가장 높으며, 이와 반대로 접합 깊이가 가장 얕은 0.5㎛일 경우에 시간당 전류농도가 가장 낮게 측정된다. 그러므로, 동일한 조건을 가지는 가지는 CB-IGBT에 있어서는, p웰 영역 106과 n+애노드 영역 118 사이의 접합 깊이를 얕게 설정할수록 턴-오프 시간을 보다 단축시킬 수 있다.
도 5는 본 발명에 따른 IGBT의 도핑농도에 따른 턴-오프시 전류특성을 나타내는 그래프이다. 상기 도 3에서와 마찬가지로 가로축은 시간을 나타내며 세로축은 단위면적당 전류농도를 나타낸다. 라인 L6, 라인 L7 및 라인 L8는 상기 도 1c에 도시되어 있는 p웰 영역 106의 불순물 도핑농도를 각각 1.0×1018/cm3, 5.0×1017/cm3및 1.5×1017/cm3로 변화시켰을 경우, 턴-오프시 시간당 전류농도를 나타낸다. 상기 라인 L6, L7, L8으로서 알 수 있듯이, p웰 영역 106의 불순물 도핑농도가 가장 높은 1.0×1018/cm3일 경우에 턴-오프시 시간당 전류농도가 가장 높게 나타나며, p웰 영역 106의 불순물 도핑농도가 가장 낮은 1.5×1017/cm3일 경우에 턴-오프시 시간당 전류농도가 가장 낮게 나타난다. 따라서, 동일한 조건을 가지는 가지는 CB-IGBT에 있어서, p웰 영역 106의 불순물 농도를 낮출수록 턴-오프 시간이 보다 단축됨을 알 수 있다.
도 6는 본 발명에 따른 CB-IGBT의 또 다른 구조로서, 캐소드와 애노드가 정반대에 위치된 수직형 CB-IGBT의 구조를 나타내는 단면도이다. 도면을 참조하면, p형 실리콘층 200, n형 버퍼층 202 및 n형 드리프트 영역 204이 차례로 증착되어 있다. 그리고, 상기 n형 드리프트 영역 104 내부에는 n+캐소드 영역 210이 p+캐소드 영역 208에 둘러싸여 있으며, 상기 n+ 캐소드 영역 210의 일측 상부 및 p+캐소드 영역 208 상부에는 캐소드 전극 124이 형성되어 있다. 그리고, 상기 n+ 캐소드 영역 210 및 p+캐소드 영역 208에 인접하여 p베이스 영역 206이 형성되어 있으며, 상기 n+캐소드 영역 210의 타측 상부에서 상기 p베이스 영역 206의 상부에는 게이트 절연막 212을 개재하여 게이트 전극 214이 형성되어 있다. 그리고, 상기 p형 실리콘층 200의 소정 영역 내부에는 n+애노드 영역 218이 형성되어 있으며, 이러한 p형 실리콘층 200 상부에 애노드 전극 220이 형성되어 수직형 CB-IGBT를 이루고 있다.
상기한 수직형 CB-IGBT에서는 캐소드 전극 216과 애노드 전극 220이 반대로 위치하고 있어, 턴-온 및 턴-오프 동작시에 전자들과 정공들의 흐름이 상기 수평형 CB-IGBT와는 달리 수직적으로 이루어지게 된다. 그러나 이를 제외한 소자의 동작특성은 상기 수평형 CB-IGBT와 동일하며, 소자의 집적도면에 있어서는 상기 수평형 CB-IGBT에 비해 보다 유리한 장점을 가진다.
상술한 바와 같이, 본 발명의 실시예에서는 수평형 CB-IGBT 및 수직형 수평형 CB-IGBT를 제조하기 위한 구체적인 공정조건 및 공정순서를 제시하였으나, 본 분야의 숙련된 당업자라면 이에 한정되지 않고 다양한 수정 및 변경이 가능함을 이해할 수 있을 것이다.
상기한 바와 같이 본 발명에 따르면, 전력소자로서 이용되는 IGBT에 있어서, n버퍼 영역에 둘러싸여진 p+애노드 영역과 p웰 영역에 둘러싸여진 n+애노드 영역에 공통접속되는 애노드 전극을 구비함으로써, 턴-오프시 드리프트 영역에 존재하는 전자들을 보다 신속하게 유출시킨다. 이처럼 턴-오프 동작이 신속하게 이루어짐에 따라 결과적으로 소자의 스위칭 속도가 빨라지는 효과를 얻을 수 있으며, 상기 애노드 전극을 캐소드 전극과 반대 위치에 형성할 경우에는 소자의 집적도를 보다 향상시킬 수 있는 잇점이 있다.
Claims (7)
- 절연게이트 바이폴라 트랜지스터에 있어서:제1도전형 기판에 형성된 제2도전형 웰의 일측 상부 및 상기 웰에 둘러싸인 제1도전형 웰의 일측 상부 표면에 형성된 캐소드 전극과;상기 제1도전형 웰과 제2도전형 웰의 타측 상부에 절연막을 개재하여 형성된 게이트 전극과;상기 기판 내에서 상기 제2도전형 웰과 드리프트 영역만큼 이격되어 형성된 제1도전형의 웰 형태의 버퍼 영역에 둘러싸인 제2도전형 애노드 영역과, 턴-오프 동작 동안에 상기 드리프트 영역내의 캐리어들이 보다 빨리 추출될 수 있도록 하기 위해, 상기 버퍼 영역에 인접하여 이격되어 형성된 제2도전형 웰에 둘러싸인 제1도전형 애노드 영역에 공통으로 접속되는 공통 애노드 전극을 구비함을 특징으로 하는 절연게이트 바이폴라 트랜지스터.
- 제 1항에 있어서, 상기 기판은 단층 실리콘 기판이거나 실리콘-온-인슐레이터 구조의 다층 실리콘 기판임을 특징으로 하는 절연게이트 바이폴라 트랜지스터.
- 제 1항에 있어서, 상기 제1도전형은 엔형이며 제2도전형은 피형임을 특징으로 하는 절연게이트 바이폴라 트랜지스터.
- 절연게이트 바이폴라 트랜지스터에 있어서:제1도전형 기판에 형성된 제2도전형 웰의 일측 상부 및 상기 웰에 둘러싸인 제1도전형 웰의 일측 상부 표면에 형성된 캐소드 전극과;상기 제1도전형 웰과 제2도전형 웰의 타측 상부에 절연막을 개재하여 형성된 게이트 전극과;상기 캐소드 전극 및 게이트 전극이 형성되어 있는 상기 제1도전형 기판의 이면에 접하여 있으며, 제1도전형 웰이 형성되어 있는 제2도전형 기판의 상부에 형성되어 있는 애노드 전극을 구비함을 특징으로 하는 절연게이트 바이폴라 트랜지스터.
- 제 4항에 있어서, 상기 캐소드 전극과 애노드 전극은 서로 반대 위치에 형성되어 있음을 특징으로 하는 절연게이트 바이폴라 트랜지스터.
- 제 4항에 있어서, 상기 제1도전형은 엔형이며 제2도전형은 피형임을 특징으로 하는 절연게이트 바이폴라 트랜지스터.
- 제 4항에 있어서, 상기 제1도전형 기판과 제2도전형 기판 사이에 제1도전형의 버퍼층이 더 형성되어 있음을 특징으로 하는 절연게이트 바이폴라 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980037231A KR100275208B1 (ko) | 1998-09-09 | 1998-09-09 | 절연게이트 바이폴라 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980037231A KR100275208B1 (ko) | 1998-09-09 | 1998-09-09 | 절연게이트 바이폴라 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000019245A KR20000019245A (ko) | 2000-04-06 |
| KR100275208B1 true KR100275208B1 (ko) | 2000-12-15 |
Family
ID=19550117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980037231A KR100275208B1 (ko) | 1998-09-09 | 1998-09-09 | 절연게이트 바이폴라 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100275208B1 (ko) |
-
1998
- 1998-09-09 KR KR1019980037231A patent/KR100275208B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000019245A (ko) | 2000-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5304821A (en) | MOS-gate-turnoff thyristor | |
| KR101933244B1 (ko) | 절연형 게이트 바이폴라 트랜지스터 | |
| KR100451450B1 (ko) | 바디 영역내에 트렌치 형상의 게이트-전극 및 추가 고도핑 층을 갖는 전계 효과 트랜지스터 | |
| US6815769B2 (en) | Power semiconductor component, IGBT and field-effect transistor | |
| KR100886883B1 (ko) | 순방향 및 역방향 차단 장치 및 그 제조 방법 | |
| EP1248299A2 (en) | Insulated gate bipolar transistor and method of making the same | |
| JP2017195406A (ja) | トレンチゲート型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| JP2004510329A (ja) | 半導体デバイスおよび半導体デバイスを形成する方法 | |
| JP2000031497A (ja) | 横形ｉｇｂｔとその製造方法 | |
| KR100514398B1 (ko) | 실리콘 카바이드 전계제어 바이폴라 스위치 | |
| JP4904625B2 (ja) | 半導体装置 | |
| JPH0715011A (ja) | 自動調心陰極パターンを有する絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| US5728593A (en) | Power insulated-gate transistor having three terminals and a manufacturing method thereof | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| JPH0793422B2 (ja) | 半導体装置 | |
| KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 | |
| KR20150061201A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| JP3781452B2 (ja) | 誘電体分離半導体装置およびその製造方法 | |
| KR100275208B1 (ko) | 절연게이트 바이폴라 트랜지스터 | |
| US5057440A (en) | Manufacturing gate turn-off thyristor having the cathode produced in two diffusion steps | |
| CN113097297A (zh) | 功率器件结构及制作方法 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| CN113838919B (zh) | 三维沟槽栅电荷存储型igbt及其制作方法 | |
| JP2001015738A (ja) | 半導体装置 | |
| KR100241055B1 (ko) | 트렌치-게이트 수평형 절연게이트 바이폴라 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110823 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20120816 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |