KR100273617B1 - 반도체 칩 캐리어 조립체 및 그의 제조방법 - Google Patents

반도체 칩 캐리어 조립체 및 그의 제조방법 Download PDF

Info

Publication number
KR100273617B1
KR100273617B1 KR1019980013604A KR19980013604A KR100273617B1 KR 100273617 B1 KR100273617 B1 KR 100273617B1 KR 1019980013604 A KR1019980013604 A KR 1019980013604A KR 19980013604 A KR19980013604 A KR 19980013604A KR 100273617 B1 KR100273617 B1 KR 100273617B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
carrier assembly
chip carrier
flexible substrate
adhesive composition
Prior art date
Application number
KR1019980013604A
Other languages
English (en)
Other versions
KR19980081466A (ko
Inventor
토마스 엠 컬렌
마이클 에이 게이네스
라메스 알 코드나니
마크 브이 피어슨
챨스 지 워이치크
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19980081466A publication Critical patent/KR19980081466A/ko
Application granted granted Critical
Publication of KR100273617B1 publication Critical patent/KR100273617B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 반도체 칩 캐리어 조립체는 플렉시블 기판(flexible substrate)을 포함하며, 상기 플렉시블 기판은 그의 표면중 일 표면상에 반도체 칩과 전기 접속되는 금속화된 경로(metallicized path)를 구비한다. 보강재(stiffener)가 상기 플렉시블 기판에 인접하여 배치되며, 또 접착제 조성물에 의해 상기 플렉시블 기판에 결합된다. 접착제 조성물은 경화가능한 접착제를 함유한 미세다공성 필름(microporous film)을 포함하며, 플렉시블 기판과 보강재사이에 배치된다. 덮개판이 반도체 칩 및 보강재에 접착식으로 결합된다. 또한, 반도체 칩 캐리어 조립체를 제조하는 방법이 개시되어 있는데, 이 반도체 칩 캐리어 조립체의 제조방법은 플렉시블 기판을 진공 고정구(vacuum fixture)내에 배치하고, 접착제 조성물 및 보강재를 진공 고정구위에 배치한 다음에, 열과 압력을 인가하여 경화가능한 접착제를 경화시키는 것을 포함한다.

Description

반도체 칩 캐리어 조립체 및 그의 제조방법
본 발명은 반도체 칩 캐리어 조립체 및 그 조립체의 제조방법에 관한 것이다. 특히 본 발명은 미세다공성 필름 접착제(microporous film adhesive)를 사용하여 플렉시블 회로(flexible circuit)와 보강재 부재(stiffener members)를 결합하는 칩 캐리어 조립체에 관한 것이다.
당해 기술분야에 있어서, 반도체 칩용 캐리어 구조체를 사용하여 반도체 칩을 회로 기판에 전기적으로 접속하는 것은 널리 알려져 있다. 이러한 전기적 접속을 제공하기 위한 널리 공지된 칩 캐리어 조립체 설계중 하나는 테이프 볼 그리드 어레이형 조립체(tape ball grid array type assembly : TBGA)이다. TBGA 조립체는 솔더 볼(solder balls)에 의해 회로 기판에 전기적으로 접속된다. 이러한 전기적 접속은 칩 조립체의 솔더 볼을 회로 기판상의 전기 접속 패드에 접속하는 것에 의하여 달성된다.
전술한 조립체는 플렉시블 회로 기판을 구성하는 매우 얇은 폴리이미드 테이프를 구조적으로 충분히 지지하기 위한 금속 보강재를 포함하는 것이 요구된다.
칩 캐리어 조립체의 보강재는 접착제에 의해 폴리이미드 테이프 기판에 결합된다. 통상적으로 사용되는 일 접착제는 유리섬유 강화 감압 아크릴(fiberglass reinforced pressure sensitive acrylic)인데, 이것은 접착제로서 작용할뿐만 아니라 솔더 리벳이 보강재와 전기 접속되는 것을 차단하기 위한 전기 절연 장벽(barrier)으로서 작용한다. 불행히도, 아크릴 필름 접착제는, 다소 순응성이 있다 하더라도, 돌출 솔더 리벳 주위에 완전히 순응되지는 않는다. 그에 따라, 아크릴 필름 접착제의 사용은 종종 리벳의 베이스 주위에 공기 포켓(pockets)의 형성을 초래한다. 이러한 필름 접착제가 상기 문제점을 극복하도록 설계된다 하더라도, 조립동안 공기를 배출하기 위한 엠보싱 패턴(embossed pattern)을 특징으로 하는 한, 공기는 플렉시블 회로와 접착제사이에 여전히 갇히게 된다.
공기가 플렉시블 회로와 접착제사이에 갇히게 되면, 습기의 유입을 허용하는 채널로서 작용한다. 당업자가 인지하고 있는 바와 같이, 습기는 솔더 리플로우(solder reflow)중에 부식 파손 및/또는 박리를 야기한다. 이러한 것을 피하기 위해, 감압 아크릴 필름 접착제(pressure sensitive acrylic film adhesives)를 사용하는 반도체 칩 조립체는 솔더 리플로우전에 조립체를 베이킹(baking)하는 처리공정을 더 포함한다.
칩 캐리어 조립체에 있어서 감압 필름 아크릴 접착제의 사용과 관련하여 부가적인 단점이 있다. 아크릴계 접착제의 경화시, 벤젠 증기가 부산물로서 발생된다. 이러한 벤젠(널리 확립된 발암 물질임)의 방출은 중요한 건강 위험을 제공한다.
통상 사용되는 감압 필름 아크릴 접착제의 다른 단점은 산화 금속 입자가 그 내에 포함된다는 것이다. 아크릴 접착제내에 산화 금속 입자가 존재하면 잠재적으로 조립체의 단락을 일으킬 수 있는 한 신뢰성에 해가 된다.
감압 아크릴 필름 접착제를 사용하는 경우의 또 다른 해로운 결과는 장기간 온도 시효(temperature aging)에 노출시 산화하는 경향이 있다는 것이다. 조립체가 이러한 장기간동안 고온에 노출되면 산화 문제를 발생시키며 또 칩 조립체에 장기간의 해로운 영향을 준다.
미국 특허 제 5,512,360 호에는 양호한 접착성, 낮은 유전상수 및 낮은 모듈러스를 제공하는 다공성 중합체 기판으로부터 형성된 프레프레그 접착제 복합물(prepreg adhesive composite)이 개시되어 있다. 이 복합물은, 적어도 50％ 내지 95％의 초기 공극 체적(void volume)을 가지고 그리고 복합물의 전체 중량에 기초하여 접착제의 15중량％ 내지 40중량％를 함유한 팽창된 폴리테트라플루오로에틸렌의 적어도 한 층을 포함하여, 팽창된 중합체 구조체의 내외부 표면상의 접착제를 제거하거나 또는 실질적으로 감소시키는 미경화된 프레프레그를 형성한다. 상기 미국 특허 제 5,512,360 호의 복합물은 마이크로웨이브 기판뿐만 아니라 인쇄 회로 기판을 제조하는데 사용된다.
본 발명에 의하면, 종래기술에서 사용된 접착제와 관련한 문제점을 극복하기 위해, 플렉시블 기판(flexible substrate)을 보강재에 결합하기 위한 접착제를 구비한 새로운 반도체 칩 캐리어 조립체를 개발하였다. 본 발명의 접착제는 고형이지만, 이 접착제는 플렉시블 기판상에 포함된 솔더 리벳 헤드 및 회로 라인(circuit lines) 주위에 매우 순응가능하다. 또한, 필름 접착제는 다공성이며, 그에 따라 공기가 플렉시블 기판과 접착제사이로부터 배출되므로 그들 사이의 공기를 제거할 수 있다.
또한, 접착제는 그의 고순응성과 조합되는 경우, 기계적인 변형이 발생되지 않는 저 탄성계수를 갖는다. 경화시, 벤젠과 같은 유독성 및/또는 발암성 증기가 유출되지 않는다. 또한, 장기간 온도 시효로 인해 발생되는 산화와 관련된 문제점은 접착제내의 이온 성분의 저 농도에 기인해 상당히 감소된다. 마지막으로, 통상적으로 장기간의 경화 및 그의 상당한 내구성(duration)과 관련된 다른 문제점은 본 발명의 접착제 조성물로 사용되는 경화가능한 수지와 연관된 보다 짧은 경화 시간으로 인해 감소된다.
본 발명에 따르면, 반도체 칩 캐리어 조립체가 제공된다. 이 반도체 칩 캐리어 조립체는 제 1 표면 및 제 2 표면을 갖는 플렉시블 기판을 포함하며, 상기 제 1 표면은 그를 통해 전기 전도성을 제공하는 금속화된 경로를 구비한다. 또한, 제 1 표면에는 전기 전도성 리벳(rivets)이 설치되어 있다. 플렉시블 기판의 제 2 표면은 회로 기판과 전기적 접속을 위한 전기 전도성 부재를 포함한다. 이 반도체 칩 캐리어 조립체는 플렉시블 기판과 전기적 접속을 이루는 반도체 칩을 더 포함한다. 플렉시블 기판을 지지하기 위한 보강재가 포함되어 있다. 제 1 표면 및 제 2 표면을 갖는 보강재는 그의 제 1 표면이 플렉시블 기판의 표면과 인접하도록 배치된다. 경화가능한 열경화성 수지를 함유한 미세다공성 필름을 포함하는 접착제가 보강재의 제 1 표면과 플렉시블 기판의 제 1 표면사이에 배치된다. 반도체 칩 및 보강재의 제 2 표면에 접착식으로 결합된 덮개판이 또한 포함된다.
본 발명의 다른 실시예에 있어서, 전술한 반도체 칩 캐리어 조립체를 제조하기 위한 방법이 개시되어 있다. 이러한 방법에 있어서, 플렉시블 기판은 진공 고정구(vacuum fixture)내에 도입된다. 상기 진공 고정구는 플렉시블 기판의 바닥 표면상의 비균일체를 수용하기 위한 개구를 갖는다. 진공이 인가되어 상기 플렉시블 기판을 상기 진공 고정구상에 평탄하게 지지한다. 미세다공성 필름 기판 및 경화가능한 접착제를 포함하는 접착제 조성물은 플렉시블 기판위에 배치된다. 보강재는 접착제 조성물위에 배치된다. 이 반도체 칩 캐리어 조립체에 약 140℃ 내지 약 200℃ 범위의 온도 그리고 약 50 psi 내지 약 1000 psi 사이의 압력을 인가해 경화가능한 접착제를 경화시킴으로써, 반도체 칩 캐리어 조립체는 결합된다.
도 1은 칩 캐리어 조립체의 단면도,
도 2는 진공 고정구내에 배치된 칩 캐리어 조립체의 일부의 단면도.
도면의 주요부분에 대한 부호의 설명
2 : 회로 기판 4 : 플렉시블 기판
8 : 반도체 칩 10 : 보강재
12 : 전기 전도성 부재 13 : 솔더 볼
14 : 덮개판 20 : 접착제 조성물
30 : 진공 고정구 36 : 위치설정기 판
38 : 압축 판
본 발명은 첨부된 도면을 참조함으로써 더 잘 이해될 것이다.
본 발명의 반도체 칩 캐리어 조립체는 참조부호(1)로 표시되어 있다. 반도체 칩 캐리어 조립체(1)는 플렉시블 기판(4)을 포함한다. 플렉시블 기판(4)에는 다수의 개구(9)가 형성되어 있다. 이들 개구(9)는 통상 비아(vias)로 불리우며, 하기에 상술되는 전기 접속 부재를 고정하기 위해 제공된다. 플렉시블 기판(4)은 비전도성 얇은 필름으로부터 형성된다. 이 필름은 통상 내고온성 플라스틱이며, 바람직하게는 폴리이미드와 같은 열경화성 플라스틱이다. 바람직한 실시예에 있어서, 필름은 약 40 내지 60 미크론의 두께, 보다 바람직하게는 약 50 미크론의 두께를 갖는다.
플렉시블 기판(4)은 비전도성 플라스틱을 증기 또는 스퍼터 금속화(evaporative or sputter metallization)하여 필름의 제 1 및 제 2 표면상에 전도성 금속의 얇은 층을 제공하는 것에 의하여 회로화된다. 다음에, 얇은 층은 전기 도금되어 약 15 내지 약 25 미크론의 높이를 갖는 회로 라인을 형성한다. 플렉시블 기판(4)의 제 1 표면은 도면에서 참조부호(6)로 표시되어 있으며, 전기 회로가 형성되는 것 이외에도, 통상 리벳으로 불리우는 전기 전도성 돌출부(15)를 또한 포함한다.
플렉시블 기판(4)은 그 기판(4)의 제 1 표면(6)상에 전기 전도성 경로를 갖는 것에 비추어 자주 플렉시블 회로 또는 더 간단하게 플렉스 회로로서 불리우며, 제 2 표면(5)을 포함한다. 제 2 표면(5)은 그위에 전기 회로화가 부여되지 않더라도, 유사하게 금속화된다. 제 2 표면(5)에는 전기 전도성 부재(12)가 설치된다. 바람직한 실시예에 있어서, 이들 부재는 솔더 볼(13)을 포함한다. 전기 전도성 부재를 형성하는 솔더 볼(13)은 납과 주석의 합금을 포함하는 것이 바람직하다. 보다 바람직하게는, 솔더 볼은 90％ 납과 10％ 주석의 합금을 포함한다. 전기 전도성 부재(12)는 플렉시블 기판(4)과 회로 기판(2)사이에 전기적 접속을 제공한다. 전기 전도성은 회로 기판(2)상의 패드(7)에 의해 제공된다. 각 패드(7)에는 솔더 페이스트(paste)(11)가 설치되는 것이 바람직하다. 솔더 페이스트(11)는 다시 납과 주석의 합금으로 이루어지는데, 주석 성분은 솔더의 용융점을 낮추기 위해 상당히 많다. 예를 들면, 솔더 페이스트는 63중량％ 납과 37중량％ 주석으로 구성되며, 이는 바람직한 실시예를 제공한다.
기판(4)의 제 1 표면(6)을 다시 참조하면, 제 1 표면(6)은 그위에 전기 전도성 리벳(15)을 포함하게 되는데, 이것은 제 2 표면(5)상에 솔더 볼(13)을 설치하는 것에 의해 형성된다. 이들 리벳은 솔더 볼(13)의 표면(6)상에의 배치와 동시에 형성된다. 즉, 솔더 볼(13)은 가열되어, 비아(9)를 통해 용융 금속의 유동이 발생된다. 오버플로우(overflow)는 리벳(15)을 형성한다. 이러한 제조방법은 솔더 볼(13)을 플렉시블 기판(4)에 단단히 고정시키며, 또한 플렉시블 기판(4)과 전기 전도성 부재사이에 완전한 전기적 접속을 제공한다.
리벳(15)은 통상 적어도 약 100 미크론의 높이를 갖는다. 이 높이는 약 150 미크론 만큼 높을 수도 있지만, 약 125 미크론의 높이가 통상적이다.
도면에 도시된 바와 같이, 플렉시블 기판(4)은 반도체 칩(8)과 직접적으로 접속하고, 그리고 명백히 전기적으로 접속한다. 이러한 전기적 접속은 플렉시블 기판(4)상에 설치된 전기 커넥터(connector)(21)에 의해 제공되며, 상기 전기 커넥터(21)는 반도체 칩(8)상에 설치된 패드(232)와 접촉되어 있다. 따라서, 칩(8)의 회로내에서 발생된 정보는 플렉시블 기판(4)상의 회로를 통해 솔더 볼(13) 및 전기 패드(7)에 의해 회로 기판(2)과 전기적으로 교신된다.
플렉시블 기판(4)의 매우 얇은 특성은 그 기판이 구조적으로 지지되어야 할 필요성이 있음을 강조한다. 이러한 지지는 보강재(10)에 의해 제공된다. 보강재(10)는 재료의 어떠한 특정 종류에 제한되지는 않는다. 이 재료가 제공해야 하는 것은 플렉시블 기판(4)이 기계적으로 지지되도록 하는 충분한 강도이다. 그러나, 보강재(10)는 바람직하게는 금속이며, 보다 바람직하게는 구리이고, 특히 바람직하게는 니켈 도금된 구리이다.
명백히, 플렉시블 기판(4)은 보강재(10)에 부착되어야 한다. 2개의 요소를 결합하는데 사용되는 접착제는 접착력이 우수하고 내열성이어야 하는 요건 이외에도, 또한 플렉시블 기판(4)의 제 1 표면(6)의 비균일한 형상에 매우 순응가능해야 한다. 제 1 표면(6)은 리벳 헤드(15)를 포함하며, 따라서 이 리벳 헤드는 비균일한 형상의 표면을 제공한다. 보다 중요하게는, 이러한 순응은 플렉시블 기판(4)과 보강재(10)사이의 접촉이 전기 회로를 단락시키는 한, 플렉시블 기판(4)과 보강재(10)간의 전기적 접속이 없는 경우에도 일치되어야 한다. 물론, 회로의 단락은 저기 전도성 리벳(15)과 보강재(10)사이에 전기적 접속이 이루어질 때 발생한다.
접착제 조성물(20)은 플렉시블 기판(4)과 보강재(10)사이에 전기적 접속없이 플렉시블 기판(4)과 보강재(10)사이에 임계 결합을 제공한다. 접착제 조성물(20)은 미세다공성 플라스틱 필름 기판을 포함한다. 전술한 바와 같이, 유리섬유가 함유된 접착제와 같은 종래의 필름 접착제는 필요한 순응성을 제공하지 못하며, 그에 따라 공기가 플렉시블 기판(4)과 보강재(10)사이에 갇히게 된다. 갇힌 공기는 유체 유입의 경로로서 작용한다. 본 발명의 독특한 미세다공성 필름의 사용은 갇힌 공기가 액체의 동시적인 유입없이 미세구멍(micropores)을 통해 빠져나가는 것을 가능하게 한다.
바람직한 실시예에 있어서, 미세다공성 플라스틱 필름 기판은 고내열성 재료로 이루어진다. 본 발명의 접착제에 유용한 바람직한 플라스틱중에서, 폴리플루오로카본 및 폴리올레핀 수지가 바람직하다. 따라서, 테프론(널리 알려진 등록상표임)으로 통상 불리우는 폴리테트라플루오로에틸렌 및 폴리프로필렌과 같은 중합체가 특히 바람직하다. 미세다공성 필름 기판은 폴리테트라플루오로에틸렌인 것이 보다 바람직하다.
폴리테트라플루오로에틸렌 미세다공성 필름이 접착제 조성물의 기판으로서 사용되는 바람직한 실시예에 있어서, 상기 필름은 폴리테트라플루오로에틸렌 단독 중합체, 테트라플루오로에틸렌과 퍼플루오로에테르의 공중합체(예를 들면, 퍼플루오로프로필비닐) 및 테트라플루오로에틸렌과 헥사플루오로프로필렌의 공중합체일 수도 있다.
미세다공성 플라스틱 필름 기판은 접착제로서 작용하는 경화가능한 수지를 함유한다. 고온 전기적 용도에 사용되는 임의의 열경화성 접착제도 본 발명에 사용될 수 있다. 이러한 접착제는 미세다공성 필름의 구멍을 충전하는데, 이 접착제는 칩 조립체의 제조에 사용되는 통상적인 접착제중 하나일 수도 있다. 예를 들면, 접착제는 실리콘 수지, 부타디엔 수지, 아크릴 수지 또는 그와 유사한 것일 수도 있다. 본 발명에 사용되는 접착제는 실리콘 수지 또는 폴리부타디엔 수지인 것이 바람직하다. 폴리부타디엔 수지를 사용하는 것이 특히 바람직하다.
바람직한 실시예에 있어서, 본 발명의 접착제 조성물은 접착제 및 기판의 전체 중량에 기초하여, 약 15중량％ 내지 약 40중량％의 경화가능한 접착제를 포함한다. 접착제 조성물의 기판은 약 50％ 내지 약 95％의 공극 체적, 바람직하게는 약 75％ 내지 약 85％의 공극 체적으로 특징지워진다.
경화가능한 접착제를 함유한 미세다공성 필름을 설치하기 전에 약 200 미크론 내지 약 250 미크론 사이의 두께를 갖는다. 이러한 두께는 리벳 헤드(15)와 보강재(10)사이의 접촉을 방지하기에 충분하다. 전술한 바와 같이, 리벳 헤드(15)는 약 100 미크론 내지 약 150 미크론의 높이를 갖는다.
비록 본 발명의 접착제 필름이 경화가능한 수지가 경화되는 열역하적 조건, 즉 증가된 온도 및 압력에 의해 영향을 받는다 할지라도, 본 발명의 접착제 조성물은 보강재(10)와 플렉시블 기판(4)사이의 전기 접촉을 방지하기에 충분한 치수 안정성을 유지한다. 이들 열역학적 조건은 이하에서 조립체의 제조 공정의 설명에서 기술된다.
본 발명에 따르면, 완성된 조립체는 보강재(10)와 플렉시블 기판(4)사이에 배치되고, 약 175 미크론 내지 약 200 미크론 사이의 두께를 갖는 접착제를 포함한다.
칩 캐리어 조립체(1)는 덮개판(14)을 그위에 배치함으로써 완성된다. 덮개판(14)은 원칙적으로 전기가 반도체 칩(8)상으로 흐를 때 발생되는 고열을 흡수하기 위한 히트 싱크(heat sink)로서 작용한다. 명백히, 플렉시블 기판(4)상에 제공된 전기 경로내로의 전기 흐름은 열을 발생시킨다. 그러나, 플렉시블 회로내의 전기 흐름으로부터 발생되는 열은 반도체 칩상에서 발생되는 열만큼 크지는 않다. 또한, 전기 흐름에 의해 발생되는 대부분의 열은 플렉시블 기판(4)상에서 일어나며, 이 열은 보강재(10)에 의해 흡수된다.
덮개판(14)은 접착제에 의해 칩(8) 및 보강재(10)에 접속된다. 열 접착제(thermal adhesive)(16)는 칩(8)을 덮개판(14)에 결합하는데 사용된다. 당업자는 이러한 용도에 사용될 수 있는 적절한 열 접착제를 알고 있을 것이다. 이러한 용도에 유용한 바람직한 열 접착제는 실리콘 수지이다. 덮개판(14)과 보강재(10)간의 결합을 제공하기 위해 사용되는 접착제(18)는 임의의 적절한 접착제일 수도 있다. 예를 들면, 보강재(10)를 플렉시블 기판(4)에 결합하는데 사용되는 접착제는 보강재(10)를 덮개판(14)에 결합하는데 사용될 수도 있다. 변형 실시예에 있어서, 덮개판(14)을 반도체 칩(8)에 결합하는데 사용되는 열 접착제(16), 즉 실리콘 접착제가 이러한 용도에 사용될 수도 있다. 그러나, 접착제(18)는 접착제(16)가 필요로 하는 내열 특성을 요구하지 않는다. 극히 적은 열이 보강재(10)에 의해 방출되며, 이 보강재(10) 자체는 플렉시블 기판(4)상의 전기 흐름으로부터 발생되는 모든 열을 실질적으로 흡수한다.
반도체 칩(8)에는 캡슐재(encapsulant)(17)가 설치될 수 있다. 캡슐재(17)는 플렉시블 기판상의 전기 커넥터(21)와 칩(8)의 접점 패드(23)간의 전기 접속의 기계적인 보호를 보장한다. 이러한 캡슐재는 본 기술분야에서 널리 공지된 전기 절연 재료로 이루어진다.
도 2를 참조하여, 칩 캐리어 조립체(1)의 제조 공정, 특히 플렉시블 기판(4)을 보강재(10)에 결합하는 공정을 설명하겠다. 이러한 제조시, 진공 고정구(30)가 사용된다. 바닥 표면(제 2 표면)(5)상에 배치된 솔더 볼(13)을 갖는 플렉시블 기판(4)을 구정구(30)내에 배치하고, 진공의 인가에 의해 고정구(30)상에 지지한다. 고정구에는 이들 비균일체, 즉 솔더 볼을 수용하기 위한 개구가 형성되어 있다. 진공은 진공 도관(32)과 연통되는 소스(source)(도시되지 않음)에 의해 제공된다. 따라서, 기판(4)은 평탄하고 고정되어 유지된다. 미세다공성 접착제(20)의 조성물을 플렉시블 기판(4)의 크기로 절단하여, 기판(4)의 상부 표면(제 1 표면)(6)위에 배치한다. 보강재(10)를 위치설정기 판(locator plate)(36)에 의해 접착제(20)의 조성물위에 위치시킨다. 압축 판(38)을 보강재(10)와 위치설정기 판(36)위에 배치한다. 변형 실시예에 있어서, 미세다공성 접착제 조성물(20)은 보강재(10)에 대해 정렬될 수 있고 적층될 수 있다. 게다가, 적층된 보강재는 위치설정기 판(36)에 의해 플렉시블 기판(4)위에 배치한다. 압축 판(38)에는 접착제의 수용을 보장하도록 에지 표면(35)이 설치될 수도 있다. 위치설정기 판 및 압축 판은 스테인레스 강으로 구성하는 것이 바람직하다. 전술한 모든 부재는 진공 고정구(30), 위치설정기 판(36) 및 압축 판(38)상에 형성된 정렬 구멍(40)에 의해 정합상태(register)로 유지된다. 이들 부재는 위치설정기 맞춤못(34)에 의해 필요한 위치에 함께 지지된다.
보강재(10)는 가열 및 가압에 의해 플렉시블 기판(4)에 결합된다. 진공 고정구(30)내에 배치된 조립체는 가열 및 가압되어 미세다공성 필름의 구멍내에 배치된 경화가능한 접착제를 경화시킨다. 경화 단계에 부여된 열역학적 조건은 경화가능한 조성물에 사용되는 특정한 경화성 접착제의 함수이다. 바람직한 실시예에 있어서, 경화는 약 10 psi 내지 약 1000 psi의 압력하에 약 135℃ 내지 약 190℃ 범위의 온도에서 이루어진다. 이러한 경화는 약 5분 내지 약 1시간에 걸쳐서 이루어진다. 경화는 약 20 psi 내지 약 200 psi의 압력하에 약 140℃ 내지 약 160℃ 범위의 온도에서 약 20분 내지 약 45분동안 이루어지는 것이 보다 바람직하다. 경화가 30분보다 작은 시간 동안에 이루어지는 경우, 조립체는 경화가 이루어진 온도에서 사후 베이킹(post baked)되는 것이 바람직하다.
상기 상세한 설명은 본 발명의 범위 및 정신을 나타내기 위해 주어진 것이다. 이러한 상세한 설명이 다른 실시예 및 예를 가능하게 하는 것은 당업자에게 명백하다. 이들 다른 실시예 및 예는 본 발명의 범위내에 있다.
본 발명의 반도체 칩 캐리어 조립체는 경화가능한 접착제가 함유된 미세다공성 필름을 구비한 접착제 조성물을 사용하여 플렉시블 기판과 보강재를 결합하는 것에 의해서, 플렉시블 기판과 접착제사이의 공기를 제거할 수 있으며, 장기간 온도 시효로 인한 산화 문제도 해소할 수 있고, 또 반도체 칩 캐리어 조립체의 제조시에 경화시간도 상당히 감소된다.

Claims (17)

  1. 반도체 칩 캐리어 조립체에 있어서,
    ① 전기 전도성 리벳 및 전기 전도성을 제공하기 위한 금속화된 경로(metallicized paths)를 갖는 제 1 표면과, 전기 전도성 부재를 갖는 제 2 표면을 구비한 플렉시블 기판(a flexible substrate)과,
    ② 상기 플렉시블 기판과 전기적 접속을 이루는 반도체 칩과,
    ③ 상기 플렉시블 기판을 지지하기 위한 것으로, 제 1 표면과 제 2 표면이 형성되고, 상기 플렉시블 기판의 상기 제 1 표면에 인접하여 배치된 보강재(a stiffener)와,
    ④ 경화가능한 접착제를 함유한 미세다공성 필름 기판(a microporous film substrate)을 포함하며, 상기 플렉시블 기판의 상기 제 1 표면과 상기 보강재의 상기 제 1 표면사이에 배치된 접착제 조성물과,
    ⑤ 상기 반도체 칩 및 상기 보강재의 상기 제 2 표면에 접착식으로 결합된 덮개판을 포함하는
    반도체 칩 캐리어 조립체.
  2. 제 1 항에 있어서,
    상기 미세다공성 필름은 약 250 미크론까지의 두께를 갖는 플라스틱 필름이며, 상기 미세다공성 필름에는 약 50％ 내지 약 95％의 구멍 체적을 제공하는 다수의 구멍이 형성되어 있는
    반도체 칩 캐리어 조립체.
  3. 제 2 항에 있어서,
    상기 접착제 조성물의 상기 경화가능한 접착제는 부타디엔 수지, 실리콘 수지 및 아크릴 수지로 이루어진 그룹으로부터 선택되는
    반도체 칩 캐리어 조립체.
  4. 제 3 항에 있어서,
    상기 접착제 조성물의 상기 미세다공성 필름 기판은 폴리플루오로카본 및 폴리올레핀으로 이루어진 그룹으로부터 선택되는 중합체 필름인
    반도체 칩 캐리어 조립체.
  5. 제 3 항에 있어서,
    상기 접착제 조성물의 상기 경화가능한 접착제는 부타디엔 수지인
    반도체 칩 캐리어 조립체.
  6. 제 4 항에 있어서,
    상기 미세다공성 필름 기판의 상기 중합체는 폴리테트라플루오로에틸렌 및 폴리프로필렌으로 이루어진 그룹으로부터 선택되는
    반도체 칩 캐리어 조립체.
  7. 제 6 항에 있어서,
    상기 미세다공성 필름 기판은 폴리테트라플루오로에틸렌으로 형성되는
    반도체 칩 캐리어 조립체.
  8. 제 7 항에 있어서,
    상기 폴리테트라플루오로에틸렌 미세다공성 필름은 폴리테트라플루오로에틸렌 단독중합체, 테트라플루오로에틸렌과 퍼플루오로에테르의 공중합체 및 테트라플루오로에틸렌과 헥사플루오로프로필렌의 공중합체로 이루어진 그룹으로부터 선택되는
    반도체 칩 캐리어 조립체.
  9. 제 1 항에 있어서,
    상기 접착제 조성물은 상기 접착제 조성물의 전체 중량에 기초하여 상기 경화가능한 접착제의 약 15중량％ 내지 약 40중량％를 포함하는
    반도체 칩 캐리어 조립체.
  10. 제 1 항에 있어서,
    상기 전기 전도성 부재는 솔더 볼(solder balls)인
    반도체 칩 캐리어 조립체.
  11. 제 10 항에 있어서,
    상기 솔더 볼은 약 90％ 납과 약 10％ 주석의 합금인
    반도체 칩 캐리어 조립체.
  12. 제 1 항에 있어서,
    상기 플렉시블 기판은 제 1 표면 및 제 2 표면이 금속화되어 있는 폴리이미드 필름인
    반도체 칩 캐리어 조립체.
  13. 제 12 항에 있어서,
    상기 금속화된 폴리이미드 필름은 약 40 미크론 내지 약 60 미크론 범위의 두께를 갖는
    반도체 칩 캐리어 조립체.
  14. 제 13 항에 있어서,
    상기 플렉시블 기판의 상기 제 1 표면상의 상기 전기 전도성 리벳은 약 125 미크론 내지 약 175 미크론 범위의 높이를 가지며, 상기 제 1 표면상의 상기 금속화된 경로는 약 100 미크론 내지 약 150 미크론 범위의 높이를 갖는
    반도체 칩 캐리어 조립체.
  15. 반도체 칩 캐리어 조립체를 제조하는 방법에 있어서,
    ① 플렉시블 기판을 진공 고정구내에 도입하는 단계―상기 진공 고정구는 상기 플렉시블 기판의 바닥 표면상의 비균일체를 수용하기 위한 개구를 구비함―와,
    ② 진공을 인가하여 상기 플렉시블 기판을 상기 진공 고정구상에 평탄하게 지지하는 단계와,
    ③ 미세다공성 필름 기판과 경화가능한 접착제를 포함하는 접착제 조성물을 상기 플렉시블 기판위에 위치시키는 단계와,
    ④ 상기 접착제 조성물위에 보강재를 배치하고 그 위에 압축 판을 배치하는 단계와,
    ⑤ 상기 접착제 조성물에 약 135℃ 내지 약 190℃ 범위의 온도 그리고 약 10 psi 내지 약 1000 psi 범위의 압력을 약 5분 내지 약 1시간 동안 인가함으로써 상기 경화가능한 접착제를 경화시키는 단계를 포함하는
    반도체 칩 캐리어 조립체의 제조방법.
  16. 제 15 항에 있어서,
    상기 경화 단계는 약 140℃ 내지 약 160℃ 범위의 온도와 약 20 psi 내지 약 200 psi 범위의 압력에서 약 20분 내지 약 45분 동안 이루어지는
    반도체 칩 캐리어 조립체의 제조방법.
  17. 제 15 항에 있어서,
    경화가 약 15분보다 작은 시간 동안 이루어진 경우, 경화가 이루어진 온도에서 상기 반도체 칩 캐리어 조립체를 사후 베이킹(post baking)하는 단계를 더 포함하는
    반도체 칩 캐리어 조립체의 제조방법.
KR1019980013604A 1997-04-22 1998-04-16 반도체 칩 캐리어 조립체 및 그의 제조방법 KR100273617B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/844,865 US5973389A (en) 1997-04-22 1997-04-22 Semiconductor chip carrier assembly
US8/844,865 1997-04-22
US8/844865 1997-04-22

Publications (2)

Publication Number Publication Date
KR19980081466A KR19980081466A (ko) 1998-11-25
KR100273617B1 true KR100273617B1 (ko) 2001-01-15

Family

ID=25293822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013604A KR100273617B1 (ko) 1997-04-22 1998-04-16 반도체 칩 캐리어 조립체 및 그의 제조방법

Country Status (3)

Country Link
US (2) US5973389A (ko)
JP (1) JPH10326809A (ko)
KR (1) KR100273617B1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3284262B2 (ja) * 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
JP3460559B2 (ja) * 1997-12-12 2003-10-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
US6570250B1 (en) * 2000-02-24 2003-05-27 Honeywell International Inc. Power conditioning substrate stiffener
CH695407A5 (de) * 2000-07-03 2006-04-28 Esec Trading Sa Verfahren und Einrichtung zur Montage von Halbleiterchips auf einem flexiblen Substrat.
JP2002134650A (ja) 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US8148803B2 (en) * 2002-02-15 2012-04-03 Micron Technology, Inc. Molded stiffener for thin substrates
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
GB2389882B (en) * 2002-05-28 2005-03-16 Emhart Inc An improved blind fastener
JP3813540B2 (ja) * 2002-05-28 2006-08-23 富士通株式会社 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
KR20020060656A (ko) * 2002-06-24 2002-07-18 민병성 연성 인쇄 회로기판
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US20040036170A1 (en) 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US20040108580A1 (en) * 2002-12-09 2004-06-10 Advanpack Solutions Pte. Ltd. Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
ES2359375T3 (es) * 2003-11-04 2011-05-20 Supernus Pharmaceuticals, Inc. Formas de dosificación de dosis única diaria de trospio.
US20050127484A1 (en) * 2003-12-16 2005-06-16 Texas Instruments Incorporated Die extender for protecting an integrated circuit die on a flip chip package
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US7288431B2 (en) * 2004-09-02 2007-10-30 Micron Technology, Inc. Molded stiffener for thin substrates
KR100839219B1 (ko) * 2007-04-06 2008-06-17 김창수 연성회로기판용 보강판 가접장치 및 그를 이용한 보강판가접방법
US8907467B2 (en) * 2012-03-28 2014-12-09 Infineon Technologies Ag PCB based RF-power package window frame
US9508563B2 (en) * 2012-07-12 2016-11-29 Xilinx, Inc. Methods for flip chip stacking
US10468399B2 (en) 2015-03-31 2019-11-05 Cree, Inc. Multi-cavity package having single metal flange
US9629246B2 (en) 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
US9997476B2 (en) 2015-10-30 2018-06-12 Infineon Technologies Ag Multi-die package having different types of semiconductor dies attached to the same thermally conductive flange
US10225922B2 (en) 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687280A (en) * 1984-04-27 1987-08-18 Raychem Corporation Heat activatable sealing piston
US5261157A (en) * 1991-01-22 1993-11-16 Olin Corporation Assembly of electronic packages by vacuum lamination
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
EP0560072A3 (en) * 1992-03-13 1993-10-06 Nitto Denko Corporation Anisotropic electrically conductive adhesive film and connection structure using the same
US5386341A (en) * 1993-11-01 1995-01-31 Motorola, Inc. Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
US5512360A (en) * 1994-09-20 1996-04-30 W. L. Gore & Associates, Inc. PTFE reinforced compliant adhesive and method of fabricating same
JPH08306818A (ja) 1995-05-01 1996-11-22 Hitachi Ltd 半導体装置
JPH0936275A (ja) 1995-07-21 1997-02-07 Toshiba Corp 表面実装型半導体装置の製造方法
JPH0964111A (ja) 1995-08-21 1997-03-07 Toray Ind Inc Ｔａｂ用接着剤付きテープおよび半導体装置
US5611884A (en) * 1995-12-11 1997-03-18 Dow Corning Corporation Flip chip silicone pressure sensitive conductive adhesive
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
US5873162A (en) * 1997-02-11 1999-02-23 International Business Machines Corporation Technique for attaching a stiffener to a flexible substrate

Also Published As

Publication number Publication date
US20020046804A1 (en) 2002-04-25
US5973389A (en) 1999-10-26
US6517662B2 (en) 2003-02-11
JPH10326809A (ja) 1998-12-08
KR19980081466A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
KR100273617B1 (ko) 반도체 칩 캐리어 조립체 및 그의 제조방법
US6784375B2 (en) Interconnection structure for interconnecting printed circuit boards
KR100488412B1 (ko) 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
US6338195B1 (en) Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
JP3661444B2 (ja) 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US7180007B2 (en) Electronic circuit device and its manufacturing method
US7709744B2 (en) Gas venting component mounting pad
JP2000514955A (ja) Ｚ軸相互接続方法および回路
JPH0738222A (ja) 剛性−可撓性回路基板およびその製造方法
KR20080056016A (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP2603102B2 (ja) 電子部品搭載用基板の製造方法
US7056129B2 (en) Anisotropically electroconductive adhesive film, method for the production thereof, and semiconductor devices
KR20120049144A (ko) 전자부품을 가진 배선기판 및 그 제조방법
JPS63150930A (ja) 半導体装置
JP3554249B2 (ja) 接着材およびこれを用いた電子部品
US20030082848A1 (en) Semiconductor device and manufacturing method
JPH1070363A (ja) 印刷配線板の製造方法
JP4231229B2 (ja) 半導体パッケージ
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JPH11163203A (ja) 半導体装置とその製法および配線テープ
KR980013552A (ko) 서로 마주보는 전극들을 상호접속하기 위한 접속시트 및 이 접속시트를 사용하는 전극 접속구조 및 접속방법
JPH0794861A (ja) 回路接続方法
JP3885254B2 (ja) プリント配線板の製造方法
CN118522703A (zh) 一种采用板级封装的桥堆整流模组封装结构及加工方法
CN113036571B (zh) 一种连接器的制备方法、连接器及集成器件

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee