KR100272702B1 - 터널 효과 장치 및 그 제조 방법 - Google Patents

터널 효과 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100272702B1
KR100272702B1 KR1019970708445A KR19970708445A KR100272702B1 KR 100272702 B1 KR100272702 B1 KR 100272702B1 KR 1019970708445 A KR1019970708445 A KR 1019970708445A KR 19970708445 A KR19970708445 A KR 19970708445A KR 100272702 B1 KR100272702 B1 KR 100272702B1
Authority
KR
South Korea
Prior art keywords
tunneling
clusters
molecules
electron
tunnel
Prior art date
Application number
KR1019970708445A
Other languages
English (en)
Other versions
KR19990021970A (ko
Inventor
세르게이 파블로비치 구빈
블라디미르 블라디미로비치 콜레소프
에브게니 세르게비치 솔다토프
아르템 세르게비치 트리포노프
브라디미르 빅토로비치 카닌
게나디 보리소비치 코무토프
세르게이 알렉산드로비치 야코벤코
Original Assignee
윤종용
삼성전자주식회사
세르게이 알렉산드로비치 야코벤코
게나디 보리소비치 코무토프
세르게이 파블로비치 구빈
카닌 블라디미르 빅토로비치
블라디미르 블라디미로비치 콜레소프
아르템 세르게비치 트리포노프
에브게니 세르게비치 솔다토프
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from RU96105544A external-priority patent/RU2105386C1/ru
Priority claimed from RU96112308A external-priority patent/RU2106041C1/ru
Application filed by 윤종용, 삼성전자주식회사, 세르게이 알렉산드로비치 야코벤코, 게나디 보리소비치 코무토프, 세르게이 파블로비치 구빈, 카닌 블라디미르 빅토로비치, 블라디미르 블라디미로비치 콜레소프, 아르템 세르게비치 트리포노프, 에브게니 세르게비치 솔다토프 filed Critical 윤종용
Publication of KR19990021970A publication Critical patent/KR19990021970A/ko
Application granted granted Critical
Publication of KR100272702B1 publication Critical patent/KR100272702B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00Subject matter not provided for in other groups of this subclass
    • H10N99/05Devices based on quantum mechanical effects, e.g. quantum interference devices or metal single-electron transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/7613Single electron transistors; Coulomb blockade devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/937Single electron transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

터널 효과장치는 입력전극(3), 출력전극(4) 및 터널링 배리어들로 분리된 N개의 제어전극들(5)을 포함하고, 상기 배리어들과 배리어간의 공간은 터널링 접합들을 형성하는 분자들과 클러스터들의 정열된 구조로서 배열된다. 각 제어전극(5)은 분자들과 클러스터들(2)의 정열된 구조의 영역에 위치한다. 분자들과 클러스터들의 치수와 성질들은 비교적 높은 (실온) 온도에서 단일 전자 상관된 전자 터널링을 제공한다. 터널효과장치는 피제어 상관된 전자 터널링을 기초로 작용한다. 터널링 전류를 제어할 수 있으면, 단일전자 터널링 접합들을 토대로 다양한 전자게이트회로들을 구축하는 길을 열어주고, 이에 따라 단일 전자 아날로그 및 디지털 장치들, 특히 고감도 센서들을 생성하는 길을 열어준다. 터널효과장치를 제공하는 방법은 고체상태 기판상에 입력전극, 출력전극 및 제어전극들을 형성하는 단계와, 그 다음 터널링 전자들의 국부화 중심들인 순서대로 형성된 활성 분자들과 클러스터들을 가지는 불활성 유전 분자 매트릭스를 형성하는 단계를 구비하여 단일전자 터널링 접합들을 형성한다. 터널효과장치에서 사용된 실온에서의 터널링 배리어들을 통하여 개별적인 전류 캐리어들의 이산적인 터널링의 효과는 또한 단일전자 트랜지스터에 적용될 수 있고, 논리 "1" 과 "0"이 전자의 존재 유무에 대응하는 단일전자 게이트회로들을 구축하는데 이용될 수 있다.

Description

터널 효과 장치 및 그 제조 방법{Tunnelling device and method of producing a tunnelling device}
수년 전에 서로 상관된 전자 터널링에 대한 기본적인 현대 이론이 정립되었다. 이 새로운 물리학 및 기술 영역에 나타난 세계적인 관심은 단일전자 현상에 대한 연구 및 그에 기초한 새로운 유망기술들의 개발에 의해 제공된 매우 넓은 잠재력 및 전망에 관한 것이다.
물리학의 관점에서, 단일전자현상이란 다양한 마이크로- 및 나노-스케일 구조에서 전자들이 쿨롱 정전기적인 상호작용에 기인한 전자적인 상관관계를 갖는다는 것을 의미한다. 한편, 단일전자공학이란 그러한 전자장치를 개발하는 것을 의미하고 그 동작개념은 고립된 전자들에 의한 정보 코딩에 기초한다.
하나의 선행기술로서, 3-리드 (3-전극) 반도체장치 (미국 특허 4,286,275, NPC 357/12, 1981)가 알려져 있다. 이 3-리드 반도체장치는 다수캐리어의 자유행정의 길이의 차수의 물리적인 크기를 갖는 베이스영역, 베이스영역에 대해 제1 배리어 (장벽)를 형성하고 광양자-기계적인 터널링에 충분한 배리어폭을 특징으로 하는 에미터영역, 및 베이스영역에 대해서 상기 제1 배리어보다 낮은 배리어를 형성하는 컬렉터영역의 조합을 포함하여 구성되어, 상기 컬렉터영역은 광양자-기계적인 터널링을 금지하기에 충분히 높은 배리어폭과, 상기 에미터, 베이스 및 콜렉터 영역의 각각의 옴접촉(ohmic contact)을 특징으로 한다.
논의 중인 3-리드 (3-전극) 반도체장치는 약 10-12초의 전환시간을 특징으로 하고 음의 동저항을 가지며, 다수 캐리어의 자유행정의 길이와 비교될 수 있는 폭을 갖는 베이스영역에 의해 분리된 컬렉터영역의 더 넓은 배리어영역의 배리어높이를 능가하는 배리어높이를 갖는 에미터영역내의 얇은 배리어영역으로부터 생성된다. 상기 반도체장치의 동작은 베이스영역을 거쳐 컬렉터영역까지 전기적인 도전성의 기본 메카니즘으로서의 광양자-기계적인 터널링에 기초한다.
그 응용분야는 증폭, 전환스위칭, 및 동저항의 생성에 있다.
주요 특징들로서는 그를 통해 흐르는 터널링전류가 무시할 수 있을 정도로 컬렉터배리어의 폭은 작다. 에미터-베이스 접합은 광양자-기계적인 터널링에 기인한 주 도전성을 제공한다.
치수는 베이스가 100Å이고, 에미터의 배리어의 폭은 80Å이고, 컬렉터배리어의 폭은 120 내지 150Å이다.
상술한 반도체장치는 에미터영역으로부터 베이스영역까지의 전기적인 도전성및 베이스영역을 거쳐 컬렉터영역으로의 핫 (hot) 다수 캐리어의 전송에 대한 주요 메카니즘으로서 광양자-기계적인 터널링에 기초한다.
다른 하나의 선행기술로서, 3-리드 (3-전극) 반도체장치 (미국 특허 4,912,531, NPC 357/12, 1990)가 알려져 있다. 이 3-리드 반도체장치는 MOS트랜지스터로서 작용한다. 이는 3개 리드의 반도체소자가 일반적으로 소스, 게이트, 및 드레인으로서 생각될 수 있음을 의미한다. 그 출력단자는 터널링효과에 의하여, 양자화웰들의 다수의 병렬회로와 교통하며, 그 각각은 그안의 에너지레벨이 이산적으로 양자화하기에 적절히 적다. 그러한 각 피트(pit) 회로에서, 제2 피트는 제2 공통도체에 접속되는 반면에, 제1 피트는 제1 공통 도체에 전자적으로 접속된다.
나노전자공학 및 컴퓨터 설비에서 절연 분자 랑그무이-블로드게트 (Langmuir-Blodgett)층 (미국특허 제5,079,179, NPC 37/141, 1992)을 갖는 갈륨비소 전자소자를 제조하는 방법이 알려져 있다. 이 소자는 갈륨비소 기판과 도체 단자사이에 삽입된 랑그무이-블로드게트 (LB)막으로 나타나는 절연층을 형성하고 있다.
상기 층의 두께는 가변적이어서, 장치의 기능적 특징을 설정할 수 있다. LB-막의 분자의 극성 헤드기는 기판으로서 사용된 갈륨비소의 표면상태를 비활성화하는데 선택된다. 분자들의 극성 헤드를 위한 바람직한 산- 및 아미노-기들이 알려져 있다. LB-층은 전계효과트랜지스터용 제어배리어의 높이를 증가시키고 갈륨비소 기판내의 파괴된 본드들과 표면 결함들을 비활성화시키는 것으로 알려져 있다. LB층은 반전모드 동작을 가능하게 한다. 이 방법은 단지 거대규모의 장치, 즉 전계효과 트랜지스터 및 다이오드를 제작하는데만 적용될 수 있다.
나노전자공학의 기능적 소자들을 제조하는 가장 유망한 방법들중의 하나는 유기물관련 전자장치를 제조하는 방법 (EP 0469243 H01L 29/28, 1992)으로, 전류가 전자적으로 도전하는 단일 분자 또는 다중 단일 분자막을 통해 흐르는 전자장치를 제조하는 방법을 제공한다.
유기물관련 전자장치를 제조하는 방법은 표면상에 절연막을 구비한 제1 및 제2 전극을 형성하는 단계; 하나의 마스크로서 상기 제1 및 제2 전극들을 사용하여 절연막을 엣칭하는 단계; 단일 분자 또는 다중 단일 분자막을 형성하는 단계; 제3 전극으로서 작용하는 기판표면상에 전해적으로 고분자화할 수 있는 기들을 직접 또는 간접적으로 포함시키는 단계; 전해적으로 고분자화할 수 있는 기들이 고분자화하도록 상기 제1 및 제2 전극들에 전압을 인가하는 단계; 및 기판으로부터 제3 전극을 인출하는 단계를 포함한다.
유기 전자장치를 제조하는 방법은 랑그무이-블로드게트기법을 사용하여 전해적으로 고분자화할 수 있는 기들을 포함하는 단일분자막 또는 다중 단일분자막을 형성하는데 효과적이다. 더욱이, 유기물관련 전자장치를 개발할 수 있는 가능성을 제공하며, 고분자화할 수 있는 기들을 포함하는 단일분자막 또는 다중 단일분자막을 형성함에 있어서, 결과막의 고분자화 전에 이루어지는 비수성 유기용매로부터 기판표면으로 고분자화할 수 있는 비포화기들을 함유하는 실란-기반 표면제의 화학적 흡착에 의한 적어도 한 층의 분자막을 형성한다.
더욱이, 전자장치를 제조하는 방법에 의하면, 전해적으로 고분자화할 수 있는 기들을 함유하는 적어도 하나의 분자막층을 기판표면상에 형성하는 것은 상기 비포화기들의 전해적 고분자화 전에 이루어진다. 이는 전기적으로 도전하는 결합기들을 통하여 상기 제1 및 제2 전극들 사이의 결합을 가능하게 하기 위하여, 상기 제1 및 제2 전극들에 전압을 인가함으로써 이루어진다. 여기서, 상기 실란-기반 표면제는 사실상 그 단부에 클로실릴 (chlorosilyl)기를 함유한 화학물질이다.
상기 방법을 실행하는 필수적인 선행조건은 단일분자막 또는 다중 단일분자막들이 폴리치에닐렌 (polythienylene)기와 같은 전기적으로 도전성인 결합기들을 함유하여 상기 제1 및 제2 전극들 사이의 본딩이 상기 폴리치에닐렌 기들에 의해 수행된다.
유기 전자장치를 제조하는 공지된 방법은 상기 전극들 사이에 삽입된 전해적으로 고분자화된 단일분자막 또는 다중 단일분자막에 의해 하나의 고체상태 기판상에 상기 제1 및 제2 전극들을 형성하고, 제3 전극을 상기 제1 및 제2 전극들 뿐만 아니라 상기 단일분자막 또는 다중 단일분자막에 직접적으로 또는 간접적으로 접속시킴으로써 특징화된다. 상기 제3 및 제2 전극들 사이에 전압을 인가함으로써 상기 제1 및 제2 전극들 사이에 전류가 흐르도록 하고 그 인가된 전압변화에 따르는 전류를 제어한다.
상술한 설명의 관점에서, 공지된 방법은 유기물 관련 전자장치를 제조하고 전기적으로 도전성인 단일분자막 또는 다중 단일분자 유기막을 통해 흐르는 전류를 이용하는 데 효과적이다.
전류가 흐르는 영역은 유기물내에, 구체적으로는 상기 유기 단일분자막 또는 다중 단일분자 유기막내에 존재하는 결합링크에 의해 결정된다. 상기 링크들은 상기 막의 전해적 고분자화로부터 결과되어, 높은 기능적 능력을 가지며 전체 치수를 축소한 장치를 얻을 수 있다.
전기적으로 도전성인 결합본드들을 갖는 고분자들이 전기적으로 도전성인 2개의 전극들에 대해서 자기 조직의 개념상 매우 효과적으로 이루어질 수 있다는 것은, 전해적 고분자화와 더불어 화학적 흡착 또는 LB기법의 사용에 기인한다. 그 결과 매우 완벽한 전자 유기 장치들이 얻어질 수 있다.
본 발명은 일반적으로는 나노전자공학 및 컴퓨터 설비의 기능적 구성요소를 생성하기 위한 방법에 관한 것으로, 보다 상세하게는 터널 효과 장치에 관한 것이다. 본 발명은 실온에서 동작할 수 있는 단일전자 논리게이트, 단일전자 메모리 회로 및 센서들을 생성하는 응용예를 제공한다.
도 1a는 본 발명에 따르는 방법에 의한 터널 효과 장치의 기능도의 평면도이다.
도 1b는 도 1a의 측면도이다.
도 2는 터널 효과 장치의 전압-전류 특성을 도시한다.
도 3은 제어전극에 가까이 위치한 클러스터를 도시한 300K의 온도에서 하나의 제어전극 (분자 단일 전자 트랜지스터)을 구비한 터널 효과 장치의 신호 (제어) 특성을 나타낸다.
<도면의 주요부분에 대한 부호의 설명>
1...기판,
2...단일분자막 또는 다중 단일분자 매트릭스로 만들어진 클러스터 및 분자,
3...입력전극, 4...출력전극,
5...N 제어전극.
그러므로, 본 발명의 목적은 다소 높은 (실내) 온도에서 단일 전자 터널링의 이론에서 동작하는 전자장치를 제공하는 것이다.
터닐링접합에서의 전극들의 상호 콘덕턴스는 다소 낮고, 즉 터널링접합 자체의 콘덕턴스보다 훨씬 낮다는 것이 공지되어 있다. 단일 전자의 터널링 후에, 포텐셜 차는 값 e/C (여기서 e=1.6×10E-19 F, C는 접합의 콘덕턴스이다.)에 의해 변한다. 이에 따라서, 한 전자의 터널링 후에 시스템의 정전기적 에너지의 특성 변화스케일은 e2/2C이다.
그런 시스템의 정전기적인 에너지는 다음 수학식 1.1과 같다.
E=Q2/2C; Q=Q0+ne (e>0)
여기서, Q0는 전극들의 일함수들 사이의 차이 φi에 따르는 상수이다.
Q0=C(φ12)/e
여기서, n은 접합을 통하는 전자들의 수이다.
다음의 2가지 기본 조건들은 고립된 전자들의 터널링효과를 달성하기 위한 만족되어야 한다.
1. 접합의 정전기적인 에너지에 대해서 열적인 변동의 최소값 조건은 수학식 1.3과 같다.
e2/2C>>kT
여기서, k는 볼쯔만 상수이고 T는 온도이다.
2. 외부 세계로부터 물체를 거의 완벽하게 격리시키는 조건은 다음과 같다. 이 경우, 터널링배리어를 통해 약한 전자 상호교환이 가능하다. 그런 격리 조건은 단순한 양적인 의미를 갖는다. 즉 결과적인 접합들의 터널링 저항값은 이른바 양자저항보다 매우 높아야 한다.
RQ=h/4e2(약6.5k옴)
여기서, h는 플랭크상수이다.
상기 수학식 1.4의 조건을 만족시키는 것은 열적 잡음이 완전히 금지될 때 제로 온도에서 조차 접합을 통하여 전자들의 랜덤 운동내에서 증명하는 양자화 잡음에 대한 금지효과를 제공한다. 이 경우, 전자들은 그 전하가 이에 따라서 결정되도록 물체상에 나누어 배치하게 된다.
따라서, 터널링 중에 열적 수학식 1.3 및 양자 수학식 1.4 전하 변동이 시스템 재충전 에너지와 비교하여 상대적으로 낮을 때 고립된 전자 터널링의 효과가 관찰될 수 있다.
접합 전하 Q가 -e/2<Q<e/2의 범위에 있을 때 그 자유행정 에너지가 이 경우 증가되기 때문에 터널링이 그 시스템에 대해서 불리하다는 것이 논증될 수 있다. 따라서, 어떤 포텐셜 차이도 그 접합에 인가되지 않을 때, 또는 그러한 차이가 너무 낮을 때, 어떠한 터널링 효과도 일어나지 않는다. 그 현상을 쿨롱 블로킹이라 부른다.
이하, Q를 접합에 접속된 전류원하에 변하게 하는 경우, 즉 Q=I(t)일 때, 쿨롱블로킹 범위의 한계중의 하나를 넘어 신장되고, 다소 e/2를 초과할 것이다. 그 결과, 전자터널링효과는 효과적으로 유리한 것으로 판명되어, 그 접합전하는 -e/2보다 다소 높게 되도록 변한다. 즉, 그 접합전하는 클롱블로킹의 범위안으로 다시 들어가게 된다. 접합의 외부 재충전이 새로운 터널링동작의 효과적인 장점의 조건을 확립할 때까지, 즉 e상에서 완전한 접합전하가 증가할 때까지, 다음의 한 전자를 터널링하는 것이 불리하다고 판명되는 이유이다. 따라서, 접합에서의 전하 Q의 단일 전자 변화와 그 전압 V=Q/C의 단일 전자 변화는 주파수 f=I/e에서 발생할 것이다. 여기서, I는 접합을 통하는 평균 전류이다. 이 경우, 단일전자 터널링 접합내의 전자 터널링은 시간 상관을 갖는다.
다수의 접합을 구비한 더 복잡한 시스템들에서, 다양한 접합에서의 터널링 동작의 엄격한 공간 상관이 가능하다. 2개의 직렬접속된 접합들의 경우, 이들 중 하나를 통한 전자 터널링은 전압에 가산하여 다른 접합을 통한 터널링의 가능성을 추가한다. 양 접합들이 저항이 다르고 이에 따라 터널링시간이 매우 넓게 다른 경우 [1], 그러한 공간 상관은 매우 현저하게 천명된다. 따라서, 그 시스템을 통해 흐르는 평균 터널링 전류는 하부 저항 접합에 의해 결정된다. 양 접합부에서의 전자 터널링을 위한 조건들은 중앙전극상의 전하를 외부에서 변화시킴으로써, 즉 양자를 초과하는 고저항을 통하여 유도 (또는 주사) 함으로써, 변하게 할 수 있다. 그 결과 단일전자 트랜지스터가 얻어진다. 전류 I(t)와 V의 고정값을 갖는 제어전압 Vg 사이의 관계는 시스템의 신호특성이라 불리운다. 상기 관계는 근본적으로는 하나의 기본 전하와 동일한 주기를 갖는 주기관계이다: I(Q+e)=I(Q).
상관된 단일 전자 터널링의 이론은 에너지 스펙트럼이 연속적인 것으로서 특히 간주될 수 있는 적절히 큰 전극들을 갖는 접합들에 대해서 유효하다. 상기 접합들의 치수가 축소되어 에너지 스펙트럼의 공간 양자화가 실질적으로 될 때, 접합들을 터널링하는 특징들이 어떻게 변하는 가에 대해서 많은 관심이 주어진다. 매우 작은 금속체 (가령 금속 입자) 또는 분자 (클러스터)를 통하여 단일 전자 터널링의 상관 프로세스 상의 에너지 스펙트럼의 이산성 효과를 설명하는 어떠한 강력한 이론도 지금까지 개발되지 않았다.
그러나, 적절히 높은 전자들의 양이 물체상에 존재할 때, 에너지 스펙트럼의 이산성 효과는 단일 전자 특정 특성과는 별도로 전압-전류특성이 드러날 수 있는 어떤 조건아래의 결과가 된다. 또한, 마이크로구조의 존재는 전자에너지의 공간 양자화의 치수 영향에 의해 설명된다.
본 발명에 의해, 인공적으로 생성된 안정한 분자구조에서 실온의 단일전자 터널링 모드상에서 작동하는 독특한 전자장치가 제공될 수 있다.
터널효과 장치를 생성하는 제안된 방법에 의하면, 유전성 층간, 즉 터널링 배리어를 형성하는 불활성 분자들의 간단한 단일층보다 오히려 터널링 접합을 형성하고 및 단일 전자 상관된 전자 터널링을 제공하는 특수 분자들 및 클러스터들을 고정함으로써, 정열된 분자구조는 기판상에 평면 금속 (또는 반도체) 전극들의 시스템내에 형성된다.
이에 따라서, 분자들 및 클러스터들은 공지된 랑그무이-블로드게트 기법을 사용하여 고정될 때, 결합된 다중 요소층이 물표면상에 형성된다. 상기 층은 단일전자 터널링 접합들을 형성하는 양수성 분자들 또는 클러스터들에 의해 구성된다. 이 때, 결과적인 단일 분자층은 물표면으로부터 기판 표면으로 전달된다.
단일 전자 상관된 터널링의 조건들을 만족시키는 정렬된 분자구조를 형성하는 방법은 다음과 같이 구성된다. 즉, 이 방법은 분자들 및 클러스터들(2)의 결합층은 화학적 흡착 또는 랑그무이-블로드게트 기법을 사용하여, 준비된 금속 전극들(3,4,5)을 갖는 기판(1)상에 증착된다.
유기-금속 클러스터들은 상관된 터널 전송을 위한 분자 단일 전자 회로들을 확정하기 위한 독특한 일련의 성질을 소유한다. 즉 소수의 금속원자들을 구성하는 클러스터 핵은 클러스터의 원자구조에 영향을 주지 않는 가변적인 수를 갖는 추가 전자들의 존재를 허용하는 전자 구조를 갖는다. 전형적인 클러스터 핵은 가까이 위치한 자유 전자 레벨들의 존재이며, 그럼으로써 터널링전자는 클러스터 핵으로의 전자 터널링의 평균 시간보다 짧은 시간동안 높은 온도에서 한 레벨로부터 다른 레벨로 빠르게 지나가도록 한다. 그 결과, 다음의 한 터널링 전자의 구성의 양자 제한은 없으며, 그 상황을 공진하는 터널링과 기본적으로 구별하고 시스템들내에 단지 고유한 특성은 단일 전자 터널링의 이론에서 고려된다. 그들의 핵에서 단지 소수의 금속전자들을 갖는 클러스터안의 온도에서, 핵의 전자구조 레벨들에 대해 양자화하는 전자들의 영향들이 실질적으로 되며, 그 온도는 단일전자 장치의 작동온도보다 훨씬 낮다는 것을 강조할 필요가 있다.
한 클러스터의 유기성 셀은 사실상 그 성질들이 터널링 전자의 존재와는 무관한 고정된 터널링 배리어이다. 클러스터 쉘(shell)의 특성 치수들은 높은 터널링 침투성을 제공하고 그에 따라서 짧은 터널링시간을 제공한다. 더욱이, 배리어의 터널링 저항은 단일 전자 상관된 터널링이론에 의해 부가된 기본적인 요구사항인 양자 저항 (약 6.5킬로옴)보다 실질적으로 높다.
쉘 및 핵의 다양한 조합적인 타입들의 특성을 갖는 유기-금속의 클러스터들의 타입들에 대해 광범위한 선택이 이루어지므로, 터널링 구조의 양 변수들 (즉, 유효 커패시턴스 및 콘덕턴스)과 특정 시스템, 즉 터널 효과 장치내에서 물리화학적인 고정을 위하여 중요한 클러스터쉘의 단지 화학적인 특성들을 변화시킬 수 있도록 한다. 게다가, 단일 전자 상관된 터널링의 모드에서의 동작은 유기-금속이외의 장치를 제작하는 데 사용될 수 있는 적절한 물리화학적인 성질, 예를 들면 카보란, 플레른등을 처리하는 다른 활성 분자들 및 클러스터들의 시스템에서 가능하다.
2가지 기본적인 문제들이 단일 전자 터널 효과장치를 생성할 때 해결될 수 있다:
-전자들의 단일 전자 수송을 제공하는 성질들을 처리하는 적절히 안정한 능동적인 분자들 또는 클러스터들을 선택하는 것; 및
-그러한 분자들 및 클러스터들로부터 정열된 구조를 기판상에 형성하는 것.
카보란 클러스터가 지금까지 알려진 매우 다양한 클러스터들중에서 선택된 것은 그 안정도에 주로 기인한다. 약 15Å의 특징 크기를 갖는 카보란 클러스터는 상기 클러스터상에 기판이 배열되며, 15Å보다 훨씬 적은 특징 표면 뷸규칙도의 특성을 갖는다. 기판에 클러스터가 안정하게 유지될 필요가 있다. 더욱이 기판은 전기적으로 도전성을 가져야 한다. 적절히 높은 콘덕턴스와 2.46Å에 동일한 그래파이트 격자공간을 가지는 약 1Å의 특징 표면 불규칙도를 가지는 것에 기인한 높이 배향된 열분해 그래파이트로 만들어진 기판들은 상기 조건들을 만족시킨다.
기판에 분자들의 신뢰성있는 홀딩을 얻기 위하여, 랑그무이-블로드게트 기법이 사용된다. 랑그무이-블로드게트 막들은 기판이 단일층으로 피복된 물상태의 표면을 지나갈 때 분자들의 한 엄격한 단일 분자층을 다른 층의 뒤로 전송함으로써 마련된, 고체 기판상에 양수성 분자들에 의해 형성된 사실상의 단일- 또는 다층 피복들이다.
본 발명에 의한 장치의 분자 성분의 구조는 다음과 같다. 스테아릭산과 그에 병합된 카보란 클러스터들의 결합막은 상기 LB기법을 사용하여 열분해 그래파이트의 원자적으로 유화적인 표면에 적용된다. 상기 막은 상기 스테아릭산의 매트릭스를 가지고 기판상에 고정된 클러스터들의 분자특성을 갖는다.
나노전자급의 회로를 구성하기 위한 상관된 전자 터널링의 효과를 이용하면, 독립적인 신호를 사용하여 이중-접합구조에서 터널링 전류를 제어하는 가능성에 대한 문제는 매우 중요하다.
다음의 패턴은 단일 전자 트랜지스터를 구성하기 위해 사용된다. 기판상에 지지된 클러스터는 기판으로부터 절연된 제어전극 가까이에 위치되고, 상기 전극은 전계효과에 의하여 클러스터상에 전하를 형성한다. 그런 전극 및 클러스터의 상호 콘덕턴스의 수치적인 평가는 상기 단일 전자 트랜지스터를 제작하는데 필요한 값이 상기 전극과 클러스터사이의 공간이 100나노미터를 초과하지 않을 때 얻어진다는 것을 증명한다. 수볼트 정도의 전압이 이 경우 전극에 인가되어야 한다.
실제로, 그러한 구조는 그래파이트 크리스탈 격자 (2.46Å)의 한 셀의 크기와 동일한 100나노미터 정도의 크기의 표면 마감을 갖는 매우 배향된 열분해 그래파이트로 만들어진 기판상에 증착된 미세 스트립들의 이중 층 (유전체-도체) 시스템으로 나타난다. 유전체로 사용되는 것은 Al2O3이고 도체로 사용되는 것은 Au이다.
그런 전극들의 시스템은 현재의 나노리토그라피의 기술로 준비된다. 상기 전극들의 구성은 길고 좁은 스트립들의 다수 (100개 정도)의 "빗(comb)"으로 나타난다. 스트립간 공간은 충분히 작아서 스트립 가까이에 클러스터가 있을 확률은 적절히 높게 된다. 한편, 상기 공간은 매우 크기 때문에 (수백 나노미터정도), 주사터널 현미경의 침(needle)이 표면을 주사할 수 있다. 이들과 다른 기술적인 조건들 사이의 타협의 결과로, 이웃하는 전극들 사이의 공간은 약 400 나노미터이도록 선택되고, 전극폭도 마찬가지로 측정된다.
이상 제안된 단일 전자 터널 효과 장치를 마련하기 위한 방법은 고체상태의 기판의 표면상에 클러스터 및 분자들을 신뢰성있게 고정시키는 기술을 사용한다. 채용된 기술의 요지는 양수성 물질들 (가령 스테아릭 산)에 기초한 랑그무이 막의 매트릭스로 터널-활성화된 클러스터들과 분자들을 통합하는데 있다. 제안된 기술은 클러스터 분자들의 단일층 구조를 얻기 위해 제공된다. 그 기술은 나노입자들을 함유하는 다중 요소 랑그무이 막들의 물리화학적인 성질들의 연구에 기초한다. 고분자화된 양수성 물질의 랑그무이 단일층의 매트릭스는 활성인 클러스터와 분자들을 신뢰성 있게 고정하여, 전극들의 전계의 영향하에 이동하지 못하도록 한다. 활성인 클러스터들과 분자들을 더욱 신뢰성있게 고정하기 위하여, 양수성 물질들, 예를 들면 스테아릭 산과 일정 비율로 혼합되어 각 클러스터와 분자가 스테아릭산 분자들로 완전히 둘러싸이게 한다.
현재, 그러한 미세 치수를 갖는 고립 구조의 특성을 기록하는 유일한 기술로 판명된 것은 주사터널마이크로스코피와 스펙트로스코피 기술이다. 상기 기술은 원자 해상도를 가지고 물체를 가능한 관찰하고 연구한다.
제안된 터널효과장치의 기능적인 능력을 입증하기 위하여, 주사터널마이크로스코피 (STM)와 스펙트로스코피 (STS)기술이 사용된다. 주사터널 마이크로스코피 (STM)이 사용되면, 임의 작은 (원자단위까지 내려감) 치수를 갖는 단일전자 시스템의 특성을 측정가능하게 한다.
주사터널 마이크로스코피의 구성은 표면 릴리프(relief)를 나타내는 3차원 패턴을 얻는데 효과적이고, 또한 침-기판 회로에 원하는 물체들을 접속하는 것을 가능하게 한다.
직류모드가 측정에 사용된다. 상기 모드에서, 터널링 전류는 직류로 유지되고, 표면상의 침의 각 위치는 피드백회로의 도움으로 유지되고 고정된다.
제안된 터널효과장치를 구성하기 위하여, 약 20Å을 측정하는 금속함유 카보란 클러스터들이 사용된다. 한 활성요소로서 그런 클러스터들을 사용하면, 액상질소 (약 77K)의 온도에서 및 실온 (약 300K) (도 2 참조)에서의 그 시스템에서 단일전자 현상들을 관찰가능하게 한다.
"침클러스터 핵" 및 "클러스터핵-기판" 접합들은 제작중인 단일전자 STM-기반 트랜지스터내의 터널링 접합들로 제공된다. 제어전극 (3) (도 1)에 전압을 인가할 때의 전계효과를 사용하여, 클러스터속에 유도된 전하 Q0는 시스템에 흐르는 전류 조건을 수정하고 제어로서 작용한다.
클러스터들과 클러스터 분자들은 대체적으로 구형에 가깝고 가벼운 원자들 또는 기본 분자들의 리간드 쉘로 둘러싸인, 대칭의 특성을 갖는 조밀하고 무거운 핵을 포함하기 때문에, 다른 유기 및 무기 분자들과 다르다. 클러스터 분자들의 전자구조의 구체적인 특성, 즉 가까이 이격된 가장 높은 점유도를 갖는 분자궤도들과 각각의 가장 낮은 점유도를 갖는 분자궤도들 (그들 모두는 대체로 약하게 본딩되어 있다)의 조밀한 네트워크의 존재는, 한편으로는 다중 단일 전자 가역 접합들의 클러스터들의 출현에 책임이 있으며, 다른 한편으로는 전자를 추가하거나 제거한 후 클러스터 분자들의 핵에 적절한 안정성을 부여한다.
본 발명에 따르면, 요구된 특징 치수들 (100Å 미만)을 가지며 그러한 분자들 및 클러스터들내의 전자들의 에너지 스펙트럼의 구조상에 명확한 제한들을 부가함이 없이, 그런 분자들 및 클러스터들의 정열된 구조내 전자 터널링의 쿨롱 블로킹효과를 제공할 수 있는 적절한 분자들 및 클러스터들 (특히, 금속-함유 분자 클러스터들)은 터널링배리어들과 배리어간 공간 (터널링 전자들이 나누어 배치되는 영역)을 형성하는 제안된 터널 효과 장치의 활성요소들로 사용된다. 터널링 전자들이 나누어 배치된 이들 분자들과 클러스터들 (특수한 경우로서 단일 분자)은 도 1의 금속 (또는 반도체)의 입력, 출력 및 제어전극들 사이에 속박된 공간에 적절히 정열된 방법으로 배치되어 있다. 이 경우, 터널 전류는 입력 전극(1) 및 출력전극(2)상에 흐르며, 제어전극들(3)은 전극들 (도 3)의 터널 전류에 대한 효율적인 제어를 수행한다. 그 결과, 제어전극(3)상의 전압이 꾸준히 변할 때, 터널링 전류의 주기적인 비지속적인 변화가 감지된다. 제안된 장치가 다양한 센서들을 제조할 때 사용되면, 전자기적 계들, 환경적인 요소들 사이의 상호작용 및 장치의 활성영역 (즉, 단일 전자 터널링 접합들)과 같은 어떤 외부 영향하에 터널링 전류는 변하게 된다. 터널링 전자들이 나누어 배치되는 활성 분자들의 공간적으로 정열된 안정화는 화학적으로 불활성인 물질의 매트릭스내의 상기 분자들의 정열된 배열에 기인하여, 또는 그 장치의 구성요소들과의 화학적인 본드에 의하여 제공된다.
제안된 방법은 다음과 같이 실행된다.
불활성 분자 매트릭스내에 고정된 고립 클러스터들의 단일 분자층을 형성하기 위한 랑그무이-블로드게트 기법이 사용된다. 상기 기법은 명확한 클래스의 물질의 액상 표면상에 전자막들을 형성하고, 상기 막들을 고체 기판상에 전달할 때 효과적이다.
카보란 클러스터들 및 스테아릭 산을 함유한 결합된 랑그무이 단일층들을 형성하기 위하여, 10-3M의 농도를 갖는 테트라하이드로프란내 클러스터와 스테아릭산의 용액들이 준비된다. 그 다음, 두가지 용액들은 스테아릭산과 카보란 클러스터들을 다음의 비율로 함유하는 용액들을 마련한다: 1:32, 1:20, 1:16, 1:12, 1:8, 1:4, 1:1, 2:1, 4:1, 8:1, 12:1, 16:1, 20:1, 32:1. 단일층을 형성하기 위하여, 테트라하이드로프란내 스테아릭산 및/또는 카보란 클러스터의 용액은 물 서브페이스 (pH=5.6)의 표면에 적용되고, 상기 용액의 농도는 4·10-4M(스테아릭산 분자들과 클러스터들의 총수에 의하여) 이 된다. 용매가 증발하는 데 요구되는 5분이 지나서, 단일층은 분당 분자당 3Å2의 속도로 압축된다. 단일층을 그래파이트 기판상의 물표면으로부터 전달하기 전에, 단일층은 25mN/cm의 압력을 받을 때까지 이동가능 배리어로 압축되고, 그 때 상기 단일층은 쉐퍼 (Scheffer)기법을 이용하여 0.5 mm/min의 속도로 새로이 준비된 깨진 그래파이트 표면상에 전달된다. 단일층을 기판상에 전달할 때, 25mN/cm의 표면압력이 일정하게 유지된다. 소수성 꼬리들을 가지고 외측으로 배향된 단일층을 준비하기 위하여, 단일층을 물표면에 적용하기 전에 기판을 물안에 담근다. 친수성 꼬리들을 가지고 외측으로 배향된 단일층을 준비할 때, 일단 기판이 물에 완전히 담겨지면, 단일층은 붕괴가 일어날 때까지 최대한 압축된다. 이 때, 단일층은 물펌프로 빨려지고, 욕조 영역은 최대로 증가되며, 그 후 기판은 물로부터 인출된다.
스테아릭산에 기초하여 랑그무이 단일층속으로 카보란 클러스터들을 만드는 가능성 및 구체적인 특성을 명확히 하기 위하여, 탈이온화된 물 (pH=5.6)의 표면상의 스테아릭산과 카보란 클러스터들로 이루어진 결합된 단일층들의 압축 등온선들을 연구해 왔다. 스테아릭산 분자들이 없는 카보란 클러스터들은 물표면상에 안정한 랑그무이 단일층들을 형성하지 않으며, 표면 압력은 카보란 "단일층"의 압력에 대응하여 3mN/min을 초과하지 않는다. 스테아릭산 분자들 (스테아릭산/클러스터 비율 k는 0.6과 12 안에 있음)로 도핑되어 있을 때, 카보란 클러스터들은 명백한 상호협력적인 성질들을 나타내는 안정한 양수성 단일층들, 즉 표면압력의 값 Pmax는 70 mN/min을 형성하는 반면에, 스테아릭산과 카보란 클러스터들을 위한 값 Pmax는 각각 55mN/min 및 3 mN/min이다.
따라서, 명백한 상호협력적인 성질의 안정한 결합된 랑그무이 단일층들은 비양수성 분자들을 통합함으로써, 즉 카보란 클러스터들을 스테아릭산의 고전적인 랑그무이 단일층들속으로 통합함으로써 준비되었다.
이 경우, 활성 분자들과 클러스터들은 그들 스스로 함께 LB막들을 형성하지 않는다. 그 이유는 상기 산들이 잘 연구되고 응용에 편리하므로 그속에 만들어진 클러스터 분자들과 지방산들의 LB막들의 결합이 사용되기 때문이다. 따라서, 단일 전자 전자공학에서 사용될 수 있는 클러스터들의 타입을 선택하는 문제는 기판상의 선택된 클러스터들을 고정하는 문제와 분리되어 왔고, 그 두가지 문제들이 해결되었다. 제안된 발명의 신규성은 지방산과 클러스터들의 결합막이 물표면상에 준비되고, 이 때 상기 막이 기판으로 전달된다는 점에 있다. LB막내의 클러스터분자들의 명확한 농도에서, 클러스터 분자들은 정열된 구조를 형성한다.
300K의 온도에서 STM을 사용하여, 스테아릭산에 통합된 클러스터들을 가지는 스테아릭산의 단일분자 층의 전압-전류 특성 및 스펙트럼 (즉, 전압에 대한 전압-전류 특성의 아날로그 도함수)를 측정할 때, 전압-전류 특성들중 어떤 특이성이 발견되었고, 이는 단일전자 터널링의 기존 이론의 데이터와 잘 맞는다. 그럼으로써, 인공적으로 형성된 안정한 분자구조내 실온에서 단일전자 터널링의 안정하게 재생가능한 구현에 대한 실험적 증거를 얻을 수 있다.
실온에서 취한 측정치들은 고정된 동작점에서 "STM 침-클러스터-기판"의 트랜지스터 분자 터널링을 통해 흐르는 전류가, 제어전극상의 꾸준한 전압변동에 비지속적으로 및 더욱이 주기적으로 의존한다는 것을 입증한다. 따라서, 터널전류와 제어전압 사이의 실험적인 관계, 즉 분자 단일전자 트랜지스터의 신호특성이 단일 전자 전자공학의 이론으로부터 유도된 이론적인 관계 트랜지스터와 일치하는 것이 알려져 있다. 신호특성상 각 주기는 단일 전자 전자공학의 "정통" 이론에 따라서, 하나의 전자에 의한 클러스터 전하의 변화에 의해 설명된다.
한편으로는 신호특성의 대칭 및 다른 한편으로는 전압-전류 특성내의 단계들의 존재는, 이중 접합 시스템 "STM 침-클러스터-기판"에서, 접합들 "STM 침-클러스터"와 "클러스터-기판"은 근사적으로 동일한 커패시턴스값들을 가지나, 그들 저항의 값들에서 광범위하게 다르다는 사실에 의해 설명된다.
터널효과 장치의 형성방법에 의하면, 유전체 층간, 즉 터널링배리어를 형성하는 불활성 분자들의 단일층보다 장치내의 터널링접합들과 하나의 단일전자 상관된 전자 터널링을 형성하도록 하는 활성 분자들과 클러스터들을 고정함으로써, 정열된 분자구조는 평면 금속 (또는 반도체)의 시스템내의 기판상에 형성된다.
이에 따라서, 공지된 랑그무이 기법을 이용하여 그러한 분자들 및 클러스터들을 고정할 때, 다중 요소 결합된 단일 분자층은 물표면상에 형성되고, 상기 층은 불활성 양수성 분자들과 단일 전자 터널링 접합을 형성하는 활성 분자들 및 클러스터들에 의해 형성되고, 이 때 그렇게 형성된 다중 요소 단일 분자층은 물표면으로부터 형성된 기판의 표면상에 존재한다.
단일전자 터널링 접합들의 시스템을 형성하기 위하여 기판표면상에 분자들의 화학적 흡착을 사용할 때, 활성 분자들과 클러스터들은 상기 분자들과 클러스터들을 상기 기판표면과 본딩하는 대응하는 화학적인 기들을 포함하여야 한다. 더욱이, 기판과 상기 대응하는 분자들과 클러스터들을 본딩하는 화학적인 작용에 덧붙여, 활성 분자들과 클러스터들을 상기 불활성 분자들의 수행된 분자층속에 만드는 것이 가능하다.
일단 랑그무이-블로드게트 기법 또는 화학적인 흡착 과정을 사용하여, 단일- 또는 다층 분자구조들이 형성되면, 결과적인 분자구조들은 그들의 안정도 및 외부 영향에 대한 저항을 증가시키기 위하여 고분자화된다.
단일전자 터널링 접합들을 형성하는 활성 분자들과 클러스터들을 평면 전극들의 시스템내에 고체 상태 기판의 표면상에 정열된 분자구조를 형성하는 분자들로서 사용하면, 제안된 장치의 신규하고 유용한 성질, 즉 단일전자 상관된 전자 터널링을 기초한 작용을 하게 할 수 있다.
여기서 제안된 터널 효과 장치는 다음과 같은 장점들로 뚜렷이 구별된다. 즉, 장치 (분자들과 클러스터들)의 활성 요소들은 엄격하게 고정되고 동일한 구조(원자 구성) 및 그에 따른 치수를 갖는다. 이는 장치들의 활성 요소들의 확인을 위해 제공되고, 이에 따라 그들 작용 패러미터들의 재생정도와 명확한 외부 영향에 대한 동일 응답을 제공한다.
제안된 터널효과장치는 전통적인 회로구축개념과 아주 새로운 정보코딩의 개념 모두에 기초한 디지털 및 아날로그 장치의 개발에 유효하며, 개별 전자들은 정보전송매체로서 작용한다.
장치의 활성요소들 (활성 분자들과 클러스터들)은 극히 작은 치수 (예를 들면 카보란 클러스터의 분자는 약 20Å)를 가짐에 그 특징이 있으며, 상기 요소들의 사용으로 개발된 단일전자 장치들의 실질적인 축소화에 대한 전망을 밝게 한다.
장치의 활성 영역들 (단일전자 터널링 접합들)의 특징적인 치수들이 상대적으로 높은 (실온) 온도에서 피제어 단일전자 상관된 터널링을 제공하기에 충분히 작고, 장치의 극히 높은 감도가 장치의 활성 영역들상의 전하의 변화 (약 10-5e/Hz1/2)에 대해서 그들 온도에서 얻어지는 것은, 장치의 활성 영역들로서 나노미터 치수를 갖는 분자들과 클러스터들을 사용하기 때문이다.
공명 터널링에 기초하여 작용하는 공지된 터널 효과 장치로부터 뚜렷이 구별되는 것으로, 제안된 터널효과장치는 이산적인 에너지 레벨을 가지는 광양자 기계적인 웰들 사이의 공명 터널링보다 전자들의 임의 에너지 스펙트럼을 갖는 분자들과 클러스터들의 시스템내에서의 피제어 단일전자 상관된 전자 터널링에 기초하여 동작한다.
그 이유는 그 내부에 단일 전자 터널 접합들을 형성하는 분자들과 클러스터들내의 전자들의 에너지 스펙트럼의 구조위에, 어떠한 명확한 제한들도 제안된 장치에 부가되지 않기 때문이다. 응답속도에 대해서, 제안된 장치는 원형 보다 열등하지 않다. 즉, 본 장치는 공명 터널링의 영향에 따라 작용한다. 제안된 장치내의 전자 터널링중의 에너지 방출은 공지된 터널효과장치들의 경우보다 낮다. 원형으로부터 뚜렷한 특징으로서, 어떠한 직접적인 관련도 터널링 과정들과 출력전극에서 측정된 전류 사이에 제공되지 않으며, 터널링전류는 직접 제안된 장치에 기록된다.
원형내의 반도체 섬들보다는 제안된 장치내 활성요소들로서 (금속-함유 분자들 또는 클러스터들 포함) 분자들 또는 클러스터들이 사용된다.
지금까지 제안된 터널효과장치는 피제어 단일전자 상관된 전자 터널링에 기초하여 작용한다. 단일 전자 상관된 전자 터널링 현상은 이론적으로 예견되었고 기술되었고, 후에 실험적으로 입증되었다. 그러한 터널링전류를 제어를 가능하게 하면, 단일전자 터널링 접합들에 기초하여 다양한 전자회로들을 구축하는 길을 열어주게 되고, 그에 따라 단일전자 아날로그 및 디지털 장치들을 제공하는 길을 열어준다. 그러한 장치들을 제공하는 것은 개별적인 전자들이 정보캐리어들의 작용을 수행하는 점을 고려할 때, 그들 장치들이 정보코딩의 새로운 원리로 작용하기 때문에 매우 유망하며 미세 전자공학분야의 다른 개발을 위해 중요하다. 따라서, 그런 장치들은 다소 높은 속도 특성을 갖는다. 제안된 장치의 치수 패러미터들에 대응하는 속도 응답의 이론적인 평가는 약3·10-14s의 값을 가지며, 뿐만 아니라 단일 전자 잔송과정 중의 에너지 방출 값은 약10-24J이다. 전통적인 고체상태 평면 기술원리로 개발된 단일전자 장치들이 극히 낮은 온도들 (<1K)에서만 동작할 수 있지만, 본 발명의 피제어 단일전자 터널링에 기초하여 아날로그 및 디지털 회로장치들을 구축하는 기본적인 개념은 현재 이론적으로는 개발되어 있다. 단일전자 장치가 실온에서 작용하도록 하기 위해서, 그 활성 영역들의 특징적인 치수들 (즉, 단일 전자 터널링 접합들)은 100Å미만이어야 한다는 것이 이론상 알려져 있다. 그러나, 지금까지 알려진 고체상태 마이크로 전자공학 기술들은 현재 (아마 가까운 미래에도) 그런 장치들을 생산가능하게 개발할 수 없다.
100Å미만으로 측정되는 활성영역을 갖는 터널효과 장치들을 제조하는 방법은 새로운 클래스, 즉 나노전자공학의 장치 개발을 열었다. 터널효과장치에서 사용된 실온에서의 터널링 배리어들을 통하여 개별적인 전류 캐리어들의 이산적인 터널링의 효과는 단일전자 트랜지스터에 적용될 수 있고 단일전자 게이트 회로들을 구축하는 데 이용될 수 있으며, 이 경우 논리 "1" 및 "0"은 전자의 존재 유무에 대응한다.
본 발명의 제안된 방법에 의해 제공된 터널 효과장치들에 사용된 이산적인 단일 전자 터널링의 효과는 상이한 집적도와 매우 높은 수행 특성을 갖는 매우 다수의 아날로그 및 디지털 장치들을 생성하는 것을 허용한다.
매우 큰 스케일의 집적회로들의 개발 전망이 밝아졌으며, 상기 장치들은 극히 낮은 에너지 소비, 장치들의 매우 작은 치수들 및 높은 속도 특성들의 조합을 제공할 뿐만 아니라, 새로운 높은 감도를 갖는 센서들의 개발 전망을 밝게 한다.

Claims (12)

  1. 입력과, 출력 및 터널 배리어들을 가지고 분리된 제어전극을 구비한 터널효과장치에 있어서,
    N 제어전극들이 그안에 통합되고, 터널 배리어들과 배리어간 공간이 장치내의 단일전자 상관된 전자 터널링을 제공하는 터널링 접합들을 형성하는 분자들과 클러스터들의 정열된 구조로서 배열되고, 각 제어전극은 분자들과 클러스터들의 정열된 구조의 영역내에 위치함을 특징으로 하는 터널효과장치.
  2. 제1항에 있어서, 상기 입력, 출력 및 제어전극들은 하나의 고체상태 기판의 표면상에 위치함을 특징으로 하는 터널효과장치.
  3. 제1항에 있어서, K<N 인 경우 상기 입력전극 및 K 제어전극들은 고체상태 기판의 표면상에 위치하고, N-K 제어전극들과 출력전극은 고체상태 기판의 표면으로부터 벗어나, 분자들과 클러스터들의 정열된 구조의 영역에 위치함을 특징으로 하는 터널효과장치.
  4. 제1항 또는 제2항에 있어서, 상기 기판은 그래파이트로 만들어짐을 특징으로 하는 터널효과장치.
  5. 제1항 또는 제2항에 있어서, 상기 입력, 출력 및 제어전극들은 금으로 만들어짐을 특징으로 하는 터널효과장치.
  6. 제1항 내지 제5항을 통하여 기술된 터널효과장치를 제조하는 방법에 있어서, 원자적으로 유연한 고체상태 기판의 표면상에 입력, 출력 및 제어전극을 형성하는 단계와, 그 다음 단일 분자막 또는 다중 단일분자막을 형성하는 단계를 구비하고, 상기 단일 분자막 또는 다중 단일분자막이 터널링 전자들의 국부화 중심들인 고정적으로 형성된 활성 분자들과 클러스터들을 가지는 불활성 유전 분자 매트릭스로서 배열되고, 단일 전자 터널링 접합들을 형성하며, N-1 제어전극들은 원자적으로 고체상태 기판의 표면상에 부가적으로 형성됨을 특징으로 하는 터널효과장치의 제조방법.
  7. 제6항에 있어서, 내장된 상기 활성 분자들과 클러스터들을 가지는 불활성 유전 분자 매트릭스는 랑그무이-블로드게트 기법을 사용하여 형성됨을 특징으로 하는 터널효과장치의 제조방법.
  8. 제6항 또는 제7항에 있어서, 고분자화할 수 있는 화학기를 함유한 분자들이 불활성 유전 분자 매트릭스를 형성하는데 이용됨을 특징으로 하는 터널효과장치의 제조방법.
  9. 제6항, 제7항, 또는 제8항에 있어서, 상기 터널링 전자들의 국부화 중심들인 고정적으로 형성된 활성 분자들과 클러스터들을 가지는 불활성 유전 분자 매트릭스의 형성 및 단일 전자 터널링 접합들의 형성은 분자구조의 추가적인 고분자화 전에 수행됨을 특징으로 하는 터널효과장치의 제조방법.
  10. 제6항에 있어서, 상기 고정적으로 형성된 활성 분자들과 클러스터들을 가지는 불활성 유전 분자 매트릭스는 화학적인 흡착 구조로 형성됨을 특징으로 하는 터널효과장치의 제조방법.
  11. 제6항 또는 제10항에 있어서, 고분자화할 수 있는 화학기를 함유한 분자들이 불활성 유전 분자 매트릭스를 형성하는데 이용됨을 특징으로 하는 터널효과장치의 제조방법.
  12. 제6항, 제10항, 또는 제11항에 있어서, 상기 터널링 전자들의 국부화 중심들인 고정적으로 형성된 활성 분자들과 클러스터들을 가지는 불활성 유전 분자 매트릭스의 형성 및 단일 전자 터널링 접합들의 형성은 분자구조의 추가적인 고분자화 전에 수행됨을 특징으로 하는 터널효과장치의 제조방법.
KR1019970708445A 1996-03-26 1997-03-25 터널 효과 장치 및 그 제조 방법 KR100272702B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
RU96105544 1996-03-26
RU96105544A RU2105386C1 (ru) 1996-03-26 1996-03-26 Туннельный прибор
RU96112308 1996-06-21
RU96112308A RU2106041C1 (ru) 1996-06-21 1996-06-21 Способ изготовления туннельного прибора

Publications (2)

Publication Number Publication Date
KR19990021970A KR19990021970A (ko) 1999-03-25
KR100272702B1 true KR100272702B1 (ko) 2000-11-15

Family

ID=26653867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970708445A KR100272702B1 (ko) 1996-03-26 1997-03-25 터널 효과 장치 및 그 제조 방법

Country Status (8)

Country Link
US (1) US6057556A (ko)
EP (1) EP0836232B1 (ko)
JP (1) JP3635409B2 (ko)
KR (1) KR100272702B1 (ko)
CN (1) CN1097857C (ko)
AU (1) AU2579297A (ko)
DE (1) DE69721929T2 (ko)
WO (1) WO1997036333A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9724642D0 (en) 1997-11-21 1998-01-21 British Tech Group Single electron devices
FR2772984B1 (fr) 1997-12-19 2003-07-25 Commissariat Energie Atomique Procede de formation d'un reseau regulier d'ilots semi-conducteurs sur un substrat isolant
JPH11186538A (ja) * 1997-12-24 1999-07-09 Fujitsu Ltd 単一電子トンネル接合素子を利用した位相同期型回路装置とその製造方法
WO2000041245A1 (en) * 1998-12-30 2000-07-13 Alexander Mikhailovich Ilyanok Quantum-size electronic devices and methods of operating thereof
DE69922776T2 (de) * 1999-01-21 2005-12-08 Sony International (Europe) Gmbh Nanoteilchenstruktur zur Anwendung in einer elektronischen Anordnung, insbesondere in einem chemischen Sensor
US6339227B1 (en) 1999-02-01 2002-01-15 The Mitre Corporation Monomolecular electronic device
KR100325689B1 (ko) * 1999-12-01 2002-02-25 오길록 전자-홀 결합을 이용한 단전자 메모리 소자
JP2001168317A (ja) 1999-12-13 2001-06-22 Nec Corp 金属微粒子秩序構造形成方法
DE10042663A1 (de) * 2000-08-31 2002-03-14 Deutsche Telekom Ag Eletronenspektrometer
US6423583B1 (en) * 2001-01-03 2002-07-23 International Business Machines Corporation Methodology for electrically induced selective breakdown of nanotubes
US6483125B1 (en) 2001-07-13 2002-11-19 North Carolina State University Single electron transistors in which the thickness of an insulating layer defines spacing between electrodes
US6653653B2 (en) 2001-07-13 2003-11-25 Quantum Logic Devices, Inc. Single-electron transistors and fabrication methods in which a projecting feature defines spacing between electrodes
WO2003021635A2 (en) 2001-09-05 2003-03-13 Rensselaer Polytechnic Institute Passivated nanoparticles, method of fabrication thereof, and devices incorporating nanoparticles
JP3974429B2 (ja) * 2002-02-28 2007-09-12 株式会社東芝 乱数発生素子
US6673717B1 (en) 2002-06-26 2004-01-06 Quantum Logic Devices, Inc. Methods for fabricating nanopores for single-electron devices
WO2004027877A1 (ja) * 2002-09-19 2004-04-01 Sharp Kabushiki Kaisha 抵抗変化機能体およびその製造方法
JP2007515361A (ja) * 2003-03-06 2007-06-14 レンセラー・ポリテクニック・インスティチュート ナノ粒子の、室温におけるバルク固体からの迅速な生成
ITTO20030217A1 (it) * 2003-03-25 2004-09-26 Fiat Ricerche Dispositivo elettronico comprendente un film a struttura
US7067341B2 (en) * 2003-10-28 2006-06-27 Stmicroelectronics S.R.L. Single electron transistor manufacturing method by electro-migration of metallic nanoclusters
US7602069B2 (en) 2004-03-31 2009-10-13 Universität Duisburg-Essen Micro electronic component with electrically accessible metallic clusters
DE102004040238A1 (de) * 2004-08-13 2006-02-23 Hahn-Meitner-Institut Berlin Gmbh Flexibler Nanotransistor und Verfahren zur Herstellung
WO2007002539A2 (en) * 2005-06-24 2007-01-04 Applied Nanoworks, Inc. Nanoparticles and method of making thereof
DE502005001746D1 (de) * 2005-07-26 2007-11-29 Univ Duisburg Essen Mikroelektronisches Bauelement
TWI278072B (en) * 2005-12-28 2007-04-01 Ind Tech Res Inst Nano grain varied-resistance memory
US20080245769A1 (en) * 2006-07-17 2008-10-09 Applied Nanoworks, Inc. Nanoparticles and method of making thereof
US20140150860A1 (en) * 2011-05-16 2014-06-05 The Board Of Trustees Of The University Of Illinoi Electronic device from dissipative quantum dots
CN102891083B (zh) * 2011-07-22 2016-10-19 中国人民解放军国防科学技术大学 一种制备室温单电子晶体管的方法
JP6010172B2 (ja) * 2015-04-06 2016-10-19 株式会社東芝 不揮発性半導体記憶装置
CN106595897B (zh) * 2016-11-15 2018-11-16 湖南理工学院 隧道效应超灵敏度电磁控制恒温系统
CN115220085B (zh) * 2022-07-06 2023-06-09 苏州科技大学 探测隧穿电离电子初始横向位置的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3277313A (en) * 1963-07-05 1966-10-04 Burroughs Corp Solid state quantum mechanical tunneling apparatus
US4286275A (en) * 1980-02-04 1981-08-25 International Business Machines Corporation Semiconductor device
US4912531A (en) * 1984-06-29 1990-03-27 Texas Instruments Incorporated Three-terminal quantum device
US5032877A (en) * 1984-07-02 1991-07-16 Texas Instruments Incorporated Quantum-coupled ROM
JPH0770690B2 (ja) * 1986-01-14 1995-07-31 オリンパス光学工業株式会社 三次元トンネルメモリ装置
US5079179A (en) * 1987-10-09 1992-01-07 Hughes Aircraft Company Process of making GaAs electrical circuit devices with Langmuir-Blodgett insulator layer
JP2507153B2 (ja) * 1990-07-31 1996-06-12 松下電器産業株式会社 有機デバイスとその製造方法
US5347140A (en) * 1991-08-27 1994-09-13 Matsushita Electric Industrial Co., Ltd. Resonant electron transfer device
JP3560630B2 (ja) * 1994-02-09 2004-09-02 株式会社日立製作所 単一電子素子
GB9415718D0 (en) * 1994-08-03 1994-09-21 Hitachi Europ Ltd Conduction control device
US5731598A (en) * 1995-06-23 1998-03-24 Matsushita Electric Industrial Co. Ltd. Single electron tunnel device and method for fabricating the same
US5844279A (en) * 1995-09-14 1998-12-01 Kabushiki Kaisha Toshiba Single-electron semiconductor device

Also Published As

Publication number Publication date
EP0836232A4 (en) 2000-01-19
DE69721929D1 (de) 2003-06-18
US6057556A (en) 2000-05-02
EP0836232A1 (en) 1998-04-15
AU2579297A (en) 1997-10-17
EP0836232B1 (en) 2003-05-14
JPH11500583A (ja) 1999-01-12
WO1997036333A1 (fr) 1997-10-02
JP3635409B2 (ja) 2005-04-06
KR19990021970A (ko) 1999-03-25
CN1097857C (zh) 2003-01-01
CN1189921A (zh) 1998-08-05
DE69721929T2 (de) 2004-05-13

Similar Documents

Publication Publication Date Title
KR100272702B1 (ko) 터널 효과 장치 및 그 제조 방법
Ball et al. Science at the atomic scale.
US7189435B2 (en) Nanofabrication
US6846682B2 (en) Chemically synthesized and assembled electronic devices
Mantooth et al. Fabrication, assembly, and characterization of molecular electronic components
US7422696B2 (en) Multicomponent nanorods
US7572669B2 (en) Nanocylinder arrays
Whang et al. Large-scale hierarchical organization of nanowires for functional nanosystems
Janes et al. Electronic conduction through 2D arrays of nanometer diameter metal clusters
US6562633B2 (en) Assembling arrays of small particles using an atomic force microscope to define ferroelectric domains
Amlani et al. Demonstration of a functional quantum-dot cellular automata cell
DE69333226T2 (de) Elektronischer schaltkreis im nanobereich und verfahren zu dessen herstellung
US6663797B2 (en) Stabilization of configurable molecular mechanical devices
RU2106041C1 (ru) Способ изготовления туннельного прибора
Calame Molecular junctions: from tunneling to function
KR100796280B1 (ko) 디엔에이를 이용한 규비트의 제조 방법
Aviram et al. SYMPOSIUM H
RU2105386C1 (ru) Туннельный прибор
JPH09129637A (ja) 微細パターン形成方法
AU2002255741A1 (en) Nanofabrication
Xu Nonlinear electrical properties of one-dimensional nanostructures
Hamers STM imaging of molecules and molecular nanostructures
Chen et al. Electrochemical Fabrication of Metal Nanocontacts and Nanogaps
Andres et al. Linked Gold Clusters: A Model System for Studying Single Electron Tunneling at Room Temperature
Chen et al. Nanocontacts and Nanogaps

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 17

EXPY Expiration of term