KR100796280B1 - 디엔에이를 이용한 규비트의 제조 방법 - Google Patents

디엔에이를 이용한 규비트의 제조 방법 Download PDF

Info

Publication number
KR100796280B1
KR100796280B1 KR1020050127630A KR20050127630A KR100796280B1 KR 100796280 B1 KR100796280 B1 KR 100796280B1 KR 1020050127630 A KR1020050127630 A KR 1020050127630A KR 20050127630 A KR20050127630 A KR 20050127630A KR 100796280 B1 KR100796280 B1 KR 100796280B1
Authority
KR
South Korea
Prior art keywords
dna
quantum
metal electrode
qubit
present
Prior art date
Application number
KR1020050127630A
Other languages
English (en)
Other versions
KR20060025999A (ko
Inventor
안도열
황종승
황성우
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020050127630A priority Critical patent/KR100796280B1/ko
Publication of KR20060025999A publication Critical patent/KR20060025999A/ko
Application granted granted Critical
Publication of KR100796280B1 publication Critical patent/KR100796280B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 디엔에이(DNA)로 구성되는 큐비트(qubit)의 제조 방법에 관한 것으로서, 종래의 양자 컴퓨터를 구성하는 큐비트를 제조하기 위한 기술적 방법으로는 원자핵의 스핀, 초전도체 미세 구조, 전자의 스핀, 원자의 여기 상태, 광자의 편광 상태, 양자점 내부의 전자 상태 또는 탄소 나노 튜브와 같은 나노 세선을 이용하고 있으나 큐비트 제조 물질의 크기와 모양, 성분을 정확하게 조절하기 어려운 단점이 있다. 본 발명의 목적은 길이의 조절이 수 나노 미터의 크기로 가능하며 폭이 2나노미터로 일정한 디엔에이의 특징을 활용하여 기존의 큐비트 제조 물질이 가지고 있는 단점을 극복하고 신뢰성 있는 동작 특성이 있는 큐비트의 제조 방법을 제공하는 데 있다. 본 발명은 길이가 0.34나노미터인 염기의 길이 방향 배열로 이루어진 디엔에이와, 디엔에이에 전자를 공급하고 배출하는 소스와 드레인으로 이루어진 금속 전극과, 디엔에이의 정해진 부분에 전자를 가두고 제어하기 위한 배리어 게이트와 위상 제어 게이트로 이루어진 금속 전극과, 가두어진 전자를 검출할 수 있는 양자 검출기의 기능을 가지는 단일 전자 트랜지스터와, 디엔에이의 양단에 화학적으로 결합하여 있는 티올기(-SH)와, 반도체 기판을 포함하는 구성이 제시된다. 본 발명에 의하여 제작되는 큐비트는 양자 효과를 이용하는 양자컴퓨터의 핵심 소자로 사용되며 디엔에이의 정확한 길이 제어와 일정한 폭에 의하여 큐비트의 동작 특성이 개선되어 뛰어난 성능의 양자 컴퓨터를 제작할 수 있는 효과가 있다.
디엔에이, 큐비트, 양자 컴퓨터, 양자 검출기, 티올기

Description

디엔에이를 이용한 규비트의 제조 방법{Fabrication Method of Qubit using DNA}
도 1은 발명에 사용되는 티올기가 결합한 디엔에이의 개략적인 구성도이다.
도 2는 본 발명의 실시 예에 따른 소스와 드레인 금속 전극 사이에 연결되어 있는 디엔에이의 구성도를 나타낸다.
도 3은 본 발명의 실시 예에 따른 디엔에이와 게이트 금속 전극, 위상 제어 게이트 금속 전극을 포함하는 소자의 구성도를 나타낸다.
도 4는 본 발명의 실시 예에 따른 디엔에이와 게이트 금속 전극, 위상 제어 게이트 금속 전극을 포함하는 소자의 단면도를 나타낸다.
도 5는 본 발명의 실시 예에 따른 디엔에이와 게이트 금속 전극, 위상 제어 게이트 금속 전극, 양자 검출기를 포함하는 소자의 단면도를 나타낸다.
도 6은 본 발명의 실시 예에 따른 디엔에이와 게이트 금속 전극, 위상 제어 게이트 금속 전극, 양자 검출기를 포함하는 소자의 회로 구성도를 나타낸다.
(도면의 주요부분에 대한 부호의 설명)
10: 디엔에이,
20: 티올기,
30: 소스 금속 전극, 31: 드레인 금속 전극,
32: 제1 배리어 게이트 금속 전극,
33: 제1 위상 제어 게이트 금속 전극,
34: 제2 배리어 게이트 금속 전극,
35: 제2 위상 제어 게이트 금속 전극,
36: 제1 양자 원통, 37: 제2 양자 원통,
40: 제1 양자점,
41: 제1 양자점 소스 금속 전극,
42: 제1 양자점 드레인 금속 전극,
43: 제2 양자점,
44: 제2 양자점 소스 금속 전극,
45: 제2 양자점 드레인 금속 전극,
50: 반도체 기판, 51: 부도체 박막.
본 발명은 양자컴퓨터용 전자 소자 제조 분야에 관한 것으로, 특히 디엔에이(DNA)를 이용하여 규비트(Qubit)를 제조하는 방법에 관한 것이다.
전자 소자의 정보 처리 능력을 높이기 위해서 사용되는 고전적인 방법으로는 소자의 집적도 또는 동작속도를 증대하는 방법이 사용되고 있으나, 이러한 방법은 사진 인쇄 기술과 성능 개선 기술의 난이도가 증대함에 따라 기술적 한계에 이르고 있다. 따라서, 이러한 한계를 극복하기 위한 방법으로서 물질의 양자 상태를 이용하는 전자 소자에 대한 연구가 진행되고 있다. 일례로서, 특정한 공간에 구속되어 있는 전자에 대하여, 고전적인 방법에서는 전자의 있고 없음에 따른 두 가지 만의 정보가 제공되지만 양자 상태를 이용한 방법에 있어서는 전자가 있을 확률을 정보화함으로써 무수히 많은 정보를 제공할 수 있다.
상기 양자 상태를 이용하는 소자의 기본 단위인 큐비트(qubit)를 제작하기 위한 기술로서는 대표적으로 원자핵의 스핀, 초전도체 미세 구조, 전자의 스핀, 원자의 여기 상태, 광자의 편광 상태, 양자점 내부 전자의 여기 상태 또는 탄소 나노 튜브와 같은 나노 세선이 이용되고 있다. 이들 기술에 대해서는 각각 「M. A. Nielsen, I. L. Chuang, Quantum Computation and Quantum Information, Cambridge, United Kingdom, Cambridge University Press, 2000」및 「Giuliano Benenti, Giulio Casati, Giuliano Strini, Principles of Quantum Computation and Information: Basic Concepts Vol 1, Singapore, World Scientific Publishing, 2004」의 문헌에 상세하게 논의되어 있으며, 이들 문헌은 모두 본원에 참조로 인용된다.
그러나, 지금까지 개발되어 있는 기술은 양자 상태를 만들고 제어하기 위한 소자의 구조가 복잡하거나, 크기가 수십 나노미터 단위로 매우 작아서 제작이 용이하지 않으므로 정확한 동작특성을 얻기가 쉽지 않다. 본 발명의 형태는 수십 나노미터의 크기를 가지는 디엔에이(DNA)와 같은 유기 구조물 및 이것에 결합한 무기 구조물을 포함하며, 이들로부터 양자 상태를 추출하고, 이를 형성하는 방법을 제공한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출한 것으로서, 0.34나노미터를 기본 단위로 하는 원하는 길이로 조절할 수 있는 디엔에이를 합성하고, 디엔에이의 양끝에 황(sulfur)과 수소로 구성되어 있는 티올기(-SH)가 화학적으로 결합할 수 있도록 화학적 처리를 한 뒤에, 합성된 디엔에이에 배리어 게이트와 위상 제어 게이트를 연결하여 전자의 양자 상태를 형성하고, 또한 이를 검출하기 위한 양자점으로 구성된 양자 검출기를 형성하여 큐비트를 구성함으로써 기존의 큐비트에 비하여 신뢰성 있는 양자 소자의 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 디엔에이(DNA)를 이용한 규비트(qubit)의 제조는, 0.34나노미터를 기본 단위로 하여 길이를 임의로 조절할 수 있는 디엔에이(10); 금속 전극에 디엔에이를 결합시키기 위하여 디엔에이의 양단에 화학적으로 결합하여 있는 티올기(20); 소스 금속 전극(30); 드레인 금속 전극(31); 배리어 게이트 1 금속 전극(32); 위상 제어 게이트 1 금속 전극(33); 배리어 게이트 2 금속 전극(34); 위상 제어 게이트 2 금속 전극(35); 양자 원통 1(36); 양자 원통 2(37); 양자점 1(40); 양자점 1 소스 금속 전극(41); 양자점 1 드레인 금속 전극(42); 양자점 2(43); 양자점 2 소스 금속 전극(44); 양자점 2 드레인 금속 전극(45);을 구비하는 것을 특징으로 한다.
본 발명에 있어서, 반도체 기판(50) 위에 형성되어 있는 상기 디엔에이(10), 소스 금속 전극(30), 드레인 금속 전극(31), 양자점, 게이트 금속 전극과 여타의 금속 전극들이 반도체 기판(50)을 통하여 서로 전기적으로 연결되어 전도가 이루어지는 것을 방지하기 위해서는 반도체 기판(50) 위에 실리콘 산화물 또는 이와 유사한 전기적 절연물질로 구성되는 부도체 박막(51)을 먼저 형성한 뒤에 그 위에 디엔에이, 양자점, 전극을 형성하거나 또는 부도체로 구성되어 있는 기판 위에 형성하는 것이 바람직하다.
상기에 표시되어 있는 큐비트를 제조하기 위하여, 본 발명은 생물학적 분자들이 화학적 곁합력에 의하여 스스로 조립하는 자기조립화 성질을 이용할 수 있으며 구체적으로 데옥시리보핵산(DNA) 및 리보핵산(RNA)등과 같이 자기조립화 성질을 포함하는 물질들의 특징을 이용할 수 있다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 디엔에이(10)를 이용한 큐비트의 제조 방법은, 0.34나노미터를 기본 단위로 하여 일정한 길이의 디엔에이(10)를 구성하고 디엔에이의 양끝에 티올기(20)를 결합하는 제 1단계; 상기 티올기(20)가 결합하여 있는 디엔에이(10)가 일정한 간격의 소스 금속 전극(30)과 드레인 금속 전극(31) 사이에 자발적으로 결합하여 전도 채널이 형성하는 제 2단계; 디엔에이(10)의 정해진 위치에 배리어 게이트와 위상 제어 게이트를 형성하여 양자 원통(quantum tube)을 제작하는 제 3단계; 디엔에이(10)의 길이방향에 대하여 수직으로 미세한 길이가 떨어진 위치에 양자점(quantum dot)을 형성하고 이의 양 옆에 소스와 드레인을 형성하여 양자 검출기를 형성하는 제 4단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서 상기 1단계에서 길이가 0.34나노미터인 디엔에이(10)의 염기의 개수를 결정함으로써 디엔에이(10)의 길이를 0.34나노미터의 단위로 정확하게 제어하거나, 디엔에이(10)의 양끝에 티올기(20)를 결합하기 위한 방법으로는 화학적 합성으로 이루어지는 것이 바람직하다.
이하, 첨부된 도면 1 내지 도면 5를 참조하면서 본 발명에 따른 디엔에이를 이용한 큐비트 제조 방법을 공정 단계별로 상세하게 설명한다.
먼저, 염기의 개수를 결정함으로써 정해진 길이의 디엔에이(10)를 합성한 뒤에 이의 양끝에 티올기(20)를 결합시킨다. 디엔에이(10)는 게이트 전극과 양자 검출기의 크기와 전자 구속 효과를 고려하여 작게는 수백 나노미터 이내가 될 수 있으며 크게는 1 마이크로 미터 내외의 길이를 가질 수 있다.
도면 1은 소스와 드레인 전극 사이에서 연장될 수 있는 디엔에이(10)의 모양을 표시한다. 금(gold) 전극과의 화학적 결합을 위한 티올기(20)는 디엔에이(10)의 양단에 결합한다.
디엔에이(10)를 소스와 드레인 사이에 연결하는 다른 한 가지의 방법으로는 람다(lambda) 디엔에이와 같이 자연적으로 추출할 수 있는 디엔에이를 티올기 없이 부도체 박막 위에 길게 위치시키며 람다 디엔에이의 일정한 두 지점에 소스와 드레인 금속 전극을 연결하여 전도 채널을 형성한다.
다음에, 도면 2에 도시한 바와 같이 반도체 기판(50) 위에 형성된 부도체 박막(51) 위에 소스(30)와 드레인 금속 전극(31)을 형성하게 되는데, 전극의 형성방법으로는 진공 증착이나 전기 도금 또는 이와 유사한 박막 증착 방법이 사용될 수 있으며, 금속 전극의 재료로는 금(gold), 알루미늄, 구리 또는 이와 유사한 전기전도가 용이한 다양한 전자 재료의 사용이 가능하다. 디엔에이(10)의 양단에 형성되 어 있는 티올기(20)는 금(gold)과 강한 화학적 결합을 형성하므로 이것이 금속 전극에 결합하기 위해서는 금속 전극이 금(gold)으로 구성되는 것이 바람직하다. 티올기(20)가 연결된 디엔에이(10)가 포함되어 있는 용액을 금(gold)으로 구성된 소스(30)와 드레인 금속 전극(31)이 형성되어 있는 부도체 기판(51) 위에 접촉시키면 용액 속에 포함되어 있던 디엔에이(10) 가운데 하나가 소스 금속 전극(30)과 드레인 금속 전극(31)의 사이에 자발적으로 연결되어 전기적 전도 채널을 형성하게 된다.
디엔에이 용액을 금속 전극에 접촉하는 단계에서 필요 이상의 디엔에이(10)가 결합하는 것을 방지하기 위하여 디엔에이 용액의 농도와 접촉 시간을 정밀하게 제어할 수 있다.
소스와 드레인 사이에 디엔에이(10)가 연결되게 되면 디엔에이(10)가 전도 채널이 되어 전자를 이동시킬 수가 있다. 디엔에이(10)를 통하여 전류가 흐르는 과정에 대한 설명은 문헌[참조: Fink et al., Electron conduction through DNA molecules, Nature, Vol. 398, pp. 407-410, April 1, 1999]에 개시되어 있고, 본원에 참조로 인용되어 있다.
다음에 도면 3에 도시한 바와 같이 2쌍의 배리어 게이트 금속 전극(32)(34)과 위상 제어 게이트 금속 전극(33)(35)을 형성하게 되며 형성 방법으로는 소스와 드레인 금속 전극의 형성 방법과 동일한 방법이 사용될 수 있으나 금속의 종류는 전계(Electric Field)를 가할 수 있는 모든 종류를 사용하는 것이 가능하다.
배리어 게이트 금속 전극(32)(34)은 일정 거리가 떨어져 있는 두 개의 막대 형태의 박막으로 구성되며, 디엔에이(10)의 주축과 수직방향으로 배치되고, 디엔에이(10)에서 미세한 간격으로 떨어져 있는 형태로 구성된다.
두 개의 배리어 게이크 금속 전극(32)(34)에 전위차를 가하면 디엔에이(10) 나노 세선에서 배리어 게이트 금속 전극과 가장 가까운 부분에 전계가 형성되어 두 개의 전기적 배리어가 만들어 지게 되며, 궁극적으로 두 개의 배리어 게이트와 디엔에이(10)의 외벽으로 둘러싸인 3차원 양자 원통(quantum tube)(36)(37)이 만들어 지게 되고 이것의 내부에 전자를 가두어 둘 수가 있다.
두 개의 배리어 게이트 금속 전극(32)(34)에 가하여지는 전위차는 동일하거나 일정한 차이가 있을 수 있다.
만들어진 3차원 양자 원통(36)(37)의 길이는 두 개의 배리어 게이트 금속 전극(32)(34) 사이의 거리가 될 수 있으며, 단면은 디엔에이(10)의 단면과 동일하게 된다. 전자선 묘사 기술과 같은 나노 공정을 이용하면 양자 원통의 길이는 100나노미터 이내가 가능하며, 하나의 이중 나선 구조의 디엔에이가 연결되어 있는 경우에 단면의 지름은 2나노미터가 되므로 전자의 양자 상태가 소멸하지 않고 유지될 수 있는 충분하게 작은 공간을 형성할 수 있다.
위상 제어 게이트 금속 전극(33)(35)은 두 개의 배리어 게이트 금속 전극(32)(34)의 사이에 위치하게 되며, 디엔에이(10)와는 연결되어 있지 않고 디엔에이와 수 나노미터 또는 크게는 수십 나노미터의 미세한 거리가 떨어져 있으며, 이 전극의 전위를 조절하여 양자 원통에 전계를 가하게 되면 배리어 게이트 사이에 형성된 양자 원통의 내부에 전자를 끌어 오거나, 밀어 내거나, 위상을 변화시키거나 함으로서 전자의 상태를 제어하게 된다.
두 개의 배리어 게이트 금속 전극(32)(34)과 한 개의 위상 제어 게이트 금속 전극(33)(35)이 하나의 양자 원통을 형성하고 이것의 내부에 전자 상태를 제어할 수 있도록 구성된다.
본 발명에 있어서 하나의 디엔에이의 소스와 드레인 양단 사이에는 동일한 양자 원통 두 개가 구성된다.
제1 양자 원통(36)은 두 개의 제1 배리어 게이트 금속 전극(32)과 하나의 제1 위상 제어 게이트 금속 전극(33)으로 구성되며, 제2 양자 원통(37)은 두 개의 제2 배리어 게이트 금속 전극(34)과 하나의 제2 위상 제어 게이트 금속 전극(35)으로 구성된다.
두 개의 양자 원통 구조에 전자를 공급하고 방출하는 기능은 디엔에이(10)의 양단에 연결되어 있는 소스(30)와 드레인 금속 전극(31)을 통하여 이루어진다.
제1 및 제2 양자 원통(36, 37)에 있는 전자는 각각 제1 위상 제어 게이트 금속 전극(33)과 제2 위상 제어 게이트 금속 전극(35)의 제어를 받게 되며, 위상 제어 게이트의 전위차를 변화시킴에 따라서 하나의 전자가 제1 및 제2 양자 원통(36, 37)을 이동할 수 있을 뿐 아니라 제1 및 제2 양자 원통(36, 37)에 동시에 존재할 수 있게 된다.
하나의 전자가 제1 및 제2 양자 원통(36, 37)에 동시에 존재하게 되는 경우에 둘 사이의 관계는 양자 법칙에 의해서 설명할 수 있으며, 이것이 큐비트의 가장 주된 원칙인 중첩의 원리이다. 일례로 제1 양자 원통(36)과 제2 양자 원통(37)에 있을 확률이 각각 0.1과 0.9, 0.2와 0.8, 0.3과 0.7이라면 이것은 세 종류의 서로 다른 정보 상태를 나타내게 된다. 따라서 하나의 전자를 이용하여 무수히 많은 정보 상태를 표시할 수 있다.
중첩 상태에서 각각의 양자 원통에 존재하는 전자의 위상을 제어하는 것은 위상 제어 게이트로 가하여지는 전계로 이루어진다. 이 과정은 기존에 물리적으로 증명되어 있는 전자의 양자 상태를 활용하는 것이므로 이론적으로 모순 없이 설명 된다.
본 발명은 일반적인 정보 소자가 구성하고 있는 on 또는 off 형태로 정보를 제공하는 한계를 넘어서서 하나의 정보 소자를 이용하여 무한히 많은 정보 상태를 나타냄으로써 정보 처리 범위와 속도를 개선하는 것을 포함한다.
도면 4에 도시되어 있는 것은 도면 3에 도시한 디엔에이(10)와 소스(30)와 드레인 금속 전극(31)과 2쌍의 배리어 게이트 금속 전극(32)(34)과 위상 제어 게이트 금속 전극(33)(35)이 형성되어 있는 소자의 측면도를 나타낸 것이다.
반도체 기판(50)을 사용하는 경우에는 소스, 드레인, 게이트와 디엔에이 사이에서 반도체 기판을 통하여 전하가 이동할 수 있으므로 반도체 기판(50) 위에 부도체 박막(51)을 형성하는 것이 바람직하다.
부도체 박막(51)으로는 실리콘 산화막 또는 여러 종류의 절연 박막이 사용될 수 있으며 형성 방법으로는 박막 증착, 고온 열처리 또는 이와 유사한 방법이 있다.
디엔에이(10)의 내부에 형성된 양자 상태를 검출하기 위하여 도면 5에 도시한 바와 같이 두 개의 양자 원통 가까이에 독립적인 양자 검출기를 첨부한다.
디엔에이(10)를 사이에 두고 게이트 전극과 반대편에 디엔에이(10)의 양자 원통 부근에서 수 나노미터 또는 크게는 수십 나노미터의 미세한 거리만큼 떨어진 위치에 양자점(40)(43)을 형성한다. 양자점은 내부에 있는 전자의 숫자를 제어할 수 있을 정도로 작은 크기이며, 약 20나노미터 내외의 것이 사용될 수 있으며 다양한 모양이 가능하다. 제작 방법으로는 자발적 형성, 전자빔 묘사 공정, 화학적 응집 또는 이와 유사한 방법을 포함하는 다양한 방법을 가질 수 있다.
양자점(40)(43)은 두 개의 양자 원통의 양자 상태를 검출하는 양자 검출기의 역할을 하며, 따라서 각각의 양자 원통에 하나씩 구성되는 것이 바람직하다.
양자점을 통한 양자 상태의 검출을 위하여 양자점의 주위에 양자점 소스 금속 전극(41)(44)과 양자점 드레인 금속 전극(42)(45)을 형성한다. 형성 방법으로는 소스와 드레인 금속 전극의 형성 방법과 동일한 방법이 사용될 수 있으나 금속의 종류는 전자를 이동할 수 있는 어느 것도 가능하다.
양자점과 양자점 소스, 드레인 금속 전극으로 구성된 양자 검출기는 단일 전자 트랜지스터(Single Electron Transistor, SET)의 동작원리를 이용하는 것으로서, 게이트에 가해지는 전압의 크기에 따라서 소스와 드레인 사이의 전류의 크기가 민감하게 변화하는 특징이 있다.
보통의 경우 양자 검출기의 양자점에 전자가 있을 경우에는 쿨롱(Coulomb) 반발력에 의하여 소스와 드레인 사이의 전류는 흐르지 않게 되며, 이 상태에서 게이트에 전위차가 변화하게 되면 양자점 내부의 전하의 수가 바뀌면서 소스와 드레인 사이에 전류가 흐르게 된다.
본 발명에서는 양자 검출기의 게이트 전압은 양자 원통에 들어 있는 전하의 전기장으로 결정된다.
양자 검출기는 동작을 위하여 양자 검출기의 기준점 조정이 먼저 요구된다. 일례로 양자 원통에 전자가 없을 경우에 양자 검출기를 지나는 전류의 크기를 결정하고, 동일한 방법으로 양자 원통에 하나의 전자가 있는 경우에 양자 검출기를 지나는 전류의 크기를 결정한다. 중첩상태로 인하여 양자 원통 내부에 전자가 확률적으로 존재하면 기준점 조정으로 구한 두 값의 사이에 있는 임의의 값을 표시할 것이므로 양자점 소스와 드레인 금속 전극으로 흐르는 전류의 크기를 통하여 양자 원통 구조 내부에 전자가 있을 확률을 역산하게 된다.
본 발명은 도면 5에 도시되어 있는 바와 같이 제1 및 제2 양자 원통(36, 37)에 존재할 수 있는 전자의 확률을 위상 제어 게이트로 조절하여 무한개의 경우를 가지는 정보를 만들어 내는 것이 가능하며 양자 검출기를 이용하여 만들어낸 정보를 관측할 수 있다.
본 발명에 따르는 큐비트는 양자 원통의 간격이 좁을수록 안정적인 양자 중첩 상태를 얻을 수 있으므로 우수한 동작특성을 확보할 수 있으므로 20나노미터 이내로 되는 것이 바람직하다. 두 개의 양자 원통의 길이가 동일하고 완전한 원통형이 되면 더 안정적인 양자 중첩 상태를 얻을 수 있으며 디엔에이의 완전한 모양과 구조가 이 조건에 적절하게 부합된다.
도면 6에 도시되어 있는 것은 은 본 발명에 따른 디엔에이와 게이트 금속 전극, 위상 제어 게이트 금속 전극, 양자 검출기를 포함하는 소자의 회로 구성도를 나타낸다.
본 발명의 전기 설명은 본 발명을 설명하고 기술한다. 또한, 개시는 본 발명의 바람직한 형태만을 설명하고 기술하나, 전기 언급된 바와 같이, 본 발명은 여러 다른 조합, 변형 및 환경에서 사용할 수 있고, 상기 교시에 맞추어 본원에 표현된 본 발명의 개념의 범위 및/또는 당해 분야의 숙련자 또는 기술 내에서 변화 또는 변형하는 것이 가능하다고 생각된다. 본원에서 상기한 양태는 또한 본 발명의 실행에 대해 공지된 최고의 형태를 설명하고자 하고, 본 발명의 특별한 적용 또는 사용에 의해 요구되는 이런 또는 다른 형태 및 여러 변형에서 본 발명을 당해 분야의 숙련자들이 사용하게 할 수 있다. 따라서 설명은 본 발명을 본원에 개시된 형태로 제한하고자 함이 아니다. 또한, 첨부된 청구항은 다른 형태를 포함하도록 구성되고자 한다.
이상 설명한 바와 같이, 본 발명에 따른 디엔에이를 이용한 규비트의 제조 방법은 정보 처리 소자의 문제점을 극복한다.

Claims (7)

  1. 일정 길기를 갖는 디엔에이를 합성하는 단계와,
    상기 디엔에이의 양단에 티올기를 결합하는 단계,
    반도체 기판상에 소스 및 드레인 전극을 형성하는 단계,
    상기 티올기가 결합된 디엔에이가 포함되어 있는 용액을 반도체 기판상에 접촉시켜 디엔에이를 소스 및 드레인 전극 사이에 자발적으로 결합시키는 단계 및,
    상기 디엔에이에 대하여 게이트 전극과 양자 검출기를 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 디엔에이를 이용한 큐비트의 제조 방법.
  2. 제1항에 있어서,
    상기 디엔에이는 유기 구조물을 포함하는 것을 특징으로 하는 디엔에이를 이용한 큐비트의 제조 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 디엔에이의 일정 부분에 전자가 구속될 수 있는 에너지 준위를 형성하는 것을 특징으로 하는 디엔에이를 이용한 큐비트의 제조 방법.
  7. 삭제
KR1020050127630A 2005-12-22 2005-12-22 디엔에이를 이용한 규비트의 제조 방법 KR100796280B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050127630A KR100796280B1 (ko) 2005-12-22 2005-12-22 디엔에이를 이용한 규비트의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050127630A KR100796280B1 (ko) 2005-12-22 2005-12-22 디엔에이를 이용한 규비트의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060025999A KR20060025999A (ko) 2006-03-22
KR100796280B1 true KR100796280B1 (ko) 2008-01-21

Family

ID=37131343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050127630A KR100796280B1 (ko) 2005-12-22 2005-12-22 디엔에이를 이용한 규비트의 제조 방법

Country Status (1)

Country Link
KR (1) KR100796280B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA3131807C (en) * 2019-03-08 2024-03-26 Infinite Potential Laboratories Lp Quantum control devices and methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003322633A (ja) 2002-05-01 2003-11-14 Seiko Epson Corp センサセル、バイオセンサ及びこれらの製造方法
JP2004134427A (ja) 2002-10-08 2004-04-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR20040043890A (ko) * 2002-11-20 2004-05-27 안도열 전도성 dna를 이용한 나노 크기 전자 소자의 전기적 배선 방법
KR20050112608A (ko) * 2004-05-27 2005-12-01 안도열 디엔에이와 금 나노입자를 이용한 양자점 트랜지스터 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003322633A (ja) 2002-05-01 2003-11-14 Seiko Epson Corp センサセル、バイオセンサ及びこれらの製造方法
JP2004134427A (ja) 2002-10-08 2004-04-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR20040043890A (ko) * 2002-11-20 2004-05-27 안도열 전도성 dna를 이용한 나노 크기 전자 소자의 전기적 배선 방법
KR20050112608A (ko) * 2004-05-27 2005-12-01 안도열 디엔에이와 금 나노입자를 이용한 양자점 트랜지스터 제조 방법

Also Published As

Publication number Publication date
KR20060025999A (ko) 2006-03-22

Similar Documents

Publication Publication Date Title
Wang et al. Advance of mechanically controllable break junction for molecular electronics
KR100679547B1 (ko) 극미세구조 소자 및 장치
KR100272702B1 (ko) 터널 효과 장치 및 그 제조 방법
JP2007049084A (ja) スイッチ素子、メモリ素子および磁気抵抗効果素子
JP4251268B2 (ja) 電子素子及びその製造方法
US9117601B2 (en) System and method for integrating a single nanowire into a nanocircuit
Lu et al. Application of Micro/Nanofabrication Techniques to On‐Chip Molecular Electronics
Mahbub et al. Introduction to nanomaterials and nanomanufacturing for nanosensors
KR101490109B1 (ko) 반도체 소자와 그의 제조 및 동작방법
KR100796280B1 (ko) 디엔에이를 이용한 규비트의 제조 방법
US20130306937A1 (en) 3d nano-electro-mechanical multiple-state carbon nanotube device structures and methods of fabrication
Vijayaraghavan Bottom‐up assembly of nano‐carbon devices by dielectrophoresis
Nevolin et al. Probe Nanotechnology in Electronics
Carrara et al. Methods to fabricate nanocontacts for electrical addressing of single molecules
Rashid Review of:" Normally, the length of nanowires is more than 1000 times greater than their diameter. This huge difference in ratio (length to diameter) compared to nanowires is often referred to as ۱D materials
Guo et al. Low-energy complementary ferroelectric-nanocrack logic
Senapati et al. Charge and spin thermoelectric transport in benzene-based molecular nano-junctions: a quantum many-body study
Dragoman et al. Atomic Electronics
Dhahi Nanogaps formation and characterization via chemical and oxidation methods
Ellrott et al. Nitrogen Gas Source FIB Milling for Chiral Nanowires
Mitra et al. Single molecular transistor
Carrara 2 Molecular components for electronics
Grüter Mechanically controllable break junction in liquid environment: a tool to measure electronic transport through single molecules
Khaderbad et al. DNA Based Nanoelectronics
Zhao et al. Electron Transport in Single Molecules and Nanostructures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160115

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 13