KR100272581B1 - 디지털 비디오 카메라 시스템의 메모리 제어장치 - Google Patents

디지털 비디오 카메라 시스템의 메모리 제어장치 Download PDF

Info

Publication number
KR100272581B1
KR100272581B1 KR1019980014771A KR19980014771A KR100272581B1 KR 100272581 B1 KR100272581 B1 KR 100272581B1 KR 1019980014771 A KR1019980014771 A KR 1019980014771A KR 19980014771 A KR19980014771 A KR 19980014771A KR 100272581 B1 KR100272581 B1 KR 100272581B1
Authority
KR
South Korea
Prior art keywords
signal
memory
data
control signal
control
Prior art date
Application number
KR1019980014771A
Other languages
English (en)
Other versions
KR19990081070A (ko
Inventor
임성준
한병완
임경수
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019980014771A priority Critical patent/KR100272581B1/ko
Publication of KR19990081070A publication Critical patent/KR19990081070A/ko
Application granted granted Critical
Publication of KR100272581B1 publication Critical patent/KR100272581B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
    • H04N21/43632—Adapting the video stream to a specific local network, e.g. a Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Studio Devices (AREA)

Abstract

디지털 비디오 카메라 시스템의 메모리 제어장치는 영상 및 음성 데이터를 처리하기 위하여 메모리를 구비하여야 하는 전자기기에서 가격 상승의 요인이 되는 메모리를 저가형 메모리로 대체하기 위한 것으로서, 디지털 비디오 카메라 시스템에 있어서, 비디오 신호를 멀티플렉싱하여 소정 크기로 변환하는 제 1 신호 변환수단과, 상기 소정 크기로 변환된 신호를 제어신호에 따라 임시 저장하는 제 1 저장수단과, 상기 임시 저장된 데이터를 제어신호에 따라 저장하는 제 2 저장수단과, 상기 제 2 저장수단에 저장된 데이터를 제어신호에 따라 소정 패킷으로 변환하여 저장하는 제 2 신호 변환수단과, 상기 제 1 및 제 2 저장수단과 제 2 신호 변환수단의 동작을 제어하는 메모리 제어수단으로 구성됨에 그 요지가 있다.

Description

디지털 비디오 카메라 시스템의 메모리 제어장치
본 발명은 비디오 카메라 시스템에 관한 것으로, 특히 메모리로서 디램(DRAM)을 사용한 디지털 비디오 카메라 시스템의 메모리 제어장치에 관한 것이다.
이하, 종래 기술에 따른 디지털 비디오 카메라 시스템의 메모리 제어장치에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 1 은 종래 기술에 따른 IEEE1394 시리얼 버스를 이용한 디지털 비디오 카메라 시스템의 메모리 제어장치를 나타낸 블럭 구성도로서, IEEE1394 케이블로부터 소정 모드와 소정 프레임 레이트의 비디오 데이터 요구신호가 입력되면 이를 인코딩한 후 상기 비디오 데이터 요구신호의 입력을 알리기 위한 신호를 출력하거나 소정 크기의 패킷으로 변환된 신호를 디코딩하여 출력하는 물리층 제어부(1;이하 PHY라 약칭함)와, 상기 PHY(1)의 신호에 따라 상기 소정 모드와 소정 프레임 레이트로 비디오 데이터를 변환하기 위한 신호를 출력하고 상기 IEEE1394 포맷의 데이터 요구신호에 따른 비디오 데이터를 요청하기 위한 신호를 출력하거나 상기 비디오 데이터를 소정크기의 패킷으로 변환한 후 이를 출력하는 링크층 제어부(2;이하 LLC라 약칭함)와, 상기 LLC(2)의 제어신호에 따라 상기 IEEE1394 포맷으로 비디오 데이터를 변환하기 위한 제어신호를 출력하고 회로 전체의 동작을 총괄적으로 제어하는 제어부(3)와, 상기 제어부(3)의 제어신호에 따라 시간과 동기를 맞추기 위한 타이밍신호와 동기신호를 출력하는 타이밍 및 동기신호 발생부(4)와, 상기 타이밍 및 동기신호 발생부(4)에서 발생된 타이밍신호와 동기신호에 따라 렌즈(5)를 통해 입력되는 광학적 신호를 전기적인 신호로 변환하는 씨씨디(CCD;6)와, 상기 씨씨디(6)로부터 출력되는 전기적인 신호에 대하여 이중 상관 샘플링(Correlation Double Sampling : 이하 CDS라 칭함)를 수행하여 노이즈 성분을 제거하고 자동 이득 조절(Automatic Gain Control : 이하 AGC라 약칭함)을 수행하여 일정 레벨 이상의 신호로 이득 조정한 후 아날로그/디지털 컨버트(Analog Digital Converter: 이하 ADC라 약칭함)하여 디지털 신호로 변환하는 CDS/AGC/ADC부(7)와, 상기 타이밍 및 동기신호 발생부(4)에서 발생된 타이밍신호와 동기신호에 따라 상기 CDS/AGC/ADC부(7)에서 출력된 디지털 신호를 기설정된 모드로 신호처리하여 출력하는 신호 처리부(8)와, 상기 제어부(3)의 제어신호에 따라 상기 신호 처리부(8)에서 출력된 신호를 IEEE1394 포맷으로 포맷팅하여 출력하는 포맷터(9)와, 상기 포맷터(9)에서 포맷팅된 신호를 저장하는 메모리부(10)로 구성된다.
도 2 는 도 1 의 메모리부로 2개의 디램(DRAM)을 사용할 경우의 일예를 나타낸 도면이다.
이와 같이 구성된 종래 기술에 따른 디지털 비디오 카메라 시스템의 메모리 제어장치의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, IEEE1394 케이블로부터 입력된 소정 모드와 소정 프레임 레이트의 비디오 데이터 요구신호가 입력되면 PHY(1)는 이를 인코팅한 후 상기 비디오 데이터 요구신호의 입력을 알리기 위한 신호를 출력한다.
그러면 LLC(2)는 상기 PHY(1)의 신호에 따라 상기 소정 모드와 소정 프레임 레이트로 비디오 데이터를 변환하기 위한 신호를 제어부(3)로 출력하고 상기 IEEE1394 포맷의 데이터 요구신호에 따른 비디오 데이터를 요청하기 위한 신호를 포맷터(9)로 출력한다.
이에 따라 제어부(3)는 상기 LLC(2)의 제어신호에 따라 상기 IEEE1394 포맷으로 비디오 데이터를 변환하기 위하여 동기신호와 타이밍신호를 발생하기 위한 제어신호를 한다.
아울러 제어부(3)는 상기 포맷터(9)로 입력되는 비디오 데이터를 상기 IEEE1394 포맷으로 비디오 데이터를 변환하도록 하기 위한 제어신호를 출력한다.
그러면 타이밍 및 동기신호 발생부(4)는 상기 제어부(3)의 제어신호에 따라 시간과 동기를 맞추기 위한 타이밍신호와 동기신호를 출력한다.
이에 따라 씨씨디(CCD;6)는 상기 타이밍 및 동기신호 발생부(4)에서 발생된 타이밍신호와 동기신호에 따라 렌즈(5)를 통해 입력되는 광학적 신호를 전기적인 신호로 변환하여 그 결과 신호를 출력한다.
그러면 CDS/AGC/ADC부(7)는 상기 씨씨디(6)로부터 출력되는 전기적인 신호에 대하여 CDS를 수행하여 노이즈 성분을 제거하고 AGC를 수행하여 일정 레벨 이상의 신호로 이득 조정한 후 ADC하여 디지털 신호로 변환하여 그 결과 신호를 출력한다.
이에 따라 신호 처리부(8)는 상기 타이밍 및 동기신호 발생부(4)에서 발생된 타이밍신호와 동기신호에 따라 상기 CDS/AGC/ADC부(7)에서 출력된 디지털 신호를 기설정된 모드의 신호처리하여 출력한다.
상기 신호 처리부(8)의 기설정된 모드는 하기한 표 1 에 도시된 모드(MODE)중 하나로 제조시 셋팅된다.
그러면 포맷터(9)는 상기 LLC(2)로부터의 상기 IEEE1394 포맷의 데이터 요구신호에 따른 비디오 데이터를 요청하기 위한 신호와 상기 제어부(3)의 제어신호에 따라 상기 신호 처리부(8)에서 출력된 신호를 IEEE1394 포맷으로 포맷팅하여 출력한다.
모드(MODE) Y : U : V 크기(SIZE)
0 4 : 4 : 4 160*120
1 4 : 2 : 2 320*240
2 4 : 1 : 1 640*480
3 4 : 2 : 2 640*480
4 RGB 640*480
5 Y 640*480
이에 따라 메모리부(10)는 상기 포맷터(9)에서 포맷팅된 신호를 저장한다.
상기 메모리부(10)로서는 일반적으로 필드 메모리가 사용되나 이는 비디오 데이터를 리드/라이트(READ/WRITE) 동작 수행에는 문제가 없으나 가격이 비싸기 때문에 가격이 싼 디램을 사용하게 되는데 상기 디램의 라이트(WRITE) 타임은 로우 어드레스가 바뀔 수 있는 최소 동작시간이 100㎱(RAS주기:Row Address Strobe)로 비디오 신호의 클럭 주파수가 13.5㎒일 때 타임 시그널이 약 75㎱단위로 출력되어지기 때문에 1개의 디램으로는 리드/라이트(READ/WRITE) 타임을 충당할 수 없어 도 2 에 도시된 바와 같이 2개의 디램을 번갈아 가며 리드/라이트(READ/WRITE) 동작을 수행한다.
이후 LLC(2)는 상기 메모리부(10)에 저장된 비디오 데이터를 인출하여 소정크기의 패킷으로 변환한 후 이를 출력한다.
그러면 PHY(1)는 상기 소정 크기의 패킷으로 변환된 신호를 디코딩한 후 이를 IEEE1394 케이블로 출력한다.
그러나 종래 기술에 따른 디지털 비디오 카메라 시스템의 메모리 제어장치에 있어서는 메모리로 입출력 공통 포트인 디램을 이용할 경우 비디오 신호의 클럭 주파수가 13.5㎒일 때 타임 신호는 약 75㎱단위로 출력되어지나 디램의 라이트 타임으로는 1개의 메모리로써 리드/라이트(READ/WRITE) 타임을 충당할 수 없어 도 2 에 도시된 바와 같이 두 개의 메모리를 번갈아 가며 리드/라이트(READ/WRITE)의 동작을 수행해야 함으로써 사용상 불편한 문제점이 있다.
또한, 종래 기술에 있어서 분리 포트인 필드 메모리를 사용할 경우 데이터를 메모리에 리드/라이트(READ/WRITE) 동작 수행에는 문제가 없으나 필드 메모리의 가격이 높은 관계로 제조 원가가 상승하는 문제점도 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 영상 및 음성 데이터를 처리하기 위하여 메모리를 구비하여야 하는 전자기기에서 가격 상승의 요인이 되는 메모리를 저가형 메모리로 대체하기 위한 디지털 비디오 카메라 시스템의 메모리 제어장치를 제공하는데 그 목적이 있다.
도 1 은 종래 기술에 따른 IEEE1394 시리얼 버스를 이용한 디지털 비디오 카메라 시스템의 메모리 제어장치를 나타낸 블럭 구성도
도 2 는 도 1 의 메모리부로 2개의 디램(DRAM)을 사용할 경우의 일예를 나타낸 도면
도 3 는 본 발명에 따른 IEEE1394 시리얼 버스를 이용한 디지털 비디오 카메라 시스템의 메모리 제어장치를 나타낸 블럭 구성도
도 4a 내지 도 4h 은 도 3 의 각 부의 출력 파형을 나타낸 도면
도 5a 내지 도 5f 는 도 3 의 제 2 메모리의 입출력 파형을 나타낸 도면
도면의 주요부분에 대한 부호의 설명
110 : 제 1 신호 변환부 120 : 제 1 메모리
130 : 제 2 메모리 140 : 메모리 제어부
150 : 제 2 신호 변환부 160 : 물리층 제어부
170 : 시스템 제어부
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 비디오 카메라 시스템의 메모리 제어장치의 특징은, 디지털 비디오 카메라 시스템에 있어서, 비디오 신호를 멀티플렉싱하여 소정 크기로 변환하는 제 1 신호 변환수단과, 상기 소정 크기로 변환된 신호를 제어신호에 따라 임시 저장하는 제 1 저장수단과, 상기 임시 저장된 데이터를 제어신호에 따라 저장하는 제 2 저장수단과, 상기 제 2 저장수단에 저장된 데이터를 제어신호에 따라 소정 패킷으로 변환하여 저장하는 제 2 신호 변환수단과, 상기 제 1 및 제 2 저장수단과 제 2 신호 변환수단의 동작을 제어하는 메모리 제어수단으로 구성되는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 비디오 카메라 시스템의 메모리 제어장치의 다른 특징은, 디지털 비디오 카메라 시스템에 있어서, 비디오 신호를 멀티플렉싱하여 소정 크기로 변환하는 멀티플렉서와, 상기 소정 크기로 변환된 신호를 제어신호에 따라 임시 저장하는 16비트 버퍼와, 상기 임시 저장된 데이터를 제어신호에 따라 저장하는 디램과, 상기 16비트 버퍼와 디램에 패스트 페이지 모드로서 리드/라이트 동작을 반복수행하도록 제어신호를 출력하는 메모리 제어수단과, 상기 디램에 저장된 데이터를 제어신호에 따라 소정 패킷으로 변환하여 저장하는 패킷 버퍼와, 상기 패킷 버퍼에 저장된 데이터를 소정 크기의 패킷 데이터로 출력하도록 제어신호를 출력하는 시스템 제어수단으로 구성되는데 있다.
이하, 본 발명에 따른 디지털 비디오 카메라 시스템의 메모리 제어장치의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 3 는 본 발명에 따른 IEEE1394 시리얼 버스를 이용한 디지털 비디오 카메라 시스템의 메모리 제어장치를 나타낸 블럭 구성도로서, 비디오 신호를 멀티플렉싱하여 소정 크기로 변환하는 제 1 신호 변환부(110)와, 상기 제 1 신호 변환부(110)에서 소정 크기로 변환된 신호를 제어신호에 따라 임시 저장하는 제 1 메모리(120)와, 상기 제 1 메모리(120)에 임시 저장된 데이터를 제어신호에 따라 저장하는 제 2 메모리(130)와, 상기 제 2 메모리(130)에 저장된 데이터를 제어신호에 따라 소정 패킷으로 변환하여 저장하는 제 2 신호 변환부(140)와, 상기 제 1 및 제 2 메모리(120)(130)에 패스트 페이지(fast page) 모드로서 리드/라이트(READ/WRITE) 동작을 반복 수행하도록 제어하고 상기 제 2 신호 변환부(140)의 동작을 제어하는 메모리 제어부(150)와, IEEE1394 시리얼 버스와 물리층 제어부(미도시)를 통해 접속되어 상기 물리층 제어부로부터의 비디오 데이터 요구신호에 따라 제어신호를 출력하고 상기 제 2 신호 변환부(140)에서 출력된 데이터를 변환하여 출력하는 링크층 제어부(160)와, 상기 링크층 제어부(160)의 제어신호에 따라 상기 저장된 데이터를 소정 크기의 패킷 데이터로 출력하도록 제어하는 시스템 제어부(170)로 구성된다.
여기서 상기 제 1 신호 변환부(110)는 멀티플렉서이고, 제 1 메모리(120)는 16비트 버퍼이며, 제 2 메모리(130)는 저가형 메모리로서 디램(DRAM)이고, 제 2 신호 변환부(140)는 패킷 버퍼이다.
도 4a 내지 도 4h 은 도 3 의 각 부의 출력 파형을 나타낸 도면이고, 도 5a 내지 도 5f 는 도 3 의 제 2 메모리의 입출력 파형을 나타낸 도면이다.
이와 같이 구성된 본 발명에 따른 디지털 비디오 카메라 시스템의 메모리 제어장치에 대하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 제 1 신호 변환부(110)는 입력되는 8비트의 비디오 신호(Y, U/V)를 멀티플렉싱하여 16비트의 신호로 변환한 후 이를 제 1 메모리(120)로 출력한다.
즉 제 1 신호 변환부(110)는 도 4a 에 도시된 바와 같이 타이밍 및 동기 신호 발생부(미도시)에서 발생된 클럭의 상승 에지동안 도 4b 및 도 4c 에 도시된 바와 같이 각각 입력되는 8비트의 비디오 신호 Y, C(U/V)를 도 4d 에 도시된 바와 같이 카운팅한 후 각 카운팅 시간동안 도 4e 내지 도 4h 에 도시된 바와 같이 U0&Y0, V0&U4, Y4&V4등의 16비트로 각각 변환하여 출력한다.
그러면 제 1 메모리(120)는 상기 제 1 신호 변환부(110)에서 16비트로 변환된 비디오 신호를 임시 저장한다.
이후 메모리 제어부(150)는 상기 제 1 메모리(120)에 임시 저장된 비디오 데이터를 출력하도록 제어신호를 출력하고 아울러 제 2 메모리(130)로 상기 제 1 메모리(120)에서 출력된 비디오 데이터를 저장하도록 하기 위한 제어신호(address/RAS/CAS/WE)를 출력한다.
즉 메모리 제어부(150)는 상기 타이밍 및 동기 신호 발생부에서 도 6a 에 도시된 바와 같이 발생된 클럭에 따라 패스트 페이지(fast page) 모드로 동작되어 도 6b 내지 도 6d, 도 6f 에 도시된 바와 같은 제어신호인 RAS(Row Address Strobe) 신호의 한주기동안 CAS(Column Aaddress Strobe) 신호를 다수개의 주기(예를 들면 4주기 또는 8주기)로 출력하여 WE(Write Enable) 신호의 주기동안 데이터 인/아웃(data in/out) 신호에 따라 상기 CAS의 폴링 에지(falling Edge)에서 상기 제 1 메모리(120)에서 출력된 비디오 데이터를 리드/라이트(Read/Write) 동작을 수행하도록 제어한다.
여기서 상기 RAS의 최소 펄스폭은 약 100㎱이다.
이후 메모리 제어부(150)는 상기 제 2 메모리(130)에 저장된 비디오 데이터를 출력하기 위한 제어신호(address/RAS/CAS/OE)를 출력하고 아울러 상기 제 2 메모리(130)에서 출력된 비디오 데이터를 소정 크기의 데이터로 변환하여 저장하기 위한 제어신호를 출력한다.
그러면 제 2 메모리(130)는 상기 메모리 제어부(150)에서 출력된 제어신호인 RAS, CAS, OE(Out Enable), 데이터 인/아웃(data in/out) 신호에 따라 도 6f 에 도시된 바와 같이 저장된 비디오 신호를 출력한다.
이에 따라 제 2 신호 변환부(140)는 상기 메모리 제어부(150)의 제어신호에 따라 제 2 메모리(130)에 저장된 비디오 데이터를 소정 크기의 패킷으로 변환하여 저장한다.
이와 같은 상태에서 IEEE1394 시리얼 버스와 물리층 제어부(미도시)를 통해 접속되어 상기 물리층 제어부로부터의 패킷 데이터 요구신호가 링크층 제어부(160)로 입력되면 상기 링크층 제어부(160)는 상기 패킷 데이터 요구신호에 따라 제어신호를 출력한다.
그러면 시스템 제어부(170)는 상기 링크층 제어부(160)의 제어신호에 따라 상기 제 2 메모리(130)에 저저장된 데이터를 상기 소정 크기의 패킷 데이터로 변환하도록 상기 제 2 신호 변환부(140)로 제어신호를 출력한다.
이에 따라 제 2 신호 변환부(140)는 상기 제 2 메모리(130)에 저저장된 패킷 데이터를 상기 소정 크기의 패킷의 쿼드렛(quadlet)의 패킷 데이터로 변환하여 출력한다.
그러면 링크층 제어부(160)는 상기 제 2 신호 변환부(140)에서 출력된 쿼드렛(quadlet)의 패킷 데이터를 IEEE1394 포맷으로 변환하여 물리층 제어부를 통해 IEEE1394 케이블로 출력한다.
이상에서 설명한 바와 같이 본 발명에 따른 디지털 비디오 카메라 시스템의 메모리 제어장치는 영상 및 음성 데이터를 처리하기 위하여 메모리를 구비하여야 하는 전자기기에서 가격 상승의 요인이 되는 메모리를 저가형 메모리로 대체함으로써 메모리의 효율을 높이고 제품 가격의 상승을 방지할 수 있는 효과가 있다.

Claims (7)

  1. 디지털 비디오 카메라 시스템에 있어서,
    비디오 신호를 멀티플렉싱하여 소정 크기로 변환하는 제 1 신호 변환수단과;
    상기 소정 크기로 변환된 신호를 제어신호에 따라 임시 저장하는 제 1 저장수단과;
    상기 임시 저장된 데이터를 제어신호에 따라 저장하는 제 2 저장수단과;
    상기 제 2 저장수단에 저장된 데이터를 제어신호에 따라 소정 패킷으로 변환하여 저장하는 제 2 신호 변환수단과;
    상기 제 1 및 제 2 저장수단과 제 2 신호 변환수단의 동작을 제어하는 메모리 제어수단을 포함하여 구성된 것을 특징으로 하는 디지털 비디오 카메라 시스템의 메모리 제어장치.
  2. 제 1 항에 있어서, 상기 제 1 신호 변환수단은 멀티플렉서임을 특징으로 하는 디지털 비디오 카메라 시스템의 메모리 제어장치.
  3. 제 1 항에 있어서, 상기 제 1 저장수단은 16비트 버퍼임을 특징으로 하는 디지털 비디오 카메라 시스템의 메모리 제어장치.
  4. 제 1 항에 있어서, 상기 제 2 저장수단은 디램(DRAM)임을 특징으로 하는 디지털 비디오 카메라 시스템의 메모리 제어장치.
  5. 제 1 항에 있어서, 상기 제 2 신호 변환수단은 패킷 버퍼임을 특징으로 하는 디지털 비디오 카메라 시스템의 메모리 제어장치.
  6. 제 1 항에 있어서, 상기 제 2 신호 변환수단의 소정 크기는 쿼드렛(quadlet;32비트)임을 특징으로 하는 디지털 비디오 카메라 시스템의 메모리 제어장치.
  7. 디지털 비디오 카메라 시스템에 있어서,
    비디오 신호를 멀티플렉싱하여 소정 크기로 변환하는 멀티플렉서와;
    상기 소정 크기로 변환된 신호를 제어신호에 따라 임시 저장하는 16비트 버퍼와;
    상기 임시 저장된 데이터를 제어신호에 따라 저장하는 디램과;
    상기 16비트 버퍼와 디램에 패스트 페이지 모드로서 리드/라이트 동작을 반복수행하도록 제어신호를 출력하는 메모리 제어수단과;
    상기 디램에 저장된 데이터를 제어신호에 따라 소정 패킷으로 변환하여 저장하는 패킷 버퍼와;
    상기 패킷 버퍼에 저장된 데이터를 소정 크기의 패킷 데이터로 출력하도록 제어신호를 출력하는 시스템 제어수단을 더 포함하여 구성된 것을 특징으로 하는 디지털 비디오 카메라 시스템의 메모리 제어장치.
KR1019980014771A 1998-04-24 1998-04-24 디지털 비디오 카메라 시스템의 메모리 제어장치 KR100272581B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980014771A KR100272581B1 (ko) 1998-04-24 1998-04-24 디지털 비디오 카메라 시스템의 메모리 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980014771A KR100272581B1 (ko) 1998-04-24 1998-04-24 디지털 비디오 카메라 시스템의 메모리 제어장치

Publications (2)

Publication Number Publication Date
KR19990081070A KR19990081070A (ko) 1999-11-15
KR100272581B1 true KR100272581B1 (ko) 2000-11-15

Family

ID=19536682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980014771A KR100272581B1 (ko) 1998-04-24 1998-04-24 디지털 비디오 카메라 시스템의 메모리 제어장치

Country Status (1)

Country Link
KR (1) KR100272581B1 (ko)

Also Published As

Publication number Publication date
KR19990081070A (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
US6327272B1 (en) Data transfer system, transmitter and receiver
US5815583A (en) Audio serial digital interconnect
US5572468A (en) Storage reading apparatus
KR100272581B1 (ko) 디지털 비디오 카메라 시스템의 메모리 제어장치
KR0161807B1 (ko) 타임코드 생성회로
US20210203472A1 (en) Audio synchronization processing circuit and method thereof
US20050223132A1 (en) Communication method and processor
KR100290843B1 (ko) 디지털비디오카메라시스템의영상신호보간장치및방법
KR100653057B1 (ko) 멀티미디어시스템
EP3726393A1 (en) Host communication circuit, client communication circuit, communication system, sound reproducing device and communication method
JP2001350497A (ja) 信号処理回路
CA2350378C (en) Video signal processing device and method utilizing sdram for video frame memory
JP2007110736A (ja) ゲイン可変装置及びゲイン可変方法
WO2020173807A1 (en) Host communication circuit, client communication circuit, communication system, sound reproducing device and communication method
JP3886758B2 (ja) バッファメモリ制御装置
JP2000165824A (ja) 映像音声信号伝送システム
KR19990055325A (ko) I²c버스를 이용한 볼륨 제어 텔레비젼에 있어서 팝노이즈 제거방법
JP2969623B2 (ja) ディジタル再生信号のピークレベル検出装置
JPS61165795A (ja) オ−デイオ信号処理装置
JP2697629B2 (ja) 速度変換装置
JP2614491B2 (ja) ビデオ信号処理装置
KR980012948A (ko) 에이씨-3/피씨엠(ac-3/pcm) 데이타 선택 출력회로 및 방법
JPS5945608A (ja) 信号処理装置
JPS6333987A (ja) ビデオテツクス用端末装置
JPH01173983A (ja) 映像・音声シミュレーション方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080618

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee