JP3886758B2 - バッファメモリ制御装置 - Google Patents
バッファメモリ制御装置 Download PDFInfo
- Publication number
- JP3886758B2 JP3886758B2 JP2001301410A JP2001301410A JP3886758B2 JP 3886758 B2 JP3886758 B2 JP 3886758B2 JP 2001301410 A JP2001301410 A JP 2001301410A JP 2001301410 A JP2001301410 A JP 2001301410A JP 3886758 B2 JP3886758 B2 JP 3886758B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- signal
- audio data
- data
- address value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Communication Control (AREA)
Description
【発明の属する技術分野】
本発明は間欠的に伝送される音声データをバッファリングして転送するバッファメモリの制御を行うバッファメモリ制御装置に関する。
【0002】
【従来の技術】
従来の技術について、図6を用いて説明する。
【0003】
図6はバッファメモリに記憶されるデータに対する読み出しアドレスと、書き込みアドレスの変化と経過時間の関係を示すグラフである。
【0004】
映像データなどの情報データと共に音声データをデジタル伝送する場合は伝送に使用する信号線路の数を少なくする都合上映像データに音声データを重畳して伝送する場合がある。具体的には、垂直帰線期間を除く、水平同期信号の転送期間において音声データを伝送する手法がある。
【0005】
このような場合には、受信側のバッファメモリを用いて音声データをバッファリングした上で音声の途切れを無くす処理を行う。
【0006】
ところで、実際に伝送される音声データは音声データが伝送されない期間を補うために実際のサンプリング周波数よりも高い周波数で転送される。
【0007】
そのため音声データが伝送されている期間においては、バッファメモリに対する書き込みアドレスは読み出しアドレスが序々に進むことになる。読み出しアドレスと書き込みアドレスとの相対アドレス値は大きくなっていく。
【0008】
そして、音声データの伝送されない期間(バッファメモリに対して書き込みをしない期間)の直前でピークに達する。
【0009】
一方、音声データの伝送されない期間においては、書き込みアドレスは進行せずに、読み出しアドレスのみが進行するので、読み出しアドレスと書き込みアドレスとの相対アドレス値は小さくなり、音声データの伝送されない期間の終了時点で相対アドレス値は最小となる。
【0010】
ここで、バッファをアンダーフローさせないためにはアドレスが最小値となることを想定して、相対アドレス値が最小となる音声データの伝送されない期間の開始点の直前において読み出しを開始した場合に書き込みアドレスが読み出しアドレスに対して所定の符号量分だけ進んでいれば音声データの伝送されない期間においてアンダーフロー現象を回避できる。
【0011】
また、一方オーバーフロー現象を回避するには、相対アドレス値が最大になることを想定して、音声データが伝送されない期間の直後に読み出しを開始した場合に音声データが伝送されない期間の直前でバッファへの書き込みが正しく行われるだけのバッファ容量を持つことが条件となる。
【0012】
従来は、バッファメモリに対する読み出し開始時刻を規定していなかったがために図6に示されるように、音声データの伝送されない期間の開始点における、読み出し開始時刻Aにおける書き込みアドレスと、読み出し開始アドレスの相対アドレス差を、書き込みをしていない期間にバッファメモリから読み出し得るNサンプル分のアドレスと想定し、また、音声データの伝送されない期間の開始点における、読み出し開始時刻Aにおける書き込みアドレスと、読み出し開始アドレスの相対アドレス差を、書き込みをしていない期間に、バッファメモリから読み出し得るサンプル数N個分のアドレスと想定しする。
【0013】
よって、バッファメモリに必要な容量は、バッファメモリから読み出し得るサンプル数N個分の相対アドレスに相当する符号量の容量に設定する必要があった。
【0014】
【発明が解決しようとする課題】
所定間隔でサンプリングされた音声データを間欠的に伝送し、音声データの伝送されない期間を示す信号を伝送するシステムにおいては、バッファメモリを用いて音声データを蓄積して音声の途切れを回避しているが、近年高音質化される音声再生仕様においては、1サンプル当たりのデータの符号量が大きくなり勝ちであり、それだけ、バッファメモリの容量も大きなものが求められ、これがコストアップの原因となっていた。
【0015】
本発明は、従来必要であった、音声が伝送されない期間において、バッファメモリから読み出し得るN個分のサンプル数の2倍の符号量を要したバッファメモリの容量を減少し得る良好なバッファメモリ制御装置を提供することにある。
【0016】
【課題を解決するための手段】
上記課題をを解決するために、本発明のバッファメモリ制御装置は、
【0017】
所定間隔でサンプリングされた音声データを間欠的に伝送し、音声データが伝送されないことを示す音声データインアクティブ信号が伝送されるシステムにおいて、
【0018】
書き込みアドレス値が指定されることによって、音声データをバッファリングするバッファメモリと、
【0019】
音声データインアクティブ信号の検出し、これに基づいて基準時刻タイミング信号を生成する基準時刻タイミング生成手段と、
【0020】
前記基準時刻タイミング信号が生成されたときに、前記バッファメモリに対する書き込みアドレスを記憶する記憶手段と、
【0021】
前記基準時刻タイミング信号を検出し、これに基づいて前記バッファメモリに対する書き込みアドレス値を記憶し、記憶したアドレス値と同じアドレス値から、前記バッファメモリに対する読み出しアドレス値を設定して、この基準時刻タイミング信号に基づいて、前記バッファメモリに対する読み出しを開始するバッファメモリ読み出し制御手段を具備したことを特徴とする。
【0022】
【発明の実施の形態】
図1乃至図4を用いて本発明のバッファメモリ制御装置について説明する。
【0023】
図1は、本発明のバッファメモリ制御装置が用いられた音声データ伝送システムのブロック図である。
【0024】
図中において1は、映像データと音声データとを混合するデータ混合回路である。2はDVI(デジタルビデオインターフェース)規格のインターフェースに準拠した送信側のDVIインターフェース制御回路である。3はDVI規格の信号伝送路であるDVIケーブルである。混合回路1で混合された映像データと音声データは、このDVIケーブルを介して伝送される。4は受信側のDVIインターフェース制御回路である。5は混合されて伝送された、映像データと音声データを分離するデータ分離回路である。6は映像信号のデジタルアナログ変更可能に処理する映像信号処理回路である。7は映像データをアナログの映像信号に変換する映像DAC(デジタルアナログコンバータ)7である。10はデータ分離回路5から転送された音声データに基づいて音声データのタイミングを制御する音声タイミング制御回路である。8は、本発明のバッファ制御装置である音声バッファ制御回路である。9は、音声バッファ制御回路8と音声タイミング制御回路10から出力される音声データをデジタルアナログ変換する音声DAC(デジタルアナログコンバータ)である。
【0025】
そして、11はシステム全体を制御するシステムコントローラである。
【0026】
次に、本発明のバッファ制御装置である音声バッファ制御回路8の構成について図2を用いて説明する。図2は、音声バッファ制御回路8のブロック図である。
【0027】
図2において、13は読み出し制御回路である。12は書き込み制御回路である。14は読み出し制御回路である。そして、15はバッファメモリである。
【0028】
読み出し開始時刻制御回路13には音声データインアクティブ信号が入力されており、開始時刻制御回路13は、これに基づいてバッファメモリ15に対する読み出し開始信号を後段の読み出し制御回路14へ転送する。読み出し制御回路14には音声データ再生サンプリング信号も入力されている。また、読み出し制御回路14は読み出し制御信号と、読み出しアドレスをバッファメモリ15へ転送する。
【0029】
一方、書き込み制御回路12は音声データ分離信号が入力されており、再生用の音声データも入力されている。書き込み制御回路12は書き込みデータと、書き込み制御信号と、書き込みアドレスをバッファメモリへ転送する。
【0030】
ここで、本回路のバッファメモリの動作について図3を用いて説明する。
【0031】
図3は、本発明のバッファメモリに記憶されるデータに対する読み出しアドレスと、書き込みアドレスの変化と経過時間の関係を示すグラフである。
【0032】
読み出し開始時刻制御回路13に入力される音声データインアクティブ信号は、データ分離回路5から音声タイミング制御回路を経て得られる垂直同期信号である。この音声データインアクティブ信号に基づいて出力されるのが読み出し開始信号である。
【0033】
読み出し開始信号は、バッファメモリ15に対する書き込み動作を停止する旨の音声データインアクティブ信号を検出した後、これに基づいて出力される基準時刻タイミング信号に基づいて、現在のバッファメモリ15に対する書き込みアドレス値を記憶し、
【0034】
記憶したアドレス値と同じアドレス値から、バッファメモリ15に対する読み出しアドレス値を設定して、この基準時刻タイミング信号に基づいて、前記バッファメモリに対する読み出しを開始するための開始信号である。
【0035】
音声データインアクティブ信号のイネーブル時には、書き込みアドレスは所定値に達して停止しているので書き込みアドレスと読み出しアドレスの相対アドレス値は、徐々に小さくなり、書き込みを開始する直前で最小値となる。
【0036】
よって、この書き込みアドレス値と同じアドレス値で読み出しアドレスを指定すると書き込みアドレスと読み出しアドレスの相対アドレス値は最小となる。
【0037】
一方、書き込み制御回路12からバッファメモリ15に対しては、書き込み制御信号と、書き込みアドレスを指定しながら、書き込みデータである音声データを転送し、音声データを書き込んでいく。
【0038】
読み出し制御回路12はバッファメモリ15に対して指定している書き込みアドレスの転送を同時に受けている。読み出し制御回路12は読み出し開始信号の転送を受けたときに、伝送を受けている書き込みアドレスを記憶する。
【0039】
そして、読み出し制御回路12は記憶した書き込みアドレスに基づいて読み出しアドレスを、読み出しアドレスとしてバッファメモリ15に対して供給する。
【0040】
この読み出しアドレスの出力されたタイミングは、書き込みをしていない期間の最終点のタイミングに合わせて出力される。即ち、音声データインアクティブ信号がイネーブルからディスネーブルに代わる時点を基準時刻タイミングとしているのである。
【0041】
このとき書き込みアドレスと読み出しアドレスの相対アドレス差は最小となる。
【0042】
データの読み出しタイミングを同一固定周期で与えると、書き込みアドレスと読み出しアドレスの相対アドレス値は、最大で、音声データの音声データインアクティブ信号の検出期間にバッファメモリから読み出し得るサンプル数Nと同じ値になる。
【0043】
従って、理論上バッファメモリの容量は、データが伝送されない期間にバッファメモリから読み出し得るサンプルの総符号量でよい。
【0044】
実際には、データの転送のずれなどを考慮して+−4サンプル分の符号量に設定するとよい。
【0045】
これに従うと、バッファメモリに対して読み出しを開始するタイミングは読み出し開始時刻制御回路13の出力する読み出し開始信号の検出後所定時間経過した後でもよい。
【0046】
また、読み出しアドレスの値は記憶した書き込みアドレスの前後に所定値ずれた値に設定してもよい。
【0047】
また、データが転送されない期間が複数個ある場合は最もイネーブル期間の長いデータインアクティブ信号に基づいて、読み出し開始信号を出力させるようにしてもよい。
【0048】
また、本実施例ではデータインアクティブ信号を垂直同期信号に基づいて生成したが、水平同期信号としてもよい。
【0049】
以上、説明したように、本発明によれば、従来必要であった、音声が伝送されない期間に読み出し得るサンプル数の符号量の2倍を要したバッファメモリの容量を減少し得る良好なバッファメモリ制御装置を提供することができる。
【0050】
【発明の効果】
本発明によれば、バッファメモリの容量を減少し得る良好なバッファメモリ制御装置を提供することができる。
【図面の簡単な説明】
【図1】 本発明のバッファメモリ制御装置が用いられた音声データ伝送システムのブロック図。
【図2】 音声バッファ回路9のブロック図。
【図3】 本発明のバッファメモリに記憶されるデータに対する読み出しアドレスと、書き込みアドレスの変化と経過時間の関係を示すグラフ。
【図4】 従来技術におけるバッファメモリに記憶されるデータに対する読み出しアドレスと、書き込みアドレスの変化と経過時間の関係を示すグラフ。
【符号の説明】
13…読み出し開始時刻制御回路
14…読み出し制御回路
12…書き込み制御回路
15…バッファメモリ
Claims (5)
- 所定間隔でサンプリングされた音声データを間欠的に伝送し、音声データが伝送されないことを示す音声データインアクティブ信号が伝送されるシステムにおいて、
書き込みアドレス値が指定されることによって、音声データをバッファリングするバッファメモリと、
音声データインアクティブ信号の検出し、これに基づいて基準時刻タイミング信号を生成する基準時刻タイミング生成手段と、
前記基準時刻タイミング信号が生成されたときに、前記バッファメモリに対する書き込みアドレスを記憶する記憶手段と、
前記基準時刻タイミング信号を検出し、これに基づいて前記バッファメモリに対する書き込みアドレス値を記憶し、記憶したアドレス値と同じアドレス値から、前記バッファメモリに対する読み出しアドレス値を設定して、この基準時刻タイミング信号に基づいて、前記バッファメモリに対する読み出しを開始するバッファメモリ読み出し制御手段を具備し、前記基準時刻タイミング生成手段は、データインアクティブ信号のイネーブル期間が複数個設定されている場合、最大のイネーブル期間に基づいて、前記タイミング信号を出力することを特徴とするバッファメモリ制御装置。 - 前記バッファメモリ読み出し制御手段は、前記基準時刻タイミング生成手段が出力した、前記基準タイミング信号の検出と同時あるいは所定時間後に前記バッファメモリに対する読み出しを開始することを特徴とする請求項1に記載のバッファメモリ制御装置。
- 前記基準時刻タイミング生成手段の出力する前記タイミング信号に基づいて記憶したアドレス値から所定値分増減したアドレス値によりバッファメモリからのデータの読み出しを開始するバッファメモリ読み出し制御手段を具備したことを特徴とする請求項1または請求項2に記載のバッファメモリ制御装置。
- 前記音声データは映像信号に重畳されて間欠的に転送され、前記データインアクティブ信号は当該映像信号の垂直同期信号に基づいて生成されることを特徴とする請求項1乃至請求項3に記載のバッファメモリ制御装置。
- 前記音声データは映像信号に重畳されて間欠的に転送され、前記データインアクティブ信号は当該映像信号の水平同期信号に基づいて生成されることを特徴とする請求項1乃至請求項3に記載のバッファメモリ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001301410A JP3886758B2 (ja) | 2001-09-28 | 2001-09-28 | バッファメモリ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001301410A JP3886758B2 (ja) | 2001-09-28 | 2001-09-28 | バッファメモリ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003110629A JP2003110629A (ja) | 2003-04-11 |
JP3886758B2 true JP3886758B2 (ja) | 2007-02-28 |
Family
ID=19121828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001301410A Expired - Fee Related JP3886758B2 (ja) | 2001-09-28 | 2001-09-28 | バッファメモリ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3886758B2 (ja) |
-
2001
- 2001-09-28 JP JP2001301410A patent/JP3886758B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003110629A (ja) | 2003-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7228059B2 (en) | Audio reproducing apparatus and audio reproduction control method for use in the same | |
US5452010A (en) | Synchronizing digital video inputs | |
US6901462B2 (en) | Receiving apparatus and flow control method therefor and transmitting apparatus and flow control method therefor | |
JP3886758B2 (ja) | バッファメモリ制御装置 | |
JP2007215092A (ja) | 音声データ処理装置 | |
KR19980024444A (ko) | 데이타의 오버플로우 및 언더플로우를 방지하기 위한 재생 장치 및 그 방법 | |
US6078972A (en) | Control system of FIFO memories | |
JP2005026777A (ja) | 情報記録装置、その方法、そのプログラム、および、そのプログラムを記録した記録媒体 | |
JP2007295514A (ja) | データ受信装置 | |
CN102148920B (zh) | 同步信号限幅装置与同步信号限幅方法 | |
US6819363B2 (en) | Video signal processing device | |
JP3178505B2 (ja) | 伝送再生装置 | |
JPH10188473A (ja) | 映像記録再生装置 | |
JP2000004423A (ja) | 情報再生装置及び方法 | |
JP2006135471A (ja) | 音声信号遅延装置 | |
JPS6333987A (ja) | ビデオテツクス用端末装置 | |
KR101619878B1 (ko) | I2s 전송 방식을 이용하여 dsd 오디오 파일을 재생하기 위한 장치 및 그 방법 | |
JPH06230799A (ja) | 信号記録装置 | |
KR100272581B1 (ko) | 디지털 비디오 카메라 시스템의 메모리 제어장치 | |
JP2002232739A (ja) | フレームシンクロナイザー | |
JP2517060B2 (ja) | 映像信号処理装置 | |
JP2007280584A (ja) | データ受信装置 | |
JPH08180591A (ja) | オーディオ信号同期方法 | |
JPH11205742A (ja) | 映像機器用デジタル音声データバッファ | |
JP2005328429A (ja) | 音声受信装置およびこれを備えた音声転送システムならびに音声再生システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041227 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061122 |
|
LAPS | Cancellation because of no payment of annual fees |