KR100270476B1 - 반도체 소자 제조용 얼라인 키 - Google Patents

반도체 소자 제조용 얼라인 키 Download PDF

Info

Publication number
KR100270476B1
KR100270476B1 KR1019980025609A KR19980025609A KR100270476B1 KR 100270476 B1 KR100270476 B1 KR 100270476B1 KR 1019980025609 A KR1019980025609 A KR 1019980025609A KR 19980025609 A KR19980025609 A KR 19980025609A KR 100270476 B1 KR100270476 B1 KR 100270476B1
Authority
KR
South Korea
Prior art keywords
alignment
alignment mark
diamond
key
hollow hole
Prior art date
Application number
KR1019980025609A
Other languages
English (en)
Other versions
KR20000004191A (ko
Inventor
윤인수
Original Assignee
김충환
주식회사케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김충환, 주식회사케이이씨 filed Critical 김충환
Priority to KR1019980025609A priority Critical patent/KR100270476B1/ko
Publication of KR20000004191A publication Critical patent/KR20000004191A/ko
Application granted granted Critical
Publication of KR100270476B1 publication Critical patent/KR100270476B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명에 의한 반도체 소자 제조용 얼라인 키는, 포토 마스크 상에 형성되며, 다이아몬드 형상의 중공홀이 구비된 다이아몬드형 프레임 구조를 갖는 제 1 얼라인 마크; 및 상기 포토 마스크와 대향되는 위치에 놓여진 웨이퍼 상에 형성되며, 상기 중공홀 내부에 얼라인되도록 상기 중공홀보다 작은 사이즈로 설계된 다이아몬드 구조를 갖는 제 2 얼라인 마크로 이루어져, 얼라인 마크 정렬시 제 1 및 제 2 얼라인 마크 간의 Cp(center point) 정렬을 정확하고 용이하게 실시할 수 있게 되므로, 미스얼라인이 발생되는 것을 막을 수 있게 된다,

Description

반도체 소자 제조용 얼라인 키
본 발명은 반도체 소자 제조용 얼라인 키(align key)에 관한 것으로, 보다 상세하게는 포토 마스크와 웨이퍼 상에 형성된 제 1 및 제 2 얼라인 마크(align mark)의 구조 변경을 통하여 제 1 및 제 2 얼라인 마크 간의 센터점(center point:이하,Cp라 한다) 정렬이 정확하고 용이하게 이루어질 수 있도록 한 반도체 소자 제조용 얼라인 키에 관한 것이다.
반도체 소자를 형성하기 위한 막질 패터닝 공정 진행시에는 식각 마스크를 이용한 광식각 공정(photolithography)의 적용이 필수적이다. 이러한 광식각 공정을 적용하여 소망하는 패턴을 형성하기 위해서는 포토 마스크 상에 형성된 제 1 얼라인 마크와 웨이퍼 상에 형성된 제 2 얼라인 마크의 Cp를 서로 정확하게 위치 정렬하는 것이 무엇보다 중요하다. 이는 얼라인 마크 간의 위치 정렬이 정확하게 이루어지지 않은 상태에서 광식각 공정이 진행될 경우, 미스얼라인(misalign)으로 인해 소망하는 패턴을 제대로 형성할 수 없기 때문이다.
도 1a 및 도 1b에는 종래 반도체 소자 제조시 널리 이용되어 오던 얼라인 키 구조를 도시한 평면도가 제시되어 있다. 이중, 도 1a는 글래스(10) 상에 형성된 포토 마스크용 제 1 얼라인 마크(12)를 도시한 것이고, 도 1b는 웨이퍼(100) 상에 형성된 제 2 얼라인 마크(102)를 도시한 것이다. 상기 도면에서 Cp는 각 얼라인 마크(12),(102)의 센터점을 나타내며, 도 1a에서 점선으로 표시된 부분은 제 2 얼라인 마크(102)가 정렬될 위치를 나타낸다.
상기 평면도를 참조하면, 종래의 반도체 소자 제조용 얼라인 키는 크게, 포토 마스크를 이루는 글래스(10) 상에 형성되며, 사각 중공홀이 구비된 사각 프레임(frame) 구조를 가지도록 이루어진 크롬 재질의 제 1 얼라인 마크(12)와, 상기 포토 마스크와 대향되는 위치에 놓여진 웨이퍼(100) 상에 형성되며, 사각 중공홀 내에 얼라인되도록 설계된 사각형 구조를 갖는 크롬 재질의 제 2 얼라인 마크로 이루어져 있음을 알 수 있다.
이때, 사각 중공홀은 제 2 얼라인 마크(102)보다 큰 사이즈를 가지도록 형성되는데, 제 2 얼라인 마크(102)가 도 1a의 점선으로 표시된 사이즈를 갖는다고 보았을 때 사각 중공홀은 통상, 점선으로 표시된 부분의 사면(four side)에 대해 각각 d1 거리(d1=5㎛) 더 확장된 사이즈를 갖는다고 보면 된다.
그러나, 제 1 및 제 2 얼라인 마크(12),(102)가 상기에 언급된 사각형 구조를 가질 경우에는 광식각 공정 이전에 실시되는 선행 작업으로서 얼라인 작업 진행시 다음과 같은 문제가 발생된다.
제 1 및 제 2 얼라인 마크(12),(102)의 구조적인 문제로 인해, 포토 마스크 상의 제 1 얼라인 마크(12)를 웨이퍼(100) 상의 제 2 얼라인 마크(102)에 위치 정렬하고자 할 때 제 2 얼라인 마크(102)의 Cp를 육안으로 정확하게 구별하기가 쉽지 않아 얼라인 작업시 제 1 및 제 2 얼라인 마크(102) 간의 Cp를 정확하게 정렬하기 어렵다는 문제가 발생된다.
제 1 및 제 2 얼라인 마크(12),(102) 간의 Cp 정렬이 제대로 이루어지지 않을 경우, 광식각 공정 진행시 미스얼라인(misalign)으로 인해 패턴이 형성되지 않아야 할 부분에는 패턴이 형성되고, 반대로 패턴 형성이 이루어져야 할 부분에는 패턴이 형성되지 않는 등의 공정 불량이 초래되므로, 이에 대한 개선책이 시급하게 요구되고 있다.
이에 본 발명의 목적은, 반도체 소자 제조시 이용되는 얼라인 키를 사각형 구조에서 다이아몬드형 구조로 변경해 주므로써, 상기 얼라인 키를 이루는 제 1 및 제 2 얼라인 마크 간의 Cp 정렬이 용이하게 이루어지도록 하여 미스얼라인으로 인해 야기되는 공정 불량 발생을 막을 수 있도록 한 반도체 소자 제조용 얼라인 키를 제공함에 있다.
도 1a 및 도 1b는 종래의 반도체 소자 제조용 얼라인 키 구조를 도시한 것으로,
도 1a는 포토 마스크에 형성된 제 1 얼라인 마크를 도시한 평면도,
도 1b는 웨이퍼 상에 형성된 제 2 얼라인 마크를 도시한 평면도,
도 2a 및 도 2b는 본 발명에 의한 반도체 소자 제조용 얼라인 키 구조를 도시한 것으로,
도 2a는 포토 마스크에 형성된 제 1 얼라인 마크를 도시한 평면도,
도 2b는 웨이퍼 상에 형성된 제 2 얼라인 마크 구조를 도시한 평면도이다.
상기 목적을 달성하기 위하여 본 발명에서는, 포토 마스크 상에 형성되며, 다이아몬드 형상의 중공홀이 구비된 다이아몬드형 프레임 구조를 갖는 제 1 얼라인 마크; 및 상기 포토 마스크와 대향되는 위치에 놓여진 웨이퍼 상에 형성되며, 상기 중공홀 내부에 얼라인되도록 상기 중공홀보다 작은 사이즈로 설계된 다이아몬드 구조를 갖는 제 2 얼라인 마크로 이루어진 반도체 소자 제조용 얼라인 키가 제공된다.
상기 구조를 가지도록 얼라인 키를 제조할 경우, 얼라인 마크 정렬시 제 1 및 제 2 얼라인 마크의 각 모서리 부분을 기준으로하여 Cp 정렬이 이루어지게 되므로, 얼라인 작업 자체가 용이할 뿐 아니라 그 정확성 또한 향상시킬 수 있게 된다. 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
본 발명은 얼라인 키를 이루는 제 1 및 제 2 얼라인 마크의 구조를 사각형에서 다이아몬드 구조로 변경해 주므로써, 얼라인 마크 정렬시 제 1 및 제 2 얼라인 마크의 Cp 정렬이 정확하고 용이하게 이루어질 수 있도록 하여 미스얼라인이 발생하는 것을 막을 수 있도록 하는데 주안점을 둔 기술이다.
도 2a 및 도 2b에는 본 발명에서 제안된 반도체 소자 제조용 얼라인 키 구조를 도시한 평면도가 제시되어 있다. 이중, 도 2a는 글래스(20) 상에 형성된 포토 마스크용 제 1 얼라인 마크(22)를 도시한 것이고, 도 2b는 웨이퍼(200) 상에 형성된 제 2 얼라인 마크(202)를 도시한 것이다. 상기 도면에서 Cp는 각 얼라인 마크(22),(202)의 센터점을 나타내며, 도 1a에서 점선으로 표시된 부분은 제 2 얼라인 마크(202)가 정렬될 위치를 나타낸다.
상기 평면도를 참조하면, 본 발명에서 제안된 반도체 소자 제조용 얼라인 키는 크게, 포토 마스크를 이루는 글래스(20) 상에 형성되며, 다이아몬드 형상의 중공홀이 구비된 다이아몬드형 프레임 구조를 가지도록 이루어진 크롬 재질의 제 1 얼라인 마크(22)와, 상기 포토 마스크와 대향되는 위치에 놓여진 웨이퍼(200) 상에 형성되며, 다이아몬드 형상의 중공홀 내에 얼라인되도록 설계된 다이아몬드형 구조를 갖는 크롬 재질의 제 2 얼라인 마크로 이루어져 있음을 알 수 있다.
이때, 다이아몬드 형상의 중공홀은 제 2 얼라인 마크(202)보다 큰 사이즈를 가지도록 형성되는데, 제 2 얼라인 마크(202)가 도 1a의 점선으로 표시된 사이즈를 갖는다고 보았을 때, 점선으로 표시된 부분의 사면(four side)에 대하여 각각 d2 거리(d2=5㎛) 더 확장된 사이즈를 가지도록 형성된다고 보면 된다.
이와 같이 얼라인 키를 다이아몬드형 구조로 가져갈 경우, 얼라인 마크 정렬시 제 1 얼라인 마크(22)와 제 2 얼라인 마크(202)의 각 모서리 부분을 기준으로하여 Cp 정렬이 이루어지게 되므로, 얼라인 키가 사각형 구조를 가질 때보다 Cp 정렬이 용이할 뿐 아니라 얼라인 작업 자체의 정확성을 기할 수 있게 되어 미스얼라인이 발생되는 것을 막을 수 있게 된다,
이상에서 살펴본 바와 같이 본 발명에 의하면, 얼라인 키의 구조를 사각형에서 다이아몬드형 구조로 변경해 주므로써, 얼라인 마크 정렬시 제 1 및 제 2 얼라인 마크 간의 Cp 정렬을 정확하고 용이하게 실시할 수 있게 되어 미스얼라인으로 인해 야기되는 공정 불량 발생을 막을 수 있게 된다.

Claims (2)

  1. 포토 마스크 상에 형성되며, 다이아몬드 형상의 중공홀이 구비된 다이아몬드형 프레임 구조를 갖는 제 1 얼라인 마크; 및
    상기 포토 마스크와 대향되는 위치에 놓여진 웨이퍼 상에 형성되며, 상기 중공홀 내부에 얼라인되도록 상기 중공홀보다 작은 사이즈로 설계된 다이아몬드 구조를 갖는 제 2 얼라인 마크로 이루어진 것을 특징으로 하는 반도체 소자 제조용 얼라인 키.
  2. 제 1항에 있어서, 상기 제 1 및 제 2 얼라인 마크는 크롬으로 이루어진 것을 특징으로 하는 반도체 소자 제조용 얼라인 키.
    POST
KR1019980025609A 1998-06-30 1998-06-30 반도체 소자 제조용 얼라인 키 KR100270476B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025609A KR100270476B1 (ko) 1998-06-30 1998-06-30 반도체 소자 제조용 얼라인 키

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025609A KR100270476B1 (ko) 1998-06-30 1998-06-30 반도체 소자 제조용 얼라인 키

Publications (2)

Publication Number Publication Date
KR20000004191A KR20000004191A (ko) 2000-01-25
KR100270476B1 true KR100270476B1 (ko) 2000-12-01

Family

ID=19542008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025609A KR100270476B1 (ko) 1998-06-30 1998-06-30 반도체 소자 제조용 얼라인 키

Country Status (1)

Country Link
KR (1) KR100270476B1 (ko)

Also Published As

Publication number Publication date
KR20000004191A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
US4568189A (en) Apparatus and method for aligning a mask and wafer in the fabrication of integrated circuits
US5733690A (en) Reticle for fabricating semiconductor device
KR20000029347A (ko) 위치정렬을 검출하는 마크를 구비한 레티클과 위치정렬검출방법
KR100381881B1 (ko) 얼라인먼트 마크 세트 및 얼라인먼트 정밀도 계측 방법
US5557855A (en) Reticle
US3861798A (en) Mask for aligning patterns
US20030164353A1 (en) Method for manufacturing semiconductor device
KR100270476B1 (ko) 반도체 소자 제조용 얼라인 키
KR19980054338A (ko) 정렬도 측정용 오버레이 패턴 형성방법
KR19980021308A (ko) 정렬 마크를 갖는 마스크 및 이를 이용한 마스크 간 정렬도 측정방법
JPS6324617A (ja) ウエハの両面露光法
JPS5922370B2 (ja) 集積回路用マスクの位置合わせ方法
JPH1174189A (ja) マスクの位置ずれ検出用マーク
KR100262667B1 (ko) 반도체장치제조방법
KR100305399B1 (ko) 중첩오차측정마크마스크및중첩오차측정마크형성방법
KR100192171B1 (ko) 반도체 소자의 오버레이 버어니어와 그것의 형성방법 및 검사방법
KR0144083B1 (ko) 노광기 해상도 측정용 포토마스크
KR20020002926A (ko) 반도체 소자의 오버레이 측정 패턴 형성 방법
KR100216675B1 (ko) 사진식각 공정시의 바이어스 점검 방법
JPH05234840A (ja) 半導体集積回路装置
KR100352836B1 (ko) 반도체 소자의 중첩 정밀도 측정 마크
KR20000043985A (ko) 정렬도 측정용 오버레이 패턴 및 그의 형성방법
KR19980082607A (ko) 반도체 소자의 제조방법
KR20070071657A (ko) 반도체 소자의 오버레이 버니어 형성 방법
JPH0494522A (ja) アライメイト・マーク構造

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040728

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee