KR100269627B1 - 반도체장치의 제조 방법 - Google Patents
반도체장치의 제조 방법 Download PDFInfo
- Publication number
- KR100269627B1 KR100269627B1 KR1019980038633A KR19980038633A KR100269627B1 KR 100269627 B1 KR100269627 B1 KR 100269627B1 KR 1019980038633 A KR1019980038633 A KR 1019980038633A KR 19980038633 A KR19980038633 A KR 19980038633A KR 100269627 B1 KR100269627 B1 KR 100269627B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- semiconductor substrate
- insulating film
- region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000012535 impurity Substances 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 239000011241 protective layer Substances 0.000 abstract description 5
- 230000002779 inactivation Effects 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 제 1 도전형 반도체기판의 소정 부분에 필드절연막을 형성하여 활성영역을 한정하고 상기 반도체기판 상의 소정 부분에 게이트산화막을 개재시킨 게이트를 형성하는 공정과, 상기 반도체기판에 상기 게이트를 마스크로 사용하여 제 2 도전형의 불순물을 저농도로 도핑하여 제 1 불순물영역을 형성하는 공정과, 상기 반도체기판 상에 상기 게이트를 덮도록 절연막을 형성하고 상기 절연막 상에 상기 필드영역과 대응하는 부분에 마스크패턴을 형성하는 공정과, 상기 마스크패턴을 마스크로 사용하여 상기 절연막을 이방성식각하여 게이트의 측면에 측벽 및 필드영역 상에 보호막을 형성하는 공정과, 상기 반도체기판에 상기 게이트, 측벽 및 보호막을 마스크로 사용하여 제 2 도전형의 불순물을 고농도로 도핑하여 제 2 불순물영역을 형성하는 공정과, 상기 반도체기판 상에 상기 게이트를 덮도록 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 게이트 및 불순물영역의 소정 부분을 노출시키는 제 1 및 제 2 접촉홀을 형성하는 공정을 구비한다. 따라서, 본 발명에 따른 반도체 장치는 활성영역의 데미지를 감소시켜 접합 누설 전류의 증가를 방지하고, 고온공정인 보호막 형성공정 후에 소오스/드레인영역을 형성하므로 소오스/드레인영역의 불활성을 방지할 수 있는 이점이 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 측벽과 보호막(borderless dielectric)을 동시에 형성시킨 후 소오스/드레인영역을 형성하므로서 활성영역의 데미지를 줄여 접합 누설 전류를 방지할 수 있고, 소오스/드레인영역의 불활성(deactivation)을 방지할 수 있는 반도체 장치의 제조 방법에 관한 것이다.
도 1a 내지 도 1d는 종래의 기술에 따른 반도체 장치의 제조 방법을 도시하는 단면 공정도이다.
종래에는 도 1a에 나타낸 바와 같이 도전형을 갖는 반도체기판(11), 예를 들면 p형 반도체기판(11)의 소정 부분에 PGI(Profiled Groove Isolation)와 같은 통상적인 소자 격리 방법을 이용하여 필드절연막(13)을 형성하여 상기 반도체기판(11)의 활성영역을 한정하고 상기 반도체기판(11) 상에 게이트산화막(15) 및 불순물이 도핑된 다결정실리콘층을 순차적으로 형성하고 상기 다결정실리콘층 및 게이트산화막(15)을 패터닝하여 게이트(17)를 형성한다. 그리고, 상기 게이트(17)를 마스크로 사용하여 상기 반도체기판(11)에 상기 반도체기판(11)과 도전형이 다른 n형의 불순물을 저농도로 이온 주입하여 제 1 불순물영역(19)을 형성한다.
다음에, 도 1b와 같이 상기 반도체기판(11)에 상기 게이트(17)의 측면에 절연물질을 증착한 후, 에치백(etch back)하여 상기 게이트(17)의 측면에 절연 측벽(21)을 형성한다. 그리고 상기 반도체기판(11)에 상기 게이트(17) 및 측벽(21)을 마스크로 사용하여 상기 반도체기판(11)과 도전형이 다른 n형의 불순물을 고농도로 이온 주입하여 소오스/드레인영역으로 사용되는 제 2 불순물영역(23)을 형성한다.
그런 다음, 도 1c에 나타낸 바와 같이 상기 반도체기판(11) 상에 상기 게이트(17)를 덮도록 필드절연막과 식각선택비가 다른 질화물 등을 화학적기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착하여 보호막(borderless dielectric)(25)을 형성하고 상기 보호막(25) 상에 평탄화를 위해 불순물이 첨가된 산화물을 이용하여 층간절연막(Inter Layer Dielectric : ILD)(27)을 형성한다.
그런 후에, 도 1d에 나타낸 바와 같이 상기 층간절연막(27) 및 보호막(25)을 패터닝하여 상기 게이트(17) 및 불순물영역(23)의 소정 부분을 노출시키는 제 1 및 제 2 접촉홀(28)(29)을 형성한다. 이때, 상기에서 보호막(25)은 상기 층간절연막(27)이 일반적으로 불순물이 도핑된 산화막이고, 필드절연막(13)도 역시 산화막으로 형성하기 때문에 상기 제 1 및 제 2 접촉홀(28)(29)을 형성하기 위한 패터닝시에 오정렬(misaligned)에 의해 필드절연막(13)이 식각되는 것을 방지하기 위해 필드절연막(13) 상에 형성한다.
상기에서 도 1b의 고농도 불순물영역 형성 후에 상기 게이트 및 불순물영역 상에 살리사이드 공정을 진행하여 실리사이드층을 형성하므로서 이후에 상기 제 1 및 제 2 접촉홀을 통해 연결되는 배선층과의 접촉 저항을 감소시킬 수 있다.
상술한 바와 같이 종래에는 반도체기판에 필드절연막을 형성하고 상기 반도체기판에 게이트산화막을 개재시킨 게이트, 저농도불순물영역, 절연 측벽 및 고농도 불순물영역을 형성하고 상기 반도체기판 상에 상기 게이트를 덮도록 질화막을 이용하여 필드절연막 상에 잔류하는 보호막을 형성하였다.
그러나, 상기에서 불순물의 주입으로 활성화된 소오스/드레인영역이 보호막을 형성하기 위한 700∼800℃ 온도에서의 CVD 방법으로 소오스/드레인영역이 불활성(deactivation)이 되는 문제가 발생하였다. 또한, 상기 측벽을 형성할 때 및 제 1 및 제 2 접촉홀을 형성하기 위한 식각 시에 활성 영역에 데미지가 발생하여 접합 누설 전류가 발생할 수 있는 문제가 있다.
따라서, 본 발명의 목적은 활성 영역의 데미지를 감소시킬수 있고 소오스/드레인영역의 불활성을 방지할 수 있는 반도체 장치의 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 제조 방법은 제 1 도전형 반도체기판의 소정 부분에 필드절연막을 형성하여 활성영역을 한정하고 상기 반도체기판 상의 소정 부분에 게이트산화막을 개재시킨 게이트를 형성하는 공정과, 상기 반도체기판에 상기 게이트를 마스크로 사용하여 제 2 도전형의 불순물을 저농도로 도핑하여 제 1 불순물영역을 형성하는 공정과, 상기 반도체기판 상에 상기 게이트를 덮도록 절연막을 형성하고 상기 절연막 상에 상기 필드영역과 대응하는 부분에 마스크패턴을 형성하는 공정과, 상기 마스크패턴을 마스크로 사용하여 상기 절연막을 이방성식각하여 게이트의 측면에 측벽 및 필드영역 상에 보호막을 형성하는 공정과, 상기 반도체기판에 상기 게이트, 측벽 및 보호막을 마스크로 사용하여 제 2 도전형의 불순물을 고농도로 도핑하여 제 2 불순물영역을 형성하는 공정과, 상기 반도체기판 상에 상기 게이트를 덮도록 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 게이트 및 불순물영역의 소정 부분을 노출시키는 제 1 및 제 2 접촉홀을 형성하는 공정을 구비한다.
도 1a 내지 도 1d는 종래의 기술에 따른 반도체 장치의 제조 방법을 도시하는 단면 공정도.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체 장치의 제조 방법을 도시하는 단면 공정도.
＜도면의 주요 부분에 대한 부호의 간단한 설명＞
31 : 반도체기판 33 : 필드절연막
37 : 게이트 41 : 질화막
41-1 : 측벽 41-2 : 보호막
45 : 층간절연막 46, 47 : 제 1 및 제 2 접촉홀
이하, 도면을 참조로 본 발명은 상세히 설명한다.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체 장치의 제조 방법을 도시하는 단면 공정도이다.
본 방법은 도 2a에 나타낸 바와 같이 도전형의 갖는 반도체기판(31), 예를 들면 p형 반도체기판(31)의 소정 부분에 통상적인 소자 격리 방법으로 필드절연막(33)을 형성하여 상기 반도체기판(31)의 활성영역을 한정하고, 상기 반도체기판(31) 상에 게이트산화막(35) 및 불순물이 도핑된 다결정실리콘층을 순차적으로 형성하고 상기 다결정실리콘층 및 게이트산화막(35)을 패터닝하여 게이트(37)를 형성한다. 그리고, 상기 반도체기판(31)에 상기 게이트(37)를 마스크로 사용하여 상기 반도체기판(31)과 도전형이 다른 n형의 불순물을 저농도로 도핑하여 제 1 불순물영역(39)을 형성한다.
상기에서 도시하지 않은 소자 격리 방법으로는 상기 반도체기판 상에 포토레지스트를 도포하고 격리영역을 정의하는 포토마스크(도시하지 않음)를 이용하여 노광 및 현상하여 제 1 마스크패턴을 형성한 후 상기 제 1 마스크패턴을 마스크로 상기 반도체기판을 소정 깊이로 식각하고 상기 소정 깊이로 식각된 홈에 산화 물질 등을 채워서 소자를 격리하게 된다.
다음에, 도 2b와 같이 상기 반도체기판(31) 상에 상기 게이트(37)를 덮도록 상기 필드절연막(33)과 식각선택비가 다른 질화막 등을 CVD 방법으로 증착하여 절연막(41)을 형성하고 상기 반도체기판(31) 상에 상기 소자격리영역을 형성하기 위해 사용한 포토레지스트와 반대 타입의 포토레지스트를 도포하고 상기 필드영역(33)을 형성할 때 사용된 포토마스크(도시하지 않음)를 이용하여 노광 및 현상하여 상기 필드절연막(33)과 대응하는 부분에 제 2 마스크패턴(42)을 형성한다.
그런 다음, 도 2c에 나타낸 바와 같이 상기 제 2 마스크패턴(42)을 마스크로 사용하여 상기 절연막(41)을 이방성 식각하고 상기 제 2 마스크패턴(42)을 제거한다. 이때, 상기 활성층 상의 절연막(41)은 에치백(etch back)된 것같이 식각되어 게이트(37)의 측면에 측벽(41-1)이 되고, 필드절연막(33) 상에는 상기 제 2 마스크패턴(42)에 의해 보호막(borderless dielectric)(41-2)이 잔류하게 된다. 그리고, 상기 반도체기판(31)에 상기 게이트(37), 측벽(41-1) 및 보호막(41-2)을 마스크로 사용하여 상기 반도체기판(31)과 도전형이 다른 n형의 불순물을 고농도로 이온 주입하여 소오스/드레인영역으로 사용되는 고농도의 제 2 불순물영역(43)을 형성한다.
이후에, 도 2d에 나타낸 바와 같이 상기 반도체기판(31) 상에 상기 게이트(47) 및 보호막(41-2)을 덮도록 층간절연막(45)을 형성하고 상기 층간절연막(45)을 패터닝하여 상기 게이트(37) 및 불순물영역(43)의 소정 부분을 노출시키는 제 1 및 제 2 접촉홀(46)(47)을 형성한다.
상기에서 도 2c의 고농도 제 2 불순물영역 형성 후에 상기 게이트 및 불순물영역 상에 살리사이드(salicide) 공정을 진행하여 실리사이드층을 형성하므로서 이후에 상기 제 1 및 제 2 접촉홀을 통해 연결되는 배선층과의 접촉저항을 감소시킬 수 있다.
상술한 바와 같이 본 발명에서는 측벽 및 보호막을 동시에 형성하고 상기 보호막을 형성한 후에 소오스/드레인영역을 형성하기 위한 고농도 도핑을 실시하여 소오스/드레인영역을 형성한다.
따라서, 본 발명에 따른 반도체 장치는 활성영역의 데미지를 감소시켜 접합 누설 전류의 증가를 방지하고, 보호막을 형성한 후에 소오스/드레인영역을 형성하므로 소오스/드레인영역의 불활성을 방지할 수 있는 이점이 있다.
Claims (4)
- 제 1 도전형 반도체기판의 소정 부분에 필드절연막을 형성하여 활성영역을 한정하고 상기 반도체기판 상의 소정 부분에 게이트산화막을 개재시킨 게이트를 형성하는 공정과,상기 반도체기판에 상기 게이트를 마스크로 사용하여 제 2 도전형의 불순물을 저농도로 도핑하여 제 1 불순물영역을 형성하는 공정과,상기 반도체기판 상에 상기 게이트를 덮도록 절연막을 형성하고 상기 절연막 상에 상기 필드영역과 대응하는 부분에 마스크패턴을 형성하는 공정과,상기 마스크패턴을 마스크로 사용하여 상기 절연막을 이방성식각하여 게이트의 측면에 측벽 및 필드영역 상에 보호막을 형성하는 공정과,상기 반도체기판에 상기 게이트, 측벽 및 보호막을 마스크로 사용하여 제 2 도전형의 불순물을 고농도로 도핑하여 제 2 불순물영역을 형성하는 공정과,상기 반도체기판 상에 상기 게이트를 덮도록 층간절연막을 형성하고 상기 층간절연막을 패터닝하여 상기 게이트 및 불순물영역의 소정 부분을 노출시키는 제 1 및 제 2 접촉홀을 형성하는 공정을 구비하는 반도체 장치의 제조 방법.
- 청구항 1에 있어서 상기 절연막을 상기 필드절연막과 식각선택비가 다른 물질로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 청구항 1에 있어서 상기 절연막을 화학적기상증착(Chemical Vapor Deposition) 방법으로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 청구항 1에 있어서 상기 마스크패턴을 필드절연막을 형성할 때 사용된 포토마스크를 이용하여 상기 필드절연막을 형성할 때 사용된 포토레지스트와 반대 타입의 포토레지스트에 노광 및 현상하여 형성하는 것이 특징인 반도체 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980038633A KR100269627B1 (ko) | 1998-09-18 | 1998-09-18 | 반도체장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980038633A KR100269627B1 (ko) | 1998-09-18 | 1998-09-18 | 반도체장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000020163A KR20000020163A (ko) | 2000-04-15 |
| KR100269627B1 true KR100269627B1 (ko) | 2000-10-16 |
Family
ID=19551062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980038633A KR100269627B1 (ko) | 1998-09-18 | 1998-09-18 | 반도체장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100269627B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230108117A (ko) | 2022-01-10 | 2023-07-18 | 이하균 | 슬립 방지 구조의 웨이퍼 블록 |
-
1998
- 1998-09-18 KR KR1019980038633A patent/KR100269627B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000020163A (ko) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990057943A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100278996B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR20020085067A (ko) | 씨모스형 반도체 장치 형성 방법 | |
| KR100387721B1 (ko) | 반도체소자의 제조방법 | |
| KR100269627B1 (ko) | 반도체장치의 제조 방법 | |
| KR100370128B1 (ko) | 반도체 소자의 제조방법 | |
| KR100278994B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR20010001765A (ko) | 반도체 소자 제조 방법 | |
| KR100333361B1 (ko) | 반도체장치의 제조방법 | |
| KR20010066327A (ko) | 듀얼 게이트전극 제조방법 | |
| KR100279003B1 (ko) | 트랜지스터의 제조방법 | |
| KR100247694B1 (ko) | 반도체소자의 제조 방법 | |
| KR100269628B1 (ko) | 반도체장치의 제조방법 | |
| KR19990041628A (ko) | 반도체소자의 제조 방법 | |
| KR100451756B1 (ko) | 반도체소자및그제조방법 | |
| KR100247811B1 (ko) | 반도체장치의 제조방법 | |
| KR100249015B1 (ko) | 트랜지스터의 형성 방법 | |
| KR100269629B1 (ko) | 반도체장치의 제조방법 | |
| KR100303915B1 (ko) | 반도체장치의 제조방법 | |
| KR100254045B1 (ko) | 반도체소자의 제조 방법 | |
| KR20000039307A (ko) | 반도체장치의 콘택 형성방법 | |
| KR100625392B1 (ko) | 반도체소자의 제조방법 | |
| KR100307296B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR100226496B1 (ko) | 반도체장치의 제조방법 | |
| KR100618807B1 (ko) | 셀프 얼라인 컨택이 가능한 이중 게이트 폴리 구조의반도체 소자 제조방법과 그 게이트 구조체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |