KR100268949B1 - 반도체 소자의 콘택홀 형성방법 - Google Patents

반도체 소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR100268949B1
KR100268949B1 KR1019970077094A KR19970077094A KR100268949B1 KR 100268949 B1 KR100268949 B1 KR 100268949B1 KR 1019970077094 A KR1019970077094 A KR 1019970077094A KR 19970077094 A KR19970077094 A KR 19970077094A KR 100268949 B1 KR100268949 B1 KR 100268949B1
Authority
KR
South Korea
Prior art keywords
contact hole
layer
forming
semiconductor device
conductive material
Prior art date
Application number
KR1019970077094A
Other languages
English (en)
Other versions
KR19990057053A (ko
Inventor
박진원
조우성
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970077094A priority Critical patent/KR100268949B1/ko
Publication of KR19990057053A publication Critical patent/KR19990057053A/ko
Application granted granted Critical
Publication of KR100268949B1 publication Critical patent/KR100268949B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다층 배선을 형성하는데 적당한 반도체 소자의 콘택홀 형성방법에 관한 것으로서, 반도체 기판상에 베리어 금속층, 금속층, 제 1 전도성 물질층을 차례로 증착하는 단계와, 상기 제 1 전도성 물질층, 금속층, 베리어 금속층을 선택적으로 제거하여 하부 배선을 형성하는 단계와, 상기 하부 배선의 양측면에 제 2 전도성 측벽을 형성하는 단계와, 상기 하부 배선 및 제 2 전도성 측벽을 포함한 반도체 기판의 전면에 층간 절연막을 증착하는 단계와, 그리고 상기 제 1 전도성 물질층의 표면이 소정부분 노출되도록 상기 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 콘택홀 형성방법
본 발명은 반도체 소자의 제조공정에 관한 것으로, 특히 다층배선을 형성하는데 적당한 반도체 소자의 콘택홀 형성방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 콘택홀 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래의 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이 반도체 기판(11)상에 베리어 금속층(12)과 금속배선용 알루미늄층(13)과 ARC층(14)을 차례로 증착한다.
이어, 상기 ARC층(14)상에 포토레지스트(Photo Resist)(15)를 도포한 후, 노광 및 현상공정으로 포토레지스트(15)를 패터닝(Patterning) 한다.
도 1b에 도시한 바와 같이 상기 패터닝된 포토레지스트(15)를 마스크로 이용하여 상기 ARC층(14)과 알루미늄층(13)과 베리어 금속층(12)을 선택적으로 제거하여 하부 금속배선(13a)을 형성한다.
도 1c에 도시한 바와 같이 상기 포토레지스트(15)를 제거하고, 상기 하부 금속배선(13a)을 포함한 반도체 기판(11)의 전면에 층간 절연막(16)을 증착한다.
도 1d에 도시한 바와 같이 상기 ARC층(14)의 표면이 소정부분 노출되도록 상기 층간 절연막(16)을 사진석판술 및 식각공정에 의해 선택적으로 제거하여 콘택홀(17)을 형성한다.
여기서 반도체 소자의 크기가 작아지면 하부 금속배선(13a)의 폭이 줄어든다. 이때 콘택홀(17)의 크기도 따라서 줄어들어야 콘택홀(17)이 하부 금속배선(13a)의 폭안으로 들어올 수 있다.
그러나 콘택홀(17)의 크기를 줄이면 콘택홀(17)과 하부 금속배선(13a)과 전기적 접촉 저항이 증가하므로 콘택홀(17)의 크기를 줄일 수 없다.
따라서 상기 하부 금속배선(13a)과 콘택홀(17)의 미스얼라인(Mis Align)이 발생하고, 상기 미스얼라인에 의해 하부 금속배선(13a)의 측면이 노출되고, 상기 노출된 하부 금속배선(13a)과 식각가스가 반응하여 다량의 금속성 폴리머(18)가 형성된다.
그리고 상기 금속성 폴리머(18)를 제거하기 위하여 화학약품처리를 하거나 하부 금속배선(13a)의 배선특성을 향상시키기 위하여 하부 금속배선(13a)상에 TiN막(도면에는 도시하지 않음)을 형성하여 TiN막과 선택비가 높은 가스를 이용하여 이방성 식각을 실시하여 금속성 폴리머(18)의 형성을 억제한다.
이후 계속해서 상부 금속배선을 형성하는 공정을 진행한다.
그러나 상기와 같은 종래의 반도체 소자의 콘택홀 형성방법에 있어서 다음과 같은 문제점이 있었다.
첫째, 콘택홀 형성시 하부 금속배선의 측면이 노출되면서 금속성 폴리머의 형성이 촉진되어 이후 폴리머의 제거가 어렵고, 이로 인해 콘택홀의 저항증가 및 저항값의 변화가 많아 배선의 신뢰성을 저하시킨다.
둘째, 노출된 하부 금속배선의 측면이 산화되어 알루미늄 스퍼터링시 제거가 힘들고, 하부 금속배선과 콘택되는 상부 금속배선의 면적이 작아지기 때문에 콘택홀이 증가한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 폴리머의 형성을 적게 하고 콘택홀의 저항을 감소시킴으로써 배선의 신뢰성을 향상시키도록 한 반도체 소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
제1a도 내지 제1d도는 종래의 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도.
제2a도 내지 제2d도는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
21 : 반도체 기판 22 : 베리어 금속층
23a : 하부 금속배선 24 : ARC층
25 : 포토레지스트 26 : 전도성 측벽
27 : 층간 절연막 28 : 콘택홀
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 콘택홀 형성방법은 반도체 기판상에 베리어 금속층, 금속층, 제 1전도성 물질층을 차례로 증착하는 단계와, 상기 제 1 전도성 물질층, 금속층, 베리어 금속층을 선택적으로 제거하여 하부 배선을 형성하는 단계와, 상기 하부 배선의 양측면에 제 2 전도성 측벽을 형성하는 단계와, 상기 하부 배선 및 제 2 전도성 측벽을 포함한 반도체 기판의 전면에 층간 절연막을 증착하는 단계와, 그리고 상기 제 1 전도성 물질층의 표면이 소정부분 노출되도록 상기 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이 반도체 기판(21)상에 베리어 금속층(22)과 금속배선용 알루미늄층(23)과 ARC층(24)을 차례로 증착한다.
이어, 상기 ARC층(24)상에 포토레지스트(25)를 도포한 후, 노광 및 현상공정으로 포토레지스트(25)를 패터닝한다.
도 2b에 도시한 바와 같이 상기 패터닝된 포토레지스트(25)를 마스크로 이용하여 상기 ARC층(24)과 알루미늄층(23)과 베리어 금속층(22)을 선택적으로 제거하여 하부 금속배선(23a)을 형성한다.
도 2c에 도시한 바와 같이 상기 포토레지스트(25)를 제거하고, 상기 하부 금속배선(23a)을 포함한 반도체 기판(21)의 전면에 PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition)법으로 TiN막 등의 전도성 물질을 200~1000Å두께로 증착하고, 상기 전도성 물질을 에치백(Etch Back)하여 상기 하부 금속배선(23a)의 측면에 전도성 측벽(26)을 형성한다.
도 2d에 도시한 바와 같이 상기 전도성 측벽(26)을 포함한 반도체 기판(21)의 전면에 평탄화용 층간 절연막(27)을 증착하고, 사진석판술 및 식각공정으로 상기 층간 절연막(27)을 선택적으로 제거하여 ARC층(24)의 표면이 소정부분 노출되게 콘택홀(28)을 형성한다.
여기서 상기 콘택홀(28)을 형성할 때 고밀도 플라즈마 장치를 이용하고, 탄소와 불소의 비가 높은 C3F8, Ar, O2등의 혼합가스를 이용한다.
상기 고밀도 플라즈마 장비의 조건은 RF 파워(Power)는 2000~3000W, 바이어스(Bias) 파워는 800~1500W를 이용하고, 식각가스는 C3F8가스는 15~35sccm 유량과, Ar 가스는 50~150sccm 유량과, O2가스는 1~5sccm 유량, 그리고 식각 가스의 압력은 3~10mTorr를 사용한다.
한편, 상기 콘택홀(28)을 형성하기 위한 층간 절연막(27)을 식각할 때 메인 에치(Main Etch)와 오버 에치(Over Etch)로 나눈다.
먼저, 메인 에치는 2800W의 RF 파워, 1200W의 바이어스 파워, 25sccm의 C3F8가스 유량, 100sccm의 Ar 가스 유량으로 식각을 진행한다.
그리고 오버 에치는 2800W의 RF 파워, 1200W의 바이어스 파워, 25sccm의 C3F8가스 유량, 2sccm의 O2가스 유량으로 식각을 진행한다.
이후 계속해서 상기 콘택홀(28)을 통해 하부 금속배선(23a)과 전기적으로 연결되는 상부 금속배선(도면에는 도시하지 않음)을 형성한다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 콘택홀 형성방법에 있어서 다음과 같은 효과가 있다.
첫째, 콘택홀과 하부 금속배선간에 미스얼라인이 발생하더라도 전도성 측벽에 의해 상부 금속배선과 하부 금속배선 사이의 전류 도통이 가능한 면적이 증가되기 때문에 콘택홀의 저항을 감소시킬 수 있다.
둘째, 하부 금속배선의 측면에 전도성 측벽을 형성하여 콘택홀 식각시 하부 금속배선의 측면 노출이 되지 않기 때문에 금속성 폴리머의 발생을 최소로 할 수 있고, 금속성 폴리머의 제거가 용이하며, 금속성 폴리머에 의한 콘택홀 저항의 변화를 줄일 수 있다.

Claims (3)

  1. 반도체 기판상에 베리어 금속층, 금속층, 제 1 전도성 물질층을 차례로 증착하는 단계; 상기 제 1 전도성 물질층, 금속층, 베리어 금속층을 선택적으로 제거하여 하부 배선을 형성하는 단계; 상기 하부 배선의 양측면에 제 2 전도성 측벽을 형성하는 단계; 상기 하부 배선 및 제 2 전도성 측벽을 포함한 반도체 기판의 전면에 층간 절연막을 증착하는 단계; 그리고 상기 제 1 전도성 물질층의 표면이 소정부분 노출되도록 고밀도 플라즈마 장비에 탄소와 볼소의 비가 높은 C3F8, Ar O2등의 혼합가스를 식각가스로 이용하여 상기 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  2. 제1항에 있어서, 상기 제 2도전성 측벽은 반도체 기판의 전면에 PVD 또는 CVD법으로 TiN막 등의 전도성 물질을 200~1000Å 두께로 증착한 후 에치백하여 형성함을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  3. 제1항에 있어서, 상기 고밀도 플라즈마 장비의 조건은 RF 파워는 2000~3000W, 바이어스 파워는 800~1500W를 이용하고, 식각가스로 C3F8가스는 15~35sccm, Ar 가스는 50~150sccm, O2가스는 1~5sccm, 그리고 식각 가스의 압력은 3~10mTorr를 사용하여 형성함을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
KR1019970077094A 1997-12-29 1997-12-29 반도체 소자의 콘택홀 형성방법 KR100268949B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077094A KR100268949B1 (ko) 1997-12-29 1997-12-29 반도체 소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077094A KR100268949B1 (ko) 1997-12-29 1997-12-29 반도체 소자의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR19990057053A KR19990057053A (ko) 1999-07-15
KR100268949B1 true KR100268949B1 (ko) 2000-10-16

Family

ID=19529468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077094A KR100268949B1 (ko) 1997-12-29 1997-12-29 반도체 소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100268949B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030056928A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 금속 배선 및 그의 형성 방법
KR100922550B1 (ko) * 2007-12-26 2009-10-21 주식회사 동부하이텍 반도체 소자의 금속 배선 형성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235731A (ja) * 1988-07-26 1990-02-06 Seiko Epson Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235731A (ja) * 1988-07-26 1990-02-06 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990057053A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100239442B1 (ko) 콘택홀 내의 전도성 플로그 형성방법
US6815334B2 (en) Method for forming multi-layer metal line of semiconductor device
US6124208A (en) Method of preventing bowing in a via formation process
KR100268949B1 (ko) 반도체 소자의 콘택홀 형성방법
CN101471287A (zh) 在半导体器件中形成金属线的方法
JP3317279B2 (ja) 半導体装置の製造方法
JP3353524B2 (ja) 接続孔を形成する工程を有する半導体装置の製造方法
KR19990011466A (ko) 반도체소자의 제조를 위한 건식식각방법
JPH07297281A (ja) 接続孔の製造方法
KR20030023353A (ko) 비트라인 형성방법
KR100317310B1 (ko) 반도체소자의콘택홀형성방법
KR100402940B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR100221585B1 (ko) 반도체 소자의 비아홀 형성방법
KR100293458B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법
KR100268797B1 (ko) 다층 금속배선 형성방법
KR101019704B1 (ko) 반도체 소자의 제조 방법
KR100226755B1 (ko) 반도체 소자의 금속배선 구조 및 제조방법
KR20040001538A (ko) 반도체 소자의 자기정렬 콘택 형성방법
JP3123914B2 (ja) 半導体装置の製造方法
KR20010045400A (ko) 반도체 소자의 금속배선 형성방법
KR100400251B1 (ko) 반도체 소자의 유기 반사 방지막 식각방법
KR100871370B1 (ko) 반도체소자의 금속배선 형성방법
KR0124646B1 (ko) 반도체 장치의 금속막 제조방법
KR20030083086A (ko) 반도체 소자의 커패시터 제조 방법
KR20080029317A (ko) 반도체 소자의 미세 패턴 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee