KR100268915B1 - 마스크롬회로 - Google Patents
마스크롬회로 Download PDFInfo
- Publication number
- KR100268915B1 KR100268915B1 KR1019970035435A KR19970035435A KR100268915B1 KR 100268915 B1 KR100268915 B1 KR 100268915B1 KR 1019970035435 A KR1019970035435 A KR 1019970035435A KR 19970035435 A KR19970035435 A KR 19970035435A KR 100268915 B1 KR100268915 B1 KR 100268915B1
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- data
- ecc
- doen
- output
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
Landscapes
- Read Only Memory (AREA)
Abstract
본 발명은 ECC(Error Collection Code) 부의 동작 여부에 따라 DOEN-OUT(Data Out Enable-OUT)신호의 컨트롤 타이밍을 다르게 하여 동작 속도를 향상시키기 위한 마스크 롬 회로를 제공하는데 그 목적이 있다.
본 발명의 마스크 롬 회로는 어드레스 버퍼와 디코더 그리고 메모리 셀로 구성되어 어드레스 패드로 부터 읽고자 하는 주소를 입력 받아 하나의 셀을 선택하는 셀 선택 부, 상기 선택된 하나의 셀의 데이타를 읽어내는 센스 앰프 부, 상기 센싱된 데이타의 에러를 수정하는 ECC 부, 상기 ECC 부 출력 데이타를 입력 받는 데이타 출력 버퍼 부, 상기 센스 앰프 부를 제어하는 각종 제어 신호들 및 DOEN-IN신호를 생성시키는 센스 앰프 제어 신호 생성 부, 상기 ECC 부의 동작 여부를 결정하는 ECC 제어 부, 상기 데이타 출력 버퍼 부의 출력 타이밍을 결정하는 컨트롤 타이밍이 서로 다른 제 1, 제 2 DOEN-OUT신호를 생성시키는 데이타 출력 제어신호 생성 부와, 상기 ECC 제어 부의 출력 데이타에 따라 상기 제 1, 제 2 DOEN-OUT신호가 생성되도록 상기 데이타 출력 제어신호 생성 부를 제어하는 ECC동작판단 부를 포함하여 구성됨을 특징으로 한다.
Description
본 발명은 마스크 롬 회로에 관한 것으로, 특히 동작 속도를 향상시키는 마스크 롬 회로에 관한 것이다.
도 1은 종래의 마스크 롬 회로를 나타낸 블록도이고, 도 2는 종래의 데이타 출력 제어신호 생성 부를 나타낸 회로도이다.
종래의 마스크 롬 회로는 어드레스 패드(Address Pad)(11)로 부터 읽고자 하는 주소를 입력 받는 어드레스 버퍼(Buffer)(13), 상기 주소를 디코딩(Decoding)하는 디코더(Decoder)(14)와, 실제 데이타(Data)가 저장되어 있는 메모리 셀(Memory Cell)(15)로 구성되어 상기 디코더(14)의 출력 값에 따라 상기 메모리 셀(15)에서 하나의 셀을 선택하는 셀 선택 부(12) 및 상기 선택된 하나의 셀의 데이타를 읽어내는 센스 앰프(Sense AMP) 부(16)와 상기 센싱된 데이타의 에러(Error)를 수정하는 ECC(Error Collection Code) 부(17) 그리고 상기 ECC 부(17) 출력 데이타를 입력 받는 데이타 출력 버퍼 부(18), DOEN-IN(Data Out Enable-Input)신호 및 상기 센스 앰프 부(16)를 제어하는 각종 제어 신호들을 생성시키는 센스 앰프 제어 신호 생성 부(19), 상기 ECC 부(17)의 동작 여부를 결정하는 ECC 제어 부(20)와, 상기 데이타 출력 버퍼 부(18)의 출력 타이밍을 결정하는 DOEN-OUT신호를 생성시키는 데이타 출력 제어신호 생성 부(21)로 구성된다.
상기와 같이 구성된 종래의 마스크 롬 회로의 동작 설명은 다음과 같다.
즉 상기 어드레스 패드(11)로 부터 읽고자 하는 주소가 상기 셀 선택 부(12)에 인가되면 상기 셀 선택 부(12)를 구성하는 상기 어드레스 버퍼(13)와 디코더(14)를 거쳐 하나의 셀이 선택된 다음, 상기 선택된 하나의 셀의 데이타를 상기 센스 앰프 부(16)가 입력 받아 상기 데이타를 증폭하여 읽는다.
이어 상기 ECC 부(17)는 상기 읽혀진 센스 앰프 부(16)의 출력 데이타를 입력 받아서 상기 ECC 제어 부(20)의 제어로 상기 데이타에 에러가 있으면 동작을 하여 상기 에러를 수정한 다음, 상기 데이타 출력 버퍼 부(18)에 출력하고 반대로 상기 데이타에 에러가 없으면 동작을 하지 않고 상기 센스 앰프 부(16)의 출력 데이타를 상기 데이타 출력 버퍼 부(18)에 출력한다.
그리고 상기 데이타 출력 버퍼 부(18)는 상기 ECC 부(17)의 출력 데이타를 입력 받아 데이타 출력 패드를 통하여 외부로 상기 ECC 부(17)의 출력 데이타를 출력한다.
또한 상기 어드레스 버퍼(13)는 상기 읽고자 하는 주소가 변환될 때 어드레스 트렌지션 디텍트(Address Transition Detect)신호를 생성하여 상기 센스 앰프 제어 신호 생성 부(19)에 출력한 다음, 상기 센스 앰프 제어 신호 생성 부(19)는 상기 어드레스 트렌지션 디텍트신호를 입력 받아서 상기 센스 앰프 부(16)의 각 동작에 필요한 제어 신호들을 생성하여 상기 센스 앰프 부(16)에 출력하며, DOEN-IN신호를 생성하여 상기 데이타 출력 제어신호 생성 부(21)에 출력한다.
그리고 도 2에서와 같이, R.C 딜레이(22)와 두 개의 낸드게이트(NAND Gate) 그리고 네 개의 인버터(Inverter)로 구성된 상기 데이타 출력 제어신호 생성 부(21)는 상기 DOEN-IN신호를 입력 받아 상기 R.C 딜레이(22)의 저항(23) 및 커패시터(24) 용량을 조절하므로 상기 데이타 출력 버퍼 부(18)가 최종 데이타를 외부로 출력할 최적의 시간을 결정하는 DOEN-OUT신호를 생성하여 상기 데이타 출력 버퍼 부(18)에 출력한다.
그러나 종래의 마스크 롬 회로는 동작 속도를 증가 시키기 위하여 입력 데이타에 에러가 없을 경우에 ECC 제어 부에서 ECC 부를 턴-오프(Turn-off)시켜 상기 ECC 부가 동작하는데 사용되어지는 10 ~ 15ns의 시간을 단축하지만 최종 출력 데이타를 출력시키는 DOEN-OUT신호의 컨트롤 타이밍(Control Timing)이 일정하기 때문에 실제 마스크 롬 회로 동작 속도의 향상이 어렵다는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 ECC 부의 동작 여부에 따라 DOEN-OUT신호의 컨트롤 타이밍을 다르게 하여 동작 속도를 향상시키는 마스크 롬 회로를 제공하는데 그 목적이 있다.
도 1은 종래의 마스크 롬 회로를 나타낸 블록도
도 2는 종래의 데이타 출력 제어신호 생성 부를 나타낸 회로도
도 3은 본 발명의 실시예에 따른 마스크 롬 회로를 나타낸 블록도
도 4는 본 발명의 실시예에 따른 ECC동작판단 부와 데이타 출력 제어신호 생성 부를 나타낸 회로도
도면의 주요부분에 대한 부호의 설명
31: 어드레스 패드 32: 셀 선택 부
33: 어드레스 버퍼 34: 디코더
35: 메모리 셀 36: 센스 앰프 부
37: ECC 부 38: 출력 버퍼 부
39: 센스 앰프 제어 신호 생성 부 40: ECC 제어 부
41: 데이타 출력 제어신호 생성 부 42: ECC동작판단 부
43: R.C 딜레이 46: 제 1 인버터
47: 제 1 트랜스퍼 게이트 48: 제 2 인버터
49: 제 2 트랜스퍼 게이트
본 발명의 마스크 롬 회로는 어드레스 버퍼와 디코더 그리고 메모리 셀로 구성되어 어드레스 패드(31)로 부터 읽고자 하는 주소를 입력 받아 하나의 셀을 선택하는 셀 선택 부, 상기 선택된 하나의 셀의 데이타를 읽어내는 센스 앰프 부, 상기 센싱된 데이타의 에러를 수정하는 ECC 부, 상기 ECC 부 출력 데이타를 입력 받는 데이타 출력 버퍼 부, 상기 센스 앰프 부를 제어하는 각종 제어 신호들 및 DOEN-IN신호를 생성시키는 센스 앰프 제어 신호 생성 부, 상기 ECC 부의 동작 여부를 결정하는 ECC 제어 부, 상기 데이타 출력 버퍼 부의 출력 타이밍을 결정하는 컨트롤 타이밍이 서로 다른 제 1, 제 2 DOEN-OUT신호를 생성시키는 데이타 출력 제어신호 생성 부와, 상기 ECC 제어 부의 출력 데이타에 따라 상기 제 1, 제 2 DOEN-OUT신호가 생성되도록 상기 데이타 출력 제어신호 생성 부를 제어하는 ECC동작판단 부를 포함하여 구성됨을 특징으로 한다.
상기와 같은 본 발명에 따른 마스크 롬 회로의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 마스크 롬 회로를 나타낸 블록도이고, 도 4는 본 발명의 실시예에 따른 ECC동작판단 부와 데이타 출력 제어신호 생성 부를 나타낸 회로도이다.
본 발명의 실시예에 따른 마스크 롬 회로는 어드레스 패드(31)로 부터 읽고자 하는 주소를 입력 받는 어드레스 버퍼(33), 상기 주소를 디코딩하는 디코더(34)와, 실제 데이타가 저장되어 있는 메모리 셀(35)로 구성되어 상기 디코더(34)의 출력 값에 따라 상기 메모리 셀(35)에서 하나의 셀을 선택하는 셀 선택 부(32) 및 상기 선택된 하나의 셀의 데이타를 읽어내는 센스 앰프 부(36)와 상기 센싱된 데이타의 에러를 수정하는 ECC 부(37) 그리고 상기 ECC 부(37) 출력 데이타를 입력 받는 데이타 출력 버퍼 부(38), DOEN-IN신호 및 상기 센스 앰프 부(36)를 제어하는 각종 제어 신호들을 생성시키는 센스 앰프 제어 신호 생성 부(39), 상기 ECC 부(37)의 동작 여부를 결정하는 ECC 제어 부(40), 상기 데이타 출력 버퍼 부(38)의 출력 타이밍을 결정하는 제 1, 제 2 DOEN-OUT신호를 생성시키는 데이타 출력 제어신호 생성 부(41)와, 상기 ECC 제어 부(40)의 출력 데이타에 따라 제 1, 제 2 DOEN-OUT신호가 생성되도록 상기 데이타 출력 제어신호 생성 부(41)를 제어하는 ECC동작판단 부(42)로 구성된다.
상기와 같이 구성된 본 발명의 실시예에 따른 마스크 롬 회로의 동작 설명은 다음과 같다.
즉 상기 어드레스 패드(31)로 부터 읽고자 하는 주소가 상기 셀 선택 부(32)에 인가되면 상기 셀 선택 부(32)를 구성하는 상기 어드레스 버퍼(33)와 디코더(34)를 거쳐 하나의 셀이 선택된 다음, 상기 선택된 하나의 셀의 데이타를 상기 센스 앰프 부(36)가 입력 받아 상기 데이타를 증폭하여 읽는다.
이어 상기 ECC 부(37)는 상기 읽혀진 센스 앰프 부(36)의 출력 데이타를 입력 받아서 상기 ECC 제어 부(40)의 제어로 상기 데이타에 에러가 있으면 동작을 하여 상기 에러를 수정한 다음, 상기 데이타 출력 버퍼 부(38)에 출력하고 반대로 상기 데이타에 에러가 없으면 동작을 하지 않고 상기 센스 앰프 부(36)의 출력 데이타를 상기 데이타 출력 버퍼 부(38)에 출력한다.
그리고 상기 데이타 출력 버퍼 부(38)는 상기 ECC 부(37)의 출력 데이타를 입력 받아 데이타 출력 패드를 통하여 외부로 상기 ECC 부(37)의 출력 데이타를 출력한다.
또한 상기 어드레스 버퍼(33)는 상기 읽고자 하는 주소가 변환될 때 어드레스 트렌지션 디텍트신호를 생성하여 상기 센스 앰프 제어 신호 생성 부(39)에 출력한 다음, 상기 센스 앰프 제어 신호 생성 부(39)는 상기 어드레스 트렌지션 디텍트신호를 입력 받아서 상기 센스 앰프 부(36)의 각 동작에 필요한 제어 신호들을 생성하여 상기 센스 앰프 부(36)에 출력하며, DOEN-IN신호를 생성하여 상기 데이타 출력 제어신호 생성 부(41)에 출력한다.
그리고 도 4에서와 같이, 상기 데이타 출력 제어신호 생성 부(41)는 R.C 딜레이(43)와 두 개의 낸드게이트 그리고 네 개의 인버터로 구성되며, 상기 ECC동작판단 부(42)는 제 1 인버터(46)와 연결된 제 1 트랜스퍼(Transfer) 게이트(47)의 제 1 스위치와 제 2 인버터(48)와 연결된 제 2 트랜스퍼 게이트(49)의 제 2 스위치로 구성된다. 여기서 상기 제 2 인버터(46)의 N형 트랜지스터가 상기 제 1 인버터(46)의 N형 트랜지스터보다 구동 능력이 크다.
상기 상술한 바와 같이 구성된 상기 데이타 출력 제어신호 생성 부(41)는 상기 DOEN-IN신호를 입력 받고 상기 ECC동작판단 부(42)의 제어를 받아 즉 상기 ECC 부(37)가 턴-온(Turn-on)될 경우에는 상기 제 1 스위치가 동작하므로 상기 제 1 인버터(46)가 상기 R.C 딜레이부(43)를 동작시켜 제 1 DOEN-OUT신호를 생성하고 반면에 상기 ECC 부(37)가 턴-오프될 경우에는 상기 제 2 스위치가 동작하므로 상기 제 2 인버터(48)가 상기 R.C 딜레이부(43)를 동작시켜 제 2 DOEN-OUT신호를 생성하여 상기 데이타 출력 버퍼 부(38)에 출력한다. 여기서 상기 제 2 DOEN-OUT신호가 상기 제 1, 제 2 인버터(46,48)의 N형 트랜지스터 구동 능력의 차이로 상기 제 1 DOEN-OUT신호보다 출력의 컨트롤 타이밍이 빠르다.
본 발명의 마스크 롬 회로는 ECC 부의 동작 여부에 따라 데이타 출력 제어신호 생성 부에서 컨트롤 타이밍이 다른 제 1, 제 2 DOEN-OUT신호가 생성되도록 제어하는 ECC동작판단 부를 포함하므로 동작 속도를 증가 시키기 위하여 입력 데이타에 에러가 없을 경우에 ECC 제어 부에서 ECC 부를 턴-오프시켜 상기 ECC 부가 동작하는데 사용되어지는 10 ~ 15ns의 시간을 단축하고 또한 최종 출력 데이타를 출력시키는 상기 제 2 DOEN-OUT신호의 컨트를 타이밍이 빠르기 때문에 실제 마스크 롬 회로의 동작 속도를 향상시키는 효과가 있다.
Claims (3)
- 어드레스 버퍼와 디코더 그리고 메모리 셀로 구성되어 어드레스 패드로 부터 읽고자 하는 주소를 입력 받아 하나의 셀을 선택하는 셀 선택부;상기 선택된 하나의 셀의 데이타를 읽어내는 센스 앰프부;상기 센싱된 데이타의 에러를 수정하는 ECC(Error Collection Code)부;상기 ECC부 출력 데이타를 입력 받는 데이타 출력 버퍼부;상기 센스 앰프부를 제어하는 각종 제어 신호들 및 데이터 출력 인에이블 입력(DOEN-IN:Data Out Enable-Input)신호를 생성시키는 센스 앰프 제어 신호 생성부;상기 ECC부의 동작 여부를 결정하는 ECC 제어부;상기 데이타 출력 버퍼부의 출력 타이밍을 결정하는 컨트롤 타이밍이 서로 다른 제 1, 제 2 데이터 출력 인에이블 출력(DOEN-OUT:Data Out Enable-Output)신호를 생성시키는 데이타 출력 제어신호 생성부;상기 ECC 제어부의 출력 데이타에 따라 상기 제 1, 제 2 DOEN-OUT신호가 생성되도록 상기 테이타 출력 제어신호 생성 부를 제어하는 ECC동작판단부를 포함하여 구성됨을 특징으로 하는 마스크 롬 회로.
- 상기 제 1 항에 있어서,상기 ECC동작판단부는 제 1 인버터와 연결된 제 1 트랜스퍼 게이트의 제 1 스위치와 상기 제 1 인버터의 N형 트랜지스터보다 구동 능력이 큰 N형 트랜지스터로 구성된 제 2 인버터와 연결된 제 2 트랜스퍼 게이트의 제 2 스위치로 구성됨을 특징으로 하는 마스크 롬 회로.
- 상기 제 1 항에 있어서,상기 제 2 DOEN-OUT신호가 상기 제 1 DOEN-OUT신호보다 컨트롤 타이밍이 빠름을 특징으로 하는 마스크 롬 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970035435A KR100268915B1 (ko) | 1997-07-28 | 1997-07-28 | 마스크롬회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970035435A KR100268915B1 (ko) | 1997-07-28 | 1997-07-28 | 마스크롬회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990012134A KR19990012134A (ko) | 1999-02-25 |
KR100268915B1 true KR100268915B1 (ko) | 2000-10-16 |
Family
ID=19515892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970035435A KR100268915B1 (ko) | 1997-07-28 | 1997-07-28 | 마스크롬회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100268915B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140138683A (ko) | 2012-02-29 | 2014-12-04 | 메이지 세이카 파루마 가부시키가이샤 | 신규한 이미노피리딘 유도체를 포함하는 해충 방제 조성물 |
-
1997
- 1997-07-28 KR KR1019970035435A patent/KR100268915B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140138683A (ko) | 2012-02-29 | 2014-12-04 | 메이지 세이카 파루마 가부시키가이샤 | 신규한 이미노피리딘 유도체를 포함하는 해충 방제 조성물 |
Also Published As
Publication number | Publication date |
---|---|
KR19990012134A (ko) | 1999-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7035148B2 (en) | Output driver capable of controlling slew rate of output signal according to operating frequency information or CAS latency information | |
KR940006148A (ko) | 테스트 기능을 가진 메모리장치 | |
GB2286911B (en) | Data output buffer control circuit | |
US5877652A (en) | Voltage detecting circuit and method for reduced power consumption | |
KR100268915B1 (ko) | 마스크롬회로 | |
US7463053B2 (en) | Semiconductor memory device for internally controlling strength of output driver | |
KR950012706A (ko) | 반도체 메모리 장치 | |
KR100794996B1 (ko) | 반도체 메모리의 펄스 생성 장치 | |
KR930008860A (ko) | 데이타 출력 콘트롤 회로 | |
JPH0969292A (ja) | 半導体記憶装置 | |
JPH04259997A (ja) | 半導体集積回路 | |
KR100543916B1 (ko) | 애디티브레이턴시를 갖는 반도체 메모리 소자 | |
US6990027B2 (en) | Semiconductor memory device having access time control circuit | |
JP2000048588A (ja) | 読出し専用メモリ装置 | |
KR19990040930A (ko) | 반도체 메모리의 동작 검사장치 | |
JP2767834B2 (ja) | 半導体記憶装置 | |
KR100596774B1 (ko) | 메모리 장치의 감지 증폭기의 오버 드라이빙 시점 조절방법 및 장치 | |
KR100220556B1 (ko) | 단 펄스 형태의 리던던시 신호를 사용하는 디코더회로 | |
US20050105345A1 (en) | Pulse width adjusting circuit for use in semiconductor memory device and method therefor | |
KR19990081402A (ko) | 입력버퍼회로 | |
KR100202647B1 (ko) | 메모리의 데이타 입력버퍼회로 | |
KR100239423B1 (ko) | 이씨씨 회로 | |
KR970029870A (ko) | 멀티저장형 메모리 | |
KR200202060Y1 (ko) | 에러정정회로 | |
KR19990057925A (ko) | 출력버퍼 제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060619 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |