KR100267756B1 - 얼라인 키이의 구조 - Google Patents

얼라인 키이의 구조 Download PDF

Info

Publication number
KR100267756B1
KR100267756B1 KR1019930004012A KR930004012A KR100267756B1 KR 100267756 B1 KR100267756 B1 KR 100267756B1 KR 1019930004012 A KR1019930004012 A KR 1019930004012A KR 930004012 A KR930004012 A KR 930004012A KR 100267756 B1 KR100267756 B1 KR 100267756B1
Authority
KR
South Korea
Prior art keywords
pattern
alignment key
key
present
alignment
Prior art date
Application number
KR1019930004012A
Other languages
English (en)
Other versions
KR940022716A (ko
Inventor
송명섭
신의용
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019930004012A priority Critical patent/KR100267756B1/ko
Publication of KR940022716A publication Critical patent/KR940022716A/ko
Application granted granted Critical
Publication of KR100267756B1 publication Critical patent/KR100267756B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 고집적도의 포토작업 진행시의 얼라인이나 레이저 리페어시 얼라인키이로서 정확한 포인트를 찾을 수 있으므로써, 정확한 얼라인을 할 수 있을 뿐만 아니라, 패턴의 크기를 축소할 수 있어서 패턴위의 이물질로 인한 장비의 에러발생가능성을 대폭 감소시킬 수 있는 등의 많은 장점이 구비된 것이다.
이를 위해, 본 발명은 얼라인키이(1)의 패턴(2)이 L자 형태로 직각의 위치에 떨어져 배치되고, 패턴(2)의 사이에는 배선(3)이 연결된 얼라인 키이의 구조이다.

Description

얼라인 키이의 구조
제1도는 종래의 얼라인 키이를 나타낸 정면도.
제2도는 본 발명을 나타낸 정면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 얼라인키이 2 : 패턴
3 : 배선
본 발명은 얼라인 키이(Align Key)의 구조에 관한 것으로서, 더욱 상세하게는 반도체 제조공정중 포토-에칭시 얼라인 키이를 사용하여 반도체 기판상에 정확한 패턴을 형성시킬 수 있도록 한 것이다.
종래의 얼라인 키이는 도 1에 나타낸 바와같이, 알루미늄재의 L자형으로 되어 얼라인키이(1a)의 a-a 및 b-b부분에 레이저빔을 주사하여 그 위상차를 이용한 파형을 얻어내고 이에따라 그 중앙값(0, 0)을 찾는데 이때, 약 3회에 걸쳐 레이저빔을 주사한 후 이들 파형의 평균값을 찾고, 중앙값을 계산하여 X, Y축을 찾아내게 된다.
그러나, 이와같은 종래의 얼라인키이(1a)는 정확한 원점을 찾아가는데 시간이 많이 소요되고, 그 정확도가 떨어질 뿐만 아니라, 특히 알루미늄 패턴위에 이물질로 인한 위상의 변화는 이상파형을 유발시켜서 장비의 에러가 다발하게 되는 등의 많은 문제점이 있었다.
본 발명은 상기한 제반문제점을 해결하기 위한 것으로서, 본 발명은 반도체 제조공정중 포토-에칭시 얼라인 키이를 사용하여 반도체 기판상에 정확한 패턴을 형성시킬 수 있을 뿐만 아니라, 장비의 에러발생을 줄일 수 있는 얼라인 키이의 구조를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명은 얼라인 키이의 패턴이 L자 형태로 직각의 위치에 떨어져 배치되고, 패턴의 사이에는 배선이 연결된 얼라인 키이의 구조이다.
이하, 본 발명의 일실시예를 첨부도면 도2를 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명을 나타낸 정면도로서, 얼라인키이(1)의 반사율이 높은 알루미늄재인 정사각형패턴(2)이 L자 형태로 직각의 위치에 떨어져 배치되고, 패턴(2)과 패턴(2) 사이에는 직경이 1㎛이하의 배선(3)이 연결되어 구성된다.
이와같이 구성된 본 발명은 도2에 나타낸 바와같이, 반사율이 높은 알루미늄재인 얼라인키이(1)의 정사각형패턴(2)의 a-a 및 c-c 부분간의 레이저빔을 주사하여 패턴(2)의 개략적인 중앙부위를 설정한 다음 패턴(2)의 X-Y축을 잡은 후 b-b 및 d-d간의 레이저빔을 주사하므로써 b-b 및 d-d간의 가장 정확한 센터포인트를 잡을 수 있게 된다.
예컨데, 레이저빔을 도2와 같이 aa-aa간에 주사할 경우 bb-bb간의 파형을 모두 얼라인키이(1)의 센터포인트를 찾는데 이용할 수 있음에 따라 더 많은 파형데이타를 통해 좀더 정확한 포인트의 센터값을 찾을 수 있으며, X축의 경우도 동일한 방법으로 주사하여 알루미늄 라인의 센터값을 찾으므로써 정확한 X, Y 포인트가 설정될 수 있게 된다.
이상에서와 같이, 본 발명은 고집적도의 포토작업 진행시의 얼라인이나 레이저 리페어시 얼라인키이(1)로서 정확한 포인트를 찾을 수 있으므로써, 정확한 얼라인을 할 수 있을 뿐만 아니라, 패턴(2)의 크기를 축소할 수 있어서 패턴(2)위의 이물질로 인한 장비의 에러발생 가능성을 대폭 감소시킬 수 있는 등의 많은 장점이 구비된 유용한 발명이다.

Claims (3)

  1. 얼라인키이(1)의 패턴(2)이 L자 형태로 직각의 위치에 떨어져 배치되고, 패턴(2)의 사이에는 배선(3)이 연결된 것을 특징으로 하는 얼라인 키이의 구조.
  2. 제1항에 있어서, 상기 패턴(2)이 정사각형의 반사율이 높은 알루미늄재로 된 얼라인 키이의 구조.
  3. 제1항에 있어서, 상기 배선(3)의 직경이 1㎛이하로 된 얼라인 키이의 구조.
KR1019930004012A 1993-03-16 1993-03-16 얼라인 키이의 구조 KR100267756B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930004012A KR100267756B1 (ko) 1993-03-16 1993-03-16 얼라인 키이의 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930004012A KR100267756B1 (ko) 1993-03-16 1993-03-16 얼라인 키이의 구조

Publications (2)

Publication Number Publication Date
KR940022716A KR940022716A (ko) 1994-10-21
KR100267756B1 true KR100267756B1 (ko) 2000-11-01

Family

ID=19352266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004012A KR100267756B1 (ko) 1993-03-16 1993-03-16 얼라인 키이의 구조

Country Status (1)

Country Link
KR (1) KR100267756B1 (ko)

Also Published As

Publication number Publication date
KR940022716A (ko) 1994-10-21

Similar Documents

Publication Publication Date Title
KR950003891B1 (ko) 반도체 장치 제조 방법
KR100303743B1 (ko) 노광 방법
KR970010666B1 (ko) 반도체 소자의 패턴 중첩오차 측정방법
KR940000910B1 (ko) 반도체 칩의 얼라인먼트 방법 및 레이저 리페이어용 타겟이 형성된 반도체 칩
EP0151032A2 (en) Method of adjusting relative positions of two objects by using diffraction grating and control apparatus therefor
KR100237941B1 (ko) 노광장치 및 노광방법
US5557855A (en) Reticle
US7160656B2 (en) Method for determining pattern misalignment over a substrate
KR100267756B1 (ko) 얼라인 키이의 구조
KR970018320A (ko) 반도체 소자의 제조방법
US5264310A (en) Alignment mark having regions formed by energy beam irradiation therein and method of manufacturing the same
JPS62174914A (ja) 半導体装置を形成する半導体ウエハ−
JP2650182B2 (ja) 位置合せマーク並びに該マークを有する電子装置及びその製造方法
JP2766576B2 (ja) アライメント方法
US20080153012A1 (en) Method of measuring the overlay accuracy of a multi-exposure process
JPS62155532A (ja) 半導体ウエ−ハの位置合せマ−クの形成方法
JPH09232202A (ja) 投影露光装置におけるアライメント方法
KR100289662B1 (ko) 반도체 소자의 오버레이 측정패턴
JPH07192994A (ja) 電子線露光の位置合わせマークおよび電子線露光の位置合わせマークの検出方法
JPS59134825A (ja) 半導体装置およびそのための半導体ウエ−ハ
JP2616642B2 (ja) 基板のセンタリング方法
US5812244A (en) Reticle assembly having non-superposed position measurement patterns
JPS63204722A (ja) 半導体集積回路の製造方法
JPH0387013A (ja) 半導体装置の製造方法
KR20040022882A (ko) 위상 반전 마스크의 리페어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee