KR100265554B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100265554B1
KR100265554B1 KR1019970037753A KR19970037753A KR100265554B1 KR 100265554 B1 KR100265554 B1 KR 100265554B1 KR 1019970037753 A KR1019970037753 A KR 1019970037753A KR 19970037753 A KR19970037753 A KR 19970037753A KR 100265554 B1 KR100265554 B1 KR 100265554B1
Authority
KR
South Korea
Prior art keywords
data line
gate
electrode
layer
drain electrode
Prior art date
Application number
KR1019970037753A
Other languages
English (en)
Other versions
KR19990015580A (ko
Inventor
여주천
하용민
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970037753A priority Critical patent/KR100265554B1/ko
Publication of KR19990015580A publication Critical patent/KR19990015580A/ko
Application granted granted Critical
Publication of KR100265554B1 publication Critical patent/KR100265554B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 저저항을 가지는 금속 물질로 데이터라인을 형성하고, 이 데이터라인을 소오스 및 드레인 전극 형성용 금속층으로 덮음으로써, 대면적화에 적용가능하도록 한 것으로, 절연기판과, 절연기판 상에 형성된 내부데이타라인과, 내부데이타라인을 덮는 외부데이타라인과, 외부데이타라인에 연결된 소오스전극 및 소오스전극에 대응되도록 형성된 드레인전극과, 소오스전극에 연결되는 소오스영역, 드레인전극에 연결되는 드레인영역 및 채널영역이 정의되어 있는 활성층과, 활성층의 채널영역 상에 게이트절연막을 개재하여 형성된 게이트전극과, 게이트전극에 연결되어 데이터라인들에 교차하되, 데이터라인에 절연되도록 형성된 게이트라인과, 드레인전극에 연결되는 화소전극을 포함하며, 공정중에 내부데이타라인을 이루는 금속물질층에 유발될 수 있는 힐록이나 단선 등의 손상을 억제할 수 있다.

Description

액정표시장치 및 그 제조방법
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로 특히, 알미늄과 같이 저저항을 가지는 물질로 데이터라인을 형성하고, 이 데이터라인을 소오스 및 드레인전극 형성용 금속층으로 덮음으로써, 대면적화에 적용가능하도록 한 액정표시장치 및 그 제조방법에 관한 것이다.
도1a부터 도1d는 종래의 액정표시장치의 제조공정도를 나타낸 것이다.
도1a를 참조하면, 절연기판(10)에 크롬이나 몰리브덴과 같은 금속물질로 제1도 전층을 형성한 후, 제1도전층에 사진식각공정을 실시하여 데이터라인(11L), 소오스전극(11S) 및 드레인전극(11D)을 형성한다. 이어서, 전면에 비정질실리콘층을 형성한 후, 레이저 어닐링 공정을 실시하여 비정질 실리콘층을 다결정화한다. 이후, 다결정화된 실리콘층에 사진식각공정을 실시하여 활성층(13)을 형성한다.
도1b를 참조하면, 전면에 제1절연막과 제2도전층을 형성한 후, 제2도전층에 사진식각공정을 실시하여 게이트라인(도면에 표시하지 않음)과 게이트전극(15)을 형성한다. 이후, 제1절연막에 게이트전극(15)을 마스크로하는 식각공정을 실시하여 게이트절연막(14)을 형성한다.
도1c를 참조하면, 전면에 게이트전극(14)을 마스크로하는 이온도핑공정을 실시하여 활성층(13)의 노출된 부분에 소오스영역(13S)과 드레인영역(13D)을 형성한다.
도1d를 참조하면, 전면에 제2절연막을 형성한 후, 제2절연막에 사진식각공정을 실시하여 드레인영역(13D)의 일부를 노출시키는 콘택홀을 형성한다. 이어서, 노출된 기판 전면에 투명도전층을 형성한 후, 이 투명도전층에 사진식각공정을 실시하여 드레인영역(13D)에 연결되는 화소전극(17)을 형성한다.
대면적 화면을 추구하는 제품에 있어서의 액정표시장치는 화소부에 인가되는 전기적 신호가 원거리에 위치하는 화소에도 전달되도록 제조되어야 한다. 따라서 화소 각각에 연결되는 데이터라인은 저저항을 가지는 도전성 물질로 형성하는 것이 좋다. 알미늄은 이러한 요구를 만족시킬수 있기 때문에 데이터라인 배선재 형성에 자주 사용된다. 그러나 알미늄은 물질 특성상, 고온 열처리시, 힐락(hillock) 발생의 염려가 크고, 실리콘과의 얼로이(alloy) 형성이 쉽다는 등의 단점을 가지고 있어서 단일층만으로는 스태거(stagger) 구조의 소오스/드레인 형성물질로 적용하기에는 어려움이 있다.
이 단점을 극복하기 위하여 고온에서도 안정한 크롬 혹은 몰리브덴등으로 데이타라인을 두껍게 형성하기도 하는데, 이 경우, 활성층을 형성하는 공정에서 실리콘층이 그 에지(edge)부분을 잘 커버하지 못하고 끊어지는 경우가 발생한다.
본 발명은 대면적 화면에 용이하도록 데이터라인을 알미늄과 같은 저저항 금속물질로 형성하는 액정표시장치에 있어서, 이 데이터라인을 소오스 및 드레인 전극 형성용 도전성 금속물질로 덮음으로써, 알미늄층이 가지고 있는 단점을 최소화하려는 것이다.
본 발명은 절연기판과, 상기 절연기판 상에 형성된 내부데이타라인과, 상기 내부데이타라인을 덮는 외부데이타라인과, 상기 외부데이타라인에 연결된 소오스전극 및 상기 소오스전극에 대응되도록 형성된 드레인전극과, 상기 소오스전극에 연결되는 소오스영역, 상기 드레인전극에 연결되는 드레인영역 및 채널영역이 정의되어 있는 활성층의, 상기 활성층의 상기 채널영역 상에 게이트절연막을 개재하여 형성된 게이트전극과, 상기 게이트전극에 연결되어 상기 데이터라인들에 교차하되, 상기 데이터라인에 절연되도록 형성된 게이트라인과, 상기 드레인전극에 연결되는 화소전극을 포함하는 액정표시장치이다.
본 발명은 절연기판 상에 내부데이타라인을 형성하는 공정과, 상기 내부데이타라인을 덮는 외부데이타라인, 소오스전극 및 드레인전극을 형성하는 공정과, 상기 소오스전극과 상기 드레인전극에 중첩되는 활성층을 형성하는 공정과, 상기 활성층 상에 게이트절연막이 개재된 게이트전극을 형성하는 공정과, 상기 게이트전극을 마스크로하는 이온도핑공정을 실시하여 상기 활성층에 소오스영역 및 드레인영역을 형성하는 공정과, 상기 공정들이 실시된 기판 전면을 덮되, 상기 드레인전극을 노출시키는 보호막을 형성하는 공정과, 상기 드레인전극에 연결되어 상기 보호막 상에 위치하는 화소전극을 형성하는 공정을 포함하는 액정표시장치의 제조방법이다.
도1a부터 도1d는 종래의 액정표시장치의 제조공정도.
도2는 본 발명의 제1실시예를 나타낸 액정표시장치의 일부 단면도.
도3a부터 도3d는 도2에 나타낸 액정표시장치의 제조공정도.
도4는 본 발명의 제2실시예를 나타낸 액정표시장치의 일부 평면도.
도5는 도4의 I-I 절단선을 따라 나타낸 단면도.
도6은 본 발명의 제3실시예를 나타낸 액정표시장치의 일부 평면도
도7은 도6의 II-II 절단선을 따라 나타낸 단면도.
도8은 본 발명의 제4실시예를 나타낸 액정표시장치의 일부 평면도.
도9는 도8의 III-III 절단선을 따라 나타낸 단면도.
도10은 본 발명의 제5실시예를 나타낸 액정표시장치의 일부 평면도.
도11은 도10의 III-III 절단선을 따라 나타낸 단면도.
도12는 본 발명의 제6실시예를 나타낸 액정표시장치의 일부 단면도.
도13a부터 도13d는 도12에 나타낸 액정표시장치의 제조공정도.
도2는 본 발명의 제1실시예를 나타낸 액정표시장치의 일부 단면도이다.
절연기판(20)에 저저항 금속물질인 알미늄으로 형성된 내부데이터라인(21)이 형성되어 있고, 그 위를 외부데이타라인(22L)이 덮고 있다. 외부데이타라인(22L)에는 소오스전극(22S)과 연장되어 있고, 소오스전극(22S)의 대응되는 위치에는 드레인전극(22D)이 형성되어 았다.
소오스전극(22S)과 드레인전극(22D) 상에는 소오스영역(23S), 채널영역(23C) 및 드레인영역(23D)이 정의되어 있는 활성층(23)이 형성되어 있고, 채녈영역(23C) 상에는 게이트절연막(24)과 게이트전극(25)이 형성되어 있다. 그리고, 전면을 보호막(26)이 덮되, 드레인전극(22D)과 드레인영역(23D)의 일부를 노출시키고 있다. 보호막(26) 상에는 드레인전극(22D)과 드레인영역(23D)에 연결되어 있는 화소전극(27)이 형성되어 있다. 이 실시예에서는 보호막(26)에 드레인전극(22D)과 드레인영역(23D)을 노출시키는 콘택홀을 형성하였지만, 통상적인 경우와 같이, 드레인전극(22D)만을 노출시켜도 무방하다.
도3a부터 도3d는 도2에 나타낸 액정표시장치의 제조공정도이다.
도3a를 참조하면, 절연기판(20)에 저저항 특성을 가지는 제1도전층을 형성한 후, 제1도전층에 사진식각공정을 실시하여 내부데이터라인(21)을 형성한다. 제1도전층은 알미늄등과 같은 저저항 금속물질로 형성하는 것이 데이터 신호를 양호하게 전달할 수 있어서, 대면적 화면을 제조하는데 적당하다. 이어서, 전면에 제2도전층을 형성한 후, 제2도전층에 사진식각공정을 실시하여 외부데이터라인(22L), 소오스전극(22S) 및 드레인전극(22D)을 형성한다. 이때, 제1도전층을 알미늄으로 형성할 경우, 외부데이터라인(22L)이 내부데이터라인(21)을 충분히 덮도록하여 후속공정에서 유발되는 알미늄 힐록(hillock) 현상을 방지한다.
도3b를 참조하면, 전면에 비정질실리콘층을 형성한 후, 레이저 어닐링 공정을 실시하여 이 비정질실리콘층을 다결정화한다. 이후, 다결정화된 실리콘층에 사직식각공정을 실시하여 활성층(23)을 형성한다. 이어서, 전면에 제1절연막과 제3도전층을 연속적으로 형성한 후, 제3도전층에 사진식각공정을 실시하여 게이트전극(25)을 형성한다. 이후, 제1절연막에 게이트전극(25)을 마스크로하는 식각공정을 실시하여 게이트절연막(24)을 형성한다. 이때, 제1절연막을 식각하지 않은 상태에서 게이트절연막으로 사용할 수 있다.
도3c를 참조하면, 전면에 게이트전극(25)을 마스크로하는 이온도핑공정을 실시하여 활성층(23)의 노출된 부분에 소오스영역(23S)과 드레인영역(23D)을 형성한다.
도3d를 참조하면, 전면에 제2절연막을 형성한 후, 제2절연막에 사진식각공정을 실시하여 드레인영역(23D)과 드레인전극(22D)의 일부를 노출시키는 콘택홀을 형성한다. 이어서, 노출된 기판 전면에 투명도전층을 형성한 후, 투명도전층에 사진식각공정을 실시하여 제2절연막의 노출된 콘택홀을 통하여 드레인영역(23D)과 드레인전극(22D)에 연결되는 화소전극(27)을 형성한다.
상술한 바와 같이, 본 발명에서는 저저항을 가지는 알미늄으로 내부데이터라인을 형성함으로써, 대면적 화면 제조에 용이하도록 하고, 소오스 및 드레인 전극 형성용 물질을 사용하여 내부데이타라인을 덮는 외부데이타라인을 형성함으로써, 공정 중에 내부데이터라인에 유발될수 있는 단선 혹은 물리적 특성의 손상을 최소화할 수 있도록 하였다.
도4는 본 발명의 제2실시예를 나타낸 액정표시장치의 일부 평면도이다.
절연기판에 내부데이터라인(41)이 위치하고, 이 내부데이타라인(41)을 외부데이타라인(42L)이 덮고 있다. 이때, 내부데이타라인(41)은 대면적화면에 적합하도록 저저항 물질인 알미늄으로 형성하고, 내부데이타라인(41)을 덮는 외부데이타라인(42L)은 몰리브덴이나, 크롬과 같은 통상적인 도전성 물질로 형성한다. 이들 데이터라인(41)(42L)에는 게이트라인(45L)이 교차하고 있다. 교차부에는 외부데이타라인(42L)에 연결된 소오스전극(42S)과, 소오스전극(42S)에 대응되는 드레인전극(42D), 게이트라인(45L)에 연장된 게이트전극(45G)이 박막트랜지스터를 형성하고 있다. 그리고 화소전극(47)이 드레인전극(45D)에 연결되어 있다.
도5는 도4의 I-I 절단선을 따라 나타낸 단면도이다.
절연기판(40)에 저저항 금속물질인 알미늄으로 형성된 내부데이터라인(41)이 형성되어 있고, 그 위를 외부데이타라인(42L)이 덮고 있다. 외부데이타라인(42L)에는 소오스전극(42S)이 연장되어 있고, 소오스전극(42S)의 대응되는 위치에는 드레인전극(42D)이 형성되어 있다.
소오스전극(42S)과 드레인전극(42D) 상에는 소오스영역(43S), 채널영역(43C) 및 드레인영역(43D)이 정의되어 있는 활성층(43)이 형성되어 있고, 채널영역(43C)상에는 게이트절연막(44)과 게이트전극(45)이 형성되어 있다. 그리고, 전면을 보호막(46)이 덮되, 드레인전극(42D)의 일부를 노출시키고 있다. 보호막(46) 상에는 드레인전극(42D)에 연결되어 있는 화소전극(47)이 형성되어 있다.
도6은 본 발명의 제3실시예를 나타낸 액정표시장치의 일부 평면도이고, 도7은 도6의 II-II 절단선을 따라 나타낸 단면도이다.
이 실시예에서는 이중층의 구조로 두껍게 형성된 데이터라인(41)(42L)을 게이트라인(45L)이 넘어가지 못하고 끊어지게 되는 경우를 방지하기 위하여 그 교차부에서 내부데이타라인을 제거하였다. 내부데이타라인(41)이 게이트라인(4또)과 교차하는 부분에서 분리된 점만을 제외하고는 본 발명의 제2실시예에서 보인 평면도의 구조와 사실상 동일하므로, 설명은 생략한다.
도8은 본 발명의 제4실시예를 나타낸 액정표시장치의 일부 평면도이다.
이 실시예에서는 게이트라인(75L)과 데이터라인(72L)의 교차부에 활성층을 형성하는 반도체층(73)을 개재하여 게이트라인(75L)과 데이터라인(72L)의 숏트발생을 줄이는 구조를 하고 있다.
절연기판(70)에 내부데이터라인(71)이 형성되어 있고, 외부데이타라인(72L)이 내부데이타라인(71)을 덮고 있다. 그리고 게이트라인(75L)이 이들 데이터라인(71)(72L)에 교차하고 있다. 그 교차부분에는 외부데이타라인(72L)에 연장된 소오스전극(72S)과, 드레인전극(72D) 및 게이트전극(75G)이 박막트랜지스터를 형성하고있다. 활성층(73)은 게이트라인(75L)과 데이터라인(71)(72L)의 교차부에까지 연장되어 그 부분에서 숏트방지기능을 한다.
도9는 도8의 III-III 절단선을 따라 나타낸 단면도이다.
절연기판(70)에 내부데이터라인(71)과 외부데이타라인(72L)이 형성되어 있고, 외부데이타라인(72L)상에는 박막트랜지스터의 활성층이 연장되어 위치하고 있다. 그리고, 그 위를 게이트절연막(74)이 덮고 있으며, 게이트절연막(74)상에는 게이트라인(75L)이 위치하여 있다. 따라서 게어트라인과 데이터라인의 교차부는 금속층-실리콘층-절연막-금속층으로 이루어진 MSIM(MSIM : Metal-Semiconductor-Insulator-Metal) 구조를 가지게 된다. 따라서 교차부에서의 절연파괴를 위한 브레이크다운(breakdown) 전압이 높아지게 되고, 이로 인하여 게이트라인과 데이터라인의 숏트현상의 경우를 줄일 수 있다.
도10는 본 발명의 제5실시예를 나타낸 액정표시장치의 일부 평면도이다.
이 실시예에서는 활성층 형성물질인 반도체층을 데이터라인 전부를 덮도록 형성함으로써, 제4실시예에서 설명한 바와 같은 숏트방지기능 뿐만 아니라, 제조공정시 데이터라인의 손상까지도 방지하는 완충막기능도 할 수 있도록 하였다. 즉, 게이트전극을 형성하기 위하여 식각공정을 진행하는 도중에 외부데이타라인이 손상되는 것을 방지하는 기능을 한다. 데이터라인을 게이트절연막과 반도체층의 이중층으로 보호하기 때문에 식각공정시 데이터라인의 손상을 훨씬 줄일 수 있다.
활성층 형성물질인 반도체층이 박막트랜지스터의 활성층에서 연장되어 데이터라인까지 이르러 데이터라인을 덮도록 형성한 점을 제외하고는 제4실시예의 평면도와 사실상 동일하므로 평면도의 설명은 생략한다.
도11은 도10의 III-III 절단선을 따라 나타낸 단면도이다.
절연기판(90)에 알미늄으로 형성된 내부데이타라인(91)이 위치하여 있고, 그 위를 외부데이타라인(92L)이 덮고 있다. 외부데이타라인(92L)에는 소오스전극(92S)이 연장되어 있고, 드레인전극(92D)이 소오스전극(92S)에 대응하여 위치하고 있다. 그리고, 활성층(93)이 데이터라인에까지 이르도록 연장되어 외부데이타라인(92L)을 덮고 있으며, 활성층(73) 상에는 게이트절연막(94)과 게이트전극(95G)이 형성되어 있다. 그리고 이들을 보호막(96)이 덮고 있으며, 보호막(96)의 콘택홀을 통하여 노출된 드레인전극(92D)에 화소전극이 연결되어 있다.
도12은 본 발명에 따른 액정표시장치의 제6실시예를 나타낸 것이다.
이 실시예는 알미늄층을 하층에 형성하고, 그 위를 몰리브덴층으로 덮을 경우, 몰리브덴층 상에 위치하는 비정질 실리콘을 결정화하는 과정에서, 몰리브덴을 통하여 알미늄과 비정질 실리콘이 얼로이(alloy)를 형성하는 것을 방지하기 위한 목적을 부가적으로 가지고 있다. 즉, 몰리브덴층과 비정질 실리콘층에 ITO층을 개재함으로써, 몰리브덴 하부에 위치하는 알미늄이 몰리브덴을 통하여 비정질 실리콘과 얼로이하는 하는 현상을 방치할 수 있다. 이때, ITO로 알미늄층을 덮음으로써, 전극으로 사용할 수 있지만, ITO는 액정표시장치 제조공정시, 알미늄층에서 유발되는 힐록 현상의 방지기능에는 불충분하다. 본 발명의 제6실시예는 알미늄의 힐록현상을 줄이면서, 알미늄과 실리콘의 반응을 방지할 수 있는 기능을 더 가지고 있다.
절연기판(100)에 알미늄층(101a)과 알미늄의 힐록현상과 단선 등을 방지할 수 있는 도전물질, 예를 들어 몰리브덴층(101b)의 이중구조로 이루어진 내부데이타라인이 형성되어 있고, 그 위를 ITO로 형성된 외부데이타라인(102L)이 덮고 있다. 외부데이타라인(102L)에는 소오스전극(102S)이 연장되어 있고, 소오스전극(102S)의 대응되는 위치에는 드레인전극(102D)이 형성되어 있다.
소오스전극(102S)과 드레인전극(102D) 상에는 소오스영역(103S), 채널영역(103C) 및 드레인영역(103D)이 정의되어 있는 활성층(103)이 형성되어 있고, 채널영역(103C) 상에는 게이트절연막(104)과 게이트전극(105)이 형성되어 있다. 그리고 보호막(106)이 드레인전극(102D)의 일부를 제외한 기판 전면을 덮고 있다. 보호막(106) 상에는 드레인전극(102D)에 연결되어 있는 화소전극(107)이 형성되어 있다.
도13a부터 도13d는 도12에 나타난 본 발명의 제조공정도를 나타낸 것이다.
도13a를 참조하면, 절연기판(100) 상에 알미늄층과 몰리브덴층을 형성한다. 이어서, 몰리브덴층에 사진식각공정을 실시한 후, 사진식각된 몰리브덴층을 마스크로하여 그 하부에 있는 알미늄층을 식각하여 이중층으로 된 내부데이타라인(101)을 형성한다. 이때, 몰리브덴층이 알미늄층을 충분히 덮음으로써, 후속공정에서 유발되는 알미늄 힐록현상을 방지하도록 한다. 알미늄층은 대면적화면에 적용이 가능하도록 저저항 도전물질로 대체할 수 있고, 몰리브덴층은 제조공정중에 그 하부에 있는 도전층에서 유발될 수 있는 힐록현상이나 단선 등을 방지할 수 있는 임의의 다른 금속물질로 형성할 수 있다. 이때, 임의의 다른 금속물질은 MoTa, MoW, Ta 등의 금속물질로 형성할 수 있다.
이어서, 투명도전층을 형성한 후, 투명도전층에 사진식각공정을 실시하여 내부데이타라인(101)을 덮는 외부데이타라인(102L)과, 외부데이타라인(102L)에 연장되는 소오스전극(102S)과 소오스전극에 대응되는 드레인전극(102D)을 형성한다. 이 때. 투명물질층은 알미늄의 힐록현상을 억제하고, 이후의 공정에서 알미늄과 실리콘의 반응을 막아주는 동시에 소오스와 드레인의 전극으로서 기능을 할 수 있도록 전기적 특성이 우수한 임의의 다른 금속물질로 대체할 수 있다.
도13b를 참조하면, 전면에 비정질실리콘층을 형성한 후, 레이저 어닐링 고정을 실시하여 비정질실리콘층을 결정화한다. 이후, 결정화된 실리콘층에 사진식각공정을 실시하여 활성층(103)을 형성한다. 이어서, 전면에 제1절연막과 게이트전극 형성용 도전층을 연속적으로 형성한 후, 게이트전극 형성용 도전층에 사진식각공정을 실시하여 게이트전극(105)과 게이트라인(도면에 표시하지 않음)을 형성한다. 이후, 제1절연막에 게이트전극(105)과 게이트라인을 마스크로하는 식각공정을 실시하여 게이트절연막(104)을 형성한다. 이때, 제1절연막을 식각하지 않고 그대로 게이트절연막으로 사용할 수 있다.
도13c를 참조하면, 전면에 게이트전극(105)을 마스크로하는 이온도핑공정을 실시하여 활성층(103)의 노출된 부분에 소오스영역(103S)과 드레인영역(103D)을 형성한다.
도13d를 참조하면, 전면에 제2절연막을 형성한 후, 제2절연막에 사진식각공정을 실시하여 드레인전극(102D)의 일부를 노출시키는 콘택홀을 형성한다. 이어서, 노출된 기판 전면에 또 다른 투명도전층을 형성한 후, 투명도전층에 사진식각공정을 실시하여 제2절연막의 노출된 콘택홀을 통하여 드레인전극(102D)에 연결되는 화소전극(107)을 형성한다.
본 발명은 저저항 특성을 가지는 금속물질층으로 내부데이타라인을 형성함으로써, 대면적 화면에 적용이 가능하도록 하였고, 내부데이타라인을 덮는 외부데이타라인을 형성함으로써, 공정중에 내부데이타라인을 이루는 금속물질층에 유발될 수 있는 힐록이나 단선 등의 손상을 억제할 수 있다. 또한, 본 발명은 데이터라인과 게이트라인의 교차부에 활성층에서 연장된 부분을 위치시키거나, 교차부에서의 내부데이타라인을 제거함으로써, 데이터라인을 이중층으로 형성하기 때문에 야기되는 게이트라인의 단선 혹은 숏트를 방지할 수 있다. 본 설명에서는 액정표시장치의 화소부에만 예를 들어 설명하였지만, 구동회로부에도 같은 원리로 적용이 가능하다.

Claims (14)

  1. (정정) 절연기판과, 상기 절연기판 상에 형성된 저저항특성을 갖는 도전물질인 내부데이타라인과, 상기 내부데이타라인을 완전히 감싸도록 형성된 외부데이타라인과, 상기 외부데이타라인에 연결된 소오스전극 및 상기 소오스전극에 대응되도록 형성된 드레인전극과, 상기 소오스전극에 연결되는 소오스영역, 상기 드레인전극에 연결되는 드레인영역 및 채널영역이 정의되어 있는 활성층과, 상기 활성층의 상기 채널영역 상에 게이트절연막을 개재하여 형성된 게이트전극과, 상기 게이트전극에 연결되어 상기 데이터라인들에 교차하되, 상기 데이터라인에 절연되도록 형성된 게이트라인과, 상기 드레인전극에 연결되는 화소전극을 포함하는 액정표시장치.
  2. 청구항 1에 있어서, 상기 내부데이타라인은 상기 게이트라인과 교차하는 부분에서 분리되어 있는 것이 특징인 액정표시장치.
  3. 청구항 1에 있어서, 상기 활성층은 상기 데이타라인과 상기 게이트라인의 교차부에까지 연장되는 것이 특징인 액정표시장치.
  4. 청구항 1 또는 청구항 3에 있어서, 상기 활성층은 상기 데이타라인과 상기 게이트라인의 교차부에까지 연장되고, 상기 외부데이타라인을 덮는 것이 특징인 액정표시장치.
  5. 청구항 1에 있어서, 상기 내부데이타라인은 알미늄층과 타금속층의 이증구조로 형성되는 것이 특징인 액정표시장치.
  6. 청구항 5에 있어서, 상기 타금속층은 Mo, MoTa, MoW, 혹은, Ta 등과 같은 금속물질로 형성되는 것이 특징인 액정표시장치.
  7. 청구항 1 또는, 청구항 5에 있어서, 상기 외부데이타라인, 상기 소오스전극 및 상기 드레인전극은 ITO로 형성된 것이 특징인 액정표시장치.
  8. (정정) 절연기판 상에 형성되어, 저저항특성을 갖는 도전물질인 내부데이타라인과, 상기 내부데이타라인을 완전히 감싸도록 형성된 외부데이타라인과, 상기 외부데이타라인과 교차하되, 절연되도록 형성되는 게이트라인과, 상기 데이타라인들과 상기 게이트라인에 전기적으로 연결되는 스위칭소자를 포함하는 액정표시장치.
  9. (정정) 절연기판 상에 저저항특성을 갖는 도전물질인 내부데이타라인을 형성하는 공정과, 상기 내부데이타라인을 완전히 감싸도록 외부데이타라인, 소오스전극 및 드레인전극을 형성하는 공정과, 상기 소오스전극과 상기 드레인전극에 중첩되는 활성층을 형성하는 공정과, 상기 활성층 상에 게이트절연막이 개재된 게이트전극을 형성하는 공정과, 상기 게이트전극을 마스크로하는 이온도핑공정을 실시하여 상기 활성층에 소오스영역 및 드레인영역을 헝성하는 공정과, 상기 공정들이 실시된 기판 전면을 덮되, 상기 드레인전극을 노출시키는 보호막을 형성하는 공정과, 상기 드레인전극에 연결되어 상기 보호막 상에 위치하는 화소전극을 형성하는 공정을 포함하는 액정표시장치의 제조방법.
  10. 청구항 9에 있어서, 상기 데이터라인은 상기 게이트라인과 교차하는 부분에서 분리되도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 청구항 9에 있어서, 상기 활성층은 상기 데이타라인과 상기 게이트라인이 교차하는 부분에까지 연장하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 청구항 9, 또는 청구항 11에 있어서, 상기 활성층은 상기 외부데이타라인을 덮도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 청구항 9에 있어서, 상기 내부데이타라인을 알미늄층과 타금속층의 이중층 구조로 형성하고, 상기 외부데이타라인을 투명도전물질층으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 청구항 13에 있어서, 상기 타금속층을 Mo, MoTa, MoW, 혹은, Ta 등과 같은 금속물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1019970037753A 1997-08-07 1997-08-07 액정표시장치 및 그 제조방법 KR100265554B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970037753A KR100265554B1 (ko) 1997-08-07 1997-08-07 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970037753A KR100265554B1 (ko) 1997-08-07 1997-08-07 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19990015580A KR19990015580A (ko) 1999-03-05
KR100265554B1 true KR100265554B1 (ko) 2000-09-15

Family

ID=19517070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970037753A KR100265554B1 (ko) 1997-08-07 1997-08-07 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100265554B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06281954A (ja) * 1993-03-25 1994-10-07 Toshiba Corp 液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06281954A (ja) * 1993-03-25 1994-10-07 Toshiba Corp 液晶表示装置

Also Published As

Publication number Publication date
KR19990015580A (ko) 1999-03-05

Similar Documents

Publication Publication Date Title
KR100425858B1 (ko) 박막트랜지스터및그제조방법
US6087678A (en) Thin-film transistor display devices having composite electrodes
JP5215543B2 (ja) 薄膜トランジスタ基板
US7566906B2 (en) Thin film transistor array panel and manufacturing method thereof
JP2007173652A (ja) 薄膜トランジスタ装置およびその製造方法、ならびに、該薄膜トランジスタ装置を備えた表示装置
JP2000206896A (ja) 電気光学装置
JP2003203919A (ja) 薄膜トランジスタ装置及びその製造方法
KR0156178B1 (ko) 액정표시 소자의 제조방법
JP2007053363A5 (ko)
EP0683525B1 (en) Thin-film transistor array for display
US20190296050A1 (en) Active matrix substrate and method for manufacturing same
US6682964B2 (en) TFT for LCD device and fabrication method thereof
JP4117369B2 (ja) アクティブマトリクス方式液晶表示装置
KR20050011677A (ko) 박막 반도체 소자 및 박막 반도체 소자의 제조방법
US6355956B1 (en) Thin film transistor for protecting source and drain metal lines
KR100265554B1 (ko) 액정표시장치 및 그 제조방법
JPH10321865A (ja) 液晶表示素子駆動用薄膜トランジスタ及びその製造方法
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR100275932B1 (ko) 액정표시장치 및 그 제조방법
JP3802092B2 (ja) 液晶表示装置
JP3458519B2 (ja) 液晶表示装置の製造方法
JPH0945774A (ja) 薄膜半導体装置
JP2001194679A (ja) 液晶装置及びその製造方法
JP3291069B2 (ja) 半導体装置とその作製方法
JPH10209452A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070402

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee