KR100263258B1 - 반도체 디바이스의 기생 엠아이엠 구조 개소 해석 방법 및 실리콘 반도체 디바이스의 기생 엠아이엠 구조 개소 해석 방법 - Google Patents

반도체 디바이스의 기생 엠아이엠 구조 개소 해석 방법 및 실리콘 반도체 디바이스의 기생 엠아이엠 구조 개소 해석 방법 Download PDF

Info

Publication number
KR100263258B1
KR100263258B1 KR1019970037761A KR19970037761A KR100263258B1 KR 100263258 B1 KR100263258 B1 KR 100263258B1 KR 1019970037761 A KR1019970037761 A KR 1019970037761A KR 19970037761 A KR19970037761 A KR 19970037761A KR 100263258 B1 KR100263258 B1 KR 100263258B1
Authority
KR
South Korea
Prior art keywords
parasitic
mim structure
semiconductor device
laser beam
current
Prior art date
Application number
KR1019970037761A
Other languages
English (en)
Other versions
KR19980018476A (ko
Inventor
기요시 니카와
Original Assignee
가네꼬 히사시
닛본 덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR19980018476A publication Critical patent/KR19980018476A/ko
Application granted granted Critical
Publication of KR100263258B1 publication Critical patent/KR100263258B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

1mW 이상의 조사 공율(irradiation power)을 갖는 레이저 비임(104)이 피관측 영역상에 조사되고, 전원 전류(112)의 변화가 검출된다. 레이저 비임(104)이 기생 MIM 구조 개소에 있는 기생 절연막(107)상에 조사될 때, 전류(112)는 기생 절연막(107)을 통하여 흐르는 전류(112)의 온도 특성으로 인해 증가하고, 이에 의해, 기생 MIM 구조 부분이 검출된다. 더욱이, 1.0㎛ 이상의 파장을 갖는 레이저 비임(108)은 칩의 배면으로부터 피관측 영역상에 조사되고, 전원전류의 변화가 검출된다. 1.0㎛이상의 파장을 갖는 광은 Si 기판을 투과할 수 있으므로, 레이저 비임은 배선부에 도달한다. 기생 MIM 구조를 갖는 기생 절연막(107)상에 레이저 비임이 조사되면 전류가 증가하므로, 기생 MIM 구조 부분이 검출될 수 있다.

Description

반도체 디바이스의 기생 엠아이엠 구조 개소 해석 방법 및 실리콘 반도체 디바이스의 기생 엠아이엠 구조 개소 해석 방법
본 발명은 반도체 집적회로 칩상의 배선의 결점을 검사하기 적합하고 또한 비아(vias)와 콘택트 홀과 같은 배선 시스템의 결점을 검사하기 적합한 반도체 디바이스의 기생 MIM(metal/insulator/metal ; 금속/절연막/금속)구조 개소 해석 방법 및 Si 반도체 디바이스의 기생 MIM 구조 개소 해석 방법에 관한 것이다.
본 발명의 대상인 반도체 집적 회로와 같은 반도체 디바이스에 대한 종래의 결점을 검사하고 해석하는 방법에 대해서, 예를 들면 일본 특개평6-300824호(이하, 문헌1이라 함), 니카와, 케이., 씨. 마츠모토 및 에스. 이노우에의 “광 비임 도입 저항 변화의 확인 및 개량”, 시험 및 결점 해석의 국제 심포지움(Nikawa, K., C. Matsumoto, 및 S. Inoue 의 “Verification and Improvement of the Optical Beam Induced Resistance Variation(OBRCH) method”; Porc. International Symposium for testing and Failure Analysis), pp. 11-16(1994, 이하 문헌2라함 ; 이하에서 상기 문헌 1 및 2는 종래 기술 1이라 함), 고타마, 티이. 마시코, 엠. 세키네, 에이치. 고야마 및 케이. 호리에의 “Al 상호접속의 증가를 위한 신규한 비바이어스 광비임 도입 전류 기술” (Kotama, T. Mashiko, M. Sekine, H. Koyama and K. Horie 의 “New non-bias optical beam induced current technique for evaluation of Al interconnecte”), Porc. IRPS, pp. 228-233(1995, 이하 문헌3이라 함) 및, 마시히코, 와이., 티이. 고야마, 에이치. 고야마의 6차 유럽 심포지움, 전자장치, 물리적 결점 및 해석(Mashiko, Y., T. Koyama, H. Koyama 의 Proc. 6th European Symp. Rel. Electron Devices, Failure Phys. And Analysis), pp. 293-298(1995, 이하 문헌4라함 ; 이하에서 상기 문헌3 및 4는 종래 기술 2라함)에 기술되어 있다.
종래 기술 1 및 2의 장치는 공통적인 구성을 갖는다. 제1도에는 상기 문헌들에 기술된 반도체 디바이스의 검사 장치의 구성이 도시되어 있다. 시료 스테이지 (111)상에는 집적 회로(116)가 시료로서 장착되어 있다. 레이저 비임 발생부(113)로부터 발광된 레이저 비임은 현미경부(114)에 입사되고, 집속된 후에 집적 회로(116)의 칩상에 조사된다. 정전압원(115)과, 전류변화 검출부(117) 및, 테스트 패턴 발생부(118)는 시료 스테이지(sample stage; 111)에 접속된다. 테스트 패턴 발생부(118)는 집적 회로(116)를 레이저 비임(119)상에 조사하는 특정 상태로 설정하기 위한 테스트 패턴을 발생하는 부분이다. 시료 스테이지(111)에 접속되는 정전압원(115)과, 전류변화 검출부(117) 및 테스트 패턴 발생부(118)는 집적회로(116)의 대응 핀에 전기적으로 접속된다.
현미경부(114)와, 정전압원(115)과, 전류변화 검출부(117) 및, 테스트 패턴발생부(118)는 시스템 전체를 제어하고 취득 신호를 처리하기 위한 시스템 제어·신호 처리부(121)에 접속되어 있다. 시스템 제어·신호 처리부(121)는 소정 제어 동작 및 신호 처리를 수행하도록 설계되었다. 상표시부(122)는 CRT 로 형성되어 시스템 제어·신호 처리부(121)에 접속되어 있다. 상표시부(122)는 취득신호의 처리 결과로서 상이 이것 상에 표시되도록 설계되어 있다.
반도체 디바이스의 종래의 결점 검출·해석 방법에 따르면, 레이저 비임은 레이저 비임을 이것 상에 주사하면서 검사될 집적회로(116)의 영역상에 조사한다. 그런 다음, 조사광으로 인해 온도 상승에 의한 저항 증가(종래 기술 1)와, 열기전력의 발생(종래 기술 2)은 전류변화 검출부(117)를 사용하는 전류 변화부로서 검출된다. 계속해서, 예를 들면 레이저 비임(119)의 주사와 동기하여 검출될 배선을 통과하는 전류의 변화는 각 조사 위치에 대응하는 휘도 변화 또는 휘도를 칼라로 유사하게 치환한 유사 칼라로서 상표시부(122)에 표시된다. 따라서, 배선중에 0.1㎛이상의 보이드(voids)를 검출하고(문헌2), 배성중에 0.5㎛ 이상의 보이드를 검출하며(문헌3), 비아 및 배선사이에서 약 50nm의 기생중간층을 검출(문헌4)하는 것이 가능하다.
이들을 검출하기 위한 기본적인 원리가 간단히 설명된다. 먼저, 종래 기술 1의 원리가 기술된다. 집적 회로의 배선 부분상에 비임을 조사할 때 온도상승으로 인한 전류변화가 △I 라고 한다. 정전압이 배선과 이 배선에 직렬로 접속된 시스템의 양단부에 인가된다고 가정하면, 전류변화 △I 는 하기 방정식(1)으로 유사하게 나타낼 수 있다.
△I≒-(△R/R)I .....(1)
여기서 R 은 비임 조사가 없을 때 배선의 저항과 이 배선에 직렬로 접속된 시스템 저항의 합계로 얻어지는 저항이고, △R 은 비임 조사로 인한 배선 저항의 변화이다. 더욱이, I 는 비임이 조사되지 않을 때 배선을 통해 흐르는 전류이다.
관측될 배선과 이에 직렬로 접속된 시스템이 결정된다면 저항(R)은 일정하므로, 저항의 변화(△R)와 전류(I)의 적(積)은 다른 조건등이 일정하게 유지된다면 전류의 변화(I)를 측정하므로써 얻어진다. 더욱이, 전류(I)가 일정하다면, 배선의 각 부분에서의 저항 변화(△R)율이 판별된다. 이것에 관한 상세한 설명이 하기에 설명된다.
이것은 보이드와 Si 석출과 같은 결점의 검출 방법이 문헌1 및 2에 기술되어 있다. 특히, 비임 조건과 조사부의 재질 및 형상이 동일하다면, 각 부분에서 저항의 변화(△R) 비율은 그 열전도성에 따라 다르게 된다. 배선중에 보이드와 Si 석출과 같은 결점이 있다면, 열전도성은 다르다. 저항의 변화(△R) 비율의 차이는 이러한 결과로 관측되는 것이 실험적으로 확인되었다. 배선중에 보이드와 Si 석출이 집적 회로의 신뢰성을 결정하는 요인으로서 중요하기 때문에, 이러한 결과는 중요하다. 이러한 방법에 따라 검출되는 보이드의 치수에 대해, 0.1㎛ 정도의 최소 치수를 갖는 것이 문헌2에 기술되어 있다. 이때, 약 0.1㎛ 정도의 보이드의 존재를 검증하기 위하여, SIM(주사형 이온 현미경)이 사용된다. 이 방법은 OBRICH 방법(an Optical Beam Induced Resistance Change Method)으로 불린다.
레이저 비임 가열에 의한 열전 효과를 이용하는 NB-OBIC 방법(a Non-Bias Optical Beam Induced Current method)이라 불리는 방법(종래 기술2)의 효과는 배선 시스템의 보이드와 같은 결점의 검출시(문헌3) 비임 가열을 사용하는 방법으로 기술되어 있다. 이러한 NB-OBIC 방법은 대상으로 되는 집적회로에 전압을 인가할 필요가 없는 것 만이 OBIRCH 방법과 다르고, 다른 것은 OBIRCH 방법과 동일하다. 하기에 기술될 NB-OBIC 방법은 OBIRCH 방법과는 다른 전류의 관측을 위해서 기본적으로 사용되지 않는다. NB-OBIC 방법의 기본 원리는 하기에 기술된다. 특히, 배선시스템에 결점이 존재하면, 결점 부분의 열전도성은 결점 부분 보다 그 부근에서의 열전성이 다르다. 또는, 열전도 상태는 결점의 존재로 인해 다르다. 따라서, 온도구배가 나타나고, 그 결과 열기전력이 발생한다. 열기전력은 전류로서 검출된다. 이 방법에 따라 검출될 보이드의 최소 치수는 대략 0.5㎛인 것이 상기 문헌3에 기술되어 있다. 대략 0.5㎛의 보이드의 존재를 검증하기 위하여, SEM(Scanning Electron Microscope ; 주사형 전자 현미경)이 사용된다.
더욱이, 약간의 전압(0.23V0)을 인가하면, 대략 50nm 정도의 기생 중간층(개재층)은 이러한 원리에 따라 비아(via)하에서 검출되는 것이 상기 문헌4에 기술되어 있다. 이때, SEM은 대략 50nm 정도 두께의 기생 중간층의 존재를 검증하기 위하여 또한 사용된다.
제2도는 상술한 종래 기술 1 및 2에 의한 결점을 검출하기 위한 방법의 기본적인 개념을 설명하기 위한 설명도이다.
설명의 간략화를 위하여, 커버 절연막과 층간 절연막 및 베이스 산화막과 같은 절연막과 Si 기판은 생략하였다. 종래 기술 1 및 2에서, 배선(102)의 저부에서 층간 절연막(201)상에 배치된 보이드(508)가 검출되고, 그 치수는 상술한 바와 같이 0.1㎛이상이다.
더욱이, 기생 중간층(507)은 종래 기술2를 사용하여 검출되고, 그 두께는 상술한 바와 같이 50nm 이상이다. 기생 중간층(507)의 검출 방법이 하기에 설명된다. 레이저 비임(507)이 반도체 디바이스의 제2 층인 금속 배선(102)상에 조사되고, 경우에 따라선 레이저 비임(504)이 점선으로 도시된 화살표 123의 방향으로 주사된다고 가정한다. 전류(112)가 배선(102)과 비아(103) 및 배선(101)을 통해서 흐르는 경우에, 레이저 비임(504)의 조사는 기생 중간층(507)의 온도를 상승시키고, 그 결과 상기 층(507)의 온도 특성으로 인해 기생 중간층(507)을 통해 흐르는 전류의 증가를 초래한다. 따라서, 전류 변화(△I)를 검출하기 위해, 반도체 디바이스상에서 생성된 기생 중간층 구조 부분이 검출될 수 있다.
상술한 바와 같이 종래의 반도체 디바이스의 이상 검출·해석 방법 및 장치에 있어서는 다음과 같은 문제점이 있다. 이러한 문제점은 배선 시스템의 고감도 해석에 대해 상기 방법의 적용에 방해를 받는다.
(1) 상술한 바와 같이, 종래 기술을 사용할 때 검출될 수 있는 보이드의 최소 치수는 대략 0.1㎛정도이고, 비아하에서 기생 중간층의 최소 두께는 대략 50nm 정도이다. 실제의 결점 제품에서는, 10nm 이하의 박막 절연막이 비아와 배선사이의 계면에서 발생하고, 저항 이상으로 초래되는 현상이 디바이스 특성에 영향을 미치는 문제점으로 발생한다.
상기 박막을 위한 명확한 관찰이 TEM(Transmission Electron Microscope ; 투과형 전자 현미경)을 사용함 없이 불가능하다. 더욱이, 박막 절연막과 같은 전기적 결점으로 추정되는 비아가 존재하는 것은 공지되어 있지 않으므로, 전기적으로 관측되는 범위에 걸쳐서 또는 모든 비아에 절연막이 존재하도록 매우 엄격한 조건하에서 시료가 작성되는 경우에만 10nm 이하의 박막 절연막이 TEM을 사용하여 생성되는 비아와 배선사이의 계면 부분(기생 MIM 구조 개소)을 해석하는 것이 가능하다.
(2) 2층 이상을 갖는 현재의 Si 디바이스가 생소하지 않으며, 4층 이상으로 구성된 다층 배선 구조의 디바이스가 나타나고 있다. 다층 배선 구조에 있어서, 상기 디바이스의 상부에 배치된 배선은 하부에 배치된 배선 보다 더 넓은 폭을 갖는다. 하부층에 배치된 배선 시스템의 관측은 칩 표면으로부터 관측이 수행될때에는 더 어렵다.
(3) 더욱이, 상기 분석이 장착 후에 실행되면, LOD(Lead On Chip) 패키지와 같은 칩 표면의 다수의 부분이 리드(lead)로 피복되는 장착 형태에서는, 칩 전체의 관측은 칩 표면으로부터 매우 어렵다. 더욱이, 칩 표면이 세라믹 기판등으로 피복되는 장착형태에서는, 칩 표면으로 부터의 관측이 매우 어렵다.
제1도는 종래 기술의 반도체 디바이스의 결점 검출 장치의 구성을 도시하는 블록 다이아그램.
제2도는 종래 기술 1 및 2에 의해 결점을 검출하기 위한 방법의 기본적인 개념을 설명하기 위한 설명도.
제3도는 본 발명의 반도체 디바이스의 기생 MIM 구조 개소(spot) 해석 방법의 제1 실시예의 기본적인 개념을 도시한 설명도.
제4도는 본 발명의 반도체 디바이스의 기생 MIM 구조 개소 해석 방법의 제2 실시예의 기본적인 개념을 도시한 설명도.
제5도는 본 발명의 반도체 디바이스의 기생 MIM 구조 개소 해석 방법의 제3 실시예의 기본적인 개념을 도시한 설명도.
제6도는 본 발명의 반도체 디바이스의 기생 MIM 구조 개소 해석 방법의 제4 실시예의 기본적인 개념을 도시한 설명도.
제7도는 본 발명의 제1 실시예를 설명하는 설명도.
제8도는 본 발명의 제2 실시예를 설명하는 설명도.
* 도면의 주요부분에 대한 부호의 설명
101 : 제1층째 금속배선 102 : 제2층째 금속배선
103 : 비아 104, 108, 119, 304, 308 : 레이저 비임
105, 115 : 정전압원 106, 117 : 전류변화 검출기
107, 307, 407 : 기생절연막 109 : 배선 시스템
110 : Si 기판 111 : 시료 스테이지
112 : 전류 113 : 레이저 비임 발생부
114 : 현미경부 116 : 시료(집적회로)
118 : 테스트 패턴 발생부 121 : 시스템 제어·신호 처리부
122 : 상·파형 표시부 123 : 주사
201 : 층간 절연막 403 : 제3층째 금속배선
507 : 기생 중간층 508 : 보이드
본 발명의 목적은 고감도 배선 시스템을 해석할 수 있는 반도체 디바이스의 기생 MIM 구조 개소 해석 방법 및 Si 반도체 디바이스의 기생 MIM 구조 개소 해석 방법을 제공하는 것이다.
본 발명의 반도체 디바이스의 기생 MIM 구조 개소 해석 방법에서는, 1mW 이상의 조사 공율을 갖는 레이저 비임이 칩 표면으로부터 반도체 디바이스의 피관측 영역상에 조사되고, 레이저 비임의 조사에 의한 온도 상승에 따라 반도체 디바이스 칩상의 기생 금속/ 절연막/ 금속 구조 개소에 있는 기생 MIM 구조 개소에 기생 MIM 구조 개소의 전류 전압 특성의 온도 특성으로 나타나는 제1 전류의 증가가 반도체 디바이스의 소정 단자에서 나타나는 제2 전류의 증가로서 검출되고 이에 의해 피관측 영역내에서의 기생 MIM 구조 개소를 검출한다.
특히, 본 발명에 따르면, 1mW 이상의 조사 공율을 갖는 상기 레이저 비임이 사용되고, 이에 의해 절연막부로서 대략 10nm 이하의 절연물 층을 갖는 기생 MIM 구조 개소가 검출되며, 그 검출은 어렵게 된다.
더욱이, 반도체 디바이스의 상기 기생 MIM 구조 개소 해석 방법에서는 상기 검출된 기생 MIM 구조 개소가 연마 또는 집속 이온 비임 장치에 의한 가공에 의해 예처리되는 제1단계와, 시료의 관측이 상기 투과형 전자 현미경(TET)을 사용하여 수행되는 제2단계를 포함한다.
특히, 본 발명에 있어서, 제1단계에서는 1.0㎛이상의 파장을 갖는 레이저 비임이 조사되고 조사시에 전류의 변화가 검출되므로서 기생 MIM 구조 개소가 검출되고, 제2단계에서는 투과형 전자 현미경(TEM)이 검출된 기생 MIM 구조 개소에 의해 사용되므로 기생 MIM 구조 개소의 구조 해석과 같은 해석이 수행된다.
본 발명의 Si 반도체 디바이스의 기생 MIM 구조 개소 해석 방법에서는 1.0㎛이상의 파장을 갖는 레이저 비임이 칩의 전면이나 또는 그 후면으로부터 Si 반도체 디바이스의 피관측 영역에 조사되고, 상기 레이저 비임의 조사에 의한 온도 상승에 따라서 상기 Si 반도체 디바이스 칩상의 기생 MIM 구조 개소에서 상기 기생 MIM 구조 개소의 전류 전압 특성의 온도 의존으로 인해 흐르는 제1 전류의 증가가 상기 Si 반도체 디바이스의 소정 단자에서 나타나는 제2전류의 증가를 검출하고, 이에 의해 상기 피관측측 영역내에서 상기 기생 MIM 구조 개소를 검출한다.
특히, 본 발명에 따르면, 1.0㎛이상의 파장을 갖는 레이저 비임의 사용으로 인해, 기생 MIM 구조 개소의 검출은 Si 칩의 전면으로부터 뿐만 아니라 그 후면으로 부터도 또한 가능하다. 더욱이, 1.2㎛ 이상의 파장을 갖는 레이저 비임을 사용하므로써, 기생 MIM 구조 개소의 검출은 OBIC(Optical Beam Induced Current) 현상의 발생 문제를 갖는 디바이스에 또한 용이하다.
또한, Si 디바이스의 상기 기생 MIM 구조 개소 해석 방법에서는 검출된 기생 MIM 구조 개소가 투과형 전자 현미경(TEM)용 시료를 작성하기 위하여 연마 또는 집속 이온 비임 장치에 의한 가공에 의해 예처리되는 제1단계와, 상기 시료의 관측이 상기 투과형 전자 현미경을 사용하여 수행되는 제2단계를 포함한다.
또한, 본 발명의 제1단계에서는 1.0㎛이상의 파장을 갖는 레이저 비임이 조사되고, 조사와 동시에 전류의 변화가 검출되므로써, 상기 기생 MIM 구조 개소가 검출되며, 상기 제2단계에서는 투과형 전자 현미경(TEM)이 검출된 기생 MIM 구조 개소에 의해 사용되므로써 기생 MIM 구조 개소의 구조 해석으로써의 해석방법이 수행된다.
다음에, 본 발명의 실시예가 하기에 설명된다.
본 발명의 반도체 디바이스의 기생 MIM 구조 개소 해석 방법의 제1실시예에서는 ①1mW 이상의 조사 공율을 갖는 레이저 비임이 칩의 전면으로부터 반도체 디바이스의 피관측 영역상에 조사되고, ②반도체 디바이스의 칩상에서 기생 MIM(금속/절연막/금속) 구조 개소상에 레이저 비임을 조사시키므로서 발생하는 전류의 변화는 이 반도체 디바이스의 소정 단자에서 나타나는 전류의 변화로서 검출되어 이 피관측 영역내에서 기생 MIM 구조 개소를 검출할 수 있다.
또한, 본 발명의 제1실시예에 있어서, 1mW 이상의 조사 공율을 갖는 레이저 비임이 사용된다.
본 명세서에서는 레이저 비임의 조사 공율이 시료에 조사되는 공율을 의미한다.
종래의 방법에서는 상기 문헌3 및 4에 기술된 바와 같이, 대략 0.7mW 의 조사 공율을 갖는 He-Ne 레이저(파장 : 633nm)가 사용되었다. 레이저 광원의 출력 공율은 상기 문헌2에 기술된 바와 같이 2mW 이다. 따라서, 1mW 이상의 조사 공율을 갖는 레이저 비임은 종래 기술의 레이저 비임의 공율 보다 대략 1.5배 정도이다. 이 공율과 검출될 수 있는 현상간의 명확한 관계는 아직 명확하게 되지 않았다. 그러나, 하기에 기술되는 다른 실시예에 의해 지시되는 바와 같이, 종래 기술의 것 보다 10배 이상인 7mW 의 공율의 실험에서 대략 3nm의 박막 절연층을 갖는 기생 MIM 구조 개소가 관측되었다. 더욱이, 칩 배면으로 부터의 관측이 수행될 때, 2.4mW 의 조사 공율의 실험에서 대략 3nm의 박막 절연층을 갖는 기생 MIM 구조 개소가 관측되었다. 배선상의 조사량이 칩 배면으로 부터의 관측중에 대략 절반으로 관측되므로, 배선상의 조사 공율은 대략 1.2mW 로 추정된다. 다른 한편으로, 우리 경험상 0.7mW 의 조사 공율의 관측중에 기생 MIM 구조 개소가 관측되는 경우는 없었다. 이것은 조사 공율이 제1실시예에서 1mW 이상으로 설정하는 이유이다.
레이저 비임 기생 MIM 구조 개소에 조사될 때 전류가 증가하는 현상이 하기에 기술된다. 이러한 현상은 광에 의해서 일어나지 않고 열에 의해서도 일어나지 않는 것이 실험적으로 확인되었다. 특히, 이러한 현상은 탄화막이 시료의 표면에 부착된 후에 더 명확하게 나타난다. 그러나, 광은 상기 시료의 표면에 탄화막을 부착시키므로써 차단되고, 레이저를 열로의 변환 효율이 증가된다. 이것은 기생 MIM 구조 개소에서 전류의 증가가 열에 의한 것이라는 것이다.
더욱이, 하기 설명은 기생 MIM 구조 개소의 전류 증가가 종래 기술 1 및 2와는 다른 결과로 초래된다. 전류 증가가 제1실시예의 방법을 사용하므로써 기생 MIM 구조 개소 해석 방법의 장시간 연속 관측으로 발생하지 않는다. 상기 개소의 단면이 FIB(Focused Ion Beam ; 집속 이온 비임)으로 시료를 작성한 후에 TEM을 사용하여 관측하면, 기생 절연막의 일부가 파괴되는 것이 관측되었다. 종래 기술 1 및 2에서 이러한 현상이 발생한다면, 이와같은 개소의 현상이 전류 변화로는 일어나지 않는다. 따라서, 기생 MIM 구조 개소에서 전류의 변화는 제3현상에 의한 것이다.
제3현상에 대해선 현상론적으로 더 명확해진다. 다수의 기생 MIM 구조를 갖는 비아 체인(via chain)의 저항의 온도 계수(TCR)는 정상 비아 체인과 다른 음(negative)인 것이 실험적으로 확인되었다. 즉, 온도가 상승하면 저항이 저하한다. 이 측정 결과로부터, 기생 MIM 구조 개소의 TCR은 음인 것이 결정났다. 이것은 본 발명이 기본인 물리적 현상이다.
검출 감도를 결정하는 중요한 요인은 조사 레이저의 공율과 전류 변화검출기의 감도이다. 그러나, 상기 문헌 2,3 및 4에 기술된 사례로는 동일한 형태의 전류 변화 검출기(닛폰 텐키주식회사에 의해 제조된 DOB-10)는 전류 변화검출기의 감도가 일정하도록 사용된다. 따라서, 하기에서 특히 필요가 없는 경우에는 검출기 감도에 대해서 설명하지 않는다.
제1실시예에 있어서, 1mW 이상의 조사 공율을 갖는 레이저 비임을 사용하므로써, 본 발명으로 검출하기 어렵게 고려되는 절연멱부로 대략 10nm 이하의 절연막 층을 갖는 기생 MIM 구조 개소를 검출하는 것이 가능하다.
본 발명의 제2 실시예의 Si 반도체 디바이스의 기생 MIM 구조 개소 해석 방법은 사용 레이저 파장이 1.0㎛ 이상의 파장으로 제한되고 관측될 대상이 Si 반도체 디바이스에 제한된다는 점이 제1실시예와 다르다. 청구범위 제1항에는 사용 레이저 파장이 특별히 제한되지 않으나, 종래 기술에서는 사용 레이저의 파장이 633nm 로 제한된다. 633nm 파장의 레이저가 제7도에 도시된 실시예에 또한 사용된다.
사용 레이저의 파장을 1.0㎛ 이상으로 제한한 이유와 관측 대상을 Si 로 제한한 이유는 서로 관계가 있고, 후술하는 바와 같은 두 가지 이유가 있다.
① 칩 표면으로 부터의 관측이 어렵다는 것이 상술되었다. 그러나, 이러한 관측 어려움의 문제점은 배면으로 부터의 관측이 가능하게 되기 때문에 해소된다. 배면으로부터 관측하기 위하여, 레이저 비임이 어느 정도 Si 기판을 투과할 필요가 있다. 가장 양호하게 사용될 P 기판의 설명이 하기에 기술된다. 파장 투과 의존성은 죠셉, 티. 더블유., 에이. 엘. 베리 및 비. 보스맨등의 “무겁게 도핑된 실리콘의 적외 레이저 현미경 구조”(Joseph, T.W., A.L. Berry & B. Bossman, “Infraed Laser Microscopy of Structures on Heavily Doped Silicon” 시험 및 결점 해석을 위한 국제 심포지움 pp. 1-7(1992 ; 문헌5)에 기술되어 있다. 이 문헌에는 그 투과성이 1.0㎛ 이하의 파장에서 거의 제로(0)로 되고, 파장이 길게될 때 투과성이 증가한다. 특히, 파장이 약 1.1㎛ 정도이면, 625㎛ 두꺼운 P-Si 기판을 통과하는 투과성은 대략 43%이고, 대략 1.2㎛에서는 최대 56%이며, 1.3㎛에서는 대략 55%이고, 1.3㎛ 내지 1.7㎛에서는 조금씩 감소하여도 50% 이상이다. 따라서, 배면으로 부터의 관측의 관점에서, 레이저 비임의 파장에 대해 1㎛ 이상 양호하게는 1.1 내지 1.7㎛ 정도의 레이저 비임 파장이 요구된다.
② 본 발명과 상기 종래 기술에서 인용한 현상이외의 다른 현상의 변화를 갖는 현상에 대해서, OBIC(Optical Beam Induced Current) 현상이 공지되어 있다. OBIC 현상은 레이저 비임에 의해 Si에서 여자된 한 쌍의 전자 및 홀이 외측 단자에 의해 전류로서 검출된다. OBIC 현상이 관측중에 발생한다면, 기생 MIM 구조에 기인하는 전류 변화로부터 전류의 분리는 때때로 어려우므로, 기생 MIM 구조의 검출도 곤란하다. 따라서, OBIC 현상을 억제하기 위한 대책은 OBIC 현상이 일어나는 상기 디바이스에서 요구된다. 이러한 대책에 대해 OBIC 현상이 일어나지 않는 레이저 파장이 사용된다.
OBIC 현상이 일어나는 디바이스에 대해, 간단한 설명이 하기에 기술된다. OBIC 현상은 전계가 레이저 비임에 의해 조사된 반도체 개소에 존재할 때 발생하고, 동시에 상기 개소와 단자 사이에 전류의 흐름 통로가 존재하며, 이 통로는 외측으로부터 전류 변화를 검출한다. 보통 이러한 경우에는 TEG(시험 전용 구조)를 제외하면 모든 디바이스에서 발생한다. 따라서, 통상의 디바이스는 OBIC 현상이 발생하는 것을 방지하기 위한 대책이 필요로 하고 있다.
OBIC 현상이 발생하는 파장 한계는 진성 반도체에 의한 Si의 밴드 갭 에너지 1.2eV에 대응하고, 통상 Si 반도체 디바이스에 사용되는 도너와 억셉터간의 에너지차를 의미하는 As와 B 사이에서는 1.03eV에 대응한다. 이들 에너지 값은 시제, 에스. 엠., 반도체 디바이스의 물리학(제1 편), 죤 윌리 앤드 선(Sze,S.M., Physics of Semiconductor Devices, John Wiley & Sons), p. 30(1969 : 문헌6)에 기술되어 있고, 이들 값은 300K의 값이다. 이들 값은 기준에 대해, OBIC 현상의 발생은 상용되는 레이저가 1.20㎛ 이상의 파장을 갖는다면 방지된다. 레이저 다이오드가 1.3㎛의 파장을 가지면 OBIC 현상이 발생하지 않는 실험적 결과는 니카와, 케이. 및 에스. 이노우에의 “VSLI 디바이스에서 결점 한정 및 결점 검출에 적용할 수 있는 새로운 레이저 비임 가열 방법” 국제 물리학 심포지움 pp. 346-354(1996 ; 문헌7)에 기술되어 있다.
제2실시예에서, 1.0㎛ 이상의 파장을 갖는 레이저를 사용하므로써, Si 칩 표면으로부터 뿐만 아니라 그 배면으로 부터도 또한 기생 MIM 구조 개소를 검출할 수 있고, 1.2㎛ 이상의 파장을 갖는 레이저를 사용하므로써 OBIC 현상의 발생이 문제로 되는 디바이스상에서 기생 MIM 구조 개소를 더 용이하게 검출할 수 있다.
검출한 기생 MIM 구조 개소를 다이서와 집속 이온 비임 장치등으로 예처리하므로써 투과형 전자 현미경으로 관측할 수 있는 시료를 작성하는 단계와, 투과형 전자 현미경을 사용하여 시료를 관측하는 단계의 본 발명의 실시예와 관련한 설명이 하기에 기술된다.
본 발명의 반도체 디바이스의 기생 MIM 구조 개소 해석 방법의 제3 실시예에서는, 이 방법은 1mW 이상의 조사 공율을 갖는 레이저 비임을 반도체 디바이스의 피관측 영역에서 칩 표면으로부터 조사하고, 이 레이저 비임의 조사에 따라 반도체 디바이스 칩상에서 기생 MIM 구조 개소로 흐르는 전류를 상기 반도체 디바이스의 소정 단자로 흐르는 전류의 변화를 검출하며, 이 피관측 영역내에서 기생 MIM 구조 개소를 검출하는 제1단계와, 기생 MIM 구조 개소를 FIB 등으로 예처리한후에 상기 제1단계로 검출된 상기 기생 MIM 구조 개소를 관측하는 제2단계를 포함한다.
즉, 제3실시예에서는 제1 실시예와 유사하게 제1단계로 1mW 이상의 조사 공율을 갖는 레이저 비임은 반도체 디바이스의 피관측 영역상에 조사되고, 기생 MIM 구조 개소는 레이저 비임의 조사에 의해 흐르는 전류의 변화를 검출하고, 제2단계로 TEM은 검출된 개소에 사용되므로써 기생 MIM 구조 개소를 위한 구조 해석과 같은 해석이 수행된다.
본 발명의 Si 반도체 디바이스의 기생 MIM 구조 개소 해석 방법의 제4실시예에서는, 이 방법은 1.0㎛ 이상의 파장을 갖는 레이저 비임을 Si 반도체 디바이스의 피관측 영역상에 칩 표면 또는 배면으로부터 조사하고, 이 레이저 비임의 조사에 따라서 반도체 디바이스 칩상의 기생 MIM 구조 개소로 흐르는 전류의 변화를 반도체 디바이스의 소정 단자로 흐르는 전류의 변화로서 검출하며, 이 피관측 영역내에서 기생 MIM 구조 개소를 검출하는 제1단계와, FIB 등으로 상기 기생 MIM 구조 개소를 예처리한 후에 상기 제1단계로 검출된 기생 MIM 구조 개소를 관측하는 제2단계를 포함한다.
즉, 제4실시예에서는, 제2실시예와 유사한 제1단계로 기생 MIM 구조 개소는 1.0㎛ 이상의 파장을 갖는 레이저 비임을 조사하고 상기 조사에 의해 흐르는 전류의 변화를 검출하므로서 검출되고, 제2단계로 기생 MIM 구조 개소의 구조 해석과 같은 해석이 수행된다.
제3도에는 본 발명의 반도체 디바이스의 기생 MIM 구조 개소 해석 방법의 제1실시예의 기본적인 개념이 도시되어 있다. 설명의 간략화를 위해, 커버 절연막과, 층간 절연막과, 제1절연막 등을 갖는 절연막과 Si 기판은 생략했다. 레이저 비임(104)은 반도체 디바이스의 제2층째 금속 배선(102)에 조사된다. 레이저 비임(104)은 필요하다면 파선으로 도시한 화살표 123 방향으로 주사된다. 주사 방법과 장치 구성은 종래 기술의 것과 동일하다. 전류(112)가 배선(102), 비아(103) 및 배선(101)을 통해서 흐를 때, 기생 절연막(107)의 온도는 레이저 비임(104)의 조사에 의해 상승한다. 그 결과, 기생 절연막(107)을 통해서 흐르는 전류는 기생 절연막(107)의 온도 특성에 따라 증가한다. 따라서, 전류(△I)의 변화를 검출하므로써 반도체 디바이스상에 생성된 절연막의 기생 구조 개소가 검출된다.
제4도는 본 발명의 Si 반도체 디바이스의 기생 MIM 구조 개소 해석 방법의 제2실시예의 기본적인 개념을 도시한 도면이다. 제3도에 기술된 것과 동일한 각 소자는 동일한 참조 부호를 부여하였으며 이들 소자의 설명은 생략하였다. 배선 그룹(109)과 Si 기판으로 분류하는 칩이 도시되어 있다. 레이저 비임에 의해 조사된 개소를 확대 도시하는 도면은 제1도와 동일하다. 레이저 비임을 제외한 이런 부분이 제1도에 도시되어 있다. 레이저 비임(108)은 1.0㎛ 이상의 파장을 가지며, 상술한 바와 같이 칩 전면 뿐만 아니라 칩 배면으로부터도 또한 투과할 수 있다. 검출의 기본 원리는 본 발명의 제1실시예의 경우와 동일하다.
제5도는 본 발명의 반도체 디바이스의 기생 MIM 구조 개소 해석 방법의 제3실시예의 기본적인 개념을 도시한 도면이다. 단계 S101에서, 기생 MIM 구조 개소는 1mW 이상의 조사 공율을 갖는 레이저 비임을 조사하고 전류 변화를 검출하므로써 검출된다. 단계 S102에서 TEM으로 관측되는 시료는 FIB 등으로 검출된 기생 MIM 구조 개소를 예처리하므로써 작성된다. 결국, 단계 S103에서, 검출된 기생 MIM 구조 개소의 구조 해석이 수행되고, 필요하다면, TEM 및 EELS(Electron Energy Loss Spectroscope)에 부착된 EDX(Energy Dispersive X-ray analyzer)에 의한 소자 해석과 상태 해석은 절연 재료의 특성을 명확하게 하기 위하여 수행된다.
제6도는 본 발명의 반도체 디바이스의 기생 MIM 구조 개소 해석 방법의 제4실시예의 기본적인 개념을 도시한 도면이다. 이 소자는 1.0㎛ 이상의 파장을 갖는 레이저가 1mW 이상의 조사 공율을 갖는 레이저 위치에서 사용되는 것을 제외하고는 제3 실시예와 동일하다. 1.0㎛이상의 파장을 갖는 레이저를 적용하는 메리트는 제2실시예와 관련하여 기술된 것과 동일하다.
본 발명의 실시예가 첨부 도면을 참조로 하여 하기에 기술될 것이다.
[제1실시예]
본 발명의 제1실시예가 제7도를 참조로 하여 기술된다.
제3도에 도시된 것과 동일 및 유사한 부분은 동일한 참조 부호를 부여하였다. 이들 설명은 생략되었다. 이 실시예에 있어서, 2층 배선의 TEG가 사용된다. 이 TEG는 반도체 디바이스의 개발이나 또는 그 제조를 위해 사용된다. 이 경우에, TEG는 대량 생산 단계에서 제조 공정 조건의 적합화를 위해 사용된다.
TEG가 제조 공정의 여러 조건하에서 작성되면, 배선 시스템의 이상적으로 높은 저항을 갖는 것이 알려졌다. 이것은 시료로서 사용된다. 이 시료는 대략 2000비아가 제1 및 제2층째 배선으로 서로 전후면에 접속된 구조이다. 배선과 비아부가 제7도에 도시되어 있다. 비아의 치수는 대략 0.6㎛φ이다.
4.4V의 전압이 정전압원(105)에 인가되면, 101㎂의 전류가 흐른다. 이 상태에서, 512 x 512 화소의 각 지점에서의 전류 변화가 휘도 변화로서 표시되는 반면에, 7mW의 조사 공율을 갖는 레이저 비임을 그 전체 비아 체인이 관측될 수 있는 대략 300㎛□의 영역에 걸쳐서 주사되면, 한 부분 즉, 전류가 레이저 조사에 의해 증가되는 부분이 알려져 있다. 다음에, 이 부분을 갖는 30㎛□의 영역이 관측되면, 한 비아에서 그 중심의 밝은 부분이 알려져있다.
다음에, 이 부분의 단면이 FIB 로 이루어져서 즉시 관측되면, 특히 이상 부분이 알려져 있지 않다. 연속하여, 시료는 TEM을 사용하는 단면을 관측하기 위해 다이저 및 FIB를 사용하여 가공했다. 동시에, 이렇게 사용된 방법은 니카와, 케이. IEICE Trans. on Findamentals of Electronics, Communications & Computer Sciences, vol. E77-A, no. 1, pp. 174-179(1994 ; 문헌8)의 Si 디바이스 칩의 결점 해석에 대한 접속 이온 비임 적용에 기술되어 있다. 상술한 방법으로 가공된 시료의 단면이 TEM을 사용하여 관측되면, 비아와 제1층째 배선사이에 약 3nm의 박막 기생절연막(307)이 확인되었다. TEM에 고정된 EDX을 사용하는 소자 해석의 결과, 기생절연막(307)이 확인되도록 다량의 산소를 함유하는 기생절연막(307)은 절연막으로 추정된다.
[제2실시예]
본 발명의 제2실시예가 제8도를 참조하여 하기에 기술된다.
제3도의 것과 동일 및 유사한 부분에는 동일한 참조부호를 부여하였고, 그 설명은 생략했다. 이 실시예에서, 3층 배선 구조를 갖는 LSI가 사용된다. 이 장치에 있어서, 제1실시예와 달리, 제3층째 배선을 넓은 폭을 갖고, 제1 및 제2층째 배선은 제3층째 배선으로 크게 커버되므로, 이들은 칩 표면으로부터 관측되지 않는다. 이러한 이유로 인해, 칩 표면으로 부터의 레이저 비임의 조사가 수행되지 않고, 이 레이저 비임은 칩 배면으로부터 조사된다.
파장 1.3㎛의 레이저 비임을 발광하는 레이저 다이오드는 배면으로부터 관측하기 위해 사용된다. 시료의 조사 공율이 2.4mW 일지라도, 레이저 비임은 Si 기판에서 대략 50%로 감쇄된다. 따라서, 배선부에 조사되는 조사 공율은 대략 12mW로 추정된다.
시료가 그라인더에 의해 플라스틱 팩키지의 배면에서 얇게된후에, 칩의 배면은 샌드페이퍼를 사용하여 연마된다. 그 후에, 거울면 연마가 수행된다. 연속하여, 관측이 제1실시예와 동일한 절차에 따라 수행되면, 밝은 부분이 비아부로 알려졌다.
그후에, 칩 전면이 노출된 후에, 제1실시예와 동일한 공정 순서에 따라 TEM을 사용하는 단면의 직접 관측이 수행되면, 제1실시예와 유사한 기생절연막(407)은 비아와 제1층째 배선 사이에서 관측된다. 이 절연막(407)의 해석이 EDX를 사용하여 수행되면, 다량의 산소는 상기 절연막(407)이 절연막으로써 추정되도록 검출된다.
상술한 바와 같이, 첨부된 청구범위 제1항 또는 제3항에 한정된 본 발명에 따르면, 정전압이 반도체 디바이스 또는 Si 반도체 디바이스에 인가되고, 소정값 이상의 조사 효율을 나타내는 레이저 비임은 시료로서 반도체 디바이스 또는 Si 반도체 디바이스에 조사되므로써, 어떤 단자를 통해서 흐르는 전류의 변화가 검출된다. 따라서, 기생 MIM 구조가 존재하는 부분이 검출될 것이다. 소정값 이상의 파장을 갖는 레이저 비임이 조사되므로써, 기생 MIM 구조가 존재하는 부분의 검출이 칩 배면으로부터 수행될 것이다.
더욱이, 첨부된 청구범위 제2항 또는 제4항에 한정된 본 발명에 따르면, 상기 방법으로 검출된 기생 MIM 구조 개소의 구조 해석 및 소자 해석과 상태 해석이 가능하다. 따라서, 매우 얇은 절연막으로 인해 종래부터 문제로 되던 디바이스의 특성 이상의 원인은 신속하게 명확해진다.
비록 본 발명의 적합한 실시예가 상세히 기술되었을지라도, 다양한 변화와, 변경 및 대안은 첨부된 청구범위에 한정된 본 발명의 범주와 정신을 벗어남 가능하다는 것을 이해해야한다.

Claims (4)

  1. 반도체 디바이스의 기생 MIM 구조 개소 해석 방법에 있어서, 1mW 이상의 조사 공율을 갖는 레이저 비임을 칩 표면으로부터 반도체 디바이스의 관측 영역상에 조사하는 단계와, 상기 레이저 비임의 조사에 의한 온도 상승에 따라 상기 반도체 디바이스 칩상의 기생 금속/절연막/금속 구조 개소인 기생 MIM 구조 개소에서 상기 기생 MIM 구조 개소의 전류 전압 특성의 온도 의존에 의해 나타나는 제1전류의 증가를 상기 반도체 디바이스의 소정 단자에서 나타나는 제2전류의 증가로서 검출하므로써 상기 피관측측 영역에서 상기 기생 MIM 구조 개소를 검출하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 기생 MIM 구조 개소 해석 방법.
  2. 제1항에 있어서, 상기 검출된 기생 MIM 구조 개소를 연마 또는 집속 이온 비임 장치에 의한 가공에 의해 예처리되고 이에 의해 투과형 전자 현미경용 시료를 작성하는 단계와, 상기 투과형 전자 현미경을 사용하여 상기 시료를 관측하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 기생 MIM 구조 개소 해석 방법.
  3. Si 반도체 디바이스의 기생 MIM 구조 개소 해석 방법에 있어서, 1.0㎛ 이상의 파장을 갖는 레이저 비임을 칩의 전면이나 또는 그 후면으로부터 Si 반도체 디바이스의 피관측 영역에 조사하는 단계와, 상기 레이저 비임의 조사에 의한 온도 상승에 따라서 상기 Si 반도체 디바이스 칩상의 기생 MIM 구조 개소에서 상기 기생 MIM 구조 개소의 전류 전압 특성의 온도 의존에 의해 나타나는 제1전류의 증가를 상기 Si 반도체 디바이스의 소정 단자에서 나타나는 제2전류의 증가로서 검출하므로써 상기 피관측측 영역에서 상기 기생 MIM 구조 개소를 검출하는 단계를 포함하는 것을 특징으로 하는 Si 반도체 디바이스의 기생 MIM 구조 개소 해석 방법.
  4. 제3항에 있어서, 상기 검출된 기생 MIM 구조 개소를 연마 또는 집속 이온 비임 장치에 의한 가공에 의해 예처리되고 이에 의해 투과형 전자 현미경용 시료를 작성하는 단계와, 상기 투과형 전자 현미경을 사용하여 상기 시료를 관측하는 단계를 포함하는 것을 특징으로 하는 Si 반도체 디바이스의 기생 MIM 구조 개소 해석 방법.
KR1019970037761A 1996-08-07 1997-08-07 반도체 디바이스의 기생 엠아이엠 구조 개소 해석 방법 및 실리콘 반도체 디바이스의 기생 엠아이엠 구조 개소 해석 방법 KR100263258B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-208102 1996-08-07
JP8208102A JP2962234B2 (ja) 1996-08-07 1996-08-07 半導体デバイスの寄生ＭＩＭ構造箇所解析法及びＳｉ半導体デバイスの寄生ＭＩＭ構造箇所解析法

Publications (2)

Publication Number Publication Date
KR19980018476A KR19980018476A (ko) 1998-06-05
KR100263258B1 true KR100263258B1 (ko) 2000-09-01

Family

ID=16550676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970037761A KR100263258B1 (ko) 1996-08-07 1997-08-07 반도체 디바이스의 기생 엠아이엠 구조 개소 해석 방법 및 실리콘 반도체 디바이스의 기생 엠아이엠 구조 개소 해석 방법

Country Status (4)

Country Link
US (1) US6320396B1 (ko)
JP (1) JP2962234B2 (ko)
KR (1) KR100263258B1 (ko)
DE (1) DE19734047A1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6072179A (en) * 1998-08-07 2000-06-06 Intel Corporation Method and apparatus using an infrared laser based optical probe for measuring voltages directly from active regions in an integrated circuit
US6445202B1 (en) 1999-06-30 2002-09-03 Cascade Microtech, Inc. Probe station thermal chuck with shielding for capacitive current
US7235800B1 (en) * 2000-05-31 2007-06-26 Advanced Micro Devices, Inc. Electrical probing of SOI circuits
US6914423B2 (en) 2000-09-05 2005-07-05 Cascade Microtech, Inc. Probe station
US6965226B2 (en) 2000-09-05 2005-11-15 Cascade Microtech, Inc. Chuck for holding a device under test
TW477019B (en) * 2000-09-15 2002-02-21 Promos Technologies Inc Via chain structure and process with testing potential
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech Inc Wafersonde
US6696847B1 (en) * 2001-07-17 2004-02-24 Advanced Micro Devices, Inc. Photo assisted electrical linewidth measurement method and apparatus
WO2003052435A1 (en) 2001-08-21 2003-06-26 Cascade Microtech, Inc. Membrane probing system
US6914443B2 (en) * 2002-07-24 2005-07-05 Applied Materials Israel, Ltd. Apparatus and method for enhanced voltage contrast analysis
US6734697B1 (en) * 2002-11-06 2004-05-11 Lsi Logic Corporation Die location on ungrounded wafer for back-side emission microscopy
US7492172B2 (en) 2003-05-23 2009-02-17 Cascade Microtech, Inc. Chuck for holding a device under test
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
US6963214B2 (en) * 2003-10-06 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. OBIRCH dual power circuit
US7250626B2 (en) 2003-10-22 2007-07-31 Cascade Microtech, Inc. Probe testing structure
JP4184936B2 (ja) 2003-11-27 2008-11-19 株式会社東芝 磁気ヘッド検査装置、磁気ヘッド検査方法及びディスクドライブ
DE202004021093U1 (de) 2003-12-24 2006-09-28 Cascade Microtech, Inc., Beaverton Aktiver Halbleiterscheibenmessfühler
US7187188B2 (en) 2003-12-24 2007-03-06 Cascade Microtech, Inc. Chuck with integrated wafer support
KR20070058522A (ko) 2004-09-13 2007-06-08 캐스케이드 마이크로테크 인코포레이티드 양측 프루빙 구조
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
WO2010059247A2 (en) 2008-11-21 2010-05-27 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
US8319503B2 (en) 2008-11-24 2012-11-27 Cascade Microtech, Inc. Test apparatus for measuring a characteristic of a device under test
US8148176B2 (en) * 2009-08-20 2012-04-03 Innovalight, Inc. Methods for distinguishing a set of highly doped regions from a set of lightly doped regions on a silicon substrate
US9557377B2 (en) * 2014-03-06 2017-01-31 Hamamatsu Photonics K.K. Fault analysis apparatus and fault analysis method
JP6378149B2 (ja) 2015-09-16 2018-08-22 東芝メモリ株式会社 欠陥検出装置、欠陥検出方法およびプログラム
JP6441252B2 (ja) 2016-03-16 2018-12-19 東芝メモリ株式会社 熱レーザ刺激装置、熱レーザ刺激方法および記録媒体
CN111007306A (zh) * 2019-12-06 2020-04-14 国家电网公司 一种新型无线绝缘子带电测试装置
CN113406472A (zh) * 2021-05-17 2021-09-17 世强先进(深圳)科技股份有限公司 一种发光芯片失效原因背面分析方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4640002A (en) * 1982-02-25 1987-02-03 The University Of Delaware Method and apparatus for increasing the durability and yield of thin film photovoltaic devices
US5126661A (en) * 1990-10-18 1992-06-30 At&T Bell Laboratories Optical probing method and apparatus
US5150043A (en) * 1991-02-11 1992-09-22 The United States Of America As Represented By The Secretary Of The Navy Apparatus and method for non-contact surface voltage probing by scanning photoelectron emission
JP2970194B2 (ja) 1992-04-02 1999-11-02 日本電気株式会社 半導体集積回路
US5329461A (en) * 1992-07-23 1994-07-12 Acrogen, Inc. Digital analyte detection system
JP2518540B2 (ja) 1993-12-14 1996-07-24 日本電気株式会社 半導体集積回路内部相互配線の検査装置
JP2765427B2 (ja) 1993-04-13 1998-06-18 日本電気株式会社 半導体集積回路内部相互配線の検査方法および装置
US5708371A (en) * 1995-03-16 1998-01-13 Mitsubishi Denki Kabushiki Kaisha Scanning photoinduced current analyzer capable of detecting photoinduced current in nonbiased specimen
US5966019A (en) * 1996-04-24 1999-10-12 Boxer Cross, Inc. System and method for measuring properties of a semiconductor substrate in a fabrication line

Also Published As

Publication number Publication date
JPH1050784A (ja) 1998-02-20
US6320396B1 (en) 2001-11-20
JP2962234B2 (ja) 1999-10-12
KR19980018476A (ko) 1998-06-05
DE19734047A1 (de) 1998-02-12

Similar Documents

Publication Publication Date Title
KR100263258B1 (ko) 반도체 디바이스의 기생 엠아이엠 구조 개소 해석 방법 및 실리콘 반도체 디바이스의 기생 엠아이엠 구조 개소 해석 방법
US6444895B1 (en) Device and method for nondestructive inspection on semiconductor device
TWI392867B (zh) 故障解析方法及故障解析裝置
Nikawa et al. Failure analysis case studies using the IR-OBIRCH (infrared optical beam induced resistance change) method
KR100402044B1 (ko) 비파괴 검사 방법
JP2007127499A (ja) 非破壊検査装置および非破壊検査方法
US5976898A (en) Localization of defects of a metallic layer of a semiconductor circuit
Schmidt et al. Localization of electrical active defects caused by reliability-related failure mechanism by the application of Lock-in Thermography
JP2009099820A (ja) 検査装置、検査方法および半導体装置の製造方法
JP2002313859A (ja) 非破壊検査方法および装置ならびに半導体チップ
US6650130B1 (en) Integrated circuit device defect detection method and apparatus employing light emission imaging
US8907691B2 (en) Integrated circuit thermally induced noise analysis
US8268669B2 (en) Laser optical path detection
JP4290316B2 (ja) 配線ショート箇所の検査方法及び検査装置
Jacobs et al. Localization of dielectric breakdown sites in 3D through-silicon via (TSV) interconnects by laser stimulation and chip deprocessing
Jacob Defect-and structure-weakness-localization on power semiconductors using OBIRCH (optical beam induced resistivity change)
Wen et al. Imaging spatial variations in resistance along electrical conductors
KR100595137B1 (ko) Ｆｉｂ 장치를 이용한 반도체 소자의 전기적 특성 검사 방법
Naceur et al. Failure analysis of GaAs microwave devices with plastic encapsulation by electro-optical techniques
Cole et al. OBIC analysis of stressed, thermally-isolated polysilicon resistors
Chen et al. Resistive failure localization of electronic components by lock-in thermography
Benstetter et al. A review of ULSI failure analysis techniques for DRAMs 1. Defect localization and verification
Nikawa et al. Void, Si nodule and current observations by optical beam heating and current change measurement
Weaver et al. Infrared Optical Beam Induced Resistance Change (IROBIRCH) technology for IC failure localization and analysis
JP2002055146A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030509

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee