KR100260394B1 - 모스형 전계효과 트랜지스터의 필드산화막 형성방법 - Google Patents

모스형 전계효과 트랜지스터의 필드산화막 형성방법 Download PDF

Info

Publication number
KR100260394B1
KR100260394B1 KR1019970077307A KR19970077307A KR100260394B1 KR 100260394 B1 KR100260394 B1 KR 100260394B1 KR 1019970077307 A KR1019970077307 A KR 1019970077307A KR 19970077307 A KR19970077307 A KR 19970077307A KR 100260394 B1 KR100260394 B1 KR 100260394B1
Authority
KR
South Korea
Prior art keywords
oxide film
forming
field
field oxide
plasma
Prior art date
Application number
KR1019970077307A
Other languages
English (en)
Other versions
KR19990057258A (ko
Inventor
김용남
이희승
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970077307A priority Critical patent/KR100260394B1/ko
Publication of KR19990057258A publication Critical patent/KR19990057258A/ko
Application granted granted Critical
Publication of KR100260394B1 publication Critical patent/KR100260394B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 모스형 전계효과 트랜지스터의 필드산화막에 관한 것으로서, 특히, 필드산화막이 형성될 부분의 산화막 상부면이 개방된 상태로 마스크 패턴을 형성한 후 이온주입을 수행하여 필드산화막 형성 예정부위 내에 일정 깊이로 이온주입정지층을 형성하는 단계와; 상기 단계 후에 마스크패턴을 제거하고 필드형성마스크에 의하여 식각된 부분을 통하여 이온주입정지층의 상측 부분까지 고 에너지의 플라즈마를 이용하여 산소를 주입하여 상측플라즈마임플란트부를 형성하는 단계와; 상기 상측플라즈마임플란트부상에 저 에너지의 플라즈마를 이용하여 산소를 주입하여 하측플라즈마임플란트부를 형성하는 단계와; 상기 단계 후에 상,하측플라즈마임플란트부에 N2가스 분위기에서 어닐링하여 산소가 주입된 상,하측플라즈마임플란트부를 SiO2산화막으로 변화시켜 필드산화막을 형성하는 단계와; 상기 단계 후에 필드형성마스크와 산화막을 순차적으로 제거하는 단계로 이루어진 모스형 전계효과 트랜지스터의 필드산화막 형성방법인 바, 필드산화막의 좌,우 양측으로 벌려지는 버어즈 빅을 제거하여 소자의 활성영역을 크게 하고, 반도체 소자의 소형화 및 집적화에 기여하도록 하는 매우 유용하고 효과적인 발명이다.

Description

모스형 전계효과 트랜지스터의 필드산화막 형성방법
본 발명은 모스형 전계효과 트랜지스터(MOS FET)에 관한 것으로, 특히, 반도체기판에 플라즈마 산소 이온주입을 하여 필드산화막을 사각 단면 형상으로 형성시키므로 필드산화막의 좌,우 양측으로 벌려지는 버어즈 빅을 제거하여 소자의 활성영역을 크게 하고, 반도체 소자의 소형화에 기여하도록 하는 모스형 전계효과 트랜지스터의 필드산화막 형성방법에 관한 것이다.
일반적으로, 반도체장치의 종류에는 여러 가지가 있으며, 이 반도체장치 내에 형성되는 트랜지스터 및 커패시터등을 구성시키는 방법에는 다양한 제조기술이 사용되고 있으며, 최근에는 반도체기판 상에 산화막을 입혀 전계효과를 내도록 하는 모스형 전계효과 트랜지스터(MOSFET; metal oxide semiconductor field effect transistor)를 점차적으로 많이 사용하고 있는 실정에 있다.
상기한 모스형 전계효과 트랜지스터는 반도체 기판상에 형성된 게이트가 반도체층에서 얇은 산화 실리콘막에 의해 격리되어 있는 전계효과 트랜지스터로서 접합형 트랜지스터와 같이 임피던스가 저하되는 일이 없으며, 확산 공정이 1회로 간단하고, 소자간의 분리가 필요 없는 장점을 지니고 있어서, 고밀도 집적화에 적합한 특성을 지니고 있는 반도체 장치이다.
도 1은 종래의 일반적인 모스형 전계효과 트랜지스터에서 필드산화막이 형성된 상태를 개략적으로 예시한 도면으로서, 반도체기판(1)의 상부면에 소자 간의 격리막인 필드산화막(2)을 형성한 다음에 반도체기판(1)의 표면에 절연막인 게이트산화막(7)을 얇게 형성시킨 후에 게이트 전극(5)을 증착하여 게이트를 형성하고, 이후 N+이온을 주입하여 소스(3)와 드레인(4)을 형성하게 되어 게이트 전극(5)에 인가된 전압에 의한 전계효과를 캐리어 공핍 혹은 축적시켜서 소스/드레인 상의 전류를 차단하거나 통과하도록 한다.
이와 같이, 모스형 전계효과 트랜지스터의 상부면에는 소자 사이에 전류가 이동하는 것을 방지하기 위하여 차단막 역할을 하고, 반도체기판의 상부면을 산화시켜 형성한 필드산화막(2)이 형성되어 진다.
그런데, 상기한 바와 같이, 종래의 일반적인 필드산화막(5)은 LOCOS공정을 혹은 PBL공정을 사용하여 반도체기판(1)상에 열을 가하여 성장을 하여 형성시키는 것으로서, 필드산화막(2)의 양측이 새의 부리 형상으로 벌려지는 버어즈 빅(Bird's Beak)(6)이 형성되어지게 되며, 이러한 버어즈 빅(6)은 소자 사이의 활성 영역(Active Drain)의 면적을 축소시켜 소자 사이의 간격이 소형화, 집적화 되어진 서브 마이크론급 반도체장치를 제조하는 데 제약으로 작용할 뿐만 아니라 반도체기판에 마스킹하여 콘택홀을 형성할 때에도 어려움을 야기시키는 등의 다양한 문제점이 있었다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 반도체기판 상에 활성영역을 구획 지어주는 필드산화막을 형성하기 위하여 임플란트정지마스크 및 필드 형성마스크를 이용하여 반도체기판에 플라즈마 산소 주입을 가하여 필드산화막을 사각 단면 형상으로 형성시키므로 필드산화막의 좌,우 양측으로 벌려지는 버어즈 빅을 제거하여 소자의 활성영역을 크게 하고, 반도체 소자의 소형화 및 집적화에 기여하도록 하는 것이 목적이다.
도 1은 종래의 일반적인 모스형 전계효과 트랜지스터에서 필드산화막이 형성된 상태를 개략적으로 예시한 도면이고,
도 2 내지 도 6은 본 발명에 따른 모스형 전계효과 트랜지스터에서 버어즈 빅(Bird's Beak)을 없앤 필드산화막을 형성시키는 상태를 순서대로 예시한 도면이다.
-도면의 주요부분에 대한 부호의 설명-
10 : 반도체기판 20 : 산화막
30 : 마스크패턴 40 : 정지임플란트부
50 : 필드형성마스크 60 : 플라즈마임플란트부
70 : 상측플라즈마임플란트부 80 : 하측플라즈마임플란트부
이러한 목적은 반도체기판의 상부면에 일정한 두께로 산화막을 증착하여 P-Well부와 N-Well부를 형성하는 단계와; 상기 단계 후에 필드산화막이 형성될 부분의 산화막 상부면이 개방된 상태로 마스크 패턴을 형성한 후 이온주입을 수행하여 필드산화막 형성 예정부위 내에 일정 깊이로 이온주입정지층을 형성하는 단계와; 상기 단계 후에 마스크패턴을 제거하고 필드형성마스크에 의하여 식각된 부분을 통하여 이온주입정지층의 상측 부분까지 고 에너지의 플라즈마를 이용하여 산소를 주입하여 상측플라즈마임플란트부를 형성하는 단계와; 상기 상측플라즈마임플란트부상에 저 에너지의 플라즈마를 이용하여 산소를 주입하여 하측플라즈마임플란트부를 형성하는 단계와; 상기 단계 후에 상,하측플라즈마임플란트부에 N2가스 분위기에서 어닐링하여 산소가 주입된 상,하측플라즈마임플란트부를 SiO2산화막으로 변화시켜 필드산화막을 형성하는 단계와; 상기 단계 후에 필드형성마스크와 산화막을 순차적으로 제거하는 단계로 이루어진 모스형 전계효과 트랜지스터의 필드산화막 형성방법을 제공함으로써 달성된다.
그리고, 상기 이온주입정지층은 P-Well부에만 형성하고, 보론(Boron)을 사용하는 것이 바람직하며, 이온주입정지층의 깊이는 반도체기판의 표면으로부터 4500Å정도에 형성시키도록 한다.
또한, 상기 필드형성마스크는 ISO마스크를 사용하도록 하고, 이에 투입되는 에너지의 차이에 따라 높이 별로 상측임플란트부와 하측임플란트부로 구분시키게 되는 데, 상기 하측임플란트부는 표면으로 부터 3000Å ∼ 3500Å이고, 상기 상측임플란트부는 표면으로 부터 500Å ∼ 1000Å에 형성하는 것이 바람직하다.
이하, 첨부한 도면에 의거하여 본 발명에 따른 필드산화막 형성방법 대하여 상세히 설명하도록 한다.
도 2에 도시된 바와 같이, 반도체기판(10)의 상부면에 일정한 두께로 산화막(20)을 증착하고, P-Well부와 N-Well부를 형성하고, 산화막(20)의 상부면에 임플란트정지마스크(30)의 일정 구간을 산화막(20)으로 개방된 상태로 증착하여 형성하고, 이 개방된 부분을 통하여 반도체기판(10) 상에 필드산화막이 형성될 부분에 반도체기판(10)의 표면으로부터 4500Å정도의 깊이로 보론(Boron)을 주입하여 상측으로부터 주입되는 O2가 하측으로 이동하는 것을 정지시키기 위한 이온주입정지층(40)를 형성하도록 한다.
그리고, 도 3은 상기 단계 후에 임플란트정지마스크(30)를 제거하고, 산화막(20) 상에 필드산화막이 형성되는 간격을 두고서 필드형성마스크(50)를 증착하여 산화막(20)을 통하여 반도체기판(10)의 상측 일부까지 선택적으로 식각하도록 하고, 선택적으로 식각된 부분을 통하여 이온주입정지층(40)의 상측 부분까지 고 에너지의 플라즈마를 이용하여 O2를 주입 성장시켜 플라즈마임플란트부(40)를 형성하는 상태를 보이고 있다.
이때, 상기 필드형성마스크(50)는 ISO마스크를 사용하도록 하고, 상기 플라즈마임플란트부(40)는 투입되는 에너지의 차이에 따라 높이 별로 상측임플란트부(80)와 하측임플란트부(70)로 구분되어 형성되며, 하측임플란트부(80)는 표면으로 부터 3000Å ∼ 3500Å에 형성되고, 상측임플란트부는 표면으로 부터 500Å ∼ 1000Å에 형성되는 상태를 보인 도면이다.
그리고, 도 4는 상기 단계 후에 플라즈마임플란트부(60)에 N2가스 분위기에서 어닐링(Annealing)하여 O2가 주입된 상,하측 플라즈마임플란트부(70)(80) 모두를 실리콘산화막으로 변화시켜 필드산화막(90)을 형성한 후에 산화막(20)의 상부면에 있는 필드형성마스크(50)를 제거하는 상태를 보이고 있다.
또한, 도 5는 상기 단계에서 필드형성마스크(50)를 제거한 후에 산화막(20)을 연속하여 제거하는 상태를 보이고 있다.
그리고, 도 6은 필드산화막(90)을 형성한 후에 필드산화막 사이에 형성되는 트랜지스터 영역에서 여러 가지 공정을 거쳐 게이트전극(120)을 형성하고, 이 게이트전극(120)의 좌, 우 양측에 이온을 주입하여 전계효과를 내도록 하는 소스(100)와 드레인(110)을 형성하는 상태를 보이고 있다.
따라서, 상기한 바와 같이 본 발명에 따른 필드산화막 형성방법을 이용하게 되면, 반도체기판 상에 활성영역을 구획 지어주는 필드산화막을 형성하기 위하여 임플란트정지마스크 및 필드 형성마스크를 사용하여 반도체기판에 플라즈마 산소 이온주입을 적절하게 가하여 필드산화막을 사각 단면 형상으로 형성시키므로 필드산화막의 좌,우 양측으로 벌려지는 버어즈 빅을 제거하여 소자의 활성영역을 크게하여 반도체 소자의 소형화 및 집적화에 기여하도록 하는 매우 유용하고 효과적인 고안이다.
또한, ISO마스크와 O2플라즈마 임플란트를 이용하여 간단하게필드산화막을 형성하므로 제조공정이 단순화될 뿐만 아니라 필드산화막를 형성하기 위하여 반도체기판에 산소를 주입시킬 때 주입되는 깊이를 조절하여 형성되는 필드산화막의 두께의 조절이 가능하므로 트랜지스터 영역 사이의 격리(Isolation)특성을 소자에 따라 크게 할 수 있어서 반도체소자의 신뢰성을 향상 시킬 수 있는 장점이 있다.

Claims (8)

  1. 반도체기판에 필드산화막을 형성하는 방법에 있어서,
    상기 반도체기판의 상부면에 일정한 두께로 산화막을 증착하여 P-Well부와 N-Well부를 형성하는 단계와;
    상기 단계 후에 필드산화막이 형성될 부분의 산화막 상부면이 개방된 상태로 마스크 패턴을 형성한 후 이온주입을 수행하여 필드산화막 형성 예정부위 내에 일정 깊이로 이온주입정지층을 형성하는 단계와;
    상기 단계 후에 마스크패턴을 제거하고 필드형성마스크에 의하여 식각된 부분을 통하여 이온주입정지층의 상측 부분까지 고 에너지의 플라즈마를 이용하여 산소를 주입하여 상측플라즈마임플란트부를 형성하는 단계와;
    상기 상측플라즈마임플란트부상에 저 에너지의 플라즈마를 이용하여 산소를 주입하여 하측플라즈마임플란트부를 형성하는 단계와;
    상기 단계 후에 상,하측플라즈마임플란트부에 N2가스 분위기에서 어닐링하여 산소가 주입된 상,하측플라즈마임플란트부를 SiO2산화막으로 변화시켜 필드산화막을 형성하는 단계와;
    상기 단계 후에 필드형성마스크와 산화막을 순차적으로 제거하는 단계로 이루어진 것을 특징으로 하는 모스형 전계효과 트랜지스터의 필드산화막 형성방법.
  2. 제 1 항에 있어서, 상기 이온주입정지층을 P-Well부에만 형성시키는 것을 특징으로 하는 모스형 전계효과 트랜지스터의 필드산화막 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 이온주입정지층은 보론을 주입하여 형성하는 것을 특징으로 하는 모스형 전계효과 트랜지스터의 필드산화막 형성방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 이온주입정지층의 깊이는 반도체기판의 표면으로부터 4500Å정도에 형성되는 것을 특징으로 하는 모스형 전계효과 트랜지스터의 필드산화막 형성방법.
  5. 제 1 항에 있어서, 상기 필드형성마스크를 필드산화막이 형성되는 간격으로 개방하여 반도체기판의 상측 일부까지 산화막을 선택 식각을 수행하는 것을 특징으로 하는 모스형 전계효과 트랜지스터의 필드산화막 형성방법.
  6. 제 1 항에 있어서, 상기 필드형성마스크는 ISO마스크인 것을 특징으로 하는 모스형 전계효과 트랜지스터의 필드산화막 형성방법.
  7. 제 8 항에 있어서, 상기 하측임플란트부는 표면으로 부터 3000Å ∼ 3500Å의 깊이에 형성되는 것을 특징으로 하는 모스형 전계효과 트랜지스터의 필드산화막 형성방법.
  8. 제 8 항에 있어서, 상기 상측임플란트부는 표면으로 부터 500Å ∼ 1000Å의 깊이에 형성되는 것을 특징으로 하는 모스형 전계효과 트랜지스터의 필드산화막 형성방법.
KR1019970077307A 1997-12-29 1997-12-29 모스형 전계효과 트랜지스터의 필드산화막 형성방법 KR100260394B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077307A KR100260394B1 (ko) 1997-12-29 1997-12-29 모스형 전계효과 트랜지스터의 필드산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077307A KR100260394B1 (ko) 1997-12-29 1997-12-29 모스형 전계효과 트랜지스터의 필드산화막 형성방법

Publications (2)

Publication Number Publication Date
KR19990057258A KR19990057258A (ko) 1999-07-15
KR100260394B1 true KR100260394B1 (ko) 2000-07-01

Family

ID=19529543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077307A KR100260394B1 (ko) 1997-12-29 1997-12-29 모스형 전계효과 트랜지스터의 필드산화막 형성방법

Country Status (1)

Country Link
KR (1) KR100260394B1 (ko)

Also Published As

Publication number Publication date
KR19990057258A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR930010121B1 (ko) 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정
KR900000072B1 (ko) 협채널 폭을 갖는 절연게이트형 fet의 제조방법
US4422885A (en) Polysilicon-doped-first CMOS process
JP3205361B2 (ja) 縦方向電流によるパワーｍｏｓトランジスタを製造するための方法
KR0157609B1 (ko) Cmos반도체장치의 제조방법
US4639274A (en) Method of making precision high-value MOS capacitors
KR20040064305A (ko) Ｎ-채널 및 ｐ-채널 트랜지스터들의 개별적인 최적화를위한 차등 스페이서들을 형성하는 방법
US4416050A (en) Method of fabrication of dielectrically isolated CMOS devices
US6020231A (en) Method for forming LDD CMOS
KR100368847B1 (ko) 절연게이트반도체장치및그제조방법
US4471523A (en) Self-aligned field implant for oxide-isolated CMOS FET
US6479337B2 (en) Semiconductor device including a charge-dispersing region and fabricating method thereof
US5780347A (en) Method of forming polysilicon local interconnects
KR19980087227A (ko) 임계전압이 개선된 금속산화막반도체전계효과트랜지스터(mosfet)를 제공할 수 있는 반도체장치의 제조방법
US4445270A (en) Low resistance contact for high density integrated circuit
KR100260394B1 (ko) 모스형 전계효과 트랜지스터의 필드산화막 형성방법
KR100281397B1 (ko) 초박형 ｓｏｉ 정전기방전 보호 소자의 형성 방법
KR920009744B1 (ko) 전계산화물에 배열된 채널 정지부를 갖고 있는 고밀도 mosfet 및 그 제조방법
KR20040019167A (ko) 고전압 트랜지스터의 제조방법
KR0143709B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100193118B1 (ko) 전력용 트랜지스터 및 그 제조방법
KR950005973B1 (ko) 블로킹용 p-웰 영역 형성 방법
KR100371144B1 (ko) 모스형 트랜지스터 제조방법
KR100518239B1 (ko) 반도체 장치 제조방법
KR20030002441A (ko) 트랜지스터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee